KR20020078189A - 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법 - Google Patents

매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법 Download PDF

Info

Publication number
KR20020078189A
KR20020078189A KR1020010018215A KR20010018215A KR20020078189A KR 20020078189 A KR20020078189 A KR 20020078189A KR 1020010018215 A KR1020010018215 A KR 1020010018215A KR 20010018215 A KR20010018215 A KR 20010018215A KR 20020078189 A KR20020078189 A KR 20020078189A
Authority
KR
South Korea
Prior art keywords
layer
current blocking
cladding layer
type
optical device
Prior art date
Application number
KR1020010018215A
Other languages
English (en)
Inventor
김성복
김정수
Original Assignee
한국전자통신연구원
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 주식회사 케이티 filed Critical 한국전자통신연구원
Priority to KR1020010018215A priority Critical patent/KR20020078189A/ko
Priority to US10/115,696 priority patent/US6653162B2/en
Publication of KR20020078189A publication Critical patent/KR20020078189A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Abstract

본 발명은 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그 제조 방법에 관한 것으로, 매립형 리지 구조에서 전류 차단층으로 사용되는 이온주입층과 활성층의 사이에서 발생하는 누설 전류를 줄이기 위하여 반도체 성장 기법을 이용하여 P-N-P 구조의 전류 차단층과 이온주입에 의한 전류 차단층을 효과적으로 결합함으로써, 누설 전류를 최대한 억제하여 고성능의 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그 제조 방법을 제공하기 위한 것으로서, 이를 위해 본 발명의 매립형 리지 구조의 전류 차단층을 갖는 광소자는, 기판 상의 소정영역에 메사 구조로 제공되는 활성층; 상기 메사 구조를 덮도록 배치된 P-N-P 구조의 제1 전류 차단층; 및 상기 제1 전류 차단층의 주변을 둘러싸도록 배치되어 매립형 리지 구조를 이루는 제2 전류 차단층을 포함한다.
또한, 본 발명은 매립형 리지 구조의 전류 차단층을 갖는 광소자의 제조 방법을 제공한다.

Description

매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그 제조 방법{Optical devices having current blocking layer of buried ridge structure and fabrication method of the same}
본 발명은 광소자 관련 기술에 관한 것으로서, 특히 매립형 리지 구조(Buried Ridge Structure: BRS)를 갖는 반도체 광소자(Optical devices)의 전류 차단층 구조 및 그 제조 방법에 관한 것이다.
광통신에 사용되는 광소자 예컨대, 고성능 반도체 레이저 다이오드(Laser Diode: LD) 및 반도체 광 증폭기(Semiconductor Optical Amplifier: SOA)는 일반적으로 낮은 임계 전류와 높은 양자 효율이 요구되며, 이를 위해서는 누설 전류를 최소화 하여야 한다.
이를 위하여 평면 매립형 이종 접합 구조(Planar Buried Heterostructure : PBH) 및 매립형 리지 구조를 이용한 반도체 레이저가 사용된다. 현재 광통신 분야에 사용되는 광원 및 증폭기는 고 출력, 고 신뢰성, 및 고속이 요구된다. 따라서 이들 구조에 사용되는 전류 차단층의 최적화는 필수적이다.
이러한 전류 차단층을 형성하기 위하여 일반적으로 3가지 방법을 사용하고 있다.
첫번째는, P-N-P 전류 차단 구조를 사용하는 것으로 전극에 전류를 인가 할 때, 활성층은 순방향 바이어스(Bias)가 인가되는 반면, 활성층을 제외한 부분은 역방향 전류를 인가 하게 되므로 전류를 차단되는 원리를 이용한 것으로서, 후술하는 제1 종래기술에 해당한다.
두번째로, 반절연막을 성장하여 전류의 차단층으로 사용하는 방법이 있으며, 이러한 반절연층으로 주로 철(Fe)를 도우핑하여 사용한 것으로서, 후술하는 제2 종래기술에 해당한다.
세번째로, 활성층을 제외한 나머지 부분에 수소이온을 주입하여 전류를 차단하는 방법으로 후술하는 제3 종래기술에 해당한다.
<제1 종래기술>
도 1a 내지 1e는 제1 종래기술에 따라 P-N-P 전류 차단층을 갖는 평면 매립형 반도체 광소자의 제조 공정을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, N형 InP 기판(101) 상에 이종 접합 구조의 활성층(102)과 P형 InP층(103)을 액상결정성장(Liquid Phase Epitaxy: LPE) 장비 또는 유기금속화학기상증착(MetalOrganic Chemical Vapor Deposition: MOCVD) 장비를 이용하여 성장 한 후, 그 상부에 메사 식각을 위한 절연막 마스크(104)를 사진식각 공정을 통하여 형성시킨다.
이어서, 도 1b에 도시된 바와 같이, 절연막 마스크(104)를 이용하여 P형 InP층(103)과 활성층(102) 및 N형 InP 기판(101)의 일부를 식각하되, 건식 식각과 습식 식각 과정을 통하여 메사 구조를 형성한다.
이어서, 도 1c에 도시된 바와 같이, 활성층(102)의 전류 및 광을 가두기 위하여 P형 InP (105)와 N형 InP(106)을 액상결정성장 방법 또는 유기금속화학기상증착법을 이용하여 재성장시킨다.
다음으로, 도 1d에 도시된 바와 같이, 메사 식각을 위하여 사용한 절연막 마스크(104)를 제거한 후 P형 InP 클래드 층(107)과 오옴 접촉을 위한 P형 InGaAs 층(108)을 액상결정성장 방법 또는 유기금속화학기상증착법을 이용하여 재성장한다.
다음으로, 도 1e에 도시된 바와 같이, P형 InGaAs 층(108) 상부에 절연막(109)을 증착하고 사진 식각 공정을 실시하여 활성층(102) 상부에 오버랩되는 영역을 오픈시키고, P형 InGaAs 층(108)에 접촉되는 P형 전극(110)과 N형 InP 기판(101)에 접촉되는 N형 전극(111)을 형성한다.
상기한 바와 같이 이루어지는 제1 종래기술은, 전술한 바와 같이 도파로가 1층 구조로 되어 있는 경우에는 P-N-P 재성장에서 우수한 정특성을 얻으나, 광소자의 집적을 위하여 도파로가 수직방향으로 2층 이상 되어있는 복잡한 구조에서는 P-N-P 전류차단구조의 재성장이 어려울 뿐 아니라, 재성장이 이루어진다 하더라도 누설전류가 증가하게 되는 문제점이 발생하게 된다.
<제2 종래기술>
도 2a 내지 도 2e는 제2 종래기술에 따라 반절연 전류 차단층을 가지는 평면 매립형 반도체 광소자의 제조 공정을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, N형 InP 기판(201) 위에 활성층(202)과 P형 InP층(203)을 액상결정성장법 또는 유기금속화학기상증착법으로 성장 시킨 후, 그 상부에 메사 식각을 위한 절연막 마스크(204)를 사진 식각 공정을 통하여 형성시킨다.
이어서, 도 2b에 도시된 바와 같이, 절연막 마스크(204)를 이용하여 P형 InP층(203)과 활성층(202) 및 N형 InP 기판(201)의 일부를 식각하되, 건식 식각과 습식 식각 과정을 통해 메사 구조를 형성한다.
이어서, 도 2c에 도시된 바와 같이, 활성층(202)의 전류 및 광을 가두기 위하여 반절연 InP 전류 차단층(205)을 액상결정성장법 또는 유기금속화학기상증착법을 이용하여 재성장시킨다.
다음으로, 도 2d에 도시된 바와 같이, 메사 식각을 위하여 사용한 절연막 마스크(204)를 제거한 후, P형 InP 클래드층(206)과 오옴 접촉을 위한 P형 InGaAs층(207)을 액상결정성장법 또는 유기금속화학기상증착법을 이용하여 재성장시킨다.
다음으로, 도 2e에 도시된 바와 같이, P형 InGaAs층(207) 상부에 절연막(208)을 증착하고 사진 식각 공정을 실시하여 활성층(202) 상부에 오버랩되는 영역을 오픈시키고, P형 InGaAs 층(207)에 접촉되는 P형 전극(209)과 N형 InP기판(201)에 접촉되는 N형 전극(210)을 형성한다.
상기한 바와 같이 이루어지는 제2 종래기술은, P-N-P 전류 차단 구조를 이용한 제1 종래기술에서 발생되는 기생 정전 용량의 증가 문제를 해결하여 고속 변조 특성을 향상시킬 수 있으며, 공정의 단순화를 기할 수 있는 장점이 있다.
그러나, 전류차단층으로 사용되는 반절연층은 깊은 준위에서 정공과 전자가 재 결합하는 중심(Deep level center)으로 작용하므로 전류 차단층으로서의 역할 보다는 누설전류 통로의 역할을 하게 된다. 또한, 반절연층을 형성하기 위한 도우핑 불순물로 사용되는 철(Fe)의 확산에 의해 활성층의 성능을 저하시키는 원인으로 작용하는 문제점이 발생하게 된다.
<제3 종래기술>
도 3a 내지 3e는 제3 종래기술에 따라 수소이온주입에 의한 전류 차단층을 갖는 매립형 리지 구조 반도체 광소자의 제조 공정을 도시한 단면도이다.
먼저, 도 3a에 도시된 바와 같이, N형 InP 기판(301) 상에 활성층(302)과 P형 InP층(303)을 액상결정성장법 또는 유기금속화학기상증착법으로 성장 시킨 후, 그 상부에 메사 식각을 위한 절연막 마스크(304)를 사진 식각 공정을 통하여 형성 시킨다.
이어서, 도 3b에 도시된 바와 같이, 절연막 마스크(304)를 이용하여 P형 InP층(303)과 활성층(302) 및 N형 InP 기판(301)의 일부를 식각하되, 건식 식각과 습식 식각 과정을 통하여 메사 구조를 형성한다.
이어서, 도 3c에 도시된 바와 같이, 활성층(302)의 전류 및 광을 가두기 위하여 절연막 마스크(304)를 제거한 후, P형 InP 클래드층(305)과 오옴 접촉을 위한 P형 InGaAs 층(306)을 액상결정성장 방법 또는 유기금속화학기상증착법을 이용하여 재성장시킨다.
다음으로, 도 3d에 도시된 바와 같이, 수소이온주입을 이용한 전류차단층을 형성하기 위하여, 활성층(302)과 오버랩되는 수소이온 차단 마스크(307)을 사진 식각 공정을 통하여 형성 한 후, 수소 이온주입법을 이용하여 전류 차단층(308)을 형성한다.
다음으로, 도 3e에 도시된 바와 같이, 수소이온 차단 마스크(307)을 제거 한 후, P형 InGaAs 층(306) 상부에 절연막(309)을 증착하고 사진 식각 공정을 실시하여 상기 활성층(302) 상부에 오버랩되는 영역을 오픈시키고, P형 InGaAs 층(306)에 접촉되는 P형 전극(310)과 N형 InP 기판(301)에 접촉되는 N형 전극(311)을 형성한다.
상기와 같이 이루어지는 제3 종래기술은, 공정의 단순화를 기할 수 있는 장점이 있다.
그러나, 전류 차단층으로 수소이온을 주입하여 사용하는 바, 활성층의 폭이 1~2㎛인 반면 수소이온주입에 의한 전류 차단층의 폭은 10㎛의 크기를 가지고 있으므로, P형 클래층이 활성층 주변을 감싸게 된다. 이는 활성층에 전류 및 광을 보다 효과적으로 가두는 긍정적인 효과가 있는 반면, 누설전류의 통로로 작용하는 부정적인 역할을 동시에 갖는 문제점이 발생하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 낮은 누설전류 특성을 가지며, 다층 도파로 구조에의 적용이 유리한 전류 차단 구조를 가진 광소자를 제공하는데 그 목적이 있다.
또한, 본 발명은 상기의 광소자를 비교적 복잡하지 않고 재현성 있게 구현할 수 있는 광소자 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 제1 종래기술에 따른 P-N-P 전류차단층을 갖는 평면 매립형 구조의 광소자 제조 공정을 도시한 단면도,
도 2a 내지 도 2e는 제2 종래기술에 따른 반절연 전류차단층을 갖는 평면 매립형 구조의 광소자 제조 공정을 도시한 단면도,
도 3a 내지 도 3e는 제3 종래기술에 따른 수소이온주입법을 이용한 전류차단층을 갖는 매립형 리지 구조의 광소자 제조 공정을 도시한 단면도,
도 4a 내지 도 4f는 본 발명의 일실시예에 따른 P-N-P 및 이온주입 결합형 전류차단 구조를 가지는 매립형 리지 구조의 광소자 제조 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 설명
401 : N형 InP 기판
402a, 402b : 활성층
405 : 제1 P형 InP 클래드층
406 : N형 InP 클래드층
407 : 제2 P형 InP 클래드층
408 : 오옴 접촉층
410 : 제2 전류 차단층
412 : P형 전극
413 : N형 전극
500 : 제1 전류 차단층
상기 목적을 달성하기 위한 본 발명은 광소자에 있어서, 기판 상의 소정영역에 메사 구조로 제공되는 활성층; 상기 메사 구조를 덮도록 배치된 P-N-P 구조의 제1 전류 차단층; 및 상기 제1 전류 차단층의 주변을 둘러싸도록 배치되어 매립형 리지 구조를 이루는 제2 전류 차단층을 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명은 광소자 제조 방법에 있어서, 기판 상의 소정영역에 메사 구조의 활성층을 형성하는 제1 단계; 상기 메사 구조가 형성된 전체 구조 표면을 따라 제1 도전형 제1 클래드층을 형성하는 제2 단계; 상기 제1 클래드층 상에 측면 성장이 우세한 성장 조건을 이용하여 제2 도전형 제2 클래드층을 형성하는 제3 단계; 상기 제2 클래드층을 전면식각하여 상기 활성층 상부의 상기 제1 클래드층이 노출되도록 하는 제4 단계; 상기 제4 단계를 마친 전체 구조 상부에 제1 도전형 제3 클래드층을 향성하여 평탄화를 이루는 제5 단계; 상기 메사 구조 및 상기 제2 클래드층의 주변 영역에 전류 차단층 형성을 위한 불순물도핑을 실시하는 제6 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 4f는 본 발명의 일실시예에 따라 매립형 리지 구조의 전류 차단층을 구비한 광소자의 단면도이다.
도 4f를 참조하면, 본 발명의 실시예에 따른 광소자는, N형 InP 기판(401) 상의 소정영역에 메사구조를 이루는 활성층(402a, 402b)과, 메사 구조를 덮도록 배치된 P-N-P 구조의 제1 전류 차단층(500)과, 제1 전류 차단층(500)의 주변을 둘러싸도록 배치되어 매립형 리지 구조를 이루는 제2 전류 차단층(410)을 구비하여 구성된다.
여기서, 활성층(402a, 402b)은 InGaAsP 이종 접합 구조의 활성층(402a)과 P형 InP층(402b)으로 이루어지며, 제1 전류 차단층(500)은 메사 구조 및 그 주변 영역을 덮는 제1 P형 InP 클래드층(405)과, 제1 P형 InP 클래드층(405)에 덮힌 메사 구조의 주변 영역을 둘러싸도록 배치된 N형 InP 클래드층(406)과, 메사 구조 및 N형 InP 클래드층(406) 상부에 오버랩 되도록 배치된 제2 P형 InP 클래드층(407)을 구비하여 구성된다.
상기한 구성을 갖는 본 발명의 일실시예에 따른 매립형 리지 구조의 전류 차단층을 구비한 광소자의 제조 공정을 도 4a 내지 도 4f를 참조하여 설명한다.
먼저, 도 4a에 도시된 바와 같이, N형 InP 기판(401) 상에 InGaAsP 이종 접합 구조의 활성층(402a) 및 P형 InP층(402b)을 유기금속화학기상증착법을 이용하여 형성한 후, 그 상부에 산화막, 질화막등의 절연막을 증착하고, 사진 식각 공정을 통하여 메사 구조를 형성하기 위한 절연막 마스크(404)를 형성한다.
이어서, 도 4b에 도시된 바와 같이, 절연막 마스크(404)를 이용하여 활성층(402a, 402b) 및 N형 InP 기판(401)의 일부를 식각하되, 건식 식각과 습식 식각 공정을 통하여 메사 구조를 형성한다.
이어서, 도 4c에 도시된 바와 같이 마스크(404)를 제거한 후, 기판 전면에 일정한 두께를 가지는 P형 InP 클래드층(405)을 성장시킨 다음, 메사 형태의 P형 InP 클래드층(405) 상에 측면 성장이 우세한 성장 조건을 이용하여 N형 InP 클래드층(406)을 성장시킨다.
여기서, P형 InP 클래드층(405)은 성장 시 성장 온도를 610℃ 내지 620℃로 적절히 조절하여 메사 구조를 유지할 수 있도록 하며, 성장온도를 550℃ 내지 590℃ 정도로 낮추어 저온 성장하므로 메사 측면 구조에서 먼 부분의 두께는 얇으나 메사 측면에서 일정 폭까지는 상당히 두꺼운 N형 InP 클래드층(406)을 얻을 수 있다. 예컨대, 금속유기화학기상 증착법을 이용하여 성장할 경우, 저온 성장을 통하여 측면 성장을 정상 성장에 비해 10배 정도까지 증가시킬 수 있다.
다음으로, 도 4d에 도시된 바와 같이 상기 도 4c에서 형성된 결과물 상에 특별한 마스크 공정 없이 메사 구조 상부에 있는 N형 InP 클래드층(406)이 완전히 제거 될 때까지 습식 식각 공정을 수행한 후, 전면에 P형 InP 클래드 층(407)을 성장시켜 평탄화를 이룬다. 이러한 공정을 통하여 메사 구조와 인접한 부분에 P-N-P 구조의 제1 전류 차단층(500)을 형성한다. 이어서, 그 상부에 P형 InGaAs를 성장시켜 오옴 접촉층(408)을 형성한다.
다음으로, 도 4e에 도시된 바와 같이 오옴 접촉층(408) 상부에 메사 구조 및 N형 InP 클래드층(406)의 상부에 오버랩 되는 수소 이온주입용 차단 마스크(409)를 형성하고, 수소 이온주입을 실시하여 제1 전류 차단층(500)의 주변을 둘러싸는 형태의 제2 전류 차단층(410)을 형성한다.
다음으로, 도 4f에 도시된 바와 같이 수소 이온주입용 차단 마스크(409)를 제거 한 후, 오옴 접촉층(408) 상부에 층간절연막(411)을 증착하고, 사진 및 식각 공정을 실시하여 활성층(402a, 402b) 상부에 오버랩되는 영역을 오픈시키고, 오옴 접촉층(408)에 접촉되는 P형 전극(412)과 N형 InP 기판(401)에 접촉되는 N형 전극(413)를 형성한다.
본 발명은 기본적으로 수소 이온주입을 이용한 매립형 리지 구조의 전류 차단층을 사용하되, 활성층과 인접한 부분은 누설 전류를 최소화 할 수 있는 P-N-P 구조의 전류 차단층을 도입하였다.
따라서, 누설전류를 최소화하면서 광소자의 집적을 위하여 도파로가 수직방향으로 다층 구조로 되어 있는 경우에도 P-N-P 재성장에서 우수한 정특성을 얻을 수 있다.
한편, 제조 공정 측면에 있어서도 난이도 있는 공정을 배제하고 공정을 단순화하였으며, 공정의 재현성을 높일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예를 들어, 전술한 실시예에서 사용된 InP, InGaAs 등의 화합물 반도체는 다른 물질층으로 대체할 수 있으며, 그 도전 극성 또한 P형을 N형으로 바꾸어 형성할 수 있다.
또한, 전류 차단 구조를 형성하기 위한 수소 이온주입은 다른 불순물 도핑 공정으로 대체할 수 있다.
상기와 같이 이루어지는 본 발명은, 광 도파로가 다층으로 구성된 고 기능성의 광소자 및 여러 광소자들이 하나의 기판위에 연결된 구조에서의 전류 차단을 효과적으로 할 수 있는 효과가 있다.
또한, 본 발명은, 결합형 전류차단구조의 형성에 복잡하거나 재현성이 어려운 새로운 공정을 도입하지 않고, 결정 성장 시 성장 조건에 따른 측면 성장의 억제 및 증대를 이용하여 공정 변수를 없앴으며, 새롭게 도입된 식각 공정 역시 마스크 및 사진 식각 방법을 사용하지 않고 전면 식각을 함으로써, 공정의 단순화를 기할 수 있는 효과가 있다.

Claims (8)

  1. 반도체 광소자에 있어서,
    기판 상의 소정영역에 메사 구조로 제공되는 활성층;
    상기 메사 구조를 덮도록 배치된 P-N-P 구조의 제1 전류 차단층; 및
    상기 제1 전류 차단층의 주변을 둘러싸도록 배치되어 매립형 리지 구조를 이루는 제2 전류 차단층
    을 포함하여 이루어지는 광소자.
  2. 제 1 항에 있어서,
    상기 제1 전류 차단층은,
    상기 메사 구조 및 그 주변 영역을 덮는 제1 P형 클래드층;
    상기 제1 P형 클래드층에 덮힌 상기 메사 구조의 주변 영역을 둘러싸도록 배치된 N형 클래드층; 및
    상기 메사 구조 및 상기 N형 클래드층 상부에 오버랩 되도록 배치된 제2 P형클래드층을 포함하여 이루어지는 광소자.
  3. 제 1 항에 있어서,
    상기 제2 전류 차단층은,
    상기 제1 및 제2 P형 클래드층과 상기 N형 클래드층을 이루는 물질층과 동일한 물질층에 수소이온이 도핑된 물질층인 것을 특징으로 하는 광소자.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제1 및 제2 P형 클래드층과 상기 N형 클래드층을 이루는 물질층은 각각 InP로 이루어진 것을 특징으로 하는 광소자.
  5. 반도체 광소자 제조 방법에 있어서,
    기판 상의 소정영역에 메사 구조의 활성층을 형성하는 제1 단계;
    상기 메사 구조가 형성된 전체 구조 표면을 따라 제1 도전형 제1 클래드층을 형성하는 제2 단계;
    상기 제1 클래드층 상에 측면 성장이 우세한 성장 조건을 이용하여 제2 도전형 제2 클래드층을 형성하는 제3 단계;
    상기 제2 클래드층을 전면식각하여 상기 활성층 상부의 상기 제1 클래드층이 노출되도록 하는 제4 단계;
    상기 제4 단계를 마친 전체 구조 상부에 제1 도전형 제3 클래드층을 향성하여 평탄화를 이루는 제5 단계;
    상기 메사 구조 및 상기 제2 클래드층의 주변 영역에 전류 차단층 형성을 위한 불순물 도핑을 실시하는 제6 단계
    를 포함하여 이루어지는 광소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 제6 단계는,
    상기 메사 구조 및 상기 제2 클래드층을 덮는 이온주입용 차단 마스크를 형성하는 제7 단계와, 상기 이온주입용 차단 마스크를 사용하여 수소 이온주입을 실시하는 제8 단계를 포함하여 이루어지는 광소자 제조 방법.
  7. 제 5 항에 있어서,
    상기 제4 단계의 상기 전면식각은, 습식 식각 방식으로 수행하는 것을 특징으로 하는 광소자 제조 방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제1 도전형은 P형이며, 상기 제2 도전형은 N형인 것을 특징으로 하는 광소자 제조 방법.
KR1020010018215A 2001-04-06 2001-04-06 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법 KR20020078189A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010018215A KR20020078189A (ko) 2001-04-06 2001-04-06 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법
US10/115,696 US6653162B2 (en) 2001-04-06 2002-04-03 Fabrication method of optical device having current blocking layer of buried ridge structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010018215A KR20020078189A (ko) 2001-04-06 2001-04-06 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법

Publications (1)

Publication Number Publication Date
KR20020078189A true KR20020078189A (ko) 2002-10-18

Family

ID=19707914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010018215A KR20020078189A (ko) 2001-04-06 2001-04-06 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법

Country Status (2)

Country Link
US (1) US6653162B2 (ko)
KR (1) KR20020078189A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759802B1 (ko) * 2005-12-08 2007-09-20 한국전자통신연구원 매립형 봉우리 도파로 레이저 다이오드
JP6375207B2 (ja) * 2014-10-31 2018-08-15 ルネサスエレクトロニクス株式会社 半導体レーザおよび半導体レーザの製造方法
JP6987322B1 (ja) * 2021-03-05 2021-12-22 三菱電機株式会社 光半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281785A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JPH05167191A (ja) * 1991-12-18 1993-07-02 Furukawa Electric Co Ltd:The 埋め込み型半導体レーザ素子
US5452315A (en) * 1993-06-30 1995-09-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser with semi-insulating current blocking layers
KR960027098A (ko) * 1994-12-17 1996-07-22 구자홍 반도체 레이저 다이오드 및 그 제조방법
US5748659A (en) * 1994-11-22 1998-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146714B1 (ko) 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
KR100279734B1 (ko) 1998-06-02 2001-03-02 이계철 평면 매립형 반도체 레이저 구조 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281785A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JPH05167191A (ja) * 1991-12-18 1993-07-02 Furukawa Electric Co Ltd:The 埋め込み型半導体レーザ素子
US5452315A (en) * 1993-06-30 1995-09-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser with semi-insulating current blocking layers
US5748659A (en) * 1994-11-22 1998-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device
KR960027098A (ko) * 1994-12-17 1996-07-22 구자홍 반도체 레이저 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
US6653162B2 (en) 2003-11-25
US20020145149A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
JP3242963B2 (ja) レーザダイオード・導波路モノリシック集積デバイス
US5822349A (en) Semiconductor device and method of manufacturing the same
JP2686764B2 (ja) 光半導体素子の製造方法
US5442649A (en) Semiconductor laser device
US5043291A (en) Method of manufacturing a broadband high emission power semiconductor laser from a BRS type buried stripe structure, and resulting laser
KR20020078189A (ko) 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법
JP3421140B2 (ja) 半導体レーザ装置の製造方法，および半導体レーザ装置
US20020158314A1 (en) Buried mesa semiconductor device
US5917846A (en) Optical Semiconductor device with carrier recombination layer
JP2003101125A (ja) 導波路型光素子
KR100279734B1 (ko) 평면 매립형 반도체 레이저 구조 및 그 제조방법
KR100753814B1 (ko) 단일집적 반도체 변조기-ｓｏａ-ｌｅｄ 광대역 광원 및 그제조 방법
US6829275B2 (en) Hybrid confinement layers of buried heterostructure semiconductor laser
JP3747391B2 (ja) 化合物半導体装置及びその製造方法
KR100320172B1 (ko) 반도체레이저다이오드및그제조방법
JP2956255B2 (ja) リッジ導波型半導体レーザの製造方法
JP2555984B2 (ja) 半導体レーザおよびその製造方法
KR100311459B1 (ko) 레이져다이오드의제조방법
KR100200304B1 (ko) 레이저 다이오드 제조방법
KR100596510B1 (ko) 반도체 광소자의 제조방법
JPS641072B2 (ko)
KR940003441B1 (ko) 레이저 다이오드 및 그 제조방법
JPS63244785A (ja) 半導体発光素子及びその製造方法
TW202339255A (zh) 半導體元件及半導體元件的製造方法
KR960001186B1 (ko) 광전집적회로 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application