JP3421140B2 - 半導体レーザ装置の製造方法，および半導体レーザ装置 - Google Patents

半導体レーザ装置の製造方法，および半導体レーザ装置

Info

Publication number
JP3421140B2
JP3421140B2 JP19834694A JP19834694A JP3421140B2 JP 3421140 B2 JP3421140 B2 JP 3421140B2 JP 19834694 A JP19834694 A JP 19834694A JP 19834694 A JP19834694 A JP 19834694A JP 3421140 B2 JP3421140 B2 JP 3421140B2
Authority
JP
Japan
Prior art keywords
layer
current blocking
type
blocking layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19834694A
Other languages
English (en)
Other versions
JPH0864899A (ja
Inventor
依子 谷上
朋子 門脇
彰 武本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19834694A priority Critical patent/JP3421140B2/ja
Priority to US08/515,000 priority patent/US5596592A/en
Priority to FR9509985A priority patent/FR2724068B1/fr
Priority to DE19531052A priority patent/DE19531052A1/de
Publication of JPH0864899A publication Critical patent/JPH0864899A/ja
Application granted granted Critical
Publication of JP3421140B2 publication Critical patent/JP3421140B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体レーザ装置の
製造方法、および半導体レーザ装置に関するものであ
る。
【０００２】
【従来の技術】リッジ導波路とその両脇に電流ブロック
層からなる埋め込み層を備え、さらにそれらの上にコン
タクト層を有する構造の従来の半導体レーザ装置とその
製造方法について説明する。
【０００３】図１１は上記の従来の半導体レーザ装置の
製造方法を示す図である。まず、ｐ型ＩｎＰ基板上にｐ
型ＩｎＰ第１クラッド層１、ＩｎＧａＡｓＰ活性層２、
ｎ型ＩｎＰ第２クラッド層３をエピタキシャル成長させ
た後、図１１(a) のように、第２クラッド層３上にＳｉ
Ｏからなる絶縁膜４を形成し、この絶縁膜をマスクにク
ラッド層及び活性層をエッチングしてリッジ導波路を形
成する。次に、図１１(b) のようにリッジ導波路の両脇
に高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層１２
を選択エピタキシャル成長させ、さらに図１１(c) に示
すように、ｎ型ＩｎＰ第２電流ブロック層６を選択エピ
タキシャル成長させる。この際、ｎ型ＩｎＰ第２電流ブ
ロック層６はｐ型ＩｎＰ第１電流ブロック層１２の特定
の結晶面上にしか成長しないようにする。これにより、
ｎ型ＩｎＰ第２電流ブロック層６はリッジ導波路の側面
に接触しないように形成できる。次に、図１１(d) に示
すように、高キャリア濃度のｐ型ＩｎＰ第３電流ブロッ
ク層１３を選択エピタキシャル成長させる。この後、図
１１(e) のように、絶縁膜４を除去する。最後に、全面
にｎ型ＩｎＰコンタクト層をエピタキシャル成長させ、
基板裏面の研削、ｐ側電極２０ａ、ｎ側電極２０ｂの形
成を行うことによって、図１２に示すような、半導体レ
ーザ装置が完成する。
【０００４】この半導体レーザ装置においては、ｐ側電
極２０ａと、ｎ側電極２０ｂ間に、順方向のバイアス電
圧を印加すると、ｎ型ＩｎＰ第２クラッド層３，活性層
２，ｐ型ＩｎＰ第１クラッド層１よりなるリッジ導波路
に電流が流れて、ｐ型ＩｎＰ第１クラッド層１側から正
孔が、ｎ型ＩｎＰ第２クラッド層３側から電子が活性層
２に注入され、この活性層２において正孔と電子の発光
再結合が起こり、レーザ発振する。
【０００５】上記の製造方法において、リッジ導波路の
各層の成長及び埋め込み層の各電流ブロック層の成長
は、それぞれ連続したエピタキシャル成長によって行わ
れ、各層の成長の間にその表面が大気に晒されることは
無い。しかし、ｐ型ＩｎＰ第１電流ブロック層１２は、
エッチング工程において大気に晒されたリッジ導波路側
面上に再成長されており、また、ｎ型ＩｎＰコンタクト
層も、絶縁膜４のエッチング工程において大気に晒され
た埋め込み層及びリッジ導波路の上部面上に再成長され
ている。この再成長が行われた界面を再成長界面と呼
ぶ。
【０００６】上記の再成長界面が、ｐ型ＩｎＰ第１電流
ブロック層とｎ型ＩｎＰ第２クラッド層の間のｐｎ接合
面またはｐ型ＩｎＰ第３電流ブロック層とｎ型ＩｎＰコ
ンタクト層の間のｐｎ接合面と一致していると、通電に
よってこれらのｐｎ接合の順方向電圧が低下し、順方向
電流が増加するため、これが活性層以外を流れるリーク
電流の増大を招き、レーザのしきい値電流の上昇、光出
力の低下等のレーザ特性の劣化をもたらすことが知られ
ている。このような問題を避けるため、上記の製造方法
においては、ｐ型ＩｎＰ第１及び第３電流ブロック層に
添加するｐ型不純物として、拡散が容易なＺｎ等を用
い、さらにこれらのｐ型電流ブロック層のキャリア濃度
をｎ型クラッド層及びｎ型コンタクト層のキャリア濃度
より充分に高くすることにより、エピタキシャル成長工
程における基板の加熱またはエピタキシャル成長工程完
了後の熱処理によって、このｐ型不純物をｐ型電流ブロ
ック層からｎ型クラッド層及びｎ型コンタクト層に拡散
させ、上記再成長界面に接するｎ型クラッド層及びｎ型
コンタクト層の薄層部分の導電型をｐ型に反転させるよ
うにしている。これによって、ｐ型ＩｎＰ第３電流ブロ
ック層とｎ型ＩｎＰコンタクト層の間のｐｎ接合面は、
図１２における埋め込み層上部の再成長界面９ａではな
く、コンタクト層８内の１４ａの位置に形成され、また
ｐ型ＩｎＰ第１電流ブロック層１２とｎ型ＩｎＰ第２ク
ラッド層３の間のｐｎ接合面は、第２クラッド層側面の
再成長界面９ｂではなく、ｎ型クラッド層内の１４ｂの
位置に形成される。即ち、上記のｐｎ接合面と再成長界
面が一致していない。従って、通電による上記のｐｎ接
合の順方向電圧の低下が起こることはなく、これに伴う
上記のレーザ特性の劣化も生じない。
【０００７】
【発明が解決しようとする課題】上記のように、ｐ型不
純物をｐ型電流ブロック層からｎ型クラッド層及びｎ型
コンタクト層に拡散させることにより、通電によるレー
ザ特性の劣化を防止することができる。しかし、このｐ
型不純物は、ｎ型クラッド層及びｎ型コンタクト層に拡
散するだけではなく、ｎ型ＩｎＰ第２電流ブロック層６
にも拡散する。これによって、ｎ型電流ブロック層のｎ
型不純物が補償され、この層のキャリア濃度が低下し、
ｐｎｐトランジスタの効果による電流のブロック効果が
低下する。これは、リーク電流の増大を招き、レーザ特
性を劣化させる原因となる。
【０００８】この発明は、上記の問題点に鑑みなされた
ものであり、電流ブロック層の電流ブロック効果を低下
させることなく、通電によるレーザ特性の劣化を防止す
ることができる半導体レーザ装置の製造方法，及びこれ
により製造される半導体レーザ装置を提供することを目
的としている。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【課題を解決するための手段】 この発明に係わる半導体
レーザ装置の製造方法（請求項１）は、ｐ型半導体基板
の主表面上に、ｐ型半導体からなる第１クラッド層と、
活性層と、ｎ型半導体からなる第２クラッド層を順にエ
ピタキシャル成長させる工程と、前記第２クラッド層上
の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマ
スクとして、前記第１クラッド層、前記活性層及び前記
第２クラッド層をエッチングし、リッジ導波路を形成す
る工程と、該リッジ導波路の両脇に、そのキャリア濃度
が前記第２クラッド層のｎ型半導体のキャリア濃度より
高いｐ型半導体からなる第１電流ブロック層、該第１電
流ブロック層のリッジ導波路近傍部により前記リッジ導
波路から隔離されるように形成されるｎ型半導体からな
る第２電流ブロック層及びそのキャリア濃度がコンタク
ト層のｎ型半導体のキャリア濃度より高いｐ型半導体か
らなる第３電流ブロック層を順に選択エピタキシャル成
長させることにより埋め込み層を形成する工程と、前記
絶縁膜を除去する工程と、前記第２クラッド層上及び前
記第３電流ブロック層上にｎ型半導体からなるコンタク
ト層をエピタキシャル成長させる工程とを含むものであ
り、前記埋め込み層を形成する工程の第２電流ブロック
層の選択エピタキシャル成長は、ホールトラップとなる
不純物を含むように選択エピタキシャル成長させるもの
であり、前記埋め込み層を選択エピタキシャル成長によ
り形成する工程及び前記コンタクト層をエピタキシャル
成長させる工程における加熱、もしくは前記コンタクト
層をエピタキシャル成長させる工程後の熱処理により、
前記第１電流ブロック層及び前記第３電流ブロック層か
ら、前記第２クラッド層及び前記コンタクト層に、ｐ型
の不純物を拡散させることによって、前記第２クラッド
層の前記第１電流ブロック層に接する薄層部分及び前記
コンタクト層の前記第３電流ブロック層に接する薄層部
分をｐ型半導体とするものである。
【００１４】この発明に係わる半導体レーザ装置の製造
方法（請求項２）は、上記の半導体レーザ装置の製造方
法（請求項１）において前記埋め込み層を形成する工程
の第２電流ブロック層の選択エピタキシャル成長は、前
記のホールトラップとなる不純物を含むｎ型半導体から
なる下層と、ｎ型の不純物のみを含む半導体からなる中
間層と、前記のホールトラップとなる不純物を含むｎ型
半導体からなる上層を順に選択エピタキシャル成長させ
るものである。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】この発明に係わる半導体レーザ装置（請求
項３）は、リッジ導波路と、該リッジ導波路の両脇に形
成された埋め込み層と、該埋め込み層上及び前記リッジ
導波路上の全面に形成されたコンタクト層とを備えてお
り、前記リッジ導波路は、ｐ型半導体からなる第１クラ
ッド層と、該第１クラッド層上に形成された活性層と、
該活性層上に形成された、その主要な部分がｎ型半導体
からなる第２クラッド層とからなるものであり、前記埋
め込み層は、前記リッジ導波路の両側面に接して形成さ
れた、ｐ型半導体からなる第１電流ブロック層と、該第
１電流ブロック層の前記リッジ導波路の近傍部以外の部
分上に形成された、前記リッジ導波路とは前記第１電流
ブロック層のリッジ導波路近傍部によって隔離された、
ｎ型半導体からなる第２電流ブロック層と、前記第１電
流ブロック層の前記リッジ近傍部上及び前記第２電流ブ
ロック層上の全面に形成された、ｐ型半導体からなる第
３電流ブロック層とからなるものであり、前記コンタク
ト層は、その主要な部分がｎ型半導体からなるものであ
り、前記第１電流ブロック層のｐ型半導体のキャリア濃
度は、前記第２クラッド層の主要な部分のｎ型半導体の
キャリア濃度より高く、前記第２クラッド層と前記第１
電流ブロック層との界面近傍の該界面の前記第２クラッ
ド層側の薄い層は、前記第１電流ブロック層の半導体の
導電型と同一のｐ型の半導体からなるものであり、前記
第３電流ブロック層のｐ型半導体のキャリア濃度は、前
記コンタクト層の主要な部分のｎ型半導体のキャリア濃
度より高く、前記コンタクト層と前記第３電流ブロック
層との界面近傍の該界面の前記コンタクト層側の薄い層
は、前記第３電流ブロック層の半導体の導電型と同一の
ｐ型の半導体からなるものであり、前記第２電流ブロッ
ク層は、ホールトラップである不純物を含んでいるもの
である。
【００２０】この発明に係わる半導体レーザ装置（請求
項４）は、上記の半導体レーザ装置（請求項３）におい
て、前記のホールトラップである不純物は、前記第２電
流ブロック層の前記第１電流ブロック層及び前記第３電
流ブロック層と接する薄層部分にのみ含まれているもの
である。
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【作用】 この発明に係わる半導体レーザ装置の製造方法
（請求項１）は、ｐ型半導体基板の主表面上に、ｐ型半
導体からなる第１クラッド層と、活性層と、ｎ型半導体
からなる第２クラッド層を順にエピタキシャル成長させ
る工程と、前記第２クラッド層上の所定の領域に絶縁膜
を形成する工程と、該絶縁膜をマスクとして、前記第１
クラッド層、前記活性層及び前記第２クラッド層をエッ
チングし、リッジ導波路を形成する工程と、該リッジ導
波路の両脇に、そのキャリア濃度が前記第２クラッド層
のｎ型半導体のキャリア濃度より高いｐ型半導体からな
る第１電流ブロック層、該第１電流ブロック層のリッジ
導波路近傍部により前記リッジ導波路から隔離されるよ
うに形成されるｎ型半導体からなる第２電流ブロック層
及びそのキャリア濃度がコンタクト層のｎ型半導体のキ
ャリア濃度より高いｐ型半導体からなる第３電流ブロッ
ク層を順に選択エピタキシャル成長させることにより埋
め込み層を形成する工程と、前記絶縁膜を除去する工程
と、前記第２クラッド層上及び前記第３電流ブロック層
上にｎ型半導体からなるコンタクト層をエピタキシャル
成長させる工程とを含むものであり、前記埋め込み層を
形成する工程の第２電流ブロック層の選択エピタキシャ
ル成長は、ホールトラップとなる不純物を含むように選
択エピタキシャル成長させるものであり、前記埋め込み
層を選択エピタキシャル成長により形成する工程及び前
記コンタクト層をエピタキシャル成長させる工程におけ
る加熱、もしくは前記コンタクト層をエピタキシャル成
長させる工程後の熱処理により、前記第１電流ブロック
層及び前記第３電流ブロック層から、前記第２クラッド
層及び前記コンタクト層に、ｐ型の不純物を拡散させる
ことによって、前記第２クラッド層の前記第１電流ブロ
ック層に接する薄層部分及び前記コンタクト層の前記第
３電流ブロック層に接する薄層部分をｐ型半導体とする
ものであるから、再成長界面であるコンタクト層と第３
電流ブロック層の界面より、これらの層の間のｐｎ接合
面をコンタクト層側に移動させることができ、また同じ
く再成長界面である第２クラッド層と第１電流ブロック
層の界面より、これらの層の間のｐｎ接合面を第２クラ
ッド層側に移動させることができる。従って、この方法
によって製造された半導体レーザ装置においては、通電
によるｐｎ接合の順方向電圧の低下を回避でき、しきい
値電流の上昇、光出力の低下等のレーザ特性の劣化を防
止できる。一方、第２電流ブロック層はホールトラップ
となる不純物を含んでいるため、第１及び第３電流ブロ
ック層からｎ型の第２電流ブロック層へのホールの拡散
の影響を抑制できる。これにより、電流ブロック層の電
流ブロック効果の劣化を低減できる。
【００２６】この発明に係わる半導体レーザ装置の製造
方法（請求項２）は、上記の半導体レーザ装置の製造方
法（請求項１）において前記埋め込み層を形成する工程
の第２電流ブロック層の選択エピタキシャル成長は、前
記のホールトラップとなる不純物を含むｎ型半導体から
なる下層と、ｎ型の不純物のみを含む半導体からなる中
間層と、前記のホールトラップとなる不純物を含むｎ型
半導体からなる上層を順に選択エピタキシャル成長させ
るものであるから、この方法によって製造された半導体
レーザ装置においては、第１及び第３電流ブロック層か
らコンタクト層及び第２クラッド層へのｐ型の不純物の
拡散により、前述のように通電によるレーザ特性の劣化
を防止できる。一方、第２電流ブロック層において第１
及び第３電流ブロック層と接しているのは、前記のホー
ルトラップとなる不純物を含む上層及び下層であるか
ら、前述のように、この上層と下層によって第１及び第
３電流ブロック層から第２電流ブロック層へのホールの
拡散の影響を抑制することができ、電流ブロック層の電
流ブロック効果の劣化を低減できる。前記のホールトラ
ップとなる不純物は、第２電流ブロック層におけるｎ型
の不純物の活性化を若干阻害する傾向があるが、上記の
ように第２電流ブロック層の中間層はｎ型不純物のみを
含み、前記のホールトラップとなる不純物を含まないた
め、前述の第２電流ブロック層の全体にホールトラップ
となる不純物を導入する場合より、キャリア濃度を高く
することができ、電流ブロック層の電流ブロック効果の
劣化をさらに抑制できる。
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】この発明に係わる半導体レーザ装置（請求
項３）は、リッジ導波路と、該リッジ導波路の両脇に形
成された埋め込み層と、該埋め込み層上及び前記リッジ
導波路上の全面に形成されたコンタクト層とを備えてお
り、前記リッジ導波路は、ｐ型半導体からなる第１クラ
ッド層と、該第１クラッド層上に形成された活性層と、
該活性層上に形成された、その主要な部分がｎ型半導体
からなる第２クラッド層とからなるものであり、前記埋
め込み層は、前記リッジ導波路の両側面に接して形成さ
れた、ｐ型半導体からなる第１電流ブロック層と、該第
１電流ブロック層の前記リッジ導波路の近傍部以外の部
分上に形成された、前記リッジ導波路とは前記第１電流
ブロック層のリッジ導波路近傍部によって隔離された、
ｎ型半導体からなる第２電流ブロック層と、前記第１電
流ブロック層の前記リッジ近傍部上及び前記第２電流ブ
ロック層上の全面に形成された、ｐ型半導体からなる第
３電流ブロック層とからなるものであり、前記コンタク
ト層は、その主要な部分がｎ型半導体からなるものであ
り、前記第１電流ブロック層のｐ型半導体のキャリア濃
度は、前記第２クラッド層の主要な部分のｎ型半導体の
キャリア濃度より高く、前記第２クラッド層と前記第１
電流ブロック層との界面近傍の該界面の前記第２クラッ
ド層側の薄い層は、前記第１電流ブロック層の半導体の
導電型と同一のｐ型の半導体からなるものであり、前記
第３電流ブロック層のｐ型半導体のキャリア濃度は、前
記コンタクト層の主要な部分のｎ型半導体のキャリア濃
度より高く、前記コンタクト層と前記第３電流ブロック
層との界面近傍の該界面の前記コンタクト層側の薄い層
は、前記第３電流ブロック層の半導体の導電型と同一の
ｐ型の半導体からなるものであり、前記第２電流ブロッ
ク層は、ホールトラップである不純物を含んでいるもの
であるから、再成長界面であるコンタクト層と第３電流
ブロック層の界面より、これらの層の間のｐｎ接合面は
コンタクト層側にあり、また同じく再成長界面である第
２クラッド層と第１電流ブロック層の界面より、これら
の層の間のｐｎ接合面は第２クラッド層側にある。従っ
て、通電によるｐｎ接合の順方向電圧の低下を回避で
き、しきい値電流の上昇、光出力の低下等のレーザ特性
の劣化を防止できる。一方、第２電流ブロック層はホー
ルトラップである不純物を含んでいるため、第１及び第
３電流ブロック層からｎ型の第２電流ブロック層へのホ
ールの拡散の影響を抑制できる。これにより、電流ブロ
ック層の電流ブロック効果の劣化を低減できる。
【００３２】この発明に係わる半導体レーザ装置（請求
項４）は、上記の半導体レーザ装置（請求項３）におい
て、前記のホールトラップである不純物は、前記第２電
流ブロック層の前記第１電流ブロック層及び前記第３電
流ブロック層と接する薄層部分にのみ含まれているもの
であるから、コンタクト層及び第２クラッド層の第１及
び第３電流ブロック層と接する薄層部分は、第１導電型
となっているため、前述のように通電によるレーザ特性
の劣化を防止できる。一方、第２電流ブロック層におい
て第１及び第３電流ブロック層と接しているのは、ホー
ルトラップである不純物を含む薄層部分であるから、前
述のように、この薄層部分によって第１及び第３電流ブ
ロック層から第２電流ブロック層へのホールの拡散の影
響を抑制することができ、電流ブロック層の電流ブロッ
ク効果の劣化を低減できる。ホールトラップである不純
物は、第２電流ブロック層におけるｎ型の不純物の活性
化を若干阻害する傾向があるが、上記の薄層部分以外は
ｎ型不純物のみを含み、ホールトラップである不純物を
含まないため、前述の第２電流ブロック層の全体にホー
ルトラップである不純物を導入する場合より、キャリア
濃度を高くすることができ、電流ブロック層の電流ブロ
ック効果の劣化をさらに抑制できる。
【００３３】
【実施例】
実施例１．この発明の第１の実施例について説明する。
図１に本実施例による半導体レーザ装置の製造方法を示
す。まず、ｐ型ＩｎＰ基板上にｐ型ＩｎＰ第１クラッド
層１（約１μｍ）、アンドープＩｎＧａＡｓＰ活性層２
（約０．１μｍ）、ｎ型ＩｎＰ第２クラッド層３（約１
μｍ）を順に有機金属気相成長法（以後ＭＯＣＶＤ法と
略記する）等により連続してエピタキシャル成長させた
後、図１(a) に示すようにｎ型ＩｎＰ第２クラッド層３
上の所定の位置にＳｉＯ膜からなる選択成長マスク４
（約０．１μｍ）を形成し、これをマスクとしてクラッ
ド層と活性層をエッチングし、リッジ導波路を形成す
る。次に、図１(b) に示すｐ型ＩｎＰ第１電流ブロック
層５（約１μｍ）、図１(c) に示すｎ型ＩｎＰ第２電流
ブロック層６（約１μｍ）、図１(d) に示すｐ型ＩｎＰ
第３電流ブロック層７（約１μｍ）及び図１(e) に示す
ｎ型ＩｎＰ最終埋込層１０（約０．２μｍ）をＭＯＣＶ
Ｄ法等により連続して選択エピタキシャル成長させるこ
とによって、埋め込み層を形成する。さらに、図１(f)
に示すように、選択成長マスク４を除去した後、全面に
ｎ型ＩｎＰコンタクト層８（約２μｍ）をエピタキシャ
ル成長させる。この際、ｎ型ＩｎＰ最終埋込層１０とｎ
型ＩｎＰコンタクト層８は同じキャリア濃度、組成とな
るようにする。最後に、基板裏面を研削し、Ｃｒ／Ａｕ
からなるｎ側電極２０ｂ（約０．２μｍ）及びＡｕＺｎ
／Ａｕからなるｐ側電極（約０．２μｍ）２０ａを形成
することにより、図２に示すような半導体レーザ装置が
完成する。ただし、（）内は各層の厚さである。キャリ
ア濃度は、クラッド層及び電流ブロック層では１０18ｃ
ｍ-3程度、ｎ型ＩｎＰコンタクト層では１０18ｃｍ-3以
上である。また、ｐ型不純物としてはＺｎ等、ｎ型不純
物としてはＳｉ，Ｓ等を用いる。
【００３４】本実施例の製造方法を用いて作製された半
導体レーザ装置においては、図２に示すように、電流ブ
ロック層上部のｐｎ接合面１１が、ｐ型ＩｎＰ第３電流
ブロック層７とｎ型ＩｎＰ最終埋込層１０の界面に形成
されることになる。この界面は前述の再成長界面ではな
い。一方、再成長界面であるｎ型ＩｎＰ最終埋込層１０
とｎ型ＩｎＰコンタクト層８の界面９ａ（埋め込み層上
部の再成長界面）は、ｎ型層間の接合面となっている。
このため、上記の第３電流ブロック層と最終埋め込み層
の間のｐｎ接合においては、前述の通電により順方向電
圧が低下するという問題は発生しない。従って、これに
よってレーザ特性が劣化することもない。
【００３５】さらに、本実施例の製造方法においては、
埋め込み層上部の再成長界面９ａをｐｎ接合面としない
ために、ｎ型ＩｎＰ最終埋め込み層を用いており、従来
の製造方法で用いているｐ型不純物の拡散という方法を
用いていない。従って、このｐ型不純物がｎ型ＩｎＰ第
２電流ブロック層に拡散することにより、この層のキャ
リア濃度が低下し、電流ブロック層の電流ブロック効果
が低下するという問題は起きない。本実施例において
は、エピタキシャル成長における基板加熱温度を上記の
ｐ型不純物の拡散が発生しない程度にするか、もしく
は、ｐ型の第１及び第３電流ブロック層のキャリア濃度
を、これらの層からｐ型不純物の拡散が生じても周囲の
ｎ型層の導電型をｐ型に反転させない程度の濃度にす
る。
【００３６】ただし、ｎ型ＩｎＰ第２クラッド層３とｐ
型ＩｎＰ第１電流ブロック層５の界面９ｂ（第２クラッ
ド層側面の再成長界面）は、リッジ導波路の側面の一部
であり、再成長界面であると同時にｐｎ接合面ともなっ
ており、ここでは通電による順方向電圧の低下が起こる
可能性がある。
【００３７】また、本実施例においては、ＩｎＰ系の半
導体レーザ装置について述べたが、他の材料系、例えば
ＧａＡｓ系の半導体レーザ装置などでも同様の製造方法
及び構造を用いることができる。また、電流ブロック層
の層数も３層以外でもよい。
【００３８】実施例２．この発明の第２の実施例につい
て説明する。図３に本実施例による半導体レーザ装置の
製造方法を示す。まず、図３(a) に示すように、ｐ型Ｉ
ｎＰ第１クラッド層１、アンドープＩｎＧａＡｓＰ活性
層２、ｎ型ＩｎＰ第２クラッド層３からなるリッジ導波
路を実施例１とまったく同様の方法で形成する。次に、
図３(b) に示すように、高キャリア濃度のｐ型ＩｎＰ第
１電流ブロック層の下層５ａ、厚さの薄い低キャリア濃
度のｐ型ＩｎＰ第１電流ブロック層の上層５ｂを順に選
択エピタキシャル成長させる。さらに、図３(c) に示す
ように、ｎ型ＩｎＰ第２電流ブロック層６を選択エピタ
キシャル成長させた後、図３(d) に示すように、厚さの
薄い低キャリア濃度のｐ型ＩｎＰ第３電流ブロック層の
下層７ｂ、高キャリア濃度のｐ型ＩｎＰ第３電流ブロッ
ク層の上層７ａを順に選択エピタキシャル成長させる。
これらの電流ブロック層の成長は、ＭＯＣＶＤ法等を用
いて連続して行う。次に、図３(e) に示すように、選択
成長マスク４を除去する。最後に、実施例１と同様にｎ
型ＩｎＰコンタクト層８の形成、基板裏面の研削、ｐ側
電極２０ａ、ｎ側電極２０ｂの形成を行い、図４に示す
半導体レーザ装置が完成する。この際、ｐ型ＩｎＰ第１
電流ブロック層の下層５ａのキャリア濃度は、ｎ型Ｉｎ
Ｐ第２クラッド層３のキャリア濃度より高くなるように
し、ｐ型ＩｎＰ第３電流ブロック層の上層７ａのキャリ
ア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア濃度よ
り高くなるようにする。これにより、エピタキシャル成
長における適切な温度での基板加熱により、第１電流ブ
ロック層の下層５ａ及び第３電流ブロック層の上層７ａ
から第２クラッド層３及びコンタクト層８へｐ型不純物
を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及び
コンタクト層８の電流ブロック層に接する薄層部分の導
電型をｐ型に反転させることができる。なお、この拡散
はエピタキシャル成長完了後の熱処理によって行っても
よい。
【００３９】本実施例においては、上記のｐ型不純物の
拡散によって、図４に示すように、第３電流ブロック層
の上層７ａとコンタクト層８の間のｐｎ接合面（埋め込
み層上部のｐｎ接合面）は、再成長界面であるこれら二
層間の界面９ａ（埋め込み層上部の再成長界面）よりコ
ンタクト層側の１４ａの位置まで移動し、また、第１電
流ブロック層の下層５ａと第２クラッド層３の間のｐｎ
接合面（第２クラッド層側面のｐｎ接合面）も、再成長
界面であるこれら二層間の界面９ｂ（第２クラッド層側
面の再成長界面）より第２クラッド層側の１４ｂの位置
まで移動する。このため、前述のように、これらのｐｎ
接合においては、通電により順方向電圧が低下すること
がなく、従って、これによってレーザ特性が劣化するこ
ともない。
【００４０】一方、ｎ型ＩｎＰ第２電流ブロック層６と
接するｐ型ＩｎＰからなる第１電流ブロック層の上層５
ｂ及び第３電流ブロック層の下層７ｂにおいては、その
キャリア濃度が第１電流ブロック層の下層５ａ及び第３
電流ブロック層の上層７ａのキャリア濃度より低いた
め、第２電流ブロック層に拡散してくるｐ型不純物の量
は少ない。従って、このｐ型不純物によって第２電流ブ
ロック層のｎ型不純物が補償されることによる、この層
のキャリア濃度の低下は、これによって電流ブロック層
の電流ブロック効果が劣化しない程度に抑制される。
【００４１】上記のように、本実施例においては、電流
ブロック層の電流ブロック効果を低下させることなく、
通電によるレーザ特性の劣化を防止することができる。
【００４２】また、本実施例においては、ＩｎＰ系の半
導体レーザ装置について述べたが、他の材料系、例えば
ＧａＡｓ系の半導体レーザ装置などでも同様の製造方法
及び構造を用いることができる。また、電流ブロック層
の層数も３層以外でもよい。
【００４３】実施例３．この発明の第３の実施例につい
て説明する。図５に本実施例による半導体レーザ装置の
製造方法を示す。まず、図５(a) に示すように、ｐ型Ｉ
ｎＰ第１クラッド層１、アンドープＩｎＧａＡｓＰ活性
層２、ｎ型ＩｎＰ第２クラッド層３からなるリッジ導波
路を実施例１と同様の方法で形成する。次に、図５(b)
に示すように、高キャリア濃度のｐ型ＩｎＰ第１電流ブ
ロック層１２を選択エピタキシャル成長させた後、図５
(c) に示すように、ｎ型不純物とともにＣｏ，Ｔｉ等の
電気的に中性であり結晶格子間に入る不純物を含むｎ型
ＩｎＰ第２電流ブロック層１５を選択エピタキシャル成
長させる。さらに、図５(d) に示すように、高キャリア
濃度のｐ型ＩｎＰ第３電流ブロック層１３を選択エピタ
キシャル成長させる。これらの電流ブロック層の成長
は、ＭＯＣＶＤ法等を用いて連続して行う。次に、図３
(e) に示すように、選択成長マスク４を除去する。最後
に、実施例１と同様にｎ型ＩｎＰコンタクト層８の形
成、基板裏面の研削、ｐ側電極２０ａ、ｎ側電極２０ｂ
の形成を行い、図６に示す半導体レーザ装置が完成す
る。この際、ｐ型ＩｎＰ第１電流ブロック層１２のキャ
リア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃
度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロック
層１３のキャリア濃度は、ｎ型ＩｎＰコンタクト層８の
キャリア濃度より高くなるようにする。これにより、エ
ピタキシャル成長における適切な温度での基板加熱によ
り、第１電流ブロック層１２及び第３電流ブロック層１
３から第２クラッド層３及びコンタクト層８へｐ型不純
物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及
びコンタクト層８の電流ブロック層に接する薄層部分の
導電型をｐ型に反転させることができる。なお、この拡
散はエピタキシャル成長完了後の熱処理によって行って
もよい。
【００４４】本実施例においても、上記のｐ型不純物の
拡散によって、図６に示すように、第３電流ブロック層
１３とコンタクト層８の間のｐｎ接合面（埋め込み層上
部のｐｎ接合面）は、再成長界面であるこれら二層間の
界面９ａ（埋め込み層上部の再成長界面）よりコンタク
ト層側の１４ａの位置まで移動し、また、第１電流ブロ
ック層１２と第２クラッド層３の間のｐｎ接合面（第２
クラッド層側面のｐｎ接合面）も、再成長界面であるこ
れら二層間の界面９ｂ（第２クラッド層側面の再成長界
面）より第２クラッド層側の１４ｂの位置まで移動す
る。このため、前述のように、これらのｐｎ接合におい
ては、通電により順方向電圧が低下することがなく、従
って、これによってレーザ特性が劣化することもない。
【００４５】一方、ｐ型ＩｎＰ第１及び第３電流ブロッ
ク層からｎ型ＩｎＰ第２電流ブロック層に拡散してくる
ｐ型不純物は結晶格子間に入るが、第２電流ブロック層
は、予め電気的に中性であり結晶格子間に入る不純物を
含んでいるため、このｐ型不純物の拡散は抑制される。
従って、このｐ型不純物によって第２電流ブロック層の
ｎ型不純物が補償されることによる、この層のキャリア
濃度の低下は充分に小さくでき、電流ブロック層の電流
ブロック効果の低下は防止できる。
【００４６】上記のように、本実施例においては、電流
ブロック層の電流ブロック効果を低下させることなく、
通電によるレーザ特性の劣化を防止することができる。
【００４７】また、本実施例においては、ＩｎＰ系の半
導体レーザ装置について述べたが、他の材料系、例えば
ＧａＡｓ系の半導体レーザ装置などでも同様の製造方法
及び構造を用いることができる。また、電流ブロック層
の層数も３層以外でもよい。
【００４８】実施例４．この発明の第４の実施例につい
て説明する。図７に本実施例による半導体レーザ装置の
製造方法を示す。まず、実施例３と同様に、ｐ型ＩｎＰ
第１クラッド層１、アンドープＩｎＧａＡｓＰ活性層
２、ｎ型ＩｎＰ第２クラッド層３からなるリッジ導波路
を形成した後、高キャリア濃度のｐ型ＩｎＰ第１電流ブ
ロック層１２を選択エピタキシャル成長させる。次に、
図７(a) に示すように、ｎ型不純物とともにＣｏ，Ｔｉ
等の電気的に中性であり結晶格子間に入る不純物を含む
厚さの薄いｎ型ＩｎＰ第２電流ブロック層の下層１５ｂ
を選択エピタキシャル成長させ、さらに図７(b) に示す
ように、ｎ型不純物のみを含むｎ型ＩｎＰ第２電流ブロ
ック層の中間層１５ａを選択エピタキシャル成長させ
る。次に、図７(c) に示すように、再度ｎ型不純物とと
もにＣｏ，Ｔｉ等の電気的に中性であり結晶格子間に入
る不純物を含む厚さの薄いｎ型ＩｎＰ第２電流ブロック
層の上層１５ｃを選択エピタキシャル成長させる。この
後の工程は、実施例３と同じであり、高キャリア濃度の
ｐ型ＩｎＰ第３電流ブロック層１３を選択エピタキシャ
ル成長させ、選択成長マスク４を除去した後、ｎ型Ｉｎ
Ｐコンタクト層８の形成、基板裏面の研削、ｐ側電極２
０ａ、ｎ側電極２０ｂの形成を行う。ただし、電流ブロ
ック層各層の成長は、ＭＯＣＶＤ法等を用いて連続して
行う。これにより、図８に示す半導体レーザ装置が完成
する。この際、ｐ型ＩｎＰ第１電流ブロック層１２のキ
ャリア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア
濃度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロッ
ク層１３のキャリア濃度は、ｎ型ＩｎＰコンタクト層８
のキャリア濃度より高くなるようにする。これにより、
エピタキシャル成長における適切な温度での基板加熱に
より、第１電流ブロック層１２及び第３電流ブロック層
１３から第２クラッド層３及びコンタクト層８へｐ型不
純物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３
及びコンタクト層８の電流ブロック層に接する薄層部分
の導電型をｐ型に反転させることができる。なお、この
拡散はエピタキシャル成長完了後の熱処理によって行っ
てもよい。
【００４９】本実施例においても、上記のｐ型不純物の
拡散によって、図８に示すように、第３電流ブロック層
１３とコンタクト層８の間のｐｎ接合面（埋め込み層上
部のｐｎ接合面）は、再成長界面であるこれら二層間の
界面９ａ（埋め込み層上部の再成長界面）よりコンタク
ト層側の１４ａの位置まで移動し、また、第１電流ブロ
ック層１２と第２クラッド層３の間のｐｎ接合面（第２
クラッド層側面のｐｎ接合面）も、再成長界面であるこ
れら二層間の界面９ｂ（第２クラッド層側面の再成長界
面）より第２クラッド層側の１４ｂの位置まで移動す
る。このため、前述のように、これらのｐｎ接合におい
ては、通電により順方向電圧が低下することがなく、従
って、これによってレーザ特性が劣化することもない。
【００５０】一方、前述のようにｐ型ＩｎＰ第１及び第
３電流ブロック層からｎ型ＩｎＰ第２電流ブロック層に
拡散してくるｐ型不純物は結晶格子間に入るが、第１及
び第３電流ブロック層と接する第２電流ブロック層の上
層と下層は、予め電気的に中性であり結晶格子間に入る
不純物を含んでいるため、このｐ型不純物の拡散は抑制
される。従って、このｐ型不純物によって第２電流ブロ
ック層のｎ型不純物が補償されることによる、この層の
キャリア濃度の低下は充分に小さくできる。また、上記
の中性不純物は、第２電流ブロック層におけるｎ型の不
純物の活性化を若干阻害する傾向をもつが、第２電流ブ
ロック層の中間層１５ａはｎ型不純物のみを含み、上記
の中性不純物を含まないため、実施例３の第２電流ブロ
ック層の全体に中性不純物を導入する場合より、キャリ
ア濃度を高くすることができ、電流ブロック層の電流ブ
ロック効果の劣化をさらに抑制できる。
【００５１】上記のように、本実施例においても、電流
ブロック層の電流ブロック効果を低下させることなく、
通電によるレーザ特性の劣化を防止することができる。
【００５２】また、本実施例においては、ＩｎＰ系の半
導体レーザ装置について述べたが、他の材料系、例えば
ＧａＡｓ系の半導体レーザ装置などでも同様の製造方法
及び構造を用いることができる。また、電流ブロック層
の層数も３層以外でもよい。
【００５３】実施例５．この発明の第５の実施例につい
て説明する。図９に本実施例による半導体レーザ装置の
断面図を示す。図中の１６は、ｎ型不純物とともにホー
ルトラップとなる不純物が導入されたｎ型ＩｎＰ第２電
流ブロック層である。この半導体レーザ装置は、実施例
３においてｎ型ＩｎＰ第２電流ブロック層に導入され
た、電気的に中性であり結晶格子間に入る不純物の代わ
りにホールトラップとなる不純物を用いたものである。
本実施例の製造方法は、第２電流ブロック層のエピタキ
シャル成長において、ｎ型不純物とともにＣｏ等のホー
ルトラップとなる不純物を含むようにＩｎＰを成長させ
る点を除けば、実施例３とまったく同じである。この
際、ｐ型ＩｎＰ第１電流ブロック層１２のキャリア濃度
は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃度より高
くなるようにし、ｐ型ＩｎＰ第３電流ブロック層１３の
キャリア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア
濃度より高くなるようにする。これにより、エピタキシ
ャル成長における適切な温度での基板加熱により、第１
電流ブロック層１２及び第３電流ブロック層１３から第
２クラッド層３及びコンタクト層８へｐ型不純物を拡散
させ、ｎ型ＩｎＰからなる第２クラッド層３及びコンタ
クト層８の電流ブロック層に接する薄層部分の導電型を
ｐ型に反転させることができる。なお、この拡散はエピ
タキシャル成長完了後の熱処理によって行ってもよい。
【００５４】本実施例においても、上記のｐ型不純物の
拡散によって、図９に示すように、第３電流ブロック層
１３とコンタクト層８の間のｐｎ接合面（埋め込み層上
部のｐｎ接合面）は、再成長界面であるこれら二層間の
界面９ａ（埋め込み層上部の再成長界面）よりコンタク
ト層側の１４ａの位置まで移動し、また、第１電流ブロ
ック層１２と第２クラッド層３の間のｐｎ接合面（第２
クラッド層側面のｐｎ接合面）も、再成長界面であるこ
れら二層間の界面９ｂ（第２クラッド層側面の再成長界
面）より第２クラッド層側の１４ｂの位置まで移動す
る。このため、前述のように、これらのｐｎ接合におい
ては、通電により順方向電圧が低下することがなく、従
って、これによってレーザ特性が劣化することもない。
【００５５】一方、第２電流ブロック層は、予めホール
トラップとなる不純物を含んでいるため、ｐ型ＩｎＰ第
１及び第３電流ブロック層からｎ型ＩｎＰ第２電流ブロ
ック層へのホールの拡散が抑制され、電流ブロック層の
電流ブロック効果の低下を防止できる。
【００５６】上記のように、本実施例においては、電流
ブロック層の電流ブロック効果を低下させることなく、
通電によるレーザ特性の劣化を防止することができる。
【００５７】また、本実施例においては、ＩｎＰ系の半
導体レーザ装置について述べたが、他の材料系、例えば
ＧａＡｓ系の半導体レーザ装置などでも同様の製造方法
及び構造を用いることができる。また、電流ブロック層
の層数も３層以外でもよい。
【００５８】実施例６．この発明の第６の実施例につい
て説明する。図１０に本実施例による半導体レーザ装置
の断面図を示す。図中の１６ｂと１６ｃは、ｎ型不純物
とともにホールトラップとなる不純物が導入されたｎ型
ＩｎＰ第２電流ブロック層の下層と上層であり、１６ａ
はｎ型不純物のみが導入されたｎ型ＩｎＰ第２電流ブロ
ック層の中間層である。この半導体レーザ装置は、実施
例４においてｎ型ＩｎＰ第２電流ブロック層の上層及び
下層に導入された、電気的に中性であり結晶格子間に入
る不純物の代わりにホールトラップとなる不純物を用い
たものである。本実施例の製造方法は、第２電流ブロッ
ク層の上層と下層のエピタキシャル成長において、ｎ型
不純物とともにＣｏ等のホールトラップとなる不純物を
含むようにＩｎＰを成長させる点を除けば、実施例４と
まったく同じである。この際、ｐ型ＩｎＰ第１電流ブロ
ック層１２のキャリア濃度は、ｎ型ＩｎＰ第２クラッド
層３のキャリア濃度より高くなるようにし、ｐ型ＩｎＰ
第３電流ブロック層１３のキャリア濃度は、ｎ型ＩｎＰ
コンタクト層８のキャリア濃度より高くなるようにす
る。これにより、エピタキシャル成長における適切な温
度での基板加熱により、第１電流ブロック層１２及び第
３電流ブロック層１３から第２クラッド層３及びコンタ
クト層８へｐ型不純物を拡散させ、ｎ型ＩｎＰからなる
第２クラッド層３及びコンタクト層８の電流ブロック層
に接する薄層部分の導電型をｐ型に反転させることがで
きる。なお、この拡散はエピタキシャル成長完了後の熱
処理によって行ってもよい。
【００５９】本実施例においても、上記のｐ型不純物の
拡散によって、図１０に示すように、第３電流ブロック
層１３とコンタクト層８の間のｐｎ接合面（埋め込み層
上部のｐｎ接合面）は、再成長界面であるこれら二層間
の界面９ａ（埋め込み層上部の再成長界面）よりコンタ
クト層側の１４ａの位置まで移動し、また、第１電流ブ
ロック層１２と第２クラッド層３の間のｐｎ接合面（第
２クラッド層側面のｐｎ接合面）も、再成長界面である
これら二層間の界面９ｂ（第２クラッド層側面の再成長
界面）より第２クラッド層側の１４ｂの位置まで移動す
る。このため、前述のように、これらのｐｎ接合におい
ては、通電により順方向電圧が低下することがなく、従
って、これによってレーザ特性が劣化することもない。
【００６０】一方、第１及び第３電流ブロック層と接す
る第２電流ブロック層の上層と下層は、予めホールトラ
ップとなる不純物を含んでいるため、ｐ型ＩｎＰ第１及
び第３電流ブロック層からｎ型ＩｎＰ第２電流ブロック
層へのホールの拡散は抑制される。また、ホールトラッ
プとなる不純物は、第２電流ブロック層におけるｎ型の
不純物の活性化を若干阻害する傾向をもつが、第２電流
ブロック層の中間層１６ａはｎ型不純物のみを含み、ホ
ールトラップとなる不純物を含まないため、実施例５の
第２電流ブロック層の全体にホールトラップとなる不純
物を導入する場合より、キャリア濃度を高くすることが
でき、電流ブロック層の電流ブロック効果の劣化をさら
に抑制できる。
【００６１】上記のように、本実施例においても、電流
ブロック層の電流ブロック効果を低下させることなく、
通電によるレーザ特性の劣化を防止することができる。
【００６２】また、本実施例においては、ＩｎＰ系の半
導体レーザ装置について述べたが、他の材料系、例えば
ＧａＡｓ系の半導体レーザ装置などでも同様の製造方法
及び構造を用いることができる。また、電流ブロック層
の層数も３層以外でもよい。
【００６３】
【００６４】
【００６５】
【００６６】
【００６７】
【発明の効果】 この発明に係わる半導体レーザ装置の製
造方法（請求項１）は、ｐ型半導体基板の主表面上に、
ｐ型半導体からなる第１クラッド層と、活性層と、ｎ型
半導体からなる第２クラッド層を順にエピタキシャル成
長させる工程と、前記第２クラッド層上の所定の領域に
絶縁膜を形成する工程と、該絶縁膜をマスクとして、前
記第１クラッド層、前記活性層及び前記第２クラッド層
をエッチングし、リッジ導波路を形成する工程と、該リ
ッジ導波路の両脇に、そのキャリア濃度が前記第２クラ
ッド層のｎ型半導体のキャリア濃度より高いｐ型半導体
からなる第１電流ブロック層、該第１電流ブロック層の
リッジ導波路近傍部により前記リッジ導波路から隔離さ
れるように形成されるｎ型半導体からなる第２電流ブロ
ック層及びそのキャリア濃度がコンタクト層のｎ型半導
体のキャリア濃度より高いｐ型半導体からなる第３電流
ブロック層を順に選択エピタキシャル成長させることに
より埋め込み層を形成する工程と、前記絶縁膜を除去す
る工程と、前記第２クラッド層上及び前記第３電流ブロ
ック層上にｎ型半導体からなるコンタクト層をエピタキ
シャル成長させる工程とを含むものであり、前記埋め込
み層を形成する工程の第２電流ブロック層の選択エピタ
キシャル成長は、ホールトラップとなる不純物を含むよ
うに選択エピタキシャル成長させるものであり、前記埋
め込み層を選択エピタキシャル成長により形成する工程
及び前記コンタクト層をエピタキシャル成長させる工程
における加熱、もしくは前記コンタクト層をエピタキシ
ャル成長させる工程後の熱処理により、前記第１電流ブ
ロック層及び前記第３電流ブロック層から、前記第２ク
ラッド層及び前記コンタクト層に、ｐ型の不純物を拡散
させることによって、前記第２クラッド層の前記第１電
流ブロック層に接する薄層部分及び前記コンタクト層の
前記第３電流ブロック層に接する薄層部分をｐ型半導体
とするものであるから、再成長界面であるコンタクト
層，第２クラッド層と電流ブロック層の界面より、ｐｎ
接合面を移動させることができる。従って、この方法に
よって製造された半導体レーザ装置においては、通電に
よるｐｎ接合の順方向電圧の低下を回避でき、しきい値
電流の上昇、光出力の低下等のレーザ特性の劣化を防止
できる。一方、第２電流ブロック層はホールトラップと
なる不純物を含んでいるため、第１及び第３電流ブロッ
ク層からｎ型の第２電流ブロック層へのホールの拡散の
影響を抑制できる。これにより、電流ブロック層の電流
ブロック効果の劣化を低減できる。
【００６８】この発明に係わる半導体レーザ装置の製造
方法（請求項２）は、上記の半導体レーザ装置の製造方
法（請求項１）において前記埋め込み層を形成する工程
の第２電流ブロック層の選択エピタキシャル成長は、前
記のホールトラップとなる不純物を含むｎ型半導体から
なる下層と、ｎ型の不純物のみを含む半導体からなる中
間層と、前記のホールトラップとなる不純物を含むｎ型
半導体からなる上層を順に選択エピタキシャル成長させ
るものであるから、この方法によって製造された半導体
レーザ装置においては、第１及び第３電流ブロック層か
らコンタクト層及び第２クラッド層へのｐ型の不純物の
拡散により、前述のように通電によるレーザ特性の劣化
を防止できる。一方、第２電流ブロック層のホールトラ
ップを含む上層及び下層によって第１及び第３電流ブロ
ック層から第２電流ブロック層へのホールの拡散の影響
を抑制することができ、電流ブロック層の電流ブロック
効果の劣化を低減できる。また、第２電流ブロック層の
中間層はｎ型不純物のみを含み、前記のホールトラップ
となる不純物を含まないため、前述の第２電流ブロック
層の全体にホールトラップとなる不純物を導入する場合
より、キャリア濃度を高くすることができ、電流ブロッ
ク層の電流ブロック効果の劣化をさらに抑制できる。
【００６９】
【００７０】
【００７１】
【００７２】
【００７３】この発明に係わる半導体レーザ装置（請求
項３）は、リッジ導波路と、該リッジ導波路の両脇に形
成された埋め込み層と、該埋め込み層上及び前記リッジ
導波路上の全面に形成されたコンタクト層とを備えてお
り、前記リッジ導波路は、ｐ型半導体からなる第１クラ
ッド層と、該第１クラッド層上に形成された活性層と、
該活性層上に形成された、その主要な部分がｎ型半導体
からなる第２クラッド層とからなるものであり、前記埋
め込み層は、前記リッジ導波路の両側面に接して形成さ
れた、ｐ型半導体からなる第１電流ブロック層と、該第
１電流ブロック層の前記リッジ導波路の近傍部以外の部
分上に形成された、前記リッジ導波路とは前記第１電流
ブロック層のリッジ導波路近傍部によって隔離された、
ｎ型半導体からなる第２電流ブロック層と、前記第１電
流ブロック層の前記リッジ近傍部上及び前記第２電流ブ
ロック層上の全面に形成された、ｐ型半導体からなる第
３電流ブロック層とからなるものであり、前記コンタク
ト層は、その主要な部分がｎ型半導体からなるものであ
り、前記第１電流ブロック層のｐ型半導体のキャリア濃
度は、前記第２クラッド層の主要な部分のｎ型半導体の
キャリア濃度より高く、前記第２クラッド層と前記第１
電流ブロック層との界面近傍の該界面の前記第２クラッ
ド層側の薄い層は、前記第１電流ブロック層の半導体の
導電型と同一のｐ型の半導体からなるものであり、前記
第３電流ブロック層のｐ型半導体のキャリア濃度は、前
記コンタクト層の主要な部分のｎ型半導体のキャリア濃
度より高く、前記コンタクト層と前記第３電流ブロック
層との界面近傍の該界面の前記コンタクト層側の薄い層
は、前記第３電流ブロック層の半導体の導電型と同一の
ｐ型の半導体からなるものであり、前記第２電流ブロッ
ク層は、ホールトラップである不純物を含んでいるもの
であるから、再成長界面であるコンタクト層，第２クラ
ッド層と第３電流ブロック層の界面とｐｎ接合面は異な
る位置にある。従って、通電によるｐｎ接合の順方向電
圧の低下を回避でき、しきい値電流の上昇、光出力の低
下等のレーザ特性の劣化を防止できる。一方、第２電流
ブロック層はホールトラップである不純物を含んでいる
ため、第１及び第３電流ブロック層からｎ型の第２電流
ブロック層へのホールの拡散の影響を抑制できる。これ
により、電流ブロック層の電流ブロック効果の劣化を低
減できる。
【００７４】この発明に係わる半導体レーザ装置（請求
項４）は、上記の半導体レーザ装置（請求項３）におい
て、前記のホールトラップである不純物は、前記第２電
流ブロック層の前記第１電流ブロック層及び前記第３電
流ブロック層と接する薄層部分にのみ含まれているもの
であるから、コンタクト層及び第２クラッド層の第１及
び第３電流ブロック層と接する薄層部分は、第１導電型
となっているため、前述のように通電によるレーザ特性
の劣化を防止できる。一方、第２電流ブロック層におい
て第１及び第３電流ブロック層と接しているホールトラ
ップである不純物を含む薄層部分によって第１及び第３
電流ブロック層から第２電流ブロック層へのホールの拡
散の影響を抑制することができ、電流ブロック層の電流
ブロック効果の劣化を低減できる。また、第２電流ブロ
ック層の上記の薄層部分以外はｎ型不純物のみを含み、
前記のホールトラップを含まないため、前述の第２電流
ブロック層の全体にホールトラップを導入する場合よ
り、キャリア濃度を高くすることができ、電流ブロック
層の電流ブロック効果の劣化をさらに抑制できる。
【図面の簡単な説明】
【図１】 この発明の第１の実施例による半導体レーザ
装置の製造方法を示した断面図である。
【図２】 この発明の第１の実施例による半導体レーザ
装置の断面図である。
【図３】 この発明の第２の実施例による半導体レーザ
装置の製造方法を示した断面図である。
【図４】 この発明の第２の実施例による半導体レーザ
装置の断面図である。
【図５】 この発明の第３の実施例による半導体レーザ
装置の製造方法を示した断面図である。
【図６】 この発明の第３の実施例による半導体レーザ
装置の断面図である。
【図７】 この発明の第４の実施例による半導体レーザ
装置の製造方法を示した断面図である。
【図８】 この発明の第４の実施例による半導体レーザ
装置の断面図である。
【図９】 この発明の第５の実施例による半導体レーザ
装置の断面図である。
【図１０】 この発明の第６の実施例による半導体レー
ザ装置の断面図である。
【図１１】 従来の半導体レーザ装置の製造方法を示し
た断面図である。
【図１２】 従来の半導体レーザ装置の断面図である。
【符号の説明】
１ ｐ型ＩｎＰ第１クラッド層、２ 活性層、３ ｎ型
ＩｎＰ第２クラッド層、４ 選択成長マスク、５ ｐ型
ＩｎＰ第１電流ブロック層、５ａ 高キャリア濃度のｐ
型ＩｎＰ第１電流ブロック層の下層、５ｂ 低キャリア
濃度のｐ型ＩｎＰ第１電流ブロック層の上層、６ ｎ型
ＩｎＰ第２電流ブロック層、７ ｐ型ＩｎＰ第３電流ブ
ロック層、７ａ 高キャリア濃度のｐ型ＩｎＰ第３電流
ブロック層の上層、７ｂ 低キャリア濃度のｐ型ＩｎＰ
第３電流ブロック層の下層、８ｎ型ＩｎＰコンタクト
層、９ａ 埋め込み層上部の再成長界面、９ｂ 第２ク
ラッド層側面の再成長界面、１０ ｎ型ＩｎＰ最終埋め
込み層、１１ 電流ブロック層上部のｐｎ接合面、１２
高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層、１
３ 高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層、
１４ａ 埋め込み層上部のｐｎ接合面、１４ｂ 第２ク
ラッド層側面のｐｎ接合面、１５ 中性不純物が導入さ
れたｎ型ＩｎＰ第２電流ブロック層、１５ａ ｎ型不純
物のみが導入されたｎ型ＩｎＰ第２電流ブロック層の中
間層、１５ｂ 中性不純物が導入されたｎ型ＩｎＰ第２
電流ブロック層の下層、１５ｃ 中性不純物が導入され
たｎ型ＩｎＰ第２電流ブロック層の上層、１６ ホール
トラップとなる不純物が導入されたｎ型ＩｎＰ第２電流
ブロック層、１６ａ ｎ型不純物のみが導入されたｎ型
ＩｎＰ第２電流ブロック層の中間層、１６ｂ ホールト
ラップとなる不純物が導入されたｎ型ＩｎＰ第２電流ブ
ロック層の下層、１６ｃ ホールトラップとなる不純物
が導入されたｎ型ＩｎＰ第２電流ブロック層の上層、２
０ａ ｐ側電極、２０ｂ ｎ側電極。
フロントページの続き (72)発明者 武本 彰 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 光・マイクロ波デバイス開 発研究所内 (56)参考文献 特開 平２−140987（ＪＰ，Ａ) 特開 平４−239792（ＪＰ，Ａ) 特開 平２−165685（ＪＰ，Ａ) 特開 平５−343811（ＪＰ，Ａ) 特開 平２−275796（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ｐ型半導体基板の主表面上に、ｐ型半導
    体からなる第１クラッド層と、活性層と、ｎ型半導体か
    らなる第２クラッド層を順にエピタキシャル成長させる
    工程と、 前記第２クラッド層上の所定の領域に絶縁膜を形成する
    工程と、 該絶縁膜をマスクとして、前記第１クラッド層、前記活
    性層及び前記第２クラッド層をエッチングし、リッジ導
    波路を形成する工程と、 該リッジ導波路の両脇に、そのキャリア濃度が前記第２
    クラッド層のｎ型半導体のキャリア濃度より高いｐ型半
    導体からなる第１電流ブロック層、該第１電流ブロック
    層のリッジ導波路近傍部により前記リッジ導波路から隔
    離されるように形成されるｎ型半導体からなる第２電流
    ブロック層及びそのキャリア濃度がコンタクト層のｎ型
    半導体のキャリア濃度より高いｐ型半導体からなる第３
    電流ブロック層を順に選択エピタキシャル成長させるこ
    とにより埋め込み層を形成する工程と、 前記絶縁膜を除去する工程と、 前記第２クラッド層上及び前記第３電流ブロック層上に
    ｎ型半導体からなるコンタクト層をエピタキシャル成長
    させる工程とを含むものであり、 前記埋め込み層を形成する工程の第２電流ブロック層の
    選択エピタキシャル成長は、ホールトラップとなる不純
    物を含むように選択エピタキシャル成長させるものであ
    り、 前記埋め込み層を選択エピタキシャル成長により形成す
    る工程及び前記コンタクト層をエピタキシャル成長させ
    る工程における加熱、もしくは前記コンタクト層をエピ
    タキシャル成長させる工程後の熱処理により、前記第１
    電流ブロック層及び前記第３電流ブロック層から、前記
    第２クラッド層及び前記コンタクト層に、ｐ型の不純物
    を拡散させることによって、前記第２クラッド層の前記
    第１電流ブロック層に接する薄層部分及び前記コンタク
    ト層の前記第３電流ブロック層に接する薄層部分をｐ型
    半導体とするものである ことを特徴とする半導体レーザ
    装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体レーザ装置の製
    造方法において、 前記埋め込み層を形成する工程の第２電流ブロック層の
    選択エピタキシャル成長は、 前記のホールトラップとなる不純物を含むｎ型半導体か
    らなる下層と、 ｎ型の不純物のみを含む半導体からなる中間層と、 前記のホールトラップとなる不純物を含むｎ型半導体か
    らなる上層を順に選択エピタキシャル成長させるもので
    ある ことを特徴とする半導体レーザ装置の製造方法。
  3. 【請求項３】 リッジ導波路と、 該リッジ導波路の両脇に形成された埋め込み層と、 該埋め込み層上及び前記リッジ導波路上の全面に形成さ
    れたコンタクト層とを備えており、 前記リッジ導波路は、 ｐ型半導体からなる第１クラッド層と、 該第１クラッド層上に形成された活性層と、 該活性層上に形成された、その主要な部分がｎ型半導体
    からなる第２クラッド層とからなるものであり、 前記埋め込み層は、 前記リッジ導波路の両側面に接して形成された、ｐ型半
    導体からなる第１電流ブロック層と、 該第１電流ブロック層の前記リッジ導波路の近傍部以外
    の部分上に形成された、前記リッジ導波路とは前記第１
    電流ブロック層のリッジ導波路近傍部によって隔離され
    た、ｎ型半導体からなる第２電流ブロック層と、 前記第１電流ブロック層の前記リッジ近傍部上及び前記
    第２電流ブロック層上の全面に形成された、ｐ型半導体
    からなる第３電流ブロック層とからなるものであり、 前記コンタクト層は、その主要な部分がｎ型半導体から
    なるものであり、 前記第１電流ブロック層のｐ型半導体のキャリア濃度
    は、前記第２クラッド層の主要な部分のｎ型半導体のキ
    ャリア濃度より高く、前記第２クラッド層と前記第１電
    流ブロック層との界面近傍の該界面の前記第２クラッド
    層側の薄い層は、 前記第１電流ブロック層の半導体の導
    電型と同一のｐ型の半導体からなるものであり、 前記第３電流ブロック層のｐ型半導体のキャリア濃度
    は、前記コンタクト層の主要な部分のｎ型半導体のキャ
    リア濃度より高く、前記コンタクト層と前記第３電流ブ
    ロック層との界面近傍の該界面の前記コンタクト層側の
    薄い層は、前記第３電流ブロック層の半導体の導電型と
    同一のｐ型の半導体からなるものであり、 前記第２電流ブロック層は、ホールトラップである不純
    物を含んでいる ことを特徴とする半導体レーザ装置。
  4. 【請求項４】 請求項３に記載の半導体レーザ装置にお
    いて、前記のホールトラップである不純物は、前記第２電流ブ
    ロック層の前記第１電流ブロック層及び前記第３電流ブ
    ロック層と接する薄層部分にのみ含まれている ことを特
    徴とする半導体レーザ装置。
JP19834694A 1994-08-23 1994-08-23 半導体レーザ装置の製造方法，および半導体レーザ装置 Expired - Fee Related JP3421140B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19834694A JP3421140B2 (ja) 1994-08-23 1994-08-23 半導体レーザ装置の製造方法，および半導体レーザ装置
US08/515,000 US5596592A (en) 1994-08-23 1995-08-14 Semiconductor laser device
FR9509985A FR2724068B1 (fr) 1994-08-23 1995-08-22 Dispositif laser a semi-conducteur et procede de fabrication du dispositif laser a semi-conducteur
DE19531052A DE19531052A1 (de) 1994-08-23 1995-08-23 Halbleiterlaservorrichtung und Verfahren zum Herstellen der Halbleiterlaservorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19834694A JP3421140B2 (ja) 1994-08-23 1994-08-23 半導体レーザ装置の製造方法，および半導体レーザ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003011659A Division JP3755107B2 (ja) 2003-01-20 2003-01-20 半導体レーザ装置の製造方法，および半導体レーザ装置

Publications (2)

Publication Number Publication Date
JPH0864899A JPH0864899A (ja) 1996-03-08
JP3421140B2 true JP3421140B2 (ja) 2003-06-30

Family

ID=16389599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19834694A Expired - Fee Related JP3421140B2 (ja) 1994-08-23 1994-08-23 半導体レーザ装置の製造方法，および半導体レーザ装置

Country Status (4)

Country Link
US (1) US5596592A (ja)
JP (1) JP3421140B2 (ja)
DE (1) DE19531052A1 (ja)
FR (1) FR2724068B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237940A (ja) * 1995-12-28 1997-09-09 Mitsubishi Electric Corp 半導体装置，及びその製造方法
JP2776375B2 (ja) * 1996-06-20 1998-07-16 日本電気株式会社 半導体レーザ
JP3907854B2 (ja) * 1998-12-07 2007-04-18 富士通株式会社 半導体レーザ及びその製造方法
JP2007049007A (ja) * 2005-08-11 2007-02-22 Mitsubishi Electric Corp 半導体レーザ素子およびその製造方法
JP2008119322A (ja) * 2006-11-14 2008-05-29 Aihou:Kk 鋏
JP5920043B2 (ja) * 2012-06-15 2016-05-18 三菱電機株式会社 半導体レーザ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117288A (ja) * 1982-12-24 1984-07-06 Mitsubishi Electric Corp 半導体発光装置の製造方法
JPS60102790A (ja) * 1983-11-09 1985-06-06 Mitsubishi Electric Corp 半導体発光装置の製造方法
JPS62159488A (ja) * 1986-01-08 1987-07-15 Matsushita Electric Ind Co Ltd 半導体レ−ザの製造方法
JPH0648743B2 (ja) * 1987-02-18 1994-06-22 三菱電機株式会社 半導体レ−ザ装置の製造方法
JPH0831659B2 (ja) * 1988-05-27 1996-03-27 富士通株式会社 半導体発光素子の製造方法
JPH04317384A (ja) * 1991-04-16 1992-11-09 Mitsubishi Electric Corp 半導体発光装置
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
JP3108183B2 (ja) * 1992-02-10 2000-11-13 古河電気工業株式会社 半導体レーザ素子とその製造方法
US5383213A (en) * 1992-05-08 1995-01-17 The Furukawa Electric Co., Ltd. Semiconductor device with current confinement structure
JP2823476B2 (ja) * 1992-05-14 1998-11-11 三菱電機株式会社 半導体レーザおよびその製造方法
JPH0722691A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 半導体レーザとその製造方法

Also Published As

Publication number Publication date
FR2724068B1 (fr) 1997-08-14
US5596592A (en) 1997-01-21
FR2724068A1 (fr) 1996-03-01
JPH0864899A (ja) 1996-03-08
DE19531052A1 (de) 1996-02-29

Similar Documents

Publication Publication Date Title
JP2686764B2 (ja) 光半導体素子の製造方法
EP0083697B1 (en) Double channel planar buried heterostructure laser
JPH0221683A (ja) 半導体レーザ装置
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
JP3421140B2 (ja) 半導体レーザ装置の製造方法，および半導体レーザ装置
US5561681A (en) Semiconductor laser
JPH0669112B2 (ja) レーザーダイオードの製造方法
JPH0474877B2 (ja)
JPH10229246A (ja) リッジ型半導体レーザダイオードとその製造方法
JP3755107B2 (ja) 半導体レーザ装置の製造方法，および半導体レーザ装置
JP3526519B2 (ja) 半導体レーザ素子およびその製造方法
JPS58207690A (ja) 埋め込み形半導体レ−ザ
JP2823042B2 (ja) 埋め込みヘテロ構造半導体レーザの製造方法
JPH11354886A (ja) 半導体レーザおよびその製造方法
JP2555984B2 (ja) 半導体レーザおよびその製造方法
JP2956255B2 (ja) リッジ導波型半導体レーザの製造方法
JP2942404B2 (ja) 埋込へテロ構造半導体レーザの製造方法
JPH09148669A (ja) 埋め込み構造半導体レーザ
JP3266114B2 (ja) 半導体レーザの製造方法
JPH07115242A (ja) 半導体レーザ素子およびその製造方法
JPH023314B2 (ja)
JP2538613B2 (ja) 半導体レ―ザ及びその製造方法
KR20020078189A (ko) 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법
JPS641072B2 (ja)
KR100239498B1 (ko) 반도체 레이저 다이오드 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees