JPS59117288A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPS59117288A JPS59117288A JP57231681A JP23168182A JPS59117288A JP S59117288 A JPS59117288 A JP S59117288A JP 57231681 A JP57231681 A JP 57231681A JP 23168182 A JP23168182 A JP 23168182A JP S59117288 A JPS59117288 A JP S59117288A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- semiconductor
- layer
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体発光装置、特に高温時にあつても高信
頼性の半導体発光装置の製造方法に関するものである。
頼性の半導体発光装置の製造方法に関するものである。
高温時にあっても高信頼性の半導体発光装置を得るため
の重要な条件の１つとして、今回２発明者らの研究の結
果、次のような界面形成がなされないことであると判っ
た。すなわち、高温において一旦雰囲気に晒された表面
上に成長層を設け、かつその結晶界面にＰ −ｎ接合を
形成した場合、このような界面（以下的されたＰ −ｎ
接合界面と呼ぶ）を有する半導体発光装置では、この接
合に順方向電流を注入すると、晒されたＰ −ｎ接合界
面における順方向電圧が次第に低下（劣化）するもので
、その劣化の度合いは通電温度が高いほど、また通電の
電流密度が大きいほど著るしいと確認できた。
の重要な条件の１つとして、今回２発明者らの研究の結
果、次のような界面形成がなされないことであると判っ
た。すなわち、高温において一旦雰囲気に晒された表面
上に成長層を設け、かつその結晶界面にＰ −ｎ接合を
形成した場合、このような界面（以下的されたＰ −ｎ
接合界面と呼ぶ）を有する半導体発光装置では、この接
合に順方向電流を注入すると、晒されたＰ −ｎ接合界
面における順方向電圧が次第に低下（劣化）するもので
、その劣化の度合いは通電温度が高いほど、また通電の
電流密度が大きいほど著るしいと確認できた。
こ＼で従来の半導体発光装置２例えば半導体レーザダイ
オードをみると、その雰囲気に晒された界面にＰ −ｎ
接合が形成場れる構造となっている。
オードをみると、その雰囲気に晒された界面にＰ −ｎ
接合が形成場れる構造となっている。
次にその２つの代表的な例を第１図ないし第４図につい
て述べる。
て述べる。
まず第１の従来例は、ＢＨ型の半導体レーザと呼ばれる
構造の場合であシ、ツカダ（Ｔ、ＴＢｕｋａｄａ ）に
よって、ジャーナル・オブ・アプライド・フィシツク−
Ｘ−（Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ）の第４５巻、１９７４年、４８９９頁に発表
されている。このＢＨ型’ｔ ＩｎＧａＡｓＰ系レーザ
に適用した場合の構造を第１図に、その製造工程を第２
図（ａ）ないしくｅ）に示す。
構造の場合であシ、ツカダ（Ｔ、ＴＢｕｋａｄａ ）に
よって、ジャーナル・オブ・アプライド・フィシツク−
Ｘ−（Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ）の第４５巻、１９７４年、４８９９頁に発表
されている。このＢＨ型’ｔ ＩｎＧａＡｓＰ系レーザ
に適用した場合の構造を第１図に、その製造工程を第２
図（ａ）ないしくｅ）に示す。
第１図において、符号（１）はｎ−ＩＨｐ基板、（２ａ
）はｎあるいはＰ −ＩｎＧａＡ８Ｐ活性層・ （３ａ
）はＰ−ＩｎＰクラッド層、（４）はＰ−ＩｎＰ埋め込
み層、６）はｎ Ｉｎｐ層、（６） 、 （７）はそ
れぞれＰ側、ｎ側の電極である。そしてその製造工程は
、第２図に示す通電であシ、基板（１）上に第１回目の
成長で活性層（２）を、このｎ−ＩｎＰ層（１）とＰ−
ＩｎＰ層（３）にょル挾むようにして、通常のダブルへ
テロ接合構造にエピタキシャル成長させ（同図（ａ）
） 、ついで活性層（２！Ｌ） 、およびクラッド層（
３ａ）と彦る各部分以外をエツチング除去しく同図の）
）、その後、第２回目の成長によシ、活性領域の両側面
ｋ Ｐ −ＩｎＰ層（４）、およびｎ−Ｉｎｐ層（５）
で埋め込むものである（同図（Ｃ））。
）はｎあるいはＰ −ＩｎＧａＡ８Ｐ活性層・ （３ａ
）はＰ−ＩｎＰクラッド層、（４）はＰ−ＩｎＰ埋め込
み層、６）はｎ Ｉｎｐ層、（６） 、 （７）はそ
れぞれＰ側、ｎ側の電極である。そしてその製造工程は
、第２図に示す通電であシ、基板（１）上に第１回目の
成長で活性層（２）を、このｎ−ＩｎＰ層（１）とＰ−
ＩｎＰ層（３）にょル挾むようにして、通常のダブルへ
テロ接合構造にエピタキシャル成長させ（同図（ａ）
） 、ついで活性層（２！Ｌ） 、およびクラッド層（
３ａ）と彦る各部分以外をエツチング除去しく同図の）
）、その後、第２回目の成長によシ、活性領域の両側面
ｋ Ｐ −ＩｎＰ層（４）、およびｎ−Ｉｎｐ層（５）
で埋め込むものである（同図（Ｃ））。
また第２の従来例は、ＢＣ型の半導体レーザと呼ばれる
構造の場合であシ、ムロタニ（Ｔ−Ｍｕｒｏｔａｎｉ）
らによって、エレクトロニクス・レターズ（ＥＩｅｃｔ
ｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）の第１６巻−１９８０
年−５５６頁に発表されている。前記と同様にこのＢＣ
型構造全第３図に、その製造工程を第４図（ａ）ないし
くｃ）に示す。
構造の場合であシ、ムロタニ（Ｔ−Ｍｕｒｏｔａｎｉ）
らによって、エレクトロニクス・レターズ（ＥＩｅｃｔ
ｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）の第１６巻−１９８０
年−５５６頁に発表されている。前記と同様にこのＢＣ
型構造全第３図に、その製造工程を第４図（ａ）ないし
くｃ）に示す。
第３図において、符号（８）はｎ−ＩＨｐ基板、（９）
はＰ −ＩｎＰ層、（１０）はｎ −ＩｎＰクラッド層
、（１１）はｎｌ＞るいはＰ −ＩｎＧａＡｓＰ活性層
、（１２）はＰ−ＩｎＰクラッド層、（６） 、 （７
）は前例同様にそれぞれＰ側、ｎ側の電極である。そし
てその製造工程は、第４図に示す通りであり、基板（１
）上に第１回目の成長（あるいは拡散）でＰ−ＩｎＰ層
（９）を成長（あるいは拡散）させ（同図（ａ） ）
、ついでストライブ状の溝（１３）ｋ形成しく同図（１
）） ） 、その後、第２回目の成長によシ、溝（１３
）の内外を含んで、ｎ−ＩｎＰ層（１０） 、 （１０
ａ）およびｎあるいはＰ−Ｉ ｎＧ ａＡ 、Ｐ層（１
１） 、 （１１ａ）ならびにＰ −ＩｎＰ層（１２）
を成長させたものである（同図（Ｃ））。
はＰ −ＩｎＰ層、（１０）はｎ −ＩｎＰクラッド層
、（１１）はｎｌ＞るいはＰ −ＩｎＧａＡｓＰ活性層
、（１２）はＰ−ＩｎＰクラッド層、（６） 、 （７
）は前例同様にそれぞれＰ側、ｎ側の電極である。そし
てその製造工程は、第４図に示す通りであり、基板（１
）上に第１回目の成長（あるいは拡散）でＰ−ＩｎＰ層
（９）を成長（あるいは拡散）させ（同図（ａ） ）
、ついでストライブ状の溝（１３）ｋ形成しく同図（１
）） ） 、その後、第２回目の成長によシ、溝（１３
）の内外を含んで、ｎ−ＩｎＰ層（１０） 、 （１０
ａ）およびｎあるいはＰ−Ｉ ｎＧ ａＡ 、Ｐ層（１
１） 、 （１１ａ）ならびにＰ −ＩｎＰ層（１２）
を成長させたものである（同図（Ｃ））。
しかしてこのようなりＨ構造、およびＢＣ構造を有する
半導体レーザは、低しきい値電流であること、単−基本
横モード発振をするなどの数々の優れた特性を有してい
るが、高温下で通電を続けると、しきい値電流が次第に
上昇し、かつ順方向電圧が下がって、最終的には発振を
停止するような、いわゆる劣化を生ずることが知られて
いる。
半導体レーザは、低しきい値電流であること、単−基本
横モード発振をするなどの数々の優れた特性を有してい
るが、高温下で通電を続けると、しきい値電流が次第に
上昇し、かつ順方向電圧が下がって、最終的には発振を
停止するような、いわゆる劣化を生ずることが知られて
いる。
さきにも述べたように、発明者らはこの劣化の原因を追
求した結果、高温下で一旦、算囲気ガスに晒された表面
上に成長層を設け、かつその結晶界面にＰ −ｎ接合が
形成される場合、この晒されたｐ −ｎ接合に順方向電
流を注入したときに生ずることを確認した。すなわち、
第１図および第２図構造において、それぞれに波線を入
れた各界面（１４）、（１５）の部分で、無放電流が通
電時間と共に増加して劣化が進行するに至るものであっ
た。
求した結果、高温下で一旦、算囲気ガスに晒された表面
上に成長層を設け、かつその結晶界面にＰ −ｎ接合が
形成される場合、この晒されたｐ −ｎ接合に順方向電
流を注入したときに生ずることを確認した。すなわち、
第１図および第２図構造において、それぞれに波線を入
れた各界面（１４）、（１５）の部分で、無放電流が通
電時間と共に増加して劣化が進行するに至るものであっ
た。
この発明は従来のこのような欠点に鑑み、結晶界面を形
成している領域に、この領域の導電型とは異なる導電型
の不純物を拡散させて、Ｐ −ｎ接合の位置を界面から
内部に移動させ、この構成によシ劣化を抑制させるよう
にしたものである。
成している領域に、この領域の導電型とは異なる導電型
の不純物を拡散させて、Ｐ −ｎ接合の位置を界面から
内部に移動させ、この構成によシ劣化を抑制させるよう
にしたものである。
以下、この発明の実施例につき、第５図（ａ） 、 （
ｂ）および第６図（ａ） 、 （ｂ）を参照して説明す
る。
ｂ）および第６図（ａ） 、 （ｂ）を参照して説明す
る。
部の拡大した状態図である。これらの各図において、今
、Ｐ−ＩｎＰ層（４）におけるＰ形不純物のキャリア濃
度をＮ、とし、また基板であるｎ−ＩＨＰ層（１）にお
けるｎ形不純物のキャリア濃度ｋＮｎとしたときに、両
者をＮ、）Ｎｎと設定し、かつＰ形不純物を拡散の容易
な例えばｚｎに選び、さらにＩｎＧａＡ８Ｐ活性層（２
ａ）がＰ形であるとすると、Ｐ−ＩｎＰ層（４）の成長
中、もしくは成長後の熱処理によって、当初の雰囲気に
晒されたｐ −ｎ接合の付着ＡＩＢｔｃおよびＤ 、
Ｅ 、 Ｆｔ−１それぞれにｎ−ＩｎＰ層（１）内の位
置Ａ’、Ｂ’、Ｃ’およびＤ’、Ｅ、Ｆに移動させるも
のである。
、Ｐ−ＩｎＰ層（４）におけるＰ形不純物のキャリア濃
度をＮ、とし、また基板であるｎ−ＩＨＰ層（１）にお
けるｎ形不純物のキャリア濃度ｋＮｎとしたときに、両
者をＮ、）Ｎｎと設定し、かつＰ形不純物を拡散の容易
な例えばｚｎに選び、さらにＩｎＧａＡ８Ｐ活性層（２
ａ）がＰ形であるとすると、Ｐ−ＩｎＰ層（４）の成長
中、もしくは成長後の熱処理によって、当初の雰囲気に
晒されたｐ −ｎ接合の付着ＡＩＢｔｃおよびＤ 、
Ｅ 、 Ｆｔ−１それぞれにｎ−ＩｎＰ層（１）内の位
置Ａ’、Ｂ’、Ｃ’およびＤ’、Ｅ、Ｆに移動させるも
のである。
次に第６図（ａ） 、 （ｂ）に示すＢＣ構造の半導体
レーザに適用した場合についても同様である。すなわち
、Ｐ−ＩｎＰ層（９）におけるＰ形不純物のキャリア濃
度をＮｐとし、またｎ−ＩＨＰ層（１０）におけるｎ形
不純物のキャリア濃度’ｋＮｎとしだとき、Ｎｐ＞Ｎｎ
と設定し、かつＰ形不純物を拡散の容易な例えばＺｎに
選ぶと、溝（１３）の内外での層（１２）の成長中、も
しくは成長後の熱処理によって、当初の雰囲気に晒され
たｐ −ｎ接合の位置Ｇ。
レーザに適用した場合についても同様である。すなわち
、Ｐ−ＩｎＰ層（９）におけるＰ形不純物のキャリア濃
度をＮｐとし、またｎ−ＩＨＰ層（１０）におけるｎ形
不純物のキャリア濃度’ｋＮｎとしだとき、Ｎｐ＞Ｎｎ
と設定し、かつＰ形不純物を拡散の容易な例えばＺｎに
選ぶと、溝（１３）の内外での層（１２）の成長中、も
しくは成長後の熱処理によって、当初の雰囲気に晒され
たｐ −ｎ接合の位置Ｇ。
ＨおよびＩ、Ｊ’ｋ、それぞれにｎ−ＩｎＰ層（１０）
内の位置Ｇ’ 、 Ｈ’およびＩ’、Ｊ’に移動させる
ものである。
内の位置Ｇ’ 、 Ｈ’およびＩ’、Ｊ’に移動させる
ものである。
このように晒された界面から拡散によってＰ −ｎ接合
を移動させることによシ、高温作動での劣化の原因とし
て確められた。いわゆる晒されたＰ−ｎ接合界面がなく
なシ、その結果、これらの各構造の装置では、電流を活
性領域（２ａ）、、（１１）に集中し得て、装置本来の
電気的特性を長時間通電によっても損なわずに保持でき
るのである。
を移動させることによシ、高温作動での劣化の原因とし
て確められた。いわゆる晒されたＰ−ｎ接合界面がなく
なシ、その結果、これらの各構造の装置では、電流を活
性領域（２ａ）、、（１１）に集中し得て、装置本来の
電気的特性を長時間通電によっても損なわずに保持でき
るのである。
なお前記各実施例はＩｎＧａＡ８Ｐ／ｎＧａ系８Ｐ／工
ｎＰについて述べたが、他の■−■族化合物半導体によ
る晒されたＰ −ｎ接合界面を有する半導体発光素子に
も適用できることは勿論である。
ｎＰについて述べたが、他の■−■族化合物半導体によ
る晒されたＰ −ｎ接合界面を有する半導体発光素子に
も適用できることは勿論である。
以上詳述したようにこの発明によれば、高温における長
時間通電によっても装置の電気的特性が劣化せず、優れ
た性能の半導体発光装置を提供できるものである。
時間通電によっても装置の電気的特性が劣化せず、優れ
た性能の半導体発光装置を提供できるものである。
第１図および第２図（ａ） 、 （ｂ） 、 （ｅ）は
従来のＢＨ構造の、また第３図および第４図（ａ） 、
（ｂ） 、 （ｅ）は同様にＢＣ構造のそれぞれ半導
体発光装置の模式断面およびその製造工程を示し、第５
図（ａ）、Φ）および第６図（ａ） 、 （ｂ）はこの
発明を前記ＢＨ構造およびＢＣ構造の各半導体発光装置
に適用した場合の各実施例を示すそれぞれ活性層部分の
拡大した模式断面説明図である。 （１）・・・・ｎ−ＩＨＰ基板、（２）・・・・ｎある
いはＰ −ＩｎＧａＡ８Ｐ層（活性層）、（２ａ）・・
・・活性領域、（３）・・・・Ｐ−ＩｎＰ層、（３ａ）
・・・・クラッド層、（４）・・・・Ｐ−ＩｎＰ埋め込
み層、（５）・ａ ａ ｍ Ｈ−Ｉｎｐ層、（６）、（
７）−−−−ｐ側、ｎ側電極、（８）・・・ａｎ−ＩＨ
Ｐ基板、（９）−−・・Ｐ−ＩｎＰ層、（１０）＠ ・
ｍ ＊ ｎ −ＩＨＰクラッド層、（１１）・・・・ｎ
あるいはＰ −ＩｎＧａＡ８Ｐ活性領域、（１２）−・
・−Ｐ−ＩｎＰクラッド層、（１３）・・・・溝、（１
４）、（１５）・・・・ＢＨ構造、 ＢＣ構造におけ
る晒されたＰ −ｎ接合界面。 代 理 人 葛 野 信 −第１図 第２図 第４図 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 ０発 明 者 須崎法 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５７−２３１６８１号２
、発明の名称 半導体発光装置の製造方法 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙の通り補正する。 （２）同書第２頁第２０行の「〜特に」の後に「長寿命
であり」を加入する。 （３）同書第３頁第１４行の「度合い」を「速度」と補
正する。 （４）同省同頁第１５行の「著るしい」を「速い」と補
正する。 （５）同省第６頁第１８行の「無放電流」を「無効電流
」と補正する。 （６）同省第７頁第４行の「〜界面から内部」の後に「
あるいは外部」を加入する。 （７）同書第８頁第１３〜１４行の「〜ものである。 」の後に次の文を加入する。 「なお＼ｎ形不純物をｐ−ＩｎＰ層（４）あるいはｐ
−ＩｎＰ層に拡散させｐ −ｎ接合の位置を界面から外
部に移動させることも全く同様に可能である。 」 （８）回書同頁第１３行の１基板である」を削除する。 以 上 別 紙 ［（１） 第１導電型の第１半導体層上に、第１回目
の成長により、第１あるいは第２導電型の第２半導体層
、第２導電型の第３半導体層を順次に成長させて、通常
のダブルへテロ接合構造を形成させる工程と、第１半導
体膚の一部を含む第２および第３半導体層をストライプ
状に残してエツチング除去する工程と、このエツチング
除去した部分に、第２回目の成長により、第２導電型の
第４半導体層を埋め込む工程とを含む半導体発光装置の
製造方法において、前記第４半導体層の埋め込み成長工
程、もしくは同工程終了後に熱処理を行ガつて、この第
４半導体層から前記第１半導体層内に第２導電型の不純
物を拡この拡散によってＰ −ｎ接合面を、埋め込まれ
る界面から第１半導体層内に移動させるようにしたこと
を特徴とする半導体発光装置の製造方法。 （２）第１導電型の半導体基板上に、第１回目の成長、
あるいは拡散により、第２導電型の第４半導体層を成長
させる工程と、半導体基板の一部を含む第４半導体層に
ストライプ状溝をエツチング形成させる工程と、このス
トライプ状溝の内側より外側にかけて、第２回目の成長
により、第１導電型の第１半導体層、第１あるいは第２
導電型の第２半導体層、第２導電型の第３半導体層を順
次に成長させて 通常のダブルへテロ接合構造を形成す
る工程とを含む半導体発光装置の製造方法において、前
記ストライプ状溝内外での各半導体層成長工程、もしく
は同工程終了後に熱処理を行なって、前記第４半導体層
から前記第１半導体層内に第２導電型の不純物をさせ、
この拡散によってＰ −ｎ接合面を、ストライプ状溝内
界面から第１半導体層内に移動させるようにしたことを
特徴とする半導体発光装４５
従来のＢＨ構造の、また第３図および第４図（ａ） 、
（ｂ） 、 （ｅ）は同様にＢＣ構造のそれぞれ半導
体発光装置の模式断面およびその製造工程を示し、第５
図（ａ）、Φ）および第６図（ａ） 、 （ｂ）はこの
発明を前記ＢＨ構造およびＢＣ構造の各半導体発光装置
に適用した場合の各実施例を示すそれぞれ活性層部分の
拡大した模式断面説明図である。 （１）・・・・ｎ−ＩＨＰ基板、（２）・・・・ｎある
いはＰ −ＩｎＧａＡ８Ｐ層（活性層）、（２ａ）・・
・・活性領域、（３）・・・・Ｐ−ＩｎＰ層、（３ａ）
・・・・クラッド層、（４）・・・・Ｐ−ＩｎＰ埋め込
み層、（５）・ａ ａ ｍ Ｈ−Ｉｎｐ層、（６）、（
７）−−−−ｐ側、ｎ側電極、（８）・・・ａｎ−ＩＨ
Ｐ基板、（９）−−・・Ｐ−ＩｎＰ層、（１０）＠ ・
ｍ ＊ ｎ −ＩＨＰクラッド層、（１１）・・・・ｎ
あるいはＰ −ＩｎＧａＡ８Ｐ活性領域、（１２）−・
・−Ｐ−ＩｎＰクラッド層、（１３）・・・・溝、（１
４）、（１５）・・・・ＢＨ構造、 ＢＣ構造におけ
る晒されたＰ −ｎ接合界面。 代 理 人 葛 野 信 −第１図 第２図 第４図 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 ０発 明 者 須崎法 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５７−２３１６８１号２
、発明の名称 半導体発光装置の製造方法 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙の通り補正する。 （２）同書第２頁第２０行の「〜特に」の後に「長寿命
であり」を加入する。 （３）同書第３頁第１４行の「度合い」を「速度」と補
正する。 （４）同省同頁第１５行の「著るしい」を「速い」と補
正する。 （５）同省第６頁第１８行の「無放電流」を「無効電流
」と補正する。 （６）同省第７頁第４行の「〜界面から内部」の後に「
あるいは外部」を加入する。 （７）同書第８頁第１３〜１４行の「〜ものである。 」の後に次の文を加入する。 「なお＼ｎ形不純物をｐ−ＩｎＰ層（４）あるいはｐ
−ＩｎＰ層に拡散させｐ −ｎ接合の位置を界面から外
部に移動させることも全く同様に可能である。 」 （８）回書同頁第１３行の１基板である」を削除する。 以 上 別 紙 ［（１） 第１導電型の第１半導体層上に、第１回目
の成長により、第１あるいは第２導電型の第２半導体層
、第２導電型の第３半導体層を順次に成長させて、通常
のダブルへテロ接合構造を形成させる工程と、第１半導
体膚の一部を含む第２および第３半導体層をストライプ
状に残してエツチング除去する工程と、このエツチング
除去した部分に、第２回目の成長により、第２導電型の
第４半導体層を埋め込む工程とを含む半導体発光装置の
製造方法において、前記第４半導体層の埋め込み成長工
程、もしくは同工程終了後に熱処理を行ガつて、この第
４半導体層から前記第１半導体層内に第２導電型の不純
物を拡この拡散によってＰ −ｎ接合面を、埋め込まれ
る界面から第１半導体層内に移動させるようにしたこと
を特徴とする半導体発光装置の製造方法。 （２）第１導電型の半導体基板上に、第１回目の成長、
あるいは拡散により、第２導電型の第４半導体層を成長
させる工程と、半導体基板の一部を含む第４半導体層に
ストライプ状溝をエツチング形成させる工程と、このス
トライプ状溝の内側より外側にかけて、第２回目の成長
により、第１導電型の第１半導体層、第１あるいは第２
導電型の第２半導体層、第２導電型の第３半導体層を順
次に成長させて 通常のダブルへテロ接合構造を形成す
る工程とを含む半導体発光装置の製造方法において、前
記ストライプ状溝内外での各半導体層成長工程、もしく
は同工程終了後に熱処理を行なって、前記第４半導体層
から前記第１半導体層内に第２導電型の不純物をさせ、
この拡散によってＰ −ｎ接合面を、ストライプ状溝内
界面から第１半導体層内に移動させるようにしたことを
特徴とする半導体発光装４５
Claims (1)
- 【特許請求の範囲】 α）第１導電型の第１半導体層上に、第１回目の成長に
よシ、第１あるいは第２導電型の第２半導体層、第２導
電型の第３半導体層を順次に成長させて、通常のダブル
へテロ接合構造を形成させる工程と、第１半導体層の一
部を含む第２および第３半導体層をストライプ状に残し
てエツチング除去する工程と、このエツチング形成した
部分に、第２回目の成長によシ、第２導電型の第４半導
体層を埋め込む工程とを含む半導体発光装置の製造方法
において、前記第４半導体層の埋め込み成長工程、もし
くは同工程終了後に熱処理を行なって、この第４半導体
層から前記第１半導体層内に第２導電型の不純物を拡散
させ、この拡散によってＰ−ｎ接合面を、埋め込まれる
界面から第１半導体層内に移動させるようにしたこと全
特徴とする半導体発光装置の製造方法。 （２）第１導電型の半導体基板上に、第１回目の成長、
あるいは拡散によシ、第２導電型の第４半導体層を成長
させる工程と、半導体基板の一部を含む第４半導体層に
ストライプ状溝をエツチング形成させる工程と、このス
トライプ状溝の内側よシ外側にかけて、第２回目の成長
によシ、第１導電型の第１半導体層、第１あるいは第２
導電型の第２半導体層、第２導電型の第３半導体層を順
次に成長させて、通常のダブルへテロ接合構造を形成す
る工程とを含む半導体発光装置の製造方法において、前
記ストライプ状溝内外での各半導体層成長工程、もしく
は同工程終了後に熱処理を行なって、前記第４半導体層
から前記第１半導体層内に第２導電型の不純物を拡散さ
せ、この拡散によってＰ −ｎ接合面を、ストライプ状
溝内界面から第１半導体層内に移動させるようにしたこ
とを特徴とする半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231681A JPS59117288A (ja) | 1982-12-24 | 1982-12-24 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231681A JPS59117288A (ja) | 1982-12-24 | 1982-12-24 | 半導体発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117288A true JPS59117288A (ja) | 1984-07-06 |
Family
ID=16927317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231681A Pending JPS59117288A (ja) | 1982-12-24 | 1982-12-24 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117288A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596592A (en) * | 1994-08-23 | 1997-01-21 | Mitsubish Denki Kabushiki Kaisha | Semiconductor laser device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198674A (en) * | 1981-05-30 | 1982-12-06 | Fujitsu Ltd | Embedded type semiconductor laser |
-
1982
- 1982-12-24 JP JP57231681A patent/JPS59117288A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198674A (en) * | 1981-05-30 | 1982-12-06 | Fujitsu Ltd | Embedded type semiconductor laser |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596592A (en) * | 1994-08-23 | 1997-01-21 | Mitsubish Denki Kabushiki Kaisha | Semiconductor laser device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893044A (en) | Laser device having enclosed laser cavity | |
| JPH0888445A (ja) | 埋め込み型ｐ型基板半導体レーザ | |
| JPS59117288A (ja) | 半導体発光装置の製造方法 | |
| JPH11121860A (ja) | 化合物半導体発光素子およびその形成方法 | |
| US4637845A (en) | Method of manufacturing semiconductor light emitting device | |
| JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
| JPH0575215A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| TWI734229B (zh) | 光學半導體裝置以及光學半導體裝置的製造方法 | |
| JP2942404B2 (ja) | 埋込へテロ構造半導体レーザの製造方法 | |
| JPS6392078A (ja) | 半導体レ−ザ素子 | |
| JPH0239483A (ja) | 半導体レーザダイオードとその製造方法 | |
| JP3755107B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH05299771A (ja) | 半導体レーザダイオード | |
| JPS59205788A (ja) | 半導体レ−ザ | |
| JPS59112671A (ja) | 半導体レ−ザ | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JPH027488A (ja) | 埋め込みヘテロ構造半導体レーザ | |
| JPS6132485A (ja) | 半導体発光素子 | |
| JPS6076184A (ja) | 半導体レ−ザ | |
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPH02181491A (ja) | 半導体発光装置 | |
| JPS61228693A (ja) | 半導体発光装置 | |
| JPH07154031A (ja) | 半導体レーザ装置 | |
| JPH088482A (ja) | 半導体レーザおよびその製造方法 | |
| JPS62130583A (ja) | 半導体レ−ザとその製造法 |