JPS6392078A - 半導体レ−ザ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体レーザ素子に関し、特に、極めて低い
しきい値電流を有する屈折率導波路型のような半導体レ
ーザ素子に関する。

［従来の技術］ 従来の半導体レーザ素子を光導波機構で分類すると、利
得導波型と屈折率導波型とに分類される。

実用面で重要な横モード安定性の点からは、屈折率導波
型の方が断熱有利であり、様々な構造の屈折率導波路を
有する半導体レーザが開発された。

この代表的な例としてＢＨ（Ｂｕｒｉｅｄ　　Ｈｅｔｅ
ｒｏ）レーザおよびＶＳＩＳ　（Ｖ−ｃｈａｎｎｅｔｅ
ｄ　　５ｕｂｓｔｒａｔｅ　　ＩｎｎｅｒＳｔｒｉｐｅ
）レーザが周知である。

第２図は従来のＢＨレーザの概略断面図である。

第２図において、ＢＨレーザは、基板１上にレーザ発振
用活性層３を両面からクラッド層２，４で挟接したダブ
ルへテロ接合構造をメサ型に堆積し、このメサ型構造の
両側を低屈折率物質の埋込層１４を埋込んで構成したも
のである。このようなりＨレーザは完全な屈折率導波作
用に基づくレーザ発振動作を示し、しきい値電流が１０
ｍＡ以下の非常に小さな値になるという利点を有する。

しかしながら、低屈折率物質の埋込み層１４の屈折率お
よびメサ型構造の幅に１目当する導波路幅Ｗを適当に選
択しなければ、高次横モードで発振しやすいという欠点
がある。したがって、ＢＨし−ザは製作条件に制約が多
く、しかも基本モードで発振させるには導波路幅Ｗを２
μｍ以下にする必要があるので、レーザ端面から比較的
低出力でも破壊しやすくなり、量産性および信頼性が確
保されない。なお、第２図において、キャップ層５は電
極とオーミックコンタクトを得るためのものである。

第３図は従来のＶＳＩＳレーザの概略断面図であり、第
４図はｖｓｒｓレーザのキャリア密度分布を示す図であ
り、第５図は従来のＢＨ−ＶＳ　ＩＳレーザの概略断面
図である。

第３図に示したＶＳＩＳレーザは、基板１上に電流阻止
層６を層設し、電流阻止層６より基！２１に達する７字
溝を形成して、電流通路を開通させた上に、平坦な活性
層３をクラッド層２，４で挟接したダブルへテロ接合構
造を積層したものである。このようなＶＳＩＳレーザは
、７字溝の幅に相当する導波路幅Ｗは４〜７μｍに広く
設定しても高次横モードが発生しないという利点を有し
ている。これは、導波路の外側の光が基板１に吸収され
るため、高次モード利得が抑制されるからである。

しかしながら、ｖＳＩＳレーザはしきい値電流が４０〜
６０ｍＡ程度になり、上述のＢＨレーザに比べて非常に
高いという欠点がある。この理由は、電流が電流阻止層
６による内部ストライプ構造によって狭窄されているが
、活性層３内に注入されたキャリアは活性層３の両側方
向へ拡散する結果、レーザ発振に対して無効となるキャ
リアが増大するためである。

第４図はＶＳＩＳレーザの活性層３内におけるキャリア
密度ｎを接合に平行方向ｙに沿って求めたキャリア分布
を示したものである。第４図において、導波路幅Ｗを４
μｍとすると、斜線で示した部分のキャリアはレーザ発
振に寄与しない無効なキャリアである。この無効キャリ
アは不必要な自然放出光および発熱として消費され、し
きい値電流を増加させると同時にレーザ素子の信頼性に
影響を与える。

上述のＢＨレーザとＶＳＩＳレーザのそれぞれの問題点
を解決するために、第５図に示すようなりｓｒｓレーザ
のＶチャネル溝の両側をｎ−ＧａＡｓ電流阻止層６に達
するまでエツチングにより除去し、その除去した部分を
活性層よりもエネルギギャップの大きい結晶を埋込む方
法が、たとえば特願昭６０−７８００４号において提案
されている。この構造をＢＨ−ＶＳ　Ｉ　Ｓレーザと名
付けることにする。このレーザは活性層内キャリアの横
方向拡散が埋込み層によって阻止され、しかも光導波路
はストライプ溝によって決定されるため、高次モードの
発生が抑制されるという利点がある。

［発明が解決しようする問題点］ しかしながら、この従来のＢＨ−ＶＳ　Ｉ　Ｓレーザで
は、第５図に示すようにメサ側面を流れるリーク電流Ｉ
Ｑが生じるため、しきい値電流低減には限界があった。

それゆえに、この発明の主たる目的は、ＢＨ−ｖｓｒｓ
レーザのメサ部以外を流れるリーク電流を減少させるこ
とにより、極めて低いしきい値電流を実現し、しかもメ
サ幅を４〜８μｍのように広くしても、高次モードの発
生がないような新規な半導体レーザ素子を提供すること
である。

［問題点を解決するための手段］ この発明は半導体レーザ素子であって、基板上に形成さ
れたストライプ溝の両肩部でレーザ発振用活性層の光を
吸収することにより得られる光導波路の左右両側を基板
に達するまで除去してストライプ状メサを形成し、その
除去された部分をｐｉｎ逆バイアス接合を含む多層結晶
層で埋込んで形成したものである。

［作用］ この発明の半導体レーザ素子は、活性層に接する埋込み
層を高抵抗にしたので、その部分を流れるリーク電流を
非常に少なくでき、メサ部以外にはｐｉｎの逆バイアス
がかかるので、その部分のブレークダウン電圧が高くな
り、ターンオン現象も起こらなくなる。それによって、
しきい値電流を極めて低く抑えることが可能となる。

［発明の実施例コ 第１八図ないし第１Ｅ図はこの発明の各実施例を示す半
導体レーザ素子の模式図である。

この発明の各実施例を説明する前に、この発明の特徴に
ついて説明する。この発明では、活性層内キャリアの横
方向拡散を阻止するための領域を高抵抗素子としたこと
が第１の特徴であり、ストライプ状メサ部以外がｐｉｎ
逆バイアス接合を含むように埋込み層を（を成したこと
が第２の特徴であり、高抵抗層として、アンドープのＧ
ａ−ｘＡｒＬｘＡｓ　（０，５＜ｘ＜　１）を利用した
ことが第３の特徴である。Ｇａ−ｘＡｌｘＡｓはＡｌｌ
比が高くなると、残留不純物のレベルが深くなり、高抵
抗になる性質がある。

第１Ａ図を参照して、この発明の第１の実施例について
説明する。ｐ型ＧａＡｓ基板１を用いたｖｓｒｓレーザ
のＶチャネル溝７の両側に、キャップ層５の表面からｎ
−ＱａＡｓ電流阻止層６に達するまでメサエッチし、チ
ャネル溝幅をＷ４４μｍ、メサ幅をＷ−６μｍとし、ｗ
＜Ｗとなるように形成する。次に、液相エピタキシャル
（ＬＰＥ）法により、１−Ｇａ−ｘＡｉｘＡｓ　　（ｘ
−０゜８）の第１埋込層１１．Ｐ−Ｇａ−ｘＡｌｘＡｓ
（ｘ−０，２）の第２埋込層１２およびｎ−ＧａＡｓの
第３埋込層１３を順次成長させる。このとき、第１埋込
層１１と第２埋込層１２は、その成長時間を短くするこ
とにより、キャップ層５の表面には成長しないように調
整する。しかし、第３埋込層１３は、その成長時間を長
くして、キャップ層５上にも成長させて、素子表面が平
坦となるようにする。第３埋込層１３上には電極８が形
成され、基板１にも電極９が形成される。なお、第３埋
込層１３の厚さに制限はなく、充分に厚くしてもよい。

この第１Ａ図に示した第１の実施例に係る半導体レーザ
素子は、リーク電流を極めて少なくできるので、しきい
値電流は１０ｍＡ前後（共振器長２００μｍ）のような
極めて低い値を示した。このときの発振波長は７８０　
ｎｍであった。また、ＣＷ動作において、光出力３０ｍ
Ｗまで安定な基本横モードで発振させることができ、ま
た素子の歩留りも非常に高いことが実証された。

次に、第１Ｂ図を参照して、この発明の第２の実施例に
ついて説明する。この第１Ｂ図に示した実施例では、レ
ーザ発振用活性層３ａを湾曲型に形成して、活性層湾曲
型ＶＳＩＳレーザを構成したことが、前述の第１Ａ図に
示した第１の実施例と異なる点である。活性層湾曲型Ｖ
ＳＩＳレーザは、しきい値電流を２０〜３０ｍＡのよう
に低くできる利点があるが、低出力（５ｍＷ）で横モー
ドが高次になりやすいという欠点がある。この原因の１
つとして、光出力が大きくなるに従って、活性層３内の
キャリアが横方向に拡散し、発振領域でキャリア分布が
窪むホールバーニング効果がある。このキャリア分布は
１次モードの分布に−致し、吸収による抑制効果も働か
ないので、１次モードが発生しやすくなる。

したがって、活性層３ａ内のキャリアの横方向拡散を阻
止してやれば、ホールバーニングも生じず、１次モード
も抑制されるはずである。そこで、８３０ｎｍ帯の湾曲
型活性層３ａを前述の第１の実施例と同様の方法で埋込
んだところ、７ｍＡという低いしきい値電流で発生させ
ることができた。

また、ＣＷ動作で光出力１５ｍＷまで安定な基本横モー
ドで発振することが確認できた。

ところで、前述の第１および第２の実施例は、ｎ−電流
阻止層６の成長、ダブルへテロ構造の成長および埋込成
長の３回の成長工程が必要となる。

そこで、第３の実施例では、成長工程を１回少なくする
目的で、ｎ−電流阻止層６を成長させることなく、埋込
成長時にｐｉｎバイアス接合を成長させた。すなわち、
第１Ｃ図に示した第３の実施例では、ｐ−ＧａＡｓ基板
１上にＶチャネル溝７を形成し、その上に活性層３挟む
ようにしてクラッド層２．４を形成してダブルへテロ構
造を成長させる。

その後、チャネル幅よりも広くメサ部１０を形成し、そ
の両側面に１ｎｉｐｎの５層からなる埋込層１５を成長
させる。この埋込層１５の第１層はメサ部１Ｇの側面の
リーク電流を少なくするもであり、第２．第３および第
４層（ｎ　ｉ　ｐ層）はレーザ駆動時に逆バイアスとな
り、ターンオンしにくくなる。ｉ層としては、アンドー
プＧａ−ｘＡＩＬｘ−Ａｓ　（ｘ＝０．８）を成長させ
た。また、第１〜第４層はキャップ層５上には成長しな
いようにし、第５層（ｎ−ＧａＡｓ）１６のみがキャッ
プ層５上に成長するようにした。このレーザも８３０ｎ
ｍの波長で１２ｍＡのしきい値電流で発振させることが
できた。

次に、第１Ｄ図に示した第４の実施例は、前述の第３の
実施例における埋込層１５の電導形式をすべて逆にした
ものである。すなわち、ｎ−ＧａＡｓ基板１上に■チャ
ネル溝７を形成し、その上に活性層３を挾むようにクラ
ッド層２，４を形成してダブルへテロ構造を成長させる
。その後、チャネル幅よりも広いメサ部１０を形成し、
１ｐｉｎｐＳ層からなる埋込層１７を成長させる。この
ようにして構成されたレーザ半導体素子も８３０ｎｍ波
長で１２ｍＡのしきい圃電流で発振させることができた
。

ところで、前述の第１Ａ図に示した第１の実施例におい
て、メサエッチング工程の際に、ダブルペテロ層圧の不
均一性などの原因により、ｎ−ＧａＡｓ電流阻止層６が
薄くなりすぎ、電流阻止機能を果たせなくなる場合があ
る。そこで、第１Ｅ図に示した第５の実施例では、チャ
ネル溝７外で電流阻止層６の厚みを厚くしておき、確実
に電流を阻止できるようにする。この場合、ｎ−ＧａＡ
ｓ電流阻止層６を成長させる前に、Ｐ−ＧａＡｓ基板１
上に幅５μｍ、高さ０．　５μｍ程度のストライプ状メ
サ部１０を形成しておく。このようにして構成された半
導体レーザ素子は、素子製作時における自由度を大きく
でき、素子の歩留りをさらに向上させることができた。

なお、この発明の半導体レーザ素子は、上述のＧａＡｓ
−ＧａＡｆＬＡｓ系に限定されることなく、Ｉ　ｎＰ−
１ｎＧａＡｓ　Ｐ系やその他のへテロ接合レーザ素子に
も適用できる。また、成長方法はＬＥＰ（液相エピタキ
シャル成長）法具外にも、ＭＯ（誘起金属）−ＣＶＤ法
、ＶＰＥ（気相成長）法やＭＢＥ（分子線エピタキシャ
ル）法などを利用してもよい。

［発明の効果］ 以上のように、この発明によれば、活性層に接する埋込
層を高抵抗にしたことにより、その部分を流れるリーク
電流を非常に少なくでき、レーザ駆動時にメサ部以外に
はｐｉｎの逆バイアスが加わるため、その部分のブレー
ク電圧が高くなり、ターンオン現象も起こらなくなる。

したがって、従来のＢＨレーザよりも素子製作時の条件
（活性層の厚み、メサ幅、埋込層の接合位置など）の自
由度を大きくでき、確実に基本横モードで発生させるこ
とができる。しかも、従来のＶＳＩＳレーザの半分以下
のしきい値電流が得られるので、実用上非常に有益な半
導体レーザ索子を得ることができる。

【図面の簡単な説明】

第１Ａ図ないし第１Ｅ図はこの発明の各実施例の模式図
である。第２図は従来のＢＨレーザの概略断面図である
。第３図は従来のＶＳＩＳレーザの概略断面図である。 第４図はＶＳＩＳレーザのキャリア密度分布を示す図で
ある。第５図は従来のＢＨ−ＶＳ　Ｉ　Ｓレーザの概略
断面図である。 図において、１はＧａＡｓ基板、２，４はＧａＡｌＡｓ
クラッド層、３はＧａＡｌＡｓ活性層、５はＧａＡｓキ
ャップ層、６はｎ−ＧａＡｓ電流阻止層、７はＶチャネ
ル溝、８，９は電極、１０はメサ部、１１は第１埋込層
、１２は第２埋込層、１３は第３埋込層、１５．１６は
埋込層を示す。 （ほか２名） 第１Ｄ図 に ゝ２ ８１Ｅ図 第２図 下ゴ 萬４図 □） □ ！−１４：理返入構 牛

Claims (1)

1. 【特許請求の範囲】 基板上に形成されたストライプ溝の両肩部でレーザ発振
   用活性層の光を吸収することにより得られる光導波路と
   、 前記光導波路の左右両側を基板に達するまで除去して形
   成されたストライプ状メサと、 前記除去された部分に埋込まれたｐｉｎ逆バイアス接合
   を含む多層結晶層とを備えたことを特徴とする、半導体
   レーザ素子。