JPH0680869B2 - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JPH0680869B2 JPH0680869B2 JP62326387A JP32638787A JPH0680869B2 JP H0680869 B2 JPH0680869 B2 JP H0680869B2 JP 62326387 A JP62326387 A JP 62326387A JP 32638787 A JP32638787 A JP 32638787A JP H0680869 B2 JPH0680869 B2 JP H0680869B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser
- buried
- mesa
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Footwear And Its Accessory, Manufacturing Method And Apparatuses (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体レーザ素子に関し、特に極めて低いしき
い値電流を有しかつ安定な基板横モード発振が得られる
屈折率導波型半導体レーザの素子構造に関するものであ
る。
い値電流を有しかつ安定な基板横モード発振が得られる
屈折率導波型半導体レーザの素子構造に関するものであ
る。
＜従来の技術＞ 従来、半導体レーザの素子構造の中でしきい値電流が最
も小さいものは、通称埋め込み型レーザと呼ばれるもの
で、具体的にはBH（buried heterostructure）レーザ
（特公昭52−40958号、同52−41107号、同52−48066
号）及びDC−PBH（double channel planar buried hete
rostructure）レーザ（特公昭62−2718号、同62−7719
号）がある。
も小さいものは、通称埋め込み型レーザと呼ばれるもの
で、具体的にはBH（buried heterostructure）レーザ
（特公昭52−40958号、同52−41107号、同52−48066
号）及びDC−PBH（double channel planar buried hete
rostructure）レーザ（特公昭62−2718号、同62−7719
号）がある。
第３図、第４図にそれぞれBHレーザ、InGaAsP/InP系のD
C−PBHレーザの断面構造図を示す。これらの埋め込み型
レーザはレーザ発振用活性層に形成される導波路が完全
な屈折率導波作用に基づくレーザ発振動作を示し、しき
い値電流が20mA程度以下の非常に小さな値になるという
利点を有する。
C−PBHレーザの断面構造図を示す。これらの埋め込み型
レーザはレーザ発振用活性層に形成される導波路が完全
な屈折率導波作用に基づくレーザ発振動作を示し、しき
い値電流が20mA程度以下の非常に小さな値になるという
利点を有する。
しかしながら、活性層31の左右に堆積された低屈折率物
質の埋め込み層32の屈折率及び導波路幅と一致するメサ
幅ｗを適当に選択しなければ、高次横モードで発振し易
いという欠点がある。即ち、発光スポットが２個以上の
複数になった場合、使用上不適当となる。この高次横モ
ード発振を避けるためには、メサ幅ｗを１〜２μｍと非
常に狭くする必要があり、従って比較的小さな光出力で
もレーザ端面が破壊し易くなる。また、狭いメサ幅の形
成が困難で、量産性にも問題がある。
質の埋め込み層32の屈折率及び導波路幅と一致するメサ
幅ｗを適当に選択しなければ、高次横モードで発振し易
いという欠点がある。即ち、発光スポットが２個以上の
複数になった場合、使用上不適当となる。この高次横モ
ード発振を避けるためには、メサ幅ｗを１〜２μｍと非
常に狭くする必要があり、従って比較的小さな光出力で
もレーザ端面が破壊し易くなる。また、狭いメサ幅の形
成が困難で、量産性にも問題がある。
一方、屈折率導波型レーザの他の構造としてVSIS（Ｖ−
channeled Substrate Inner Stripe）レーザと呼ばれる
ものがある。（Appl.Phys.Lett.40,1982.P.372）このレ
ーザは、第５図に示すようにｐ−GaAs基板40上に１×10
18cm-3以上のキャリア濃度を有するｎ−GaAs電流阻止層
41を堆積した後、幅Wcのストライプ状Ｖ字溝を刻設して
基板40上から電流阻止層41の除去された電流通路を開通
させた後、ｐ−GaAlAsクラッド層42、GaAlAs活性層43、
ｎ−GaAlAsクラッド層44、ｎ−GaAsキャップ層45を順次
積層してダブルヘテロ接合レーザ動作を形成したもので
あり、導波路幅Wcを４〜７μｍと広くしても、活性層43
内で発生したレーザ光のうち、導波路の外側の光が電流
阻止層41と基板40に吸収されるため、高次モード利得が
抑制され、高次横モードが発生しないという利点を有し
ている。しかし、しきい値電流が40〜60mAとなり埋め込
み型レーザに比べて高く、非点収差が10〜20μｍで比較
的大きいといった欠点がある。しきい値電流が高い理由
は、電流が電流阻止層41による内部ストライプ構造によ
って狭窄されているのに対して、活性層43内に注入され
たキャリアは活性層３の横方向両側へ拡散するので、レ
ーザ発振に無効なキャリアが発生するためである。この
無効なキャリアは不必要な自然放出光及び発熱に消費さ
れ、レーザ素子の信頼性に悪影響を与える。また、VSIS
レーザの大きな非点収差は、導波路両側の光が吸収され
るため、その光の波面が中央部に対して遅れることから
起こる。
channeled Substrate Inner Stripe）レーザと呼ばれる
ものがある。（Appl.Phys.Lett.40,1982.P.372）このレ
ーザは、第５図に示すようにｐ−GaAs基板40上に１×10
18cm-3以上のキャリア濃度を有するｎ−GaAs電流阻止層
41を堆積した後、幅Wcのストライプ状Ｖ字溝を刻設して
基板40上から電流阻止層41の除去された電流通路を開通
させた後、ｐ−GaAlAsクラッド層42、GaAlAs活性層43、
ｎ−GaAlAsクラッド層44、ｎ−GaAsキャップ層45を順次
積層してダブルヘテロ接合レーザ動作を形成したもので
あり、導波路幅Wcを４〜７μｍと広くしても、活性層43
内で発生したレーザ光のうち、導波路の外側の光が電流
阻止層41と基板40に吸収されるため、高次モード利得が
抑制され、高次横モードが発生しないという利点を有し
ている。しかし、しきい値電流が40〜60mAとなり埋め込
み型レーザに比べて高く、非点収差が10〜20μｍで比較
的大きいといった欠点がある。しきい値電流が高い理由
は、電流が電流阻止層41による内部ストライプ構造によ
って狭窄されているのに対して、活性層43内に注入され
たキャリアは活性層３の横方向両側へ拡散するので、レ
ーザ発振に無効なキャリアが発生するためである。この
無効なキャリアは不必要な自然放出光及び発熱に消費さ
れ、レーザ素子の信頼性に悪影響を与える。また、VSIS
レーザの大きな非点収差は、導波路両側の光が吸収され
るため、その光の波面が中央部に対して遅れることから
起こる。
以上述べた従来の埋め込み型レーザ及びVSISレーザの欠
点を改良するために第６図で示すようなVSISレーザのＶ
−チャネル溝の両側に埋込層46,47,48を堆積して埋め込
んだＢ−VSIS（Buried−VSIS）レーザと呼ばれる半導体
レーザが提案されている（J.Appl.Phys.61,1987,P.310
8）。図中第５図と同一符号は同一内容を示す。
点を改良するために第６図で示すようなVSISレーザのＶ
−チャネル溝の両側に埋込層46,47,48を堆積して埋め込
んだＢ−VSIS（Buried−VSIS）レーザと呼ばれる半導体
レーザが提案されている（J.Appl.Phys.61,1987,P.310
8）。図中第５図と同一符号は同一内容を示す。
この半導体レーザは導波路幅を４〜７μｍと広くしても
安定基本横モード発振するというVSISレーザの特徴を生
かしたままで、活性層内キャリアの横方向拡散を防止す
るので、20mA以下の低しきい値電流を示すという大きな
利点がある。
安定基本横モード発振するというVSISレーザの特徴を生
かしたままで、活性層内キャリアの横方向拡散を防止す
るので、20mA以下の低しきい値電流を示すという大きな
利点がある。
＜発明が解決しようとする問題点＞ しかしながら、第６図で示すようなＢ−VSISレーザでは
レーザ発振動作部となるストライプ状メサ部以外のすべ
ての領域の多層構造42,43,44,45をエッチングにより除
去していたが、液相エピタキシャル（LPE）成長法によ
って成長が行われる場合、キャップ層45の表面に直径数
ミクロン以上のピンホールと呼ばれる欠陥が存在する場
合が多い。この欠陥の数は１チップの大きさ（通常、30
0×250μｍ）内に数個以上在るといった程度の多さであ
る。このような表面をエッチングしていくと、ピンホー
ルの大きさと深さは益々増大し、エッチング面がｎ−Ga
As電流阻止層41に到達したときは、ピンホールの先端は
ｎ−GaAs電流阻止層41を貫通しｐ−GaAs基板40に達して
しまう。このような、メサエッチ後の基板上に第６図に
示すように、埋込層46,47,48を成長させて製作したＢ−
VSISレーザは、ピンホールの存在する部分で電流阻止が
不可能となり、電流リークを発生する。このようにし
て、しきい値電流のウェハー内での分布がばらついたも
のとなり、再現性、信頼性及び量産性の点で問題があっ
た。
レーザ発振動作部となるストライプ状メサ部以外のすべ
ての領域の多層構造42,43,44,45をエッチングにより除
去していたが、液相エピタキシャル（LPE）成長法によ
って成長が行われる場合、キャップ層45の表面に直径数
ミクロン以上のピンホールと呼ばれる欠陥が存在する場
合が多い。この欠陥の数は１チップの大きさ（通常、30
0×250μｍ）内に数個以上在るといった程度の多さであ
る。このような表面をエッチングしていくと、ピンホー
ルの大きさと深さは益々増大し、エッチング面がｎ−Ga
As電流阻止層41に到達したときは、ピンホールの先端は
ｎ−GaAs電流阻止層41を貫通しｐ−GaAs基板40に達して
しまう。このような、メサエッチ後の基板上に第６図に
示すように、埋込層46,47,48を成長させて製作したＢ−
VSISレーザは、ピンホールの存在する部分で電流阻止が
不可能となり、電流リークを発生する。このようにし
て、しきい値電流のウェハー内での分布がばらついたも
のとなり、再現性、信頼性及び量産性の点で問題があっ
た。
さらに、第６図に示すＢ−VSISレーザはｎ−GaAs電流阻
止層41の成長、電流阻止層41上に構成されるダブルヘテ
ロ接合構造の成長，埋め込み層46,47,48の成長と合計３
回のエピタキシャル成長を必要とし、工程数がやや多い
という問題があった。また、電流阻止用の埋め込み層47
がキャップ層45上にも成長してしまうという不良が発生
することがあった。
止層41の成長、電流阻止層41上に構成されるダブルヘテ
ロ接合構造の成長，埋め込み層46,47,48の成長と合計３
回のエピタキシャル成長を必要とし、工程数がやや多い
という問題があった。また、電流阻止用の埋め込み層47
がキャップ層45上にも成長してしまうという不良が発生
することがあった。
＜問題点を解決するための手段＞ 本発明は、第６図に例示されるような従来のＢ−VSISレ
ーザのような埋め込み型レーザ素子の電流阻止層の成長
工程を不要なものとすることにより、製造工程を簡略化
するとともに、上述のピンホールによる歩留まり低下問
題を解決した新規なＢ−VSISレーザを提供することを目
的とするものである。
ーザのような埋め込み型レーザ素子の電流阻止層の成長
工程を不要なものとすることにより、製造工程を簡略化
するとともに、上述のピンホールによる歩留まり低下問
題を解決した新規なＢ−VSISレーザを提供することを目
的とするものである。
即ち、本発明は、上記目的を達成するため、スハライプ
状メサ部以外の全ての領域のダブルヘテロ接合構造体を
除去するのではなく、メサ部の両側に幅５〜15μｍの平
行な２本のストライプ状溝を形成して、その部分のダブ
ルヘテロ接合構造体を除去した後、さらにメサ部上のキ
ャップ層を除去してクラッド層を露出させた基板上に埋
込成長を行なうことを特徴とする。
状メサ部以外の全ての領域のダブルヘテロ接合構造体を
除去するのではなく、メサ部の両側に幅５〜15μｍの平
行な２本のストライプ状溝を形成して、その部分のダブ
ルヘテロ接合構造体を除去した後、さらにメサ部上のキ
ャップ層を除去してクラッド層を露出させた基板上に埋
込成長を行なうことを特徴とする。
埋込成長として、まず２本の溝内を高抵抗層で埋め、pn
逆バイアス接合を形成するようなｐ型層やｎ型層を順次
成長させる。これらの高抵抗層や電流阻止用の埋込層は
メサ部のクラッド層表面には成長せず、その他の領域に
は成長する。埋込最終層として、メサ表面のクラッド層
と同じ導電型のGaAsをメサ表面全体に成長させ、成長表
面を平坦にした。この最終層はGa溶液を接触させたまま
室温まで冷却しても良い。このとき、GaAs最終層は30〜
40μｍの厚さとなる。
逆バイアス接合を形成するようなｐ型層やｎ型層を順次
成長させる。これらの高抵抗層や電流阻止用の埋込層は
メサ部のクラッド層表面には成長せず、その他の領域に
は成長する。埋込最終層として、メサ表面のクラッド層
と同じ導電型のGaAsをメサ表面全体に成長させ、成長表
面を平坦にした。この最終層はGa溶液を接触させたまま
室温まで冷却しても良い。このとき、GaAs最終層は30〜
40μｍの厚さとなる。
＜作用＞ 本発明のＢ−VSISレーザはダブルヘテロ接合を構成する
成長層表面に在るピンホール等の欠陥の影響がなく、成
長回数も従来の３回から２回へ減少させることができ
る。また、電流阻止用の埋込層をメサ表面より高くなる
ように厚く成長させても、20分間程度はメサ表面上には
成長しないので、ストライプ状の電流通路を確実に形成
することができるという大きな利点がある。最終埋込層
は十分に成長時間を長くすることにより、メサ表面上に
も成長し、表面は平坦となる。
成長層表面に在るピンホール等の欠陥の影響がなく、成
長回数も従来の３回から２回へ減少させることができ
る。また、電流阻止用の埋込層をメサ表面より高くなる
ように厚く成長させても、20分間程度はメサ表面上には
成長しないので、ストライプ状の電流通路を確実に形成
することができるという大きな利点がある。最終埋込層
は十分に成長時間を長くすることにより、メサ表面上に
も成長し、表面は平坦となる。
以上の効果により、本発明のＢ−VSISレーザはしきい値
電流のウェハー内での分布が均一となり、低いしきい値
流によく揃ったものとなる。
電流のウェハー内での分布が均一となり、低いしきい値
流によく揃ったものとなる。
＜実施例＞ 以下、各実施例を説明する前にその特徴について説明す
る。各実施例の従来の埋込型レーザと異なる第１の点は
光導波路が低屈折物質で取り囲まれたメサ部全体で形成
されるのではなく、メサ部内に含まれる矩形もしくはＶ
字型の基板溝により形成されることである。従って、横
モード等の光導波条件は埋込層の屈折率やメサ幅によっ
て決定されるのではなく、基板溝の両肩で光が吸収され
る両によって決定されることとなる。
る。各実施例の従来の埋込型レーザと異なる第１の点は
光導波路が低屈折物質で取り囲まれたメサ部全体で形成
されるのではなく、メサ部内に含まれる矩形もしくはＶ
字型の基板溝により形成されることである。従って、横
モード等の光導波条件は埋込層の屈折率やメサ幅によっ
て決定されるのではなく、基板溝の両肩で光が吸収され
る両によって決定されることとなる。
従って、本発明の半導体レーザはいわゆる埋め込み（B
H）型レーザと呼ばれるものではない。なぜなら、BHレ
ーザは埋め込み層によって光導波路が形成されるが、本
発明は基板方向への光吸収に基く実行屈折率分布によっ
て光導波路が形成される。
H）型レーザと呼ばれるものではない。なぜなら、BHレ
ーザは埋め込み層によって光導波路が形成されるが、本
発明は基板方向への光吸収に基く実行屈折率分布によっ
て光導波路が形成される。
第２の点は活性層内キャリアの横方向拡散を阻止するた
めの埋込層をGa1-xAlxAs（0.5＜ｘ＜１）等を利用した
高抵抗層としたことである。このようなAl組成比（ｘ）
の大きいGaAlAsはアンドープ,GeドープまたはSnドープ
としても、不純物のレベルが深くなり、低キャリア濃度
となる結果、高抵抗になる性質がある。従来の埋込型レ
ーザでは、横モード制御の制約があり、このようなAl組
成比の大きなGaAlAsを埋込層として用いることはできな
かった。
めの埋込層をGa1-xAlxAs（0.5＜ｘ＜１）等を利用した
高抵抗層としたことである。このようなAl組成比（ｘ）
の大きいGaAlAsはアンドープ,GeドープまたはSnドープ
としても、不純物のレベルが深くなり、低キャリア濃度
となる結果、高抵抗になる性質がある。従来の埋込型レ
ーザでは、横モード制御の制約があり、このようなAl組
成比の大きなGaAlAsを埋込層として用いることはできな
かった。
第３の点は活性層内キャリアの横方向拡散を阻止するた
めの埋込層をメサ部の両側の５〜15μｍの幅に限定した
ことである。
めの埋込層をメサ部の両側の５〜15μｍの幅に限定した
ことである。
第４の点は２本の平行な溝の間に挾まれたメサ部表面の
キャップ層をエッチング除去することにより、GaAlAsク
ラッド層を露出した後、埋込成長を行なったことであ
る。
キャップ層をエッチング除去することにより、GaAlAsク
ラッド層を露出した後、埋込成長を行なったことであ
る。
第１図（Ａ）及び第１図（Ｂ）はそれぞれ本発明の半導
体レーザの各実施例を示す断面図である。また、第２図
（Ａ）〜第２図（Ｅ）は製造工程の説明に供する断面図
である。
体レーザの各実施例を示す断面図である。また、第２図
（Ａ）〜第２図（Ｅ）は製造工程の説明に供する断面図
である。
第２図（Ａ）に示すように、順メサ方向＜10＞にＶ−
チャネル13を形成したｎ−GaAs基板１上にｎ−Ga0.5Al
0.5Asクラッド層2,Ga0.85Al0.15As活性層３、ｐ−Ga0.5
Al0.5Asクラッド層４、及びｐ−GaAsキャップ層５を液
相エピタキシャル（LPE）成長し、キャップ層５の表面
にレジスト（Az−1350）を塗布し、ホトリソグラフィ技
術によりＶ−チャネルの両側に平行なストライプ窓21を
開ける。窓の幅ｂは７μｍとし、Ｖ−チャネル上に残さ
れるレジスト20の幅ａは10μｍとした。この窓21を通し
て、エッチング液（H2O:H2O2：H2SO4＝50:2:1）を用い
て、ｎ−GaAs基板１に達するまでエッチングを行った
（第２図（Ｂ）。このとき、溝の深さは3.5μｍ、メサ
幅Ｗは5.5μｍとなり、エッチングされた溝14の幅は12
μｍ程度となった。尚、Ｖ−チャネル幅Ｗは４μｍであ
る。次に、メサ表面上に残っているレジストのみを露光
し、現像することにより除去した（第２図（ｃ））。こ
のウェハーを前述のエッチング液に浸すことにより、メ
サ部のGaAsキャップ層16を除去した（第２図（Ｄ））。
最後に、Azレジストをアセントにより除去した。
チャネル13を形成したｎ−GaAs基板１上にｎ−Ga0.5Al
0.5Asクラッド層2,Ga0.85Al0.15As活性層３、ｐ−Ga0.5
Al0.5Asクラッド層４、及びｐ−GaAsキャップ層５を液
相エピタキシャル（LPE）成長し、キャップ層５の表面
にレジスト（Az−1350）を塗布し、ホトリソグラフィ技
術によりＶ−チャネルの両側に平行なストライプ窓21を
開ける。窓の幅ｂは７μｍとし、Ｖ−チャネル上に残さ
れるレジスト20の幅ａは10μｍとした。この窓21を通し
て、エッチング液（H2O:H2O2：H2SO4＝50:2:1）を用い
て、ｎ−GaAs基板１に達するまでエッチングを行った
（第２図（Ｂ）。このとき、溝の深さは3.5μｍ、メサ
幅Ｗは5.5μｍとなり、エッチングされた溝14の幅は12
μｍ程度となった。尚、Ｖ−チャネル幅Ｗは４μｍであ
る。次に、メサ表面上に残っているレジストのみを露光
し、現像することにより除去した（第２図（ｃ））。こ
のウェハーを前述のエッチング液に浸すことにより、メ
サ部のGaAsキャップ層16を除去した（第２図（Ｄ））。
最後に、Azレジストをアセントにより除去した。
次に、第１図（Ａ）で示すように、LPE成長法によりp-
−Ga0.15Al0.85As（Geドープ）の第１埋込高抵抗層６、
n+−Ga0.4Al0.6As（Teドープ）の第２埋込層７を780℃
の温度でそれぞれ４分間,5分間成長させた。第１埋込層
６はストライプ溝14を埋めてしまい、その上に第２埋込
層７が約１μｍの厚さに成長した。これらの第1,第２埋
込層6,7は、その成長面がメサ表面15よりも高くなって
も、メサ表面15上には成長が起らなかった。
−Ga0.15Al0.85As（Geドープ）の第１埋込高抵抗層６、
n+−Ga0.4Al0.6As（Teドープ）の第２埋込層７を780℃
の温度でそれぞれ４分間,5分間成長させた。第１埋込層
６はストライプ溝14を埋めてしまい、その上に第２埋込
層７が約１μｍの厚さに成長した。これらの第1,第２埋
込層6,7は、その成長面がメサ表面15よりも高くなって
も、メサ表面15上には成長が起らなかった。
引き続き、ｐ−GaAs（Mgドープ）の埋込最終層８は10〜
30μｍの厚さに成長させた。この埋込最終層はメサ表面
15上にも成長し、成長面は完全に平坦となった。
30μｍの厚さに成長させた。この埋込最終層はメサ表面
15上にも成長し、成長面は完全に平坦となった。
ｐ−GaAs埋込最終層８上にはｐ−電極（Au−Zn）11が形
成され、基板１の裏面にはｐ−電極（Au−Ge）12が形成
される。
成され、基板１の裏面にはｐ−電極（Au−Ge）12が形成
される。
第１図（Ｂ）は第１埋込層９をn-−Ga0.15Al0.85As（ア
ンドープ、又はSnドープ）、第２埋込層10をｐ−Ga0.7A
l0.3As（Geドープ）、第３埋込層７をn+−Ga0.4Al0.6As
（Teドープ）、埋込最終層８をｐ−GaAs（Mgドープ）と
した場合の概略斜視図である。
ンドープ、又はSnドープ）、第２埋込層10をｐ−Ga0.7A
l0.3As（Geドープ）、第３埋込層７をn+−Ga0.4Al0.6As
（Teドープ）、埋込最終層８をｐ−GaAs（Mgドープ）と
した場合の概略斜視図である。
上記Ｂ−VSISレーザは劈開技術により共振面を形成し、
その共振器長（cavity length）を250μｍとして特性を
測定した。780nm前後の発振波長で、20mA前後のしきい
値電流のレーザ素子が非常に高い歩留まりで得られた。
その共振器長（cavity length）を250μｍとして特性を
測定した。780nm前後の発振波長で、20mA前後のしきい
値電流のレーザ素子が非常に高い歩留まりで得られた。
また、活性層に平行方向と垂直方向との焦点位置の差、
即ち非点隔差が５μｍ以下と従来のVSISレーザより改善
されていることがわかった。
即ち非点隔差が５μｍ以下と従来のVSISレーザより改善
されていることがわかった。
横モードはVSISレーザと同様に非常に安定なものであっ
た。
た。
本実施例ではｎ−GaAs基板を用いた場合について述べた
が、ｐ−GaAs基板を用いた場合は、第１図（Ａ）、第２
図（Ａ）の導電型を反転させればよい。
が、ｐ−GaAs基板を用いた場合は、第１図（Ａ）、第２
図（Ａ）の導電型を反転させればよい。
＜発明の効果＞ 本発明の半導体レーザは、Ｂ−VSISレーザであって、低
しきい値電流、低非点収差、安定横モードと実用上非常
に望ましい特性を有しており、製造工程も簡略化され、
歩留まりも改善されるので大量生産に適しており産業上
の貢献度は大きい。
しきい値電流、低非点収差、安定横モードと実用上非常
に望ましい特性を有しており、製造工程も簡略化され、
歩留まりも改善されるので大量生産に適しており産業上
の貢献度は大きい。
第１図（Ａ）及び第１図（Ｂ）はそれぞれ本発明の実施
例を示す半導体レーザ素子の概略斜視図である。第２図
（Ａ）〜第２図（Ｅ）は第１図に示す半導体レーザ素子
の製作工程の説明に供する断面図である。第３図は従来
のBHレーザの断面図である。第４図は従来のDC−PBHレ
ーザの断面図である。第５図は従来のVSISレーザの断面
図である。第６図は従来のＢ−VSISレーザの断面図であ
る。 １……GaAs基板、2,4……GaAlAsクラッド層、５……GaA
sキャップ層、6,9……高抵抗GaAlAs第１埋込層、７……
n+−GaAlAs埋込層、８……埋込最終層、10……ｐ−GaAl
As埋込層、11,12……電極、13……Ｖ−チャネル、14…
…平行なストライプ溝、15……メサ表面、16……メサ部
GaAsキャップ層、20……レジスト、21……レジスト窓
例を示す半導体レーザ素子の概略斜視図である。第２図
（Ａ）〜第２図（Ｅ）は第１図に示す半導体レーザ素子
の製作工程の説明に供する断面図である。第３図は従来
のBHレーザの断面図である。第４図は従来のDC−PBHレ
ーザの断面図である。第５図は従来のVSISレーザの断面
図である。第６図は従来のＢ−VSISレーザの断面図であ
る。 １……GaAs基板、2,4……GaAlAsクラッド層、５……GaA
sキャップ層、6,9……高抵抗GaAlAs第１埋込層、７……
n+−GaAlAs埋込層、８……埋込最終層、10……ｐ−GaAl
As埋込層、11,12……電極、13……Ｖ−チャネル、14…
…平行なストライプ溝、15……メサ表面、16……メサ部
GaAsキャップ層、20……レジスト、21……レジスト窓
Claims (2)
- 【請求項１】ストライプ溝を有する基板上に形成された
ダブルヘテロ接合構造多結晶体内の活性層より発生され
る光の一部が前記ストライプ溝両肩部で吸収されること
によって得られる実効屈折率差光導波路と、 該光導波路の左右両側に前記基板に達する深さを有して
形成された互いに平行な２本の溝と、該２本の溝に挟ま
れた領域で形成されるレーザ動作用メサ部と、前記２本
の溝内で側面の活性層に接する部分が、Al組成比ｘが0.
5＜ｘ＜１である高抵抗Ga1-xAlxAsから形成されている
埋め込み領域と、を具備して成ることを特徴とする半導
体レーザ素子。 - 【請求項２】前記メサ部のクラッド層表面直上には、電
流阻止用の多層半導体が成長していない特許請求の範囲
第１項記載の半導体レーザ素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62326387A JPH0680869B2 (ja) | 1987-12-22 | 1987-12-22 | 半導体レーザ素子 |
| JP32629387A JPH01166702A (ja) | 1987-12-22 | 1987-12-22 | 発泡ポリウレタン接地底の製法 |
| EP88311971A EP0321294B1 (en) | 1987-12-18 | 1988-12-16 | A semiconductor laser device |
| DE3854423T DE3854423T2 (de) | 1987-12-18 | 1988-12-16 | Halbleiterlaservorrichtung. |
| US07/286,682 US4977568A (en) | 1987-12-18 | 1988-12-19 | Semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62326387A JPH0680869B2 (ja) | 1987-12-22 | 1987-12-22 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01166592A JPH01166592A (ja) | 1989-06-30 |
| JPH0680869B2 true JPH0680869B2 (ja) | 1994-10-12 |
Family
ID=18187234
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62326387A Expired - Fee Related JPH0680869B2 (ja) | 1987-12-18 | 1987-12-22 | 半導体レーザ素子 |
| JP32629387A Pending JPH01166702A (ja) | 1987-12-22 | 1987-12-22 | 発泡ポリウレタン接地底の製法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32629387A Pending JPH01166702A (ja) | 1987-12-22 | 1987-12-22 | 発泡ポリウレタン接地底の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPH0680869B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4755787B2 (ja) * | 2001-09-07 | 2011-08-24 | 株式会社ブリヂストン | 発泡弾性体ローラの製造方法 |
| WO2019193679A1 (ja) * | 2018-04-04 | 2019-10-10 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867087A (ja) * | 1981-10-19 | 1983-04-21 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
-
1987
- 1987-12-22 JP JP62326387A patent/JPH0680869B2/ja not_active Expired - Fee Related
- 1987-12-22 JP JP32629387A patent/JPH01166702A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867087A (ja) * | 1981-10-19 | 1983-04-21 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01166592A (ja) | 1989-06-30 |
| JPH01166702A (ja) | 1989-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0279486A (ja) | 半導体レーザ素子 | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US4977568A (en) | Semiconductor laser device | |
| JPH0474877B2 (ja) | ||
| US5173913A (en) | Semiconductor laser | |
| US4377865A (en) | Semiconductor laser | |
| JP2001057459A (ja) | 半導体レーザ | |
| US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
| JPH0680869B2 (ja) | 半導体レーザ素子 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JPS5925399B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0642581B2 (ja) | 半導体レーザ装置 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH0513885A (ja) | 可視光半導体レーザの製造方法 | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0553316B2 (ja) | ||
| JPH07122813A (ja) | 半導体レーザの製造方法 | |
| JPH04261082A (ja) | 半導体レ−ザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |