JPH0553316B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体レーザ素子に関し、特に、極
めて低いしきい値電流を有する屈折率導波路型の
ような半導体レーザ素子に関する。

［従来の技術］ 従来の半導体レーザ素子を光導波機構で分類す
ると、利得導波型と屈折率導波型とに分類され
る。実用面で重要な横モード安定性の点からは、
屈折率導波型の方が断然有利であり、様々な構造
の屈折率導波路を有する半導体レーザが開発され
た。この代表的な例としてBH（Buried Hetero）
レーザおよびVSIS（Ｖ−channeled Substrate
Inner Strpe）レーザが周知である。

第２図は従来のBHレーザの概略断面図であ
る。第２図において、BHレーザは、基板１上に
レーザ発振用活性層３を両面からクラツド層２，
４で挾接したダブルヘテロ接合構造をメサ型に堆
積し、このメサ型構造の両側を低屈折率物質の埋
込層１４を埋込んで構成したものである。このよ
うなBHレーザは完全な屈折率導波作用に基づく
レーザ発振動作を示し、しきい値電流が10ｍＡ以
下の非常に小さな値になるという利点を有する。

しかしながら、低屈折率物質の埋込み層１４の
屈折率およびメサ型構造の幅に相当する導波路幅
ｗを適当に選択しなければ、高次横モードで発振
しやすいという欠点がある。したがつて、BHレ
ーザは作製条件に制約が多く、しかも基本モード
で発振させるには導波路幅ｗを2μｍ以下にする
必要があるので、レーザ端面から比較的低出力で
も破壊しやすくなり、量産性および信頼性が確保
されない。なお、第２図において、キヤツプ層５
は電極とオーミツクコンタクトを得るためのもの
である。

第３図は従来のVSISレーザの概略断面図であ
り、第４図はVSISレーザのキヤリア密度分布を
示す図であり、第５図は従来のBH−VSISレー
ザの概略断面図である。

第３図に示したVSISレーザは、基板１上に電
流阻止層６を層設し、電流阻止層６より基板１に
達するＶ字溝を形成して、電流通路を開通させた
上に、平坦な活性層３をクラツド層２，４で挾接
したダブルヘテロ接合構造を積層したものであ
る。このようなVSISレーザは、Ｖ字溝の幅に相
当する導波路幅ｗは４〜7μｍに広く設定しても
高次横モードが発生しないという利点を有してい
る。これは、導波路の外側の光が基板１に吸収さ
れるため、高次モードが利得が抑制されるからで
ある。

しかしながら、VSISレーザはしきい値電流が
40〜60ｍＡ程度になり、上述のBHレーザに比べ
て非常に高いという欠点がある。この理由は、電
流が電流阻止層６による内部ストライプ構造によ
つて狭窄されているが、活性層３内に注入された
キヤリアは活性層３の両側方向へ拡散する結果、
レーザ発振に対して無効となるキヤリアが増大す
るためである。

第４図はVSISレーザの活性層３内におけるキ
ヤリア密度ｎを接合に平行方向ｙに沿つて求めた
キヤリア分布を示したものである。第４図におい
て、導波路幅ｗを4μｍとすると、斜線で示した
部分のキヤリアはレーザ発振に寄与しない無効の
キヤリアである。この無効キヤリアは不必要な自
然放出光および発熱として消費され、しきい値電
流を増加させると同時にレーザ素子の信頼性に影
響を与える。

上述のBHレーザとVSISレーザのそれぞれの
問題点を解決するために、第５図に示すような
VSISレーザのＶチヤネル溝の両側をｎ−GaAs
電流阻止層６に達するまでエツチングより除去
し、その除去した部分を活性層よりもエネルギギ
ヤツプの大きい結晶を埋込む方法が、たとえば特
願昭60−78004号において提案されている。この
構造をBH−VSISレーザと名付けることにする。
このレーザは活性層内キヤリアの横方向拡散が埋
込み層によつて阻止され、しかも光導波路はスト
ライプ溝によつて決定されるため、高次モードの
発生が抑制されるという利点がある。

［発明が解決しようとする問題点］ しかしながら、この従来のBH−VSISレーザ
では、第５図に示すようにメサ側面を流れるリー
ク電流Ilが生じるため、しきい値電流低減には限
界があつた。

それゆえに、この発明に主たる目的は、BH−
VSISレーザのメサ部以外を流れるリーク電流を
減少させることにより、極めて低いしきい値電流
を実現し、しかもメサ幅を４〜8μｍのように広
くしても、高次モードの発生がないような新規な
半導体レーザ阻止を提供することである。

［問題点を解決するための手段］ この発明は半導体レーザ素子であつて、基板上
に形成されたストライプ溝の両肩部でレーザ発振
用活性層の光を吸収することにより得られる光導
波路の左右両側を、基板または電流阻止層に達す
るまで除去してストライプ状メサを形成し、除去
された部分に、少なくともメサ側面を覆うｉ型層
およびpin逆バイアス接合を含む多層結晶層で埋
込んで形成したものである。

［作用］ この発明の半導体レーザ素子は、活性層に接す
る埋込み層を高抵抗にしたので、その部分を流れ
るリーク電流を非常に少なくでき、メサ部以外に
はpinの逆バイアスがかかるので、その部分のブ
レークダウン電圧が高くなり、ターンオン現象も
起こらなくなる。それによつて、しきい値電流を
極めて低く抑えることが可能となる。

［発明の実施例］ 第１Ａ図ないし第１Ｅ図はこの発明の各実施例
を示す半導体レーザ素子の模式図である。

この発明の各実施例を説明する前に、この発明
の特徴について説明する。この発明では、活性層
内キヤリアを横方向拡散を阻止するための領域を
高抵抗素子としたことが第１の特徴であり、スト
ライプ状メサ部以外がpin逆バイアス接合を含む
ように埋込み層を構成としたことが第２の特徴で
あり、高抵抗層として、アンドープ又はGeドー
プのGa−xAlxAs（0.5＜ｘ＜１）を利用したこと
が第３の特徴である。Ga−xAlxAsはAl比が高
くなると、残留不純物やGeのアクセプタのレベ
ルが深くなり、高抵抗になる性質がある。

ここでいうｉ層とは高抵抗のp^-層又はn^-層を
含み、比抵抗として0.1Ω・cm以上であればよい。

第１Ａ図を参照して、この発明の第１の実施例
について説明する。ｐ型GaAs基板１を用いた
VSISレーザのＶチヤネル溝７の両側に、キヤツ
プ層５の表面からｎ−GaAs電流阻止層６に達す
るためメサエツチし、チヤネル溝幅をｗ＝4μｍ、
メサ幅をＷ＝6μｍとし、ｗ＜Ｗとなるように形
成する。次に、液相エピタキシヤル（LPE）法
により、ｉ−Ga−xAlxAs（ｘ＝0.8）の第１埋込
層１１、Ｐ−Ga−xAlxAs（ｘ＝0.2）の第２埋込
層１２およびｎ−GaAsの第３埋込層１３を順次
成長させる。このとき、第１埋込層１１と第２埋
込層１２は、その成長時間を短くすることによ
り、キヤツプ層５の表面には成長しないように調
整する。しかし、第３埋込層１３は、その成長時
間を長くして、キヤツプ層５上にも成長させて、
素子表面が平坦となるようにする。第３埋込層１
３上には電極８が形成され、基板１にも電極９が
形成される。なお、第３埋込層１３の厚さに制限
はなく、充分に厚くしてもよい。

この第１Ａ図に示した第１の実施例に係る半導
体レーザ素子は、リーク電流を極めて少なくでき
るので、しきい値電流は10ｍＡ前後（共振器長
200μｍ）のような極めて低い値を示した。この
ときの発振層長は780nｍであつた。また、CW動
作において、光出力30ｍＷまで安定な基本横モー
ドで発振させることができ、また素子の歩留りも
非常に高いことが実証された。

次に、第１Ｂ図を参照して、この発明の第２の
実施例について説明する。この第１Ｂ図に示した
実施例では、レーザ発振用活性層３ａを湾曲型に
形成して、活性層湾曲型VSISレーザを構成した
ことが、前述の第１Ａ図に示した第１の実施例と
異なる点である。勝接層湾曲型VSISレーザは、
しきい値電流を20〜30ｍＡのように低くできる利
点があるが、低出力（５ｍＷ）で横モードが高次
になりやすいという欠点がある。この原因の１つ
として、光出力が大きくなるに従つて、活性層３
内のキヤリアが横方向に拡散し、発振領域でキヤ
リア分布が窪むホールバーニング効果がある。こ
のキヤリア分布は１次モードの分布に一致し、吸
収による抑制効果が働かないので、１次モードが
発生しやすくなる。

したがつて、活性層３ａ内のキヤイアの横方向
拡散を阻止してやれば、ホールバーニングも生じ
ず、１次モードも抑制されるはずである。そこ
で、830nｍ帯の湾曲型活性層３ａを前述の第１
の実施例と同様の方法で埋込んだところ、７ｍＡ
という低いしきい値電流で発生させることができ
た。また、CW動作で光出力15ｍＷまで安定な基
本横モードで発振することが確認できた。

ところで、前述の第１および第２の実施例は、
ｎ−電流阻止層６の成長、ダブルヘテロ構造の成
長および埋込成長の３回の成長工程が必要とな
る。そこで、第３の実施例では、成長工程を１回
少なくする目的で、ｎ−電流阻止層６を成長させ
ることなく、埋込成長時にpinバイアス接合を成
長させた。すなわち、第１Ｃ図に示した第３の実
施例では、ｐ−GaAs基板１上にＶチヤネル溝７
を形成し、その上に活性層３を挟むようにしてク
ラツド層２，４を形成してダブルヘテロ構造を成
長させる。この実施例では、電流素子層がなくて
も、ダブルヘテロ接合構造（GaAsA1系）とは異
なる物質の基板（電流阻止層と同様GaAs系）に
より吸収され、光導波路を形成することになる。

その後、チヤネル幅よりも広くメサ部１０を形
成し、その両側面にinipnの５層からなる埋込層
１５を成長させる。この埋込層１５の第１層はメ
サ部１０の側面のリーク電流を少なくするもので
あり、第２、第３とよび第４層（nip層）はレー
ザ駆動時に逆バイアスとなり、ターンオンしにく
くなる。ｉ層としては、アンドープGa−xAlxAs
（ｘ＝0.8）を成長させた。また、第１〜第４層は
キヤツプ層５上には成長しないようにし、第５層
（ｎ−GaAs）１６のみがキヤツプ層５上に成長
するようにした。このレーザも830nｍの波長で
12ｍＡのしきい値電流で発振させることができ
た。

次に、第１Ｄ図に示した第４の実施例は、前述
の第３の実施例における埋込層１５の電導形式を
すべて逆にしたものである。すなわち、ｎ−
GaAs基板１上にＶチヤネル溝７を形成し、その
上に活性層３を挟むようにクラツド層２，４を形
成してダブルヘテロ構造を成長させる。その後、
チヤネル幅よりも広いメサ部１０を形成し、
ipinp５層からなる埋込層１７を成長させる。こ
のようにして構成されたレーザ半導体素子も
830nｍ波長で12ｍＡのしきい値電流で発振させ
ることができた。

ところで、前述の第１Ａ図に示した第１の実施
例において、メサエツチング工程の際に、ダブル
ヘテロ層圧の不均一性などの原因により、ｎ−
GaAs電流阻止層６が薄くなりすぎ、電流阻止機
能を果たせなくなる場合がある。そこで、第１Ｅ
図に示した第５の実施例では、チヤネル溝７外で
電流阻止層６の厚みを厚くしておき、確実に電流
を阻止できるようにする。この場合、ｎ−GaAs
電流阻止層６を成長させる前に、Ｐ−GaAs基板
１上に幅5μｍ、高さ0.5μｍ程度のストライプ状メ
サ部１０を形成しておく。このようにして構成さ
れた半導体レーザ素子は、素子製作時における自
由度を大きくでき、素子の歩留さをさらに向上さ
せることができた。

なお、この発明の半導体レーザ素子は、上述の
GaAs−GaAlAs系に限定されることなく、InP−
InGaAsP系やその他のヘテロ接合レーザ素子に
も適用できる。また、成長方法はLEP（液相エピ
タキシヤル成長）法以外にも、Mo（誘起金属）−
CVD法、VPE（気相成長）法やMBE（分子線エピ
タキシヤル）法などを利用してもよい。

［発明の効果］ 以上のように、この発明によれば、活性層に接
する埋込層を高抵抗にしたことにより、その部分
を流れるリーク電流を非常に少なくでき、レーザ
駆動時にメサ時以外にはpinの逆バイアスが加わ
るため、その部分のブレーク電圧が高くなり、タ
ーンオン現象も起こらなくなる。したがつて、従
来のBHレーザよりも素子製作時の条件（活性層
の厚み、メサ幅、埋込層の接合位置など）の自由
度を大きくでき、確実に基本横モードで発生させ
ることができる。しかも、従来のVSISレーザの
半分以下のしきい値電流が得られるので、実用上
非常に有益な半導体レーザ素子を得ることができ
る。

【図面の簡単な説明】

第１Ａ図ないし第１Ｅ図はこの発明の各実施例
の模式図である。第２図は従来のBHレーザの概
略断面図である。第３図は従来のVSISレーザの
概略断面図である。第４図はVSISレーザのキヤ
リア密度分布を示す図である。第５図は従来の
BH−VSISレーザの概略断面図である。 図において、１はGaAs基板、２，４は
GaAlAsクラツド層、３はGaAlAs活性層、５は
GaAsキヤツプ層、６はｎ−GaAs電流阻止層、
７はＶチヤネル溝、８，９は電極、１０はメサ
部、１１は第１埋込層、１２は第２埋込層、１３
は第３埋込層、１５，１６は埋込層を示す。

Claims (1)

1. 【特許請求の範囲】 １ 基板、または基板と該基板上に積層された電
   流阻止層に形成されたストライプ溝を有し、該ス
   トライプ溝上に活性層を含むダブルヘテロ接合構
   造を積層し、前記スロライプ溝の両肩部で前記活
   性層より発生した光を吸収するように光導波路を
   形成した半導体レーザ素子において、 前記光導波路の左右両側を前記ストライプ溝が
   形成された基板または前記電流阻止層に達するま
   で除去して形成されたストライプ状メサと、 前記除去された部分に埋込まれ、少なくとも前
   記メサ側面を覆うｉ型層およびpin逆バイアス接
   合を含む多層結晶層とを備えたことを特徴とす
   る、半導体レーザ素子。