JPH01309393A - 半導体レーザ装置及びその製造方法 - Google Patents
半導体レーザ装置及びその製造方法Info
- Publication number
- JPH01309393A JPH01309393A JP13939088A JP13939088A JPH01309393A JP H01309393 A JPH01309393 A JP H01309393A JP 13939088 A JP13939088 A JP 13939088A JP 13939088 A JP13939088 A JP 13939088A JP H01309393 A JPH01309393 A JP H01309393A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- mesa
- layer
- conductivity type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 192
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract 3
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 19
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 11
- 239000007791 liquid phase Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、埋め込みへテロ構造を有する半導体レーザ装
置及びその製造方法に係り、特に高効率かつ高温特性の
良好な光通信用長波長半導体レーザに好適な半導体レー
ザ装置及びその製造方法に関する。
置及びその製造方法に係り、特に高効率かつ高温特性の
良好な光通信用長波長半導体レーザに好適な半導体レー
ザ装置及びその製造方法に関する。
従来の埋め込みへテロ構造を有する半導体レーザ装置の
要部断面図を第２図、第３図に示す。
要部断面図を第２図、第３図に示す。
第１図の構造は、ｎ −１ｎＰ基板１上にＩ ｎＧａＡ
ｓＰ活性Ｗｊ３、ｐ−１ｎＰクラッド層５、ｐ−ＩｎＧ
ａＡｓＰキャップ層６から成るメサ部が形成され、これ
らメサ部をｐ −ＩｎＰ埋込層７、さらにｎ −ＩｎＰ
埋込層８で埋め込み、ＳｉＯ２から成る絶縁層１０のコ
ンタクト孔を介して電極１１、Ｚｎ拡散層９、その背面
に電極１２が設けられている。
ｓＰ活性Ｗｊ３、ｐ−１ｎＰクラッド層５、ｐ−ＩｎＧ
ａＡｓＰキャップ層６から成るメサ部が形成され、これ
らメサ部をｐ −ＩｎＰ埋込層７、さらにｎ −ＩｎＰ
埋込層８で埋め込み、ＳｉＯ２から成る絶縁層１０のコ
ンタクト孔を介して電極１１、Ｚｎ拡散層９、その背面
に電極１２が設けられている。
周知のとおり、電極１１．１２間に電圧が印加されると
共に電流が活性層３に注入されると、レーザ発振が生じ
外部にレーザ光が射出される訳であるが。
共に電流が活性層３に注入されると、レーザ発振が生じ
外部にレーザ光が射出される訳であるが。
この時埋込層７，８は電流を効率よく活性層３に注入す
るための、いわゆる電流狭窄の作用と共にレーザ光を活
性層内に閉じ込める作用を果す。
るための、いわゆる電流狭窄の作用と共にレーザ光を活
性層内に閉じ込める作用を果す。
第３図も基本的には上記第２図と同様の構成から成り、
ｎ−ＩｎＰ基板１上にＩｎＧａＡｓＰ活性層３、ＩｎＧ
ａＡｓＰアンチメルトバック層４、ｐ−ＩｎＰクラッド
層５から成るメサ部が形成され、これらメサ部をｐ−Ｉ
ｎＰ埋込層７、ｎ−ＩｎＰ埋込層８で埋め込み、さらに
ｐ −ＩｎＰ埋込層１３、ｎ−ＩｎＧａＡｓＰキャップ
層１４、Ｚｎ拡散層９を介して電極１１、背面電極１２
がそれぞれ形成されて構成されている。
ｎ−ＩｎＰ基板１上にＩｎＧａＡｓＰ活性層３、ＩｎＧ
ａＡｓＰアンチメルトバック層４、ｐ−ＩｎＰクラッド
層５から成るメサ部が形成され、これらメサ部をｐ−Ｉ
ｎＰ埋込層７、ｎ−ＩｎＰ埋込層８で埋め込み、さらに
ｐ −ＩｎＰ埋込層１３、ｎ−ＩｎＧａＡｓＰキャップ
層１４、Ｚｎ拡散層９を介して電極１１、背面電極１２
がそれぞれ形成されて構成されている。
なお、この種の装置として関連するものに例えば、ジャ
ーナル・オブ・アプライド・フィジクス。
ーナル・オブ・アプライド・フィジクス。
第５１巻（８号）、８月、第４５３９頁（１９８０年）
〔Ｊ。
〔Ｊ。
Ａｐｐｌ、 Ｐｈｙｓ、、５１ （８）、 ４５３９
（１９８０） ）及びエレクトロニクス・レタース、第
１８巻（１号）、第２頁（１９８２年） （ＥＬＥＣ
ＴＲＯＮＩＣ５ＬＥＴＴＥＲ５７ｔｈ Ｊａｎｕａｒｙ
。
（１９８０） ）及びエレクトロニクス・レタース、第
１８巻（１号）、第２頁（１９８２年） （ＥＬＥＣ
ＴＲＯＮＩＣ５ＬＥＴＴＥＲ５７ｔｈ Ｊａｎｕａｒｙ
。
Ｖｏｌ、 １８ （Ｎｏ、１）、 ２ （１９８２）
）等が挙げられる。
）等が挙げられる。
活性層３への電流注入を有効に行うため、埋込層で電流
狭窄を行すしめるものであるが、埋込層へのリーク電流
を最小限度に押えるためにメサ側部における埋込層接合
界面の面積を極力小さくし、かつ埋込層間の相互の厚さ
を増加させて電流損失（ここでは無効電流と呼ぶ）を低
減させることとは構造的に相反することとなり、従来か
らも種々検討されて来たが、未だ有効な方策はとられて
いない。この無効電流は装置の動作温度と共に大きくな
り、特に高温での無効電流の低減は、装置の信頼性向上
及び省電力化の面から重要な課題となっている。
狭窄を行すしめるものであるが、埋込層へのリーク電流
を最小限度に押えるためにメサ側部における埋込層接合
界面の面積を極力小さくし、かつ埋込層間の相互の厚さ
を増加させて電流損失（ここでは無効電流と呼ぶ）を低
減させることとは構造的に相反することとなり、従来か
らも種々検討されて来たが、未だ有効な方策はとられて
いない。この無効電流は装置の動作温度と共に大きくな
り、特に高温での無効電流の低減は、装置の信頼性向上
及び省電力化の面から重要な課題となっている。
上記第２図の構造では、埋込層のｐｎ界面の位置を同図
の点Ａから点Ｂ側に近づけるように制御することが難か
しく、かつ界面（同図のＡ−Ｂ）が同導電型のホモ接合
であった。また、第３図では、埋込層のｐｎ界面の位置
（同図の点Ｃ）は制御できるが、メサ近傍でのブロック
層の厚さｄが薄くなってしまう、このような現状から、
有効な電流狭窄を行うために埋込層を厚くし、かつ埋込
層のｐｎ界面の位置を制御することが困鳳であり、これ
が発明が解決しようとする課題である。
の点Ａから点Ｂ側に近づけるように制御することが難か
しく、かつ界面（同図のＡ−Ｂ）が同導電型のホモ接合
であった。また、第３図では、埋込層のｐｎ界面の位置
（同図の点Ｃ）は制御できるが、メサ近傍でのブロック
層の厚さｄが薄くなってしまう、このような現状から、
有効な電流狭窄を行うために埋込層を厚くし、かつ埋込
層のｐｎ界面の位置を制御することが困鳳であり、これ
が発明が解決しようとする課題である。
本発明の目的は、上記課題を解決することにあり、その
第１の目的は高効率で高温特性に優れた改良された半導
体レーザ装置を提供することにあり、第２の目的はそれ
を製造するための改良された製造方法を提供することに
ある。
第１の目的は高効率で高温特性に優れた改良された半導
体レーザ装置を提供することにあり、第２の目的はそれ
を製造するための改良された製造方法を提供することに
ある。
上記本発明の第１の目的は、
（１）、第１導電型の第１半導体層上に、共にメサ構造
を形成する少なくとも前記第１半導体よりも屈折率が大
で、かつ禁制帯幅の小なる第２半導体層と前記第２半導
体層よりも屈折率が小さく。
を形成する少なくとも前記第１半導体よりも屈折率が大
で、かつ禁制帯幅の小なる第２半導体層と前記第２半導
体層よりも屈折率が小さく。
かつ禁制帯幅の大なる第２導電型の第３半導体層とから
成り、しかも前記第３半導体層は前記第２半導体層より
も狭い幅で積層されてメサ側部に段差を形成すると共に
、前記第２半導体層のメサ部は第２導電型の第４半導体
層で、さらに前記第３半導体層のメサ部は第１導電型の
第５半導体層でそれぞれ埋め込まれて成ることを特徴と
する半導体レーザ装置により、 （２）、第２導電型の第１半導体層の主面に設けられた
メサ構造の上に、共にメサ構造を形成する少なくとも前
記第１半導体層よりも屈折率が大で、かつ禁制帯幅の小
なる第２半導体層と前記第２半導体層よりも屈折率が小
さく、かつ禁制帯幅の大なる第１導電型の第３半導体層
とから成り、しかもこれら第２．第３半導体層のメサ部
は共に前記第１半導体層のメサ部より幅の広い層で積層
されてメサ側部に段差を形成すると共に、前記第１半導
体層のメサ部は第１導電型の第４半導体層で埋め込まれ
、さらに第２．第３半導体層のメサ部は共に、第２導電
型の第５半導体層で埋め込まれて成ることを特徴とする
半導体レーザ装置により、（３）、第２導電型の第１半
導体層の主面に設けられたメサ構造の上に、共にメサ構
造を形成する少なくとも前記第１半導体層よりも屈折率
が大で、かつ禁制帯幅の小なる第２半導体層と前記第２
半導体層よりも屈折率が小さく、かつ禁制帯幅の大なる
第１導電型の第３半導体層とから成り、しかも少なくと
も第２半導体層のメサ部は前記第１半導体層のメサ部よ
り幅の狭い層で積層されてメサ側部に段差を形成すると
共に、前記第１半導体層のメサ部は第１導電型の第４半
導体層で埋め込まれ、さらに第２．第３半導体層のメサ
部は共に第２導電型の第５半導体層で埋め込まれて成る
ことを特徴とする半導体レーザ装置により、（４）、第
１導電型の第１半導体層上に、共にメサ構造を形成する
少なくとも前記第１半導体よりも屈折率が大で、禁制帯
幅の小なる第２半導体層と前記半導体層よりも屈折率が
小さく、禁制帯幅の大なる第２導電型の第３半導体層と
から成り。
成り、しかも前記第３半導体層は前記第２半導体層より
も狭い幅で積層されてメサ側部に段差を形成すると共に
、前記第２半導体層のメサ部は第２導電型の第４半導体
層で、さらに前記第３半導体層のメサ部は第１導電型の
第５半導体層でそれぞれ埋め込まれて成ることを特徴と
する半導体レーザ装置により、 （２）、第２導電型の第１半導体層の主面に設けられた
メサ構造の上に、共にメサ構造を形成する少なくとも前
記第１半導体層よりも屈折率が大で、かつ禁制帯幅の小
なる第２半導体層と前記第２半導体層よりも屈折率が小
さく、かつ禁制帯幅の大なる第１導電型の第３半導体層
とから成り、しかもこれら第２．第３半導体層のメサ部
は共に前記第１半導体層のメサ部より幅の広い層で積層
されてメサ側部に段差を形成すると共に、前記第１半導
体層のメサ部は第１導電型の第４半導体層で埋め込まれ
、さらに第２．第３半導体層のメサ部は共に、第２導電
型の第５半導体層で埋め込まれて成ることを特徴とする
半導体レーザ装置により、（３）、第２導電型の第１半
導体層の主面に設けられたメサ構造の上に、共にメサ構
造を形成する少なくとも前記第１半導体層よりも屈折率
が大で、かつ禁制帯幅の小なる第２半導体層と前記第２
半導体層よりも屈折率が小さく、かつ禁制帯幅の大なる
第１導電型の第３半導体層とから成り、しかも少なくと
も第２半導体層のメサ部は前記第１半導体層のメサ部よ
り幅の狭い層で積層されてメサ側部に段差を形成すると
共に、前記第１半導体層のメサ部は第１導電型の第４半
導体層で埋め込まれ、さらに第２．第３半導体層のメサ
部は共に第２導電型の第５半導体層で埋め込まれて成る
ことを特徴とする半導体レーザ装置により、（４）、第
１導電型の第１半導体層上に、共にメサ構造を形成する
少なくとも前記第１半導体よりも屈折率が大で、禁制帯
幅の小なる第２半導体層と前記半導体層よりも屈折率が
小さく、禁制帯幅の大なる第２導電型の第３半導体層と
から成り。
しかも少なくとも前記第２半導体層のメサ部は前記第３
半導体層のメサ部よりも狭い幅の層で積層されてメサ側
部に段差を形成すると共に、前記少なくとも第２半導体
層のメサ部は第２導電型の第４半導体層で埋め込まれ、
さらに第３半導体層のメサ部は第１導電型の第５半導体
層で埋め込まれて成ることを特徴とする半導体レーザ装
置により、また、 （５）、上記第５半導体層の代りに絶縁体層で埋め込ん
で成ることを特徴とする半導体レーザ装置により達成さ
れる。
半導体層のメサ部よりも狭い幅の層で積層されてメサ側
部に段差を形成すると共に、前記少なくとも第２半導体
層のメサ部は第２導電型の第４半導体層で埋め込まれ、
さらに第３半導体層のメサ部は第１導電型の第５半導体
層で埋め込まれて成ることを特徴とする半導体レーザ装
置により、また、 （５）、上記第５半導体層の代りに絶縁体層で埋め込ん
で成ることを特徴とする半導体レーザ装置により達成さ
れる。
また、本発明の第２の目的は、
（１）、第１導電型の第１半導体層を構成する基板上に
、少なくとも前記第１半導体層よりも屈折率が大で禁制
帯幅の小なる第２半導体層及び前記第２半導体層よりも
屈折率が小さく、禁制帯幅の大なる第２導電型の第３半
導体層を順次形成したのち、所定のマスクを介して少な
くとも前記第１半導体層に達するまで第１の食刻工程で
メサを形成し、次いで第２の食刻工程で前記第３半導体
層に形成されたメサ部を選択的に食刻することにより前
記第３半導体層のメサ部の幅を前記第２半導体層に形成
されたメサ部の幅より狭く加工してメサ側部に段差を形
成したのち、少なくとも前記第２半導体層のメサ部を第
２導電型の第４半導体層で埋め込み、さらに前記第３半
導体層のメサ部を第１導電型の第５半導体層で埋め込む
ことを特徴とする半導体レーザの製造方法により、また
、（２）、第２導電型の第１半導体層を構成する基板上
に、少なくとも前記第１半導体層よりも屈折率が大で禁
制帯幅の小なる第２半導体層及び前記第２半導体層より
も屈折率が小さく禁制帯幅の大なる第１導電型の第３半
導体層を順次形成したのち、所定のマスクを介して前記
第１半導体層に達し、しかも前記第１半導体層の主面に
メサが形成される深さに達するまで第１の食刻工程でメ
サを形成し、次いで第２の食刻工程で前記第１半導体層
に形成されたメサ部を選択的に食刻することにより前記
第１半導体層のメサ部の幅を前記第２゜第３半導体層に
形成されたメサ部の幅より狭く加工してメサ側部に段差
を形成したのち、前記第１半導体層に形成されたメサ部
を第１導電型の第４半導体層で埋め込み、さらに前記第
２．第３半導体層のメサ部を共に第２導電型の第５半導
体層で埋め込むことを特徴とする半導体レーザの製造方
法により達成される。
、少なくとも前記第１半導体層よりも屈折率が大で禁制
帯幅の小なる第２半導体層及び前記第２半導体層よりも
屈折率が小さく、禁制帯幅の大なる第２導電型の第３半
導体層を順次形成したのち、所定のマスクを介して少な
くとも前記第１半導体層に達するまで第１の食刻工程で
メサを形成し、次いで第２の食刻工程で前記第３半導体
層に形成されたメサ部を選択的に食刻することにより前
記第３半導体層のメサ部の幅を前記第２半導体層に形成
されたメサ部の幅より狭く加工してメサ側部に段差を形
成したのち、少なくとも前記第２半導体層のメサ部を第
２導電型の第４半導体層で埋め込み、さらに前記第３半
導体層のメサ部を第１導電型の第５半導体層で埋め込む
ことを特徴とする半導体レーザの製造方法により、また
、（２）、第２導電型の第１半導体層を構成する基板上
に、少なくとも前記第１半導体層よりも屈折率が大で禁
制帯幅の小なる第２半導体層及び前記第２半導体層より
も屈折率が小さく禁制帯幅の大なる第１導電型の第３半
導体層を順次形成したのち、所定のマスクを介して前記
第１半導体層に達し、しかも前記第１半導体層の主面に
メサが形成される深さに達するまで第１の食刻工程でメ
サを形成し、次いで第２の食刻工程で前記第１半導体層
に形成されたメサ部を選択的に食刻することにより前記
第１半導体層のメサ部の幅を前記第２゜第３半導体層に
形成されたメサ部の幅より狭く加工してメサ側部に段差
を形成したのち、前記第１半導体層に形成されたメサ部
を第１導電型の第４半導体層で埋め込み、さらに前記第
２．第３半導体層のメサ部を共に第２導電型の第５半導
体層で埋め込むことを特徴とする半導体レーザの製造方
法により達成される。
なお、第４半導体層、第５半導体層から構成される埋込
層の界面は、第５半導体層の代りに例えばポリイミド等
の耐熱性絶縁体層を用いる場合を除き、一般には相互に
導電型の異なる半導体層で構成されることからｐｎ界面
を形成するが、この界面の位置はメサ部を構成する活性
層（第２半導体層）とｐ型クラッド層（導電型の種類に
より、第３半導体層の場合と第１半導体層との場合があ
る）との間の領域に、好ましくは、ｐ型クラッドの端面
と同位置に合わせることである。
層の界面は、第５半導体層の代りに例えばポリイミド等
の耐熱性絶縁体層を用いる場合を除き、一般には相互に
導電型の異なる半導体層で構成されることからｐｎ界面
を形成するが、この界面の位置はメサ部を構成する活性
層（第２半導体層）とｐ型クラッド層（導電型の種類に
より、第３半導体層の場合と第１半導体層との場合があ
る）との間の領域に、好ましくは、ｐ型クラッドの端面
と同位置に合わせることである。
また、メサ部の段差は第１の食刻工程でメサ部全体を形
成したのち、第２の食刻工程でメサ部を構成する半導体
層のうちの所定の半導体層を選択的に食刻することによ
り形成するが、この段差は一般に０．０５〜１．０μｍ
が好ましく、より好ましくは０．１〜０．５μｍである
。この段差の調整は、上記第２の食刻工程での食刻条件
（食刻液の濃度、温度、時間等）を適宜選択することに
より周知の技術で容易に実現できる。
成したのち、第２の食刻工程でメサ部を構成する半導体
層のうちの所定の半導体層を選択的に食刻することによ
り形成するが、この段差は一般に０．０５〜１．０μｍ
が好ましく、より好ましくは０．１〜０．５μｍである
。この段差の調整は、上記第２の食刻工程での食刻条件
（食刻液の濃度、温度、時間等）を適宜選択することに
より周知の技術で容易に実現できる。
本発明の特徴はメサ側部に段差を設けて埋め込みを行う
点にあるが、この段差部はその平坦部に比較して埋込層
の形成時における結晶の成長速度が非常に遅くなる領域
であるため、埋込層のｐｎ界面の位置を制御性よく、段
差部に合わせることができる。
点にあるが、この段差部はその平坦部に比較して埋込層
の形成時における結晶の成長速度が非常に遅くなる領域
であるため、埋込層のｐｎ界面の位置を制御性よく、段
差部に合わせることができる。
〔実施例〕
次に本発明の実施例を図面を用いて説明する。
実施例 １゜
第１図は本発明による半導体レーザ装置の第１の実施例
を示す断面図である。まず、本半導体レーザの製造方法
について述べる。第１図（ａ）に示すように、ｎ型Ｉｎ
Ｐ基板１上に、液相成長法により厚さ０．１μｍのｎ型
ＩｎＧａＡｓＰ （バンドギャップ波長λｇ＝１．３０
μｍ）光ガイド層２．厚さ０．１５μｍのアンドープＩ
ｎＧａＡｓＰ （λｇ＝１．５５μｍ）活性層３、厚さ
０．１μｍのｐ型ＩｎＧａＡｓＰ（λｇ＝１．３０μｍ
）アンチメルトバック層４、厚さ３μｍのｐ型ＩｎＰク
ラッド層５．および厚さ０．８μｍのｐ型ＩｎＧａＡｓ
Ｐ （λｇ＝１．２０μｍ）キャップ層６を順次成長さ
せる。次に第１図（ｂ）に示すように、ホトレジストを
マスクとして塩酸系のエツチング液を用いて基板１の表
面から２μｍの深さに達するまで食刻することにより、
ストライプ幅１μｍのメサを形成する。続いて、第１図
ＣＱ）に示すように塩酸と硝酸の混合液を用いて。
を示す断面図である。まず、本半導体レーザの製造方法
について述べる。第１図（ａ）に示すように、ｎ型Ｉｎ
Ｐ基板１上に、液相成長法により厚さ０．１μｍのｎ型
ＩｎＧａＡｓＰ （バンドギャップ波長λｇ＝１．３０
μｍ）光ガイド層２．厚さ０．１５μｍのアンドープＩ
ｎＧａＡｓＰ （λｇ＝１．５５μｍ）活性層３、厚さ
０．１μｍのｐ型ＩｎＧａＡｓＰ（λｇ＝１．３０μｍ
）アンチメルトバック層４、厚さ３μｍのｐ型ＩｎＰク
ラッド層５．および厚さ０．８μｍのｐ型ＩｎＧａＡｓ
Ｐ （λｇ＝１．２０μｍ）キャップ層６を順次成長さ
せる。次に第１図（ｂ）に示すように、ホトレジストを
マスクとして塩酸系のエツチング液を用いて基板１の表
面から２μｍの深さに達するまで食刻することにより、
ストライプ幅１μｍのメサを形成する。続いて、第１図
ＣＱ）に示すように塩酸と硝酸の混合液を用いて。
ｎ型クラッド層である基板１のメサ部１ａおよびｐ型り
ラッド層５のＩｎＰのみ０．１μｍ程度選択的に食刻す
ることで、アンチメルトバック層４とｐクララド層５の
境界に段差を設ける。なお、この場合メサ部の段差はｐ
型りラッド層５と層３を含む層４との間に存在すればよ
く、層３を含む層２と層１８間の段差は必要としない。
ラッド層５のＩｎＰのみ０．１μｍ程度選択的に食刻す
ることで、アンチメルトバック層４とｐクララド層５の
境界に段差を設ける。なお、この場合メサ部の段差はｐ
型りラッド層５と層３を含む層４との間に存在すればよ
く、層３を含む層２と層１８間の段差は必要としない。
この例では層５と層１とが共にＩｎＰから構成されてい
るために層１も同時に食刻されたまでである。その後再
び液相成長法を用いてｐ型ＩｎＰ埋込層７とｎ型ＩｎＰ
埋込層８を形成する。その際、図に示すようにｐＦＪ
Ｉ ｎ Ｐ埋込層７の高さは、アンチメルトバックＭ４
とｐ型りラッド層５の境界にくるようにする。
るために層１も同時に食刻されたまでである。その後再
び液相成長法を用いてｐ型ＩｎＰ埋込層７とｎ型ＩｎＰ
埋込層８を形成する。その際、図に示すようにｐＦＪ
Ｉ ｎ Ｐ埋込層７の高さは、アンチメルトバックＭ４
とｐ型りラッド層５の境界にくるようにする。
次にＳｉｎ、１０をＣＶＤ法で形成しコンタクト孔を設
けた後、選択Ｚｎ拡散を行い、Ｚｎ拡散領域９を設ける
。最後に、蒸着法を用いてｐ型電極１１とｎ型電極１２
を形成することで第１図（ｄ）に示した実施例の半導体
レーザが作製される。なお、この例では層２，４を設け
ているが、これは好ましい例であり、これらの暦を省略
することもできる。
けた後、選択Ｚｎ拡散を行い、Ｚｎ拡散領域９を設ける
。最後に、蒸着法を用いてｐ型電極１１とｎ型電極１２
を形成することで第１図（ｄ）に示した実施例の半導体
レーザが作製される。なお、この例では層２，４を設け
ているが、これは好ましい例であり、これらの暦を省略
することもできる。
上記実施例において、無効電流の通路は、（１）ｐ型Ｉ
ｎＰクラッド層５→ｐ型ＩｎＧａＡｓＰアンチメルトバ
ック層４→ｐ型埋込層７である。しかし、アンチメルト
バック層の厚さは０．１μｍ程度と薄く、かつアンチメ
ルトバック層４とｐ型埋込層７の境界はへテロ接合でキ
ャリヤが流れにくいことから、上記無効電流を小さくで
きる。上記実施例において、前端面からの光に対する微
分効率は室温において０．２５ｍＷ／ ｍＡであり、１
４０℃までＣＷ発振した。なお、メサ部に段差を設けな
い従来型の比較例の場合には、微分効率０．０８ｍ Ｗ
／ ｍ Ａであり、１００℃までのＣＷ発振であった。
ｎＰクラッド層５→ｐ型ＩｎＧａＡｓＰアンチメルトバ
ック層４→ｐ型埋込層７である。しかし、アンチメルト
バック層の厚さは０．１μｍ程度と薄く、かつアンチメ
ルトバック層４とｐ型埋込層７の境界はへテロ接合でキ
ャリヤが流れにくいことから、上記無効電流を小さくで
きる。上記実施例において、前端面からの光に対する微
分効率は室温において０．２５ｍＷ／ ｍＡであり、１
４０℃までＣＷ発振した。なお、メサ部に段差を設けな
い従来型の比較例の場合には、微分効率０．０８ｍ Ｗ
／ ｍ Ａであり、１００℃までのＣＷ発振であった。
実施例２゜
つぎに本発明の第２の実施例について説明する。
第４図は本発明による第２の実施例である半導体レーザ
装置の断面図である。ｐ型ＩｎＰ埋込層７の形成までは
実施例１と同様である。ｐ型ＩｎＰ埋込層７を形成した
後、絶縁体層としてポリイミド１５で埋め込んだ。次に
、ＳｉＯ□１０をＣＶＤ法で形成した後、選択Ｚｎ拡散
を行い、Ｚｎ拡散領域９を設ける。最後に、蒸着法を用
いてｐ型電極１１とｎ型電極１２を形成することで本実
施例の半導体レーザが作製される。上記実施例において
、室温で光出力１０ｍＷにおいて、１５ＧＨｚの帯域が
得られた。さらに、前端面からの光に対する微分効率は
室温において０．２５ｍＷ／ｍＡであり、１４０℃まで
ＣＷ発振した。なお１段差を設けない比較例においては
、実施例１の中での比較例のそれと同様であった。
装置の断面図である。ｐ型ＩｎＰ埋込層７の形成までは
実施例１と同様である。ｐ型ＩｎＰ埋込層７を形成した
後、絶縁体層としてポリイミド１５で埋め込んだ。次に
、ＳｉＯ□１０をＣＶＤ法で形成した後、選択Ｚｎ拡散
を行い、Ｚｎ拡散領域９を設ける。最後に、蒸着法を用
いてｐ型電極１１とｎ型電極１２を形成することで本実
施例の半導体レーザが作製される。上記実施例において
、室温で光出力１０ｍＷにおいて、１５ＧＨｚの帯域が
得られた。さらに、前端面からの光に対する微分効率は
室温において０．２５ｍＷ／ｍＡであり、１４０℃まで
ＣＷ発振した。なお１段差を設けない比較例においては
、実施例１の中での比較例のそれと同様であった。
実施例３゜
つぎに本発明の第３の実施例について説明する。
第５図は本発明による第３の実施例である半導体レーザ
装置の断面図である。第５図（ａ）に示すようにｐ型Ｉ
ｎＰ基板２１上に、液相成長法により厚さ０．１μｍの
ｐ型ＩｎＧａＡｓＰ （λｇ＝１．１５ｐｍ）光ガイド
層２２．厚さ０．１５μｍのアンドープＩ ｎＧａＡｓ
Ｐ （λｇ＝１．３０μｍ）活性Ｍ２３、厚さ０．１μ
ｍのｎ型ＩｎＧａＡｓＰ （λｇ＝ １．１５ ｐ ｍ
）光ガイド層２４、厚さ３μｍのｎ型ＩｎＧａＡｓＰ
（λ、＝１．０５μｍ）クラッド層２５、および厚さ
０．８μｍのｎ型ＩｎＧａＡｓＰ （λｇ＝ １．２０
μｍ ）キャップ層２６を順次成長させる。次に第５
図（ｂ）に示すようにホトレジストをマスクとして塩酸
系のエツチング液を用いて基板２１に達し、さらにこの
基板を深さ２μｍまで図のように食刻することにより、
ストライプ幅１．５μｍのメサを形成する。続いて、第
５図（ｃ）に示すように塩酸と硝酸の混合液を用いて、
Ｐ型クラッド層である基板２１のＩｎＰを０．２μｍ程
度選択的に食刻することで、Ｐ型光ガイド層２２と基板
２Ｉのメサ部２１ａの境界に段差を設ける。
装置の断面図である。第５図（ａ）に示すようにｐ型Ｉ
ｎＰ基板２１上に、液相成長法により厚さ０．１μｍの
ｐ型ＩｎＧａＡｓＰ （λｇ＝１．１５ｐｍ）光ガイド
層２２．厚さ０．１５μｍのアンドープＩ ｎＧａＡｓ
Ｐ （λｇ＝１．３０μｍ）活性Ｍ２３、厚さ０．１μ
ｍのｎ型ＩｎＧａＡｓＰ （λｇ＝ １．１５ ｐ ｍ
）光ガイド層２４、厚さ３μｍのｎ型ＩｎＧａＡｓＰ
（λ、＝１．０５μｍ）クラッド層２５、および厚さ
０．８μｍのｎ型ＩｎＧａＡｓＰ （λｇ＝ １．２０
μｍ ）キャップ層２６を順次成長させる。次に第５
図（ｂ）に示すようにホトレジストをマスクとして塩酸
系のエツチング液を用いて基板２１に達し、さらにこの
基板を深さ２μｍまで図のように食刻することにより、
ストライプ幅１．５μｍのメサを形成する。続いて、第
５図（ｃ）に示すように塩酸と硝酸の混合液を用いて、
Ｐ型クラッド層である基板２１のＩｎＰを０．２μｍ程
度選択的に食刻することで、Ｐ型光ガイド層２２と基板
２Ｉのメサ部２１ａの境界に段差を設ける。
その後再び液相成長法を用いてｎ型ＩｎＰ埋込層２７と
ｐ型ＩｎＰ埋込層２８を形成する。その際、第５図（ｄ
）に示すようにｎ型ＩｎＰ埋込Ｊ’１２７の高さは、基
板２１と光ガイド層２２の境界にくるようにする。最後
にｎ型電極１２とｐ型電極１１を蒸着することで本実施
例の半導体レーザ装置を得る。本実施例において、前端
面からの光に対する微分効率は室温において０．３０ｍ
Ｗ／ｍＡであり、１５０℃までＣＷ発振した。
ｐ型ＩｎＰ埋込層２８を形成する。その際、第５図（ｄ
）に示すようにｎ型ＩｎＰ埋込Ｊ’１２７の高さは、基
板２１と光ガイド層２２の境界にくるようにする。最後
にｎ型電極１２とｐ型電極１１を蒸着することで本実施
例の半導体レーザ装置を得る。本実施例において、前端
面からの光に対する微分効率は室温において０．３０ｍ
Ｗ／ｍＡであり、１５０℃までＣＷ発振した。
なお、メサ部に段差を設けない比較例の場合は、微分効
率０．１ｍ Ｗ／ ｍ Ａ 、 １１０℃までのＣＷ発
振であった。
率０．１ｍ Ｗ／ ｍ Ａ 、 １１０℃までのＣＷ発
振であった。
実施例４゜
次に本発明の第４の実施例を図面を用いて説明する。第
６図は本発明による半導体レーザ装置の第６の実施例を
示す断面図である。なお、製造過程の図面は、上記実施
例１や実施例３に示した第１図（ａ）、（ｂＬ （ｃ）
や第５図（ａ）、 （ｂ）。
６図は本発明による半導体レーザ装置の第６の実施例を
示す断面図である。なお、製造過程の図面は、上記実施
例１や実施例３に示した第１図（ａ）、（ｂＬ （ｃ）
や第５図（ａ）、 （ｂ）。
（ｃ）と同一となるので以下の実施例ではいずれも省略
した。まず１本半導体レーザの作製方法について述べる
。ｐ型ＩｎＰ基板２１上に、液相成長法により厚さ０．
１μｍのｎ型ＩｎＧａＡｓＰ （バンドギャップ波長λ
ｇ＝１．３０μｍ）光ガイド層２２、厚さ０．１５μｍ
のアンドープＩｎＧａＡｓＰ （λｇ＝１．５５ｕｍ）
活性層２３、厚さ０，１μｍのｎ型ＩｎＧａＡｓＰ（λ
ｇ＝１．３０μｍ）アンチルメトバック！ｊＪ４′、厚
さ３μｍのｎ型ＩｎＰクラッド層２５．および厚さ０．
８μｍのｎ型ＩｎＧａＡｓＰ （λｇ＝１．２０μｍ）
キャップ層２６を順次成長させる。次に塩酸系のエツチ
ング液を用いて基板２１に達し、さらにこの基板を深さ
１μｍまで食刻することにより、ストライプ幅１μｍの
メサを形成する。続いて、硫酸、過酸化水素ならびに水
の混合液を用いて、Ｉ ｎＧａＡｓＰである光ガイド層
２２、活性Ｊｅ２３、アンチメルトバック層４′を０．
１μｍ程度選択的に食刻することで、基板２１のメサ部
２１ａと光ガイド層２２の境界に段差を設ける。なお、
同図ではアンチメルトバック層４′とＩｎＰクラッド層
２５及びクラッド層２５とキャップ層２６との間にもそ
れぞれ段差が生じているが、これはメサを構成する材質
にもとづいて生じたまでで、本質的に必要なものでない
ことは前記実施例１の中で述べたとおりである。
した。まず１本半導体レーザの作製方法について述べる
。ｐ型ＩｎＰ基板２１上に、液相成長法により厚さ０．
１μｍのｎ型ＩｎＧａＡｓＰ （バンドギャップ波長λ
ｇ＝１．３０μｍ）光ガイド層２２、厚さ０．１５μｍ
のアンドープＩｎＧａＡｓＰ （λｇ＝１．５５ｕｍ）
活性層２３、厚さ０，１μｍのｎ型ＩｎＧａＡｓＰ（λ
ｇ＝１．３０μｍ）アンチルメトバック！ｊＪ４′、厚
さ３μｍのｎ型ＩｎＰクラッド層２５．および厚さ０．
８μｍのｎ型ＩｎＧａＡｓＰ （λｇ＝１．２０μｍ）
キャップ層２６を順次成長させる。次に塩酸系のエツチ
ング液を用いて基板２１に達し、さらにこの基板を深さ
１μｍまで食刻することにより、ストライプ幅１μｍの
メサを形成する。続いて、硫酸、過酸化水素ならびに水
の混合液を用いて、Ｉ ｎＧａＡｓＰである光ガイド層
２２、活性Ｊｅ２３、アンチメルトバック層４′を０．
１μｍ程度選択的に食刻することで、基板２１のメサ部
２１ａと光ガイド層２２の境界に段差を設ける。なお、
同図ではアンチメルトバック層４′とＩｎＰクラッド層
２５及びクラッド層２５とキャップ層２６との間にもそ
れぞれ段差が生じているが、これはメサを構成する材質
にもとづいて生じたまでで、本質的に必要なものでない
ことは前記実施例１の中で述べたとおりである。
この例では、図示されたように基板２１のメサ部２１ａ
がｐ型クラッドを構成し、これとその上のメサ部に段差
を設けることが必須となる。その後再び液相成長法を用
いてｎ型ＩｎＰ埋込Ｍｊ２７とＰ型ＩｎＰ埋込層２８を
形成する。その際、図に示すようにｎ型１ｎＰ埋込層２
７の高さは、基板２１のメサ部２１ａと光ガイド層２２
の境界にくるようにする。
がｐ型クラッドを構成し、これとその上のメサ部に段差
を設けることが必須となる。その後再び液相成長法を用
いてｎ型ＩｎＰ埋込Ｍｊ２７とＰ型ＩｎＰ埋込層２８を
形成する。その際、図に示すようにｎ型１ｎＰ埋込層２
７の高さは、基板２１のメサ部２１ａと光ガイド層２２
の境界にくるようにする。
最後に、蒸着法を用いてｎ梨型ｗＡ１２とｐ型電極１１
を形成することで本実施例の半導体レーザが作製される
。本実施例において、無効電流の通路は、（１）ｐ型基
板２１→ｐ型埋込層２８、および（２）ｐ型基板２１→
ｐ型光ガイド層２２→ｐ型埋込層２８の２通りがある。
を形成することで本実施例の半導体レーザが作製される
。本実施例において、無効電流の通路は、（１）ｐ型基
板２１→ｐ型埋込層２８、および（２）ｐ型基板２１→
ｐ型光ガイド層２２→ｐ型埋込層２８の２通りがある。
しかし、光ガイド層の厚さや光ガイド層の選択サイドエ
ツチングの幅は共に０．１μｍ程度と小さいので、上記
無効電流は小さい。
ツチングの幅は共に０．１μｍ程度と小さいので、上記
無効電流は小さい。
本実施例において、前端面からの光に対する微分効率は
室温において０．２３ｍＷ／ｍＡであり、１３５℃まで
ＣＷ発振可能であった。なお、メサ部に段差を設けない
比較例の微分効率は、０．０６ｍＷ／ｍＡであり、９０
℃までのＣＷ発振であった。
室温において０．２３ｍＷ／ｍＡであり、１３５℃まで
ＣＷ発振可能であった。なお、メサ部に段差を設けない
比較例の微分効率は、０．０６ｍＷ／ｍＡであり、９０
℃までのＣＷ発振であった。
実施例５゜
次に本発明の第５の実施例について説明する。
第７図は本発明による第５の実施例である半導体レーザ
装置の断面図である。ｎ型ＩｎＰ基板１上に、液相成長
法により厚さ０．１μｍのｎ型Ｉ ｎＧａＡｓＰ （λ
ｇ＝１．３０ｐｍ）光ガイド層２、厚さ０．１５μｍの
アンドープＩｎＧａＡｓＰ （λｇ＝１．５５μｍ）活
性Ｉｆ３３、厚さ０．１μｍのｎ型ＩｎＧａＡｓＰ （
λｇ＝ １．３０μｍ）アンチメルトバック層４、厚さ
３μｍのｐ型ＩｎＰクラッド層５．および厚さ０．８ｐ
ｍのｐ型ＩｎＧａＡｓＰ （λｇ＝１．２０μｍ）キャ
ップ層６を順次成長させる。次に塩酸系のエツチング液
を用いて基板１に達し、さらに深さ２μｍまで食刻する
ことにより、ストライプ幅１μｍのメサを形成する。続
いて、硫酸、過酸化水素および水の混合液を用いて、Ｉ
ｎＧａＡｓＰである光ガイド層２、活性層３、アンチメ
ルバック層４を０．３μｍ程度選択的にサイドエツチン
グすることで、アンチメルトバック層４とｐ型りラッド
Ｍ５の境界に段差を膜壁る。その後再び液相成長法を用
いてＰ型ＩｎＰ埋込層７とｎ型ＩｎＰ埋込層８を形成す
る。その際、図に示すようにｐ型ＩｎＰ埋込層７の高さ
は、アンチメルトバック層４とｐ型クラッド層５の境界
にくるようにする６次に５ｉｎ２１０をＣＶＤ法で形成
した後、コンタクト孔を設け、選択Ｚｎ拡散を行いＺｎ
拡散領域９を設ける。最後にＰ型電極１１とｎ型電極１
２を蒸着することにより本実施例の半導体レーザが作製
される１本実施例においても、実施例４と同様の微分効
率０．２３ｍＷ／ ｍ Ａであり、１３５℃までＣＷ発
振可能であった。
装置の断面図である。ｎ型ＩｎＰ基板１上に、液相成長
法により厚さ０．１μｍのｎ型Ｉ ｎＧａＡｓＰ （λ
ｇ＝１．３０ｐｍ）光ガイド層２、厚さ０．１５μｍの
アンドープＩｎＧａＡｓＰ （λｇ＝１．５５μｍ）活
性Ｉｆ３３、厚さ０．１μｍのｎ型ＩｎＧａＡｓＰ （
λｇ＝ １．３０μｍ）アンチメルトバック層４、厚さ
３μｍのｐ型ＩｎＰクラッド層５．および厚さ０．８ｐ
ｍのｐ型ＩｎＧａＡｓＰ （λｇ＝１．２０μｍ）キャ
ップ層６を順次成長させる。次に塩酸系のエツチング液
を用いて基板１に達し、さらに深さ２μｍまで食刻する
ことにより、ストライプ幅１μｍのメサを形成する。続
いて、硫酸、過酸化水素および水の混合液を用いて、Ｉ
ｎＧａＡｓＰである光ガイド層２、活性層３、アンチメ
ルバック層４を０．３μｍ程度選択的にサイドエツチン
グすることで、アンチメルトバック層４とｐ型りラッド
Ｍ５の境界に段差を膜壁る。その後再び液相成長法を用
いてＰ型ＩｎＰ埋込層７とｎ型ＩｎＰ埋込層８を形成す
る。その際、図に示すようにｐ型ＩｎＰ埋込層７の高さ
は、アンチメルトバック層４とｐ型クラッド層５の境界
にくるようにする６次に５ｉｎ２１０をＣＶＤ法で形成
した後、コンタクト孔を設け、選択Ｚｎ拡散を行いＺｎ
拡散領域９を設ける。最後にＰ型電極１１とｎ型電極１
２を蒸着することにより本実施例の半導体レーザが作製
される１本実施例においても、実施例４と同様の微分効
率０．２３ｍＷ／ ｍ Ａであり、１３５℃までＣＷ発
振可能であった。
なお、メサ部に段差のない比較例については、実施例４
の中での比較例と同様の特性値であり、本件実施例より
かなり劣るものであった。
の中での比較例と同様の特性値であり、本件実施例より
かなり劣るものであった。
実施例６゜
次に本発明の第６の実施例について説明する。
第８図は本発明による第６の実施例である半導体レーザ
装置の断面図である。ｐ型埋込層７の形成までは実施例
５と同様である。ｐ型ＩｎＰ埋込層７を形成した後、ポ
リイミド絶縁層１５で埋め込んだ。次に５ｉｎ２１０を
ＣＶＤ法で形成した後、選択Ｚｎ拡散を行いＺｎ拡散領
域９を設ける。最後にｐ型電極１１とｎ型電極１２を蒸
着することにより本実施例の半導体レーザが作製される
。本実施例において、室温で光出力１０ｍＷにおいて１
５ＧＨｚの帯域が得られた。さらに、前端面からの光に
対する微分効率は室温において０．２３ｍ Ｗ／ ｍ
Ａであり、１３５℃までＣＷ発振した。なお、メサ部に
段差を設けない比較例については実施例４の中での比較
例と同様の特性値で、本件実施例よりかなり劣るもので
あった。
装置の断面図である。ｐ型埋込層７の形成までは実施例
５と同様である。ｐ型ＩｎＰ埋込層７を形成した後、ポ
リイミド絶縁層１５で埋め込んだ。次に５ｉｎ２１０を
ＣＶＤ法で形成した後、選択Ｚｎ拡散を行いＺｎ拡散領
域９を設ける。最後にｐ型電極１１とｎ型電極１２を蒸
着することにより本実施例の半導体レーザが作製される
。本実施例において、室温で光出力１０ｍＷにおいて１
５ＧＨｚの帯域が得られた。さらに、前端面からの光に
対する微分効率は室温において０．２３ｍ Ｗ／ ｍ
Ａであり、１３５℃までＣＷ発振した。なお、メサ部に
段差を設けない比較例については実施例４の中での比較
例と同様の特性値で、本件実施例よりかなり劣るもので
あった。
尚１本発明はＧａＡｓ／ＧａＡＱＡｓやＧａＡｓ／Ｉｎ
ＧａＡρＰ等の他のレーザ材料に対しても適用可能であ
る。また、本発明において、基板のメサ部に回折格子を
作り付けることにより、容易に分布帰還型レーザが実現
できる。
ＧａＡρＰ等の他のレーザ材料に対しても適用可能であ
る。また、本発明において、基板のメサ部に回折格子を
作り付けることにより、容易に分布帰還型レーザが実現
できる。
本発明によれば、無効電流を低減できるので、高効率か
つ高温特性の優れた半導体レーザを実現できる効果があ
る。
つ高温特性の優れた半導体レーザを実現できる効果があ
る。
下記第１表に本発明実施例の微分効率及びＣＷ発振限界
温度を比較例（いずれもメサ部に段差を設けないもの）
と対比しとりまとめて表示する。
温度を比較例（いずれもメサ部に段差を設けないもの）
と対比しとりまとめて表示する。
この表から本発明がいかに優れた特性を有するものであ
るか理解できよう。
るか理解できよう。
以下余白
第 １ 表
なお、（）内は比較例
第１図は本発明による半導体レーザ装置の第１の実施例
を示す断面図、第２図と第３図は従来構造の断面図、第
４図は本発明による半導体レーザ装置の第２の実施例を
示す断面図、第５図は同じく第３の実施例を示す断面図
、第６図は同じく第４の実施例を示す断面図、第７図は
同じく第５の実施例を示す断面図、そして第８図は同じ
く第６の実施例を示す断面図である。 同図において、 １・・・ｎ型ＩｎＰ基板 ２・・・ｎ型Ｉ ｎ Ｇ ａ Ａ ｓ Ｐ光ガイド層３
・・・アンドープＩｎＧａＡｓＰ活性層４・・・ｐ型Ｉ
ｎＧａＡｓＰアンチメルトバック層５・・・ｐ型ＩｎＰ
クラッド層 ６・・・ｐ型ＩｎＧａＡｓＰキャップ層７・・・ｐ−Ｉ
ｎＰ埋込層 ８・・・ｎ型ＩｎＰ埋込層 ９・・・Ｚｎ拡散領域 １０・・・Ｓｉｎ、層 １１・・・ｐ梨型極 １２・・・ｎ型電極 １３・・・ｐ型ＩｎＰ埋込層 １４−ｎ型ＩｎＧａＡｓＰキャップ層 １５・・・ポリイミド絶縁層 ２１・・・ｐ型ＩｎＰ基板 ２２−ｐ型ＩｎＧａＡｓＰ光ガイド層 ２３・・・アンドープＩｎＧａＡｓＰ活性層２４−ｎ型
ＩｎＧａＡｓＰ光ガイド層 ２５−ｎ型ＩｎＧａＡｓＰクラッド層 ２６−ｎ型ＩｎＧａＡｓＰキャ７プ層 ２７・・・ｎ型ＩｎＰ埋込層 ２８・・・ｐ型ＩｎＰ埋込層 代理人弁理士 中 村 純之助 第１図 第４図 第５図
を示す断面図、第２図と第３図は従来構造の断面図、第
４図は本発明による半導体レーザ装置の第２の実施例を
示す断面図、第５図は同じく第３の実施例を示す断面図
、第６図は同じく第４の実施例を示す断面図、第７図は
同じく第５の実施例を示す断面図、そして第８図は同じ
く第６の実施例を示す断面図である。 同図において、 １・・・ｎ型ＩｎＰ基板 ２・・・ｎ型Ｉ ｎ Ｇ ａ Ａ ｓ Ｐ光ガイド層３
・・・アンドープＩｎＧａＡｓＰ活性層４・・・ｐ型Ｉ
ｎＧａＡｓＰアンチメルトバック層５・・・ｐ型ＩｎＰ
クラッド層 ６・・・ｐ型ＩｎＧａＡｓＰキャップ層７・・・ｐ−Ｉ
ｎＰ埋込層 ８・・・ｎ型ＩｎＰ埋込層 ９・・・Ｚｎ拡散領域 １０・・・Ｓｉｎ、層 １１・・・ｐ梨型極 １２・・・ｎ型電極 １３・・・ｐ型ＩｎＰ埋込層 １４−ｎ型ＩｎＧａＡｓＰキャップ層 １５・・・ポリイミド絶縁層 ２１・・・ｐ型ＩｎＰ基板 ２２−ｐ型ＩｎＧａＡｓＰ光ガイド層 ２３・・・アンドープＩｎＧａＡｓＰ活性層２４−ｎ型
ＩｎＧａＡｓＰ光ガイド層 ２５−ｎ型ＩｎＧａＡｓＰクラッド層 ２６−ｎ型ＩｎＧａＡｓＰキャ７プ層 ２７・・・ｎ型ＩｎＰ埋込層 ２８・・・ｐ型ＩｎＰ埋込層 代理人弁理士 中 村 純之助 第１図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 １、第１導電型の第１半導体層上に、共にメサ構造を形
成する少なくとも前記第１半導体よりも屈折率が大で、
かつ禁制帯幅の小なる第２半導体層と前記第２半導体層
よりも屈折率が小さく、かつ禁制帯幅の大なる第２導電
型の第３半導体層とから成り、しかも前記第３半導体層
は前記第２半導体層よりも狭い幅で積層されてメサ側部
に段差を形成すると共に、前記第２半導体層のメサ部は
第２導電型の第４半導体層で、さらに前記第３半導体層
のメサ部は第１導電型の第５半導体層でそれぞれ埋め込
まれて成ることを特徴とする半導体レーザ装置。 ２、第２導電型の第１半導体層の主面に設けられたメサ
構造の上に、共にメサ構造を形成する少なくとも前記第
１半導体層よりも屈折率が大で、かつ禁制帯幅の小なる
第２半導体層と前記第２半導体層よりも屈折率が小さく
、かつ禁制帯幅の大なる第１導電型の第３半導体層とか
ら成り、しかもこれら第２、第３半導体層のメサ部は共
に前記第１半導体層のメサ部より幅の広い層で積層され
てメサ側部に段差を形成すると共に、前記第１半導体層
のメサ部は第１導電型の第４半導体層で埋め込まれ、さ
らに第２、第３半導体層のメサ部は共に第２導電型の第
５半導体層で埋め込まれて成ることを特徴とする半導体
レーザ装置。 ３、第２導電型の第１半導体層の主面に設けられたメサ
構造の上に、共にメサ構造を形成する少なくとも前記第
１半導体層よりも屈折率が大で、かつ禁制帯幅の小なる
第２半導体層と前記第２半導体層よりも屈折率が小さく
、かつ禁制帯幅の大なる第１導電型の第３半導体層とか
ら成り、しかも少なくとも第２半導体層のメサ部は前記
第１半導体層のメサ部より幅の狭い層で積層されてメサ
側部に段差を形成すると共に、前記第１半導体層のメサ
部は第１導電型の第４半導体層で埋め込まれ、さらに第
２、第３半導体層のメサ部は共に第２導電型の第５半導
体層で埋め込まれて成ることを特徴とする半導体レーザ
装置。 ４、第１導電型の第１半導体層上に、共にメサ構造を形
成する少なくとも前記第１半導体よりも屈折率が大で、
禁制帯幅の小なる第２半導体層と前記半導体層よりも屈
折率が小さく、禁制帯幅の大なる第２導電型の第３半導
体層とから成り、しかも少なくとも前記第２半導体層の
メサ部は前記第３半導体層のメサ部よりも狭い幅の層で
積層されてメサ側部に段差を形成すると共に、前記少な
くとも第２半導体層のメサ部は第２導電型の第４半導体
層で埋め込まれ、さらに第３半導体層のメサ部は第１導
電型の第５半導体層で埋め込まれて成ることを特徴とす
る半導体レーザ装置。 ５、上記第５半導体層の代りに絶縁体層で埋め込んで成
ることを特徴とする請求項１、２、３もしくは４記載の
半導体レーザ装置。 ６、第１導電型の第１半導体層を構成する基板上に、少
なくとも前記第１半導体層よりも屈折率が大で禁制帯幅
の小なる第２半導体層及び前記第２半導体層よりも屈折
率が小さく、禁制帯幅の大なる第２導電型の第３半導体
層を順次形成したのち、所定のマスクを介して少なくと
も前記第１半導体層に達するまで第１の食刻工程でメサ
を形成し、次いで第２の食刻工程で前記第３半導体層に
形成されたメサ部を選択的に食刻することにより前記第
３半導体層のメサ部の幅を前記第２半導体層に形成され
たメサ部の幅より狭く加工し、メサ側部に段差を形成し
たのち、少なくとも前記第２半導体層のメサ部を第２導
電型の第４半導体層で埋め込み、さらに前記第３半導体
層のメサ部を第１導電型の第５半導体層で埋め込むこと
を特徴とする半導体レーザの製造方法。 ７、第２導電型の第１半導体層を構成する基板上に、少
なくとも前記第１半導体層よりも屈折率が大で禁制帯幅
の小なる第２半導体層及び前記第２半導体層よりも屈折
率が小さく禁制帯幅の大なる第１導電型の第３半導体層
を順次形成したのち、所定のマスクを介して前記第１半
導体層に達し、しかも前記第１半導体層の主面にメサが
形成される深さに達するまで第１の食刻工程でメサを形
成し、次いで第２の食刻工程で前記第１半導体層に形成
されたメサ部を選択的に食刻することにより前記第１半
導体層のメサ部の幅を前記第２、第３半導体層に形成さ
れたメサ部の幅より狭く加工してメサ側部に段差を形成
したのち、前記第１半導体層に形成されたメサ部を第１
導電型の第４半導体層で埋め込み、さらに前記第２、第
３半導体層のメサ部を共に第２導電型の第５半導体層で
埋め込むことを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13939088A JPH01309393A (ja) | 1988-06-08 | 1988-06-08 | 半導体レーザ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13939088A JPH01309393A (ja) | 1988-06-08 | 1988-06-08 | 半導体レーザ装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309393A true JPH01309393A (ja) | 1989-12-13 |
Family
ID=15244187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13939088A Pending JPH01309393A (ja) | 1988-06-08 | 1988-06-08 | 半導体レーザ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01309393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257815B1 (en) | 2014-07-28 | 2016-02-09 | Mitsubishi Electric Corporation | Optical semiconductor device |
-
1988
- 1988-06-08 JP JP13939088A patent/JPH01309393A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257815B1 (en) | 2014-07-28 | 2016-02-09 | Mitsubishi Electric Corporation | Optical semiconductor device |
| JP2016031970A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | 光半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JPH0474877B2 (ja) | ||
| JPS61164287A (ja) | 半導体レ−ザ | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS58207690A (ja) | 埋め込み形半導体レ−ザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPS595688A (ja) | 半導体レ−ザ | |
| JPS6136718B2 (ja) | ||
| JP2001077466A (ja) | 半導体レーザ | |
| JPH0553316B2 (ja) | ||
| JPS6136720B2 (ja) | ||
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| JPH0433387A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
| JPH04369285A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS5858783A (ja) | 半導体レ−ザ | |
| JP2001053385A (ja) | 半導体レーザ素子 | |
| JPS6356982A (ja) | 半導体レ−ザ | |
| JPS612379A (ja) | 半導体レ−ザ | |
| JPS59130493A (ja) | 埋め込み構造分布帰還形半導体レ−ザ | |
| JPH04303983A (ja) | リッジ導波型半導体レーザの製造方法 | |
| JPS61166192A (ja) | 半導体レ−ザおよびその製造方法 |