JP2001053385A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JP2001053385A JP2001053385A JP11228750A JP22875099A JP2001053385A JP 2001053385 A JP2001053385 A JP 2001053385A JP 11228750 A JP11228750 A JP 11228750A JP 22875099 A JP22875099 A JP 22875099A JP 2001053385 A JP2001053385 A JP 2001053385A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- type
- laser device
- inalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 電流ブロック層を選択酸化で形成する際の電
流ブロック層及び電流パスの形成幅の制御性や再現性を
向上させることができる半導体レーザ素子を提供する。 【解決手段】 半導体レーザ素子は、n型InP基板１上に
順次に積層されたSiドープn型InPクラッド層２、InGaAs
P歪みMQW活性層３、及び、Znドープp型InPクラッド層４
を備え、InGaAsP歪みMQW活性層３がメサストライプに形
成されている。この半導体レーザ素子は、メサストライ
プ１４を覆って、p型InAlAs層６が形成され、p型InAlAs
層６のメサストライプ１４上と接している部分以外の部
分が選択酸化されて電流ブロック層を構成する。
流ブロック層及び電流パスの形成幅の制御性や再現性を
向上させることができる半導体レーザ素子を提供する。 【解決手段】 半導体レーザ素子は、n型InP基板１上に
順次に積層されたSiドープn型InPクラッド層２、InGaAs
P歪みMQW活性層３、及び、Znドープp型InPクラッド層４
を備え、InGaAsP歪みMQW活性層３がメサストライプに形
成されている。この半導体レーザ素子は、メサストライ
プ１４を覆って、p型InAlAs層６が形成され、p型InAlAs
層６のメサストライプ１４上と接している部分以外の部
分が選択酸化されて電流ブロック層を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ素子
に関し、特に、光通信システム等の分野で用いられる半
導体レーザ素子に関する。
に関し、特に、光通信システム等の分野で用いられる半
導体レーザ素子に関する。
【０００２】
【従来の技術】光通信技術の進歩に伴い、半導体レーザ
素子の適用分野は、基幹伝送系から加入者用伝送系、Ｌ
ＡＮ(Local Area Network)、或いは、並列光伝送を用い
たデータリンク等のシステムに急速に広がりつつある。
各分野で用いられる半導体レーザ素子は、様々な環境で
大量に使用されることから、耐環境性能に優れ且つ低価
格であることが要請される。この要請に応えるには、均
一で高品質な特性を有しながらも簡素な工程で製造でき
る素子構造が必要となる。
素子の適用分野は、基幹伝送系から加入者用伝送系、Ｌ
ＡＮ(Local Area Network)、或いは、並列光伝送を用い
たデータリンク等のシステムに急速に広がりつつある。
各分野で用いられる半導体レーザ素子は、様々な環境で
大量に使用されることから、耐環境性能に優れ且つ低価
格であることが要請される。この要請に応えるには、均
一で高品質な特性を有しながらも簡素な工程で製造でき
る素子構造が必要となる。
【０００３】通常、半導体レーザ素子は、活性層の電流
密度を高めるために、電流の流れを空間的に制限する電
流狭窄構造を有する。この電流狭窄構造は、一般に、電
流制限層（電流ブロック層）を選択的に成長し、或い
は、電流ブロック層を成長した後に電流経路部（電流パ
ス）をエッチングすることによって得られる。しかし、
このような手法では、数回の結晶成長工程や複雑な作製
工程が必要となり、作製工程の簡素化が不十分である。
密度を高めるために、電流の流れを空間的に制限する電
流狭窄構造を有する。この電流狭窄構造は、一般に、電
流制限層（電流ブロック層）を選択的に成長し、或い
は、電流ブロック層を成長した後に電流経路部（電流パ
ス）をエッチングすることによって得られる。しかし、
このような手法では、数回の結晶成長工程や複雑な作製
工程が必要となり、作製工程の簡素化が不十分である。
【０００４】そこで、近年、活性層の近傍にアルミニウ
ムを含む層を形成し、この層の一部を選択的に酸化させ
ることによって電流狭窄層を簡便に形成する方法が試み
られている。例えば、「1998 Laser and Electro Optic
s Society,Annual Meeting,Conference Proceedings, p
p.118-119」には、活性層近傍に形成したInAlAsを含む
層を選択酸化させてリッジ型半導体レーザ素子を製造す
る手法が記載されている。
ムを含む層を形成し、この層の一部を選択的に酸化させ
ることによって電流狭窄層を簡便に形成する方法が試み
られている。例えば、「1998 Laser and Electro Optic
s Society,Annual Meeting,Conference Proceedings, p
p.118-119」には、活性層近傍に形成したInAlAsを含む
層を選択酸化させてリッジ型半導体レーザ素子を製造す
る手法が記載されている。
【０００５】図６は、上記手法で作製された従来のリッ
ジ型半導体レーザ素子の要部を示す断面図である。この
半導体レーザ素子は、平坦なp型InP基板５０と、このp
型InP基板５０上に順次に積層されたp型InPクラッド層
５１、InAlAs酸化層５２、活性層５３及びn型InPクラッ
ド層５４とを有する。InAlAs酸化層５２は、アルミニウ
ムを含むAlAs、AlGaAs等から成る他の層に代えることが
でき、選択酸化されることで電流ブロック層を形成す
る。
ジ型半導体レーザ素子の要部を示す断面図である。この
半導体レーザ素子は、平坦なp型InP基板５０と、このp
型InP基板５０上に順次に積層されたp型InPクラッド層
５１、InAlAs酸化層５２、活性層５３及びn型InPクラッ
ド層５４とを有する。InAlAs酸化層５２は、アルミニウ
ムを含むAlAs、AlGaAs等から成る他の層に代えることが
でき、選択酸化されることで電流ブロック層を形成す
る。
【０００６】上記リッジ型半導体レーザ素子は、p型InP
基板５０上に、n型InPクラッド層５１、InAlAs酸化層５
２、活性層５３及びn型InPクラッド層５４を成長した後
に、エッチングによってメサ構造に形成される。
基板５０上に、n型InPクラッド層５１、InAlAs酸化層５
２、活性層５３及びn型InPクラッド層５４を成長した後
に、エッチングによってメサ構造に形成される。
【０００７】
【発明が解決しようとする課題】上記従来のリッジ型半
導体レーザ素子では、アルミニウムを含む層の選択酸化
で形成する電流ブロック層の形成幅の制御性や再現性が
低いこと、或いは、高温時における漏れ電流が大きく、
駆動電流を低く抑えることができないこと等の問題点が
ある。
導体レーザ素子では、アルミニウムを含む層の選択酸化
で形成する電流ブロック層の形成幅の制御性や再現性が
低いこと、或いは、高温時における漏れ電流が大きく、
駆動電流を低く抑えることができないこと等の問題点が
ある。
【０００８】また、InAlAs酸化層５２とp型InPクラッド
層５１との接合がタイプII型のヘテロ接合であるので、
接合界面における電気抵抗が高くなり、活性層上の選択
酸化されない電流パスの電気抵抗が高まるので、高温時
における特性劣化や信頼性の低下を招き、歩留まりが低
下する等の問題がある。
層５１との接合がタイプII型のヘテロ接合であるので、
接合界面における電気抵抗が高くなり、活性層上の選択
酸化されない電流パスの電気抵抗が高まるので、高温時
における特性劣化や信頼性の低下を招き、歩留まりが低
下する等の問題がある。
【０００９】本発明は、上記に鑑み、電流ブロック層を
選択酸化で形成する際の電流ブロック層及び電流パスの
形成幅の制御性や再現性を向上させることができる半導
体レーザ素子を提供することを目的とする。
選択酸化で形成する際の電流ブロック層及び電流パスの
形成幅の制御性や再現性を向上させることができる半導
体レーザ素子を提供することを目的とする。
【００１０】本発明は更に、上記目的を達成した上で、
活性層上の選択酸化されない電流パス部分の電気抵抗を
低減し、高温時の漏れ電流を小さくし駆動電流を低く抑
えると共に、高温時における特性劣化や信頼性の低下を
防止し、歩留まりを向上させることができる半導体レー
ザ素子を提供することを目的とする。
活性層上の選択酸化されない電流パス部分の電気抵抗を
低減し、高温時の漏れ電流を小さくし駆動電流を低く抑
えると共に、高温時における特性劣化や信頼性の低下を
防止し、歩留まりを向上させることができる半導体レー
ザ素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体レーザ素子は、第１導電型の半導体
基板上に順次に積層された第１導電型の第１クラッド
層、活性層、及び、第２導電型の第２クラッド層を備
え、前記活性層がメサストライプに形成された半導体レ
ーザ素子において、前記メサストライプを覆って、アル
ミニウムを含む第２導電型の被覆層が形成され、前記被
覆層の前記メサストライプと接している部分以外の部分
が選択酸化されて電流ブロック層を構成することを特徴
とする。
に、本発明の半導体レーザ素子は、第１導電型の半導体
基板上に順次に積層された第１導電型の第１クラッド
層、活性層、及び、第２導電型の第２クラッド層を備
え、前記活性層がメサストライプに形成された半導体レ
ーザ素子において、前記メサストライプを覆って、アル
ミニウムを含む第２導電型の被覆層が形成され、前記被
覆層の前記メサストライプと接している部分以外の部分
が選択酸化されて電流ブロック層を構成することを特徴
とする。
【００１２】本発明における「メサストライプと接して
いる部分」という文言には、「他の層を挟んで間接的に
メサストライプと接している部分」の意味も含まれる。
いる部分」という文言には、「他の層を挟んで間接的に
メサストライプと接している部分」の意味も含まれる。
【００１３】本発明の半導体レーザ素子では、被覆層
が、メサストライプと接しない平坦面上だけでなく、メ
サストライプに沿って該メサストライプの高次面上にも
形成され、しかも、被覆層の高次面における酸化速度が
低次面に比して遅いので、酸化されずに電流パスとなる
メサストライプに接している部分の形成幅の制御性や再
現性、つまり、電流ブロック層の制御性や再現性が向上
する。
が、メサストライプと接しない平坦面上だけでなく、メ
サストライプに沿って該メサストライプの高次面上にも
形成され、しかも、被覆層の高次面における酸化速度が
低次面に比して遅いので、酸化されずに電流パスとなる
メサストライプに接している部分の形成幅の制御性や再
現性、つまり、電流ブロック層の制御性や再現性が向上
する。
【００１４】ここで、本発明の好ましい半導体レーザ素
子では、前記被覆層が、InAlAsを含む第１層と、該第１
層の上下を挟みInGaAlAsを含む第２層とを備えることが
好ましい。この場合、第２クラッド層と被覆層との接合
界面で発生するバンド不連続層の高さを緩和することが
可能になる。
子では、前記被覆層が、InAlAsを含む第１層と、該第１
層の上下を挟みInGaAlAsを含む第２層とを備えることが
好ましい。この場合、第２クラッド層と被覆層との接合
界面で発生するバンド不連続層の高さを緩和することが
可能になる。
【００１５】また、前記第２層におけるGa組成比が前記
第１層に向かって徐々に減少する構成を備えることも本
発明の好ましい態様である。これにより、第２クラッド
層と被覆層との接合界面で発生するバンド不連続層の高
さが緩和でき、接合界面における電気抵抗を低減し、活
性層上の選択酸化されない電流パス部分の電気抵抗を低
減できる。更に、高温時の漏れ電流を小さくし駆動電流
を低く抑え、高温時の特性劣化や信頼性の低下を防止
し、歩留まりを向上させることができる。
第１層に向かって徐々に減少する構成を備えることも本
発明の好ましい態様である。これにより、第２クラッド
層と被覆層との接合界面で発生するバンド不連続層の高
さが緩和でき、接合界面における電気抵抗を低減し、活
性層上の選択酸化されない電流パス部分の電気抵抗を低
減できる。更に、高温時の漏れ電流を小さくし駆動電流
を低く抑え、高温時の特性劣化や信頼性の低下を防止
し、歩留まりを向上させることができる。
【００１６】或いは、上記に代えて、前記被覆層が、In
AlAsを含む第１層と、該第１層の上下を挟みInAlAsPを
含む第２層とを備えることも好ましい態様である。この
場合にも、第２クラッド層と被覆層との接合界面で発生
するバンド不連続層の高さを緩和することが可能にな
る。
AlAsを含む第１層と、該第１層の上下を挟みInAlAsPを
含む第２層とを備えることも好ましい態様である。この
場合にも、第２クラッド層と被覆層との接合界面で発生
するバンド不連続層の高さを緩和することが可能にな
る。
【００１７】好ましくは、前記第２層におけるAs組成比
が前記第１層に向かって徐々に増大する構成を備える。
これにより、第２クラッド層と被覆層との接合界面で発
生するバンド不連続層の高さが緩和でき、接合界面にお
ける電気抵抗を低減し、電流パス部分の電気抵抗を低減
できる。更に、高温時の漏れ電流を小さくし駆動電流を
低くし、高温時の特性劣化や信頼性の低下を防止でき、
歩留まりが向上する。
が前記第１層に向かって徐々に増大する構成を備える。
これにより、第２クラッド層と被覆層との接合界面で発
生するバンド不連続層の高さが緩和でき、接合界面にお
ける電気抵抗を低減し、電流パス部分の電気抵抗を低減
できる。更に、高温時の漏れ電流を小さくし駆動電流を
低くし、高温時の特性劣化や信頼性の低下を防止でき、
歩留まりが向上する。
【００１８】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図１
は、本発明の第１実施形態例における埋込みリッジ型半
導体レーザ素子の構造を示す斜視図、図２は、図１にお
けるリッジ部及びその近傍を拡大して示す断面図であ
る。
施形態例に基づいて本発明を更に詳細に説明する。図１
は、本発明の第１実施形態例における埋込みリッジ型半
導体レーザ素子の構造を示す斜視図、図２は、図１にお
けるリッジ部及びその近傍を拡大して示す断面図であ
る。
【００１９】図１に示すように、本半導体レーザ素子
は、InGaAsP系の長波長レーザ素子であり、n型InP基板
１と、n型InP基板１上に順次に形成されたSiドープn型I
nPクラッド層２、発振波長１．３μmのInGaAsP歪みMQW
活性層３、及びZnドープp型InPクラッド層４とを有す
る。
は、InGaAsP系の長波長レーザ素子であり、n型InP基板
１と、n型InP基板１上に順次に形成されたSiドープn型I
nPクラッド層２、発振波長１．３μmのInGaAsP歪みMQW
活性層３、及びZnドープp型InPクラッド層４とを有す
る。
【００２０】本半導体レーザ素子では、活性層３を含む
メサストライプを覆ってp型InAlAs層６（被覆層）が形
成され、p型InAlAs層６における、メサストライプ側面
を含むメサストライプ上以外の部分が選択酸化されて電
流ブロック層を構成する。つまり、メサストライプ１４
を覆うp型InP層５及びp型InAlAs層６（InAlAs酸化層
９）をこの順に有し、更に、p型InAlAs層６（InAlAs酸
化層９）上に、p型InP層７及びp+型InGaAsPコンタクト
層８をこの順に有する。コンタクト層８上にはｐ側電極
１０が、n型InP基板１の裏面にはｎ側電極１１が夫々形
成される。
メサストライプを覆ってp型InAlAs層６（被覆層）が形
成され、p型InAlAs層６における、メサストライプ側面
を含むメサストライプ上以外の部分が選択酸化されて電
流ブロック層を構成する。つまり、メサストライプ１４
を覆うp型InP層５及びp型InAlAs層６（InAlAs酸化層
９）をこの順に有し、更に、p型InAlAs層６（InAlAs酸
化層９）上に、p型InP層７及びp+型InGaAsPコンタクト
層８をこの順に有する。コンタクト層８上にはｐ側電極
１０が、n型InP基板１の裏面にはｎ側電極１１が夫々形
成される。
【００２１】次に、本半導体レーザ素子の製造工程につ
いて説明する。まず、（100）面方位のn型InP基板１の
表面に、ＣＶＤ法を用いてＳｉＯ2膜（図示せず）を堆
積し、フォトリソグラフィ法を用いて幅５μm程度の２
本のストライプ（図示せず）を相互に１．４μm程度の
間隔をあけて形成する。
いて説明する。まず、（100）面方位のn型InP基板１の
表面に、ＣＶＤ法を用いてＳｉＯ2膜（図示せず）を堆
積し、フォトリソグラフィ法を用いて幅５μm程度の２
本のストライプ（図示せず）を相互に１．４μm程度の
間隔をあけて形成する。
【００２２】次いで、有機金属気相成長（MOVPE:Metal
Organic Vapor Phase Epitaxy）法を用いて、Siドープn
型InPクラッド層２、InGaAsP歪みMQW活性層３、及び、Z
nドープp型InPクラッド層４を選択成長し、InGaAsP歪み
MQW活性層３を含むリッジ部（メサストライプ）１４を
形成する。この後、上記ＳｉＯ2膜を除去し、n型InPク
ラッド層２及びp型InPクラッド層４上の全体に、p型InP
層５、p型InAlAs層６、p型InP層７、及びp+型InGaAsPコ
ンタクト層８を順次に成長する。
Organic Vapor Phase Epitaxy）法を用いて、Siドープn
型InPクラッド層２、InGaAsP歪みMQW活性層３、及び、Z
nドープp型InPクラッド層４を選択成長し、InGaAsP歪み
MQW活性層３を含むリッジ部（メサストライプ）１４を
形成する。この後、上記ＳｉＯ2膜を除去し、n型InPク
ラッド層２及びp型InPクラッド層４上の全体に、p型InP
層５、p型InAlAs層６、p型InP層７、及びp+型InGaAsPコ
ンタクト層８を順次に成長する。
【００２３】次いで、メサストライプ１４を挟んで所定
距離離れた両側部分に夫々、ウエットエッチングによっ
て酸化用溝部１３（一方のみ図示する）を形成してか
ら、コンタクト電極の形成領域に保護用ＳｉＯ2膜１２
を堆積する。更に、メサストライプ１４を挟む各酸化用
溝部１３を利用し、高温高湿度雰囲気中で、p型InAlAs
層６をその横方向から選択的に酸化させる。
距離離れた両側部分に夫々、ウエットエッチングによっ
て酸化用溝部１３（一方のみ図示する）を形成してか
ら、コンタクト電極の形成領域に保護用ＳｉＯ2膜１２
を堆積する。更に、メサストライプ１４を挟む各酸化用
溝部１３を利用し、高温高湿度雰囲気中で、p型InAlAs
層６をその横方向から選択的に酸化させる。
【００２４】これにより、図２に示すように、メサスト
ライプ１４の延在方向に沿って形成され同方向に並ぶ２
本のInAlAs酸化層９が得られる。２本のInAlAs酸化層９
に挟まれたメサストライプ１４上の部分は、選択酸化さ
れずにp型InAlAs層６のままを維持して電流パスを構成
する。また、メサストライプ１４を挟む２本のInAlAs酸
化層９から電流ブロック層が構成される。
ライプ１４の延在方向に沿って形成され同方向に並ぶ２
本のInAlAs酸化層９が得られる。２本のInAlAs酸化層９
に挟まれたメサストライプ１４上の部分は、選択酸化さ
れずにp型InAlAs層６のままを維持して電流パスを構成
する。また、メサストライプ１４を挟む２本のInAlAs酸
化層９から電流ブロック層が構成される。
【００２５】更に、保護用のＳｉＯ2膜１２を除去し、
再び活性層上部のみを残してＳｉＯ2膜（図示せず）を
形成し、ｐ側電極１０及びｎ側電極１１を形成する。こ
れにより、半導体レーザ素子が完成する。
再び活性層上部のみを残してＳｉＯ2膜（図示せず）を
形成し、ｐ側電極１０及びｎ側電極１１を形成する。こ
れにより、半導体レーザ素子が完成する。
【００２６】本実施形態例では、p型InAlAs層６が、メ
サストライプ１４と接しない（100）面の平坦面上だけ
でなく、メサストライプ１４に沿ってメサストライプ１
４の高次面上にも形成される。この素子構造では、高次
面におけるInAlAs酸化速度が低次面に比して遅くなるの
で、酸化されずに電流パスとなるp型InAlAs層６の形成
幅の制御性や再現性、つまり、電流ブロック層の形成幅
の制御性や再現性が平坦面上への成長時に比して向上す
る。更に、活性層３とその上下のクラッド層２、４とを
含む部分が埋込み構造となっているので、横モードの制
御性が高くなり、高温時における漏れ電流が小さくなっ
て駆動電流が低減でき、高速変調及び高出力等の効果が
得られる。
サストライプ１４と接しない（100）面の平坦面上だけ
でなく、メサストライプ１４に沿ってメサストライプ１
４の高次面上にも形成される。この素子構造では、高次
面におけるInAlAs酸化速度が低次面に比して遅くなるの
で、酸化されずに電流パスとなるp型InAlAs層６の形成
幅の制御性や再現性、つまり、電流ブロック層の形成幅
の制御性や再現性が平坦面上への成長時に比して向上す
る。更に、活性層３とその上下のクラッド層２、４とを
含む部分が埋込み構造となっているので、横モードの制
御性が高くなり、高温時における漏れ電流が小さくなっ
て駆動電流が低減でき、高速変調及び高出力等の効果が
得られる。
【００２７】次に、本発明の第２実施形態例について説
明する。図３は、本実施形態例の埋込みリッジ型半導体
レーザ素子を示す斜視図である。
明する。図３は、本実施形態例の埋込みリッジ型半導体
レーザ素子を示す斜視図である。
【００２８】本半導体レーザ素子は、p型InP基板２１
と、p型InP基板２１上に順次に形成されたZnドープp型I
nPクラッド層４、発振波長１．３μmのInGaAsP歪みMQW
活性層３、及びSiドープn型InPクラッド層２とを有す
る。半導体レーザ素子は、n型InPクラッド層２の周囲
に、n型InP層２５及びn型InAlAs層２６（InAlAs酸化層
９）を有し、更に、n型InAlAs層２６（InAlAs酸化層
９）上にn型InP層２７及びn+型InGaAsPコンタクト層２
８を順に有する。コンタクト層２８上にはｎ側電極１１
が、p型InP基板２１の裏面にはｐ側電極１０が夫々形成
される。
と、p型InP基板２１上に順次に形成されたZnドープp型I
nPクラッド層４、発振波長１．３μmのInGaAsP歪みMQW
活性層３、及びSiドープn型InPクラッド層２とを有す
る。半導体レーザ素子は、n型InPクラッド層２の周囲
に、n型InP層２５及びn型InAlAs層２６（InAlAs酸化層
９）を有し、更に、n型InAlAs層２６（InAlAs酸化層
９）上にn型InP層２７及びn+型InGaAsPコンタクト層２
８を順に有する。コンタクト層２８上にはｎ側電極１１
が、p型InP基板２１の裏面にはｐ側電極１０が夫々形成
される。
【００２９】本実施形態例の半導体レーザ素子は、導電
型が第１実施形態例と逆に構成されているが、第１実施
形態例と同様の工程によって製造でき、第１実施形態例
と同様の効果を得ることができる。
型が第１実施形態例と逆に構成されているが、第１実施
形態例と同様の工程によって製造でき、第１実施形態例
と同様の効果を得ることができる。
【００３０】次に、本発明の第３実施形態例について説
明する。図４は、本実施形態例の埋込みリッジ型半導体
レーザ素子を示し、(a)は全体構成を示す斜視図、(b)は
p型InAlAs層を拡大して示す断面図、(c)はp型InAlAs層
の各層の組成比を示す模式図である。本半導体レーザ素
子は、第１実施形態例のp型InAlAs層６に代えて積層構
造のp型InAlAs層３６を備える点において同実施形態例
と異なるが、他の構成は同様である。
明する。図４は、本実施形態例の埋込みリッジ型半導体
レーザ素子を示し、(a)は全体構成を示す斜視図、(b)は
p型InAlAs層を拡大して示す断面図、(c)はp型InAlAs層
の各層の組成比を示す模式図である。本半導体レーザ素
子は、第１実施形態例のp型InAlAs層６に代えて積層構
造のp型InAlAs層３６を備える点において同実施形態例
と異なるが、他の構成は同様である。
【００３１】本半導体レーザ素子のp型InAlAs層３６
は、図４(b)に示すように、n型InP基板１側から順次に
形成されたp型InGaAlAs層３１、p型InAlAs層３２、及び
p型InGaAlAs層３３を有する多層膜として構成される。
この多層膜（３６）は、p型InGaAlAs層３１、３３のGa
組成比が、図４(c)に示すように、双方の間に位置するp
型InAlAs層３２に向かって0.26から0.0に線形或いは指
数関数的に減少する構造を備える。
は、図４(b)に示すように、n型InP基板１側から順次に
形成されたp型InGaAlAs層３１、p型InAlAs層３２、及び
p型InGaAlAs層３３を有する多層膜として構成される。
この多層膜（３６）は、p型InGaAlAs層３１、３３のGa
組成比が、図４(c)に示すように、双方の間に位置するp
型InAlAs層３２に向かって0.26から0.0に線形或いは指
数関数的に減少する構造を備える。
【００３２】本実施形態例の半導体レーザ素子では、第
１実施形態例と同様の効果が得られると共に、多層膜
（３６）内の上記Ga組成比により、p型InGaAlAs層３１
が挿入された形のp型InP層５（p型InPクラッド層４）と
p型InAlAs層３６との接合界面で発生するバンド不連続
層の高さが緩和できる。これにより、上記接合界面にお
ける電気抵抗が低減され、活性層３上の選択酸化されな
い電流パス（図２のp型InAlAs層６に対応する部分）の
電気抵抗が低減され、高温時における漏れ電流が小さく
なり駆動電流が低く抑えられる。このため、高温時でも
低閾値電流で高出力動作が可能になり、高温時の特性劣
化や信頼性の低下が防止できる。また、組成を高均一に
し、歩留まりを向上させることができる。
１実施形態例と同様の効果が得られると共に、多層膜
（３６）内の上記Ga組成比により、p型InGaAlAs層３１
が挿入された形のp型InP層５（p型InPクラッド層４）と
p型InAlAs層３６との接合界面で発生するバンド不連続
層の高さが緩和できる。これにより、上記接合界面にお
ける電気抵抗が低減され、活性層３上の選択酸化されな
い電流パス（図２のp型InAlAs層６に対応する部分）の
電気抵抗が低減され、高温時における漏れ電流が小さく
なり駆動電流が低く抑えられる。このため、高温時でも
低閾値電流で高出力動作が可能になり、高温時の特性劣
化や信頼性の低下が防止できる。また、組成を高均一に
し、歩留まりを向上させることができる。
【００３３】次に、本発明の第４実施形態例について説
明する。図５は、本実施形態例の埋込みリッジ型半導体
レーザ素子を示し、(a)は全体構成を示す斜視図、(b)は
p型InAlAs層を拡大して示す断面図、(c)はp型InAlAs層
の各層の組成比を示す模式図である。本半導体レーザ素
子は、第１実施形態例のp型InAlAs層６に代えて積層構
造のp型InAlAs層４６を備える点で第１実施形態例と異
なるが、他の構成は同様である。
明する。図５は、本実施形態例の埋込みリッジ型半導体
レーザ素子を示し、(a)は全体構成を示す斜視図、(b)は
p型InAlAs層を拡大して示す断面図、(c)はp型InAlAs層
の各層の組成比を示す模式図である。本半導体レーザ素
子は、第１実施形態例のp型InAlAs層６に代えて積層構
造のp型InAlAs層４６を備える点で第１実施形態例と異
なるが、他の構成は同様である。
【００３４】本半導体レーザ素子のp型InAlAs層４６
は、図５(b)に示すように、n型InP基板１側から順次に
形成されたp型InAlAsP層４１、p型InAlAs層４２、及びp
型InAlAsP層４３を有する多層膜として構成される。多
層膜（４６）は、p型InAlAsP層４１、４３のAs組成比
が、図５(c)に示すように、双方の間に位置するp型InAl
As層４２に向かって0.0から0.5に線形或いは指数関数的
に増加する構造を備える。
は、図５(b)に示すように、n型InP基板１側から順次に
形成されたp型InAlAsP層４１、p型InAlAs層４２、及びp
型InAlAsP層４３を有する多層膜として構成される。多
層膜（４６）は、p型InAlAsP層４１、４３のAs組成比
が、図５(c)に示すように、双方の間に位置するp型InAl
As層４２に向かって0.0から0.5に線形或いは指数関数的
に増加する構造を備える。
【００３５】本実施形態例の半導体レーザ素子では、第
１実施形態例と同様の効果が得られると共に、多層膜
（４６）内の上記As組成比により、p型InAlAsP層４１が
挿入された形のp型InP層５（p型InPクラッド層４）とp
型InAlAs層４６との接合界面で発生するバンド不連続層
の高さが緩和できる。これにより、第３実施形態例と同
様の効果が得られる。
１実施形態例と同様の効果が得られると共に、多層膜
（４６）内の上記As組成比により、p型InAlAsP層４１が
挿入された形のp型InP層５（p型InPクラッド層４）とp
型InAlAs層４６との接合界面で発生するバンド不連続層
の高さが緩和できる。これにより、第３実施形態例と同
様の効果が得られる。
【００３６】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体レーザ素子は、上記
実施形態例の構成にのみ限定されるものではなく、上記
実施形態例の構成から種々の修正及び変更を施した半導
体レーザ素子も、本発明の範囲に含まれる。
づいて説明したが、本発明の半導体レーザ素子は、上記
実施形態例の構成にのみ限定されるものではなく、上記
実施形態例の構成から種々の修正及び変更を施した半導
体レーザ素子も、本発明の範囲に含まれる。
【００３７】
【発明の効果】以上説明したように、本発明の半導体レ
ーザ素子によると、電流ブロック層を選択酸化で形成す
る際に、電流ブロック層及び電流パスの形成幅の制御性
や再現性を向上させることができる。また、InAlAs層と
InP層との接合界面にInGaAlAs層又はInAlAsP層を挿入す
ることにより、活性層上の選択酸化されない電流パスの
電気抵抗を低減し、高温時における漏れ電流を小さく
し、高温低駆動電流動作を可能にすることができる。
ーザ素子によると、電流ブロック層を選択酸化で形成す
る際に、電流ブロック層及び電流パスの形成幅の制御性
や再現性を向上させることができる。また、InAlAs層と
InP層との接合界面にInGaAlAs層又はInAlAsP層を挿入す
ることにより、活性層上の選択酸化されない電流パスの
電気抵抗を低減し、高温時における漏れ電流を小さく
し、高温低駆動電流動作を可能にすることができる。
【図１】本発明の第１実施形態例における半導体レーザ
素子の構造を示す斜視図である。
素子の構造を示す斜視図である。
【図２】図１におけるリッジ部及びその近傍を拡大して
示す断面図である。
示す断面図である。
【図３】本発明の第２実施形態例の半導体レーザ素子を
示す斜視図である。
示す斜視図である。
【図４】本発明の第３実施形態例の半導体レーザ素子を
示し、(a)は全体構成を示す斜視図、(b)はp型InAlAs層
を拡大して示す断面図、(c)はp型InAlAs層の各層の組成
比を示す模式図である。
示し、(a)は全体構成を示す斜視図、(b)はp型InAlAs層
を拡大して示す断面図、(c)はp型InAlAs層の各層の組成
比を示す模式図である。
【図５】本発明の第４実施形態例の半導体レーザ素子を
示し、(a)は全体構成を示す斜視図、(b)はp型InAlAs層
を拡大して示す断面図、(c)はp型InAlAs層の各層の組成
比を示す模式図である。
示し、(a)は全体構成を示す斜視図、(b)はp型InAlAs層
を拡大して示す断面図、(c)はp型InAlAs層の各層の組成
比を示す模式図である。
【図６】従来の半導体レーザ素子の要部を示す断面図で
ある。
ある。
１：n型InP基板 ２、５４：Siドープn型InPクラッド層 ３、５３：InGaAsP歪みMQW活性層 ４、５１：Znドープp型InPクラッド層 ５、７：p型InP層 ６：p型InAlAs層 ８：p+型InGaAsPコンタクト層 ９、５２：InAlAs酸化層 １０：ｐ側電極 １１：ｎ側電極 １２：保護用ＳｉＯ2膜 １３：酸化用溝部 １４：リッジ部（メサストライプ） ２１、５０：p型InP基板 ２５、２７：n型InP層 ２６：n型InAlAs層 ２８：n+型InGaAsPコンタクト層 ３１、３３：p型InGaAlAs層 ３２、３６、４２、４６：p型InAlAs層 ４１、４３：p型InAlAsP層
Claims (5)
- 【請求項１】 第１導電型の半導体基板上に順次に積層
された第１導電型の第１クラッド層、活性層、及び、第
２導電型の第２クラッド層を備え、前記活性層がメサス
トライプに形成された半導体レーザ素子において、 前記メサストライプを覆って、アルミニウムを含む第２
導電型の被覆層が形成され、 前記被覆層の前記メサストライプと接している部分以外
の部分が選択酸化されて電流ブロック層を構成すること
を特徴とする半導体レーザ素子。 - 【請求項２】 前記被覆層が、InAlAsを含む第１層と、
該第１層の上下を挟みInGaAlAsを含む第２層とを備え
る、請求項１に記載の半導体レーザ素子。 - 【請求項３】 前記第２層におけるGa組成比が前記第１
層に向かって徐々に減少する、請求項２に記載の半導体
レーザ素子。 - 【請求項４】 前記被覆層が、InAlAsを含む第１層と、
該第１層の上下を挟みInAlAsPを含む第２層とを備え
る、請求項１に記載の半導体レーザ素子。 - 【請求項５】 前記第２層におけるAs組成比が前記第１
層に向かって徐々に増大する、請求項４に記載の半導体
レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22875099A JP3295932B2 (ja) | 1999-08-12 | 1999-08-12 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22875099A JP3295932B2 (ja) | 1999-08-12 | 1999-08-12 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053385A true JP2001053385A (ja) | 2001-02-23 |
| JP3295932B2 JP3295932B2 (ja) | 2002-06-24 |
Family
ID=16881246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22875099A Expired - Fee Related JP3295932B2 (ja) | 1999-08-12 | 1999-08-12 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295932B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102687A (ja) * | 1999-09-30 | 2001-04-13 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
| US7298769B2 (en) | 2005-05-30 | 2007-11-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
-
1999
- 1999-08-12 JP JP22875099A patent/JP3295932B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102687A (ja) * | 1999-09-30 | 2001-04-13 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
| JP4550189B2 (ja) * | 1999-09-30 | 2010-09-22 | 古河電気工業株式会社 | 半導体レーザ素子 |
| US7298769B2 (en) | 2005-05-30 | 2007-11-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3295932B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JPH065975A (ja) | 半導体レーザ | |
| JP3339486B2 (ja) | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム | |
| US6865204B2 (en) | Ridge waveguide type photo semiconductor device and method for fabricating same | |
| JPH07226566A (ja) | 量子井戸半導体レーザおよびその製造方法 | |
| JP2001274510A (ja) | 導波路型光素子及びその製造方法 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH1022579A (ja) | 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置 | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| US20020075927A1 (en) | Semiconductor laser and method for manufacturing the same | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP3645320B2 (ja) | 半導体レーザ素子 | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP3255111B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH09129969A (ja) | 半導体レーザ | |
| JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JPH0936484A (ja) | 半導体レーザ及びその製造方法 | |
| KR20050073025A (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |