JP4676068B2 - 半導体光素子の作製方法 - Google Patents
半導体光素子の作製方法 Download PDFInfo
- Publication number
- JP4676068B2 JP4676068B2 JP2001027145A JP2001027145A JP4676068B2 JP 4676068 B2 JP4676068 B2 JP 4676068B2 JP 2001027145 A JP2001027145 A JP 2001027145A JP 2001027145 A JP2001027145 A JP 2001027145A JP 4676068 B2 JP4676068 B2 JP 4676068B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- etching
- forming
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
【０００１】
本発明は、ＥＡ光変調器と、ＥＡ光変調器の光源として設けられたＤＦＢレーザとをモノリシックに集積した半導体光素子の作製方法に関し、更に詳細には、変調特性に優れ、光通信等の分野で最適なＥＡ光変調器を備えた半導体光素子の作製方法に関するものである。
【０００２】
【従来の技術】
光変調器と、光変調器の光源として単一縦モードの半導体レーザ素子とをモノリシックに集積した、光変調器−半導体レーザ素子集積の半導体光素子が開発され、実用化されつつある。
このような集積半導体光素子の一つとして、光変調器には電界による吸収係数の変化を利用するElectron-Absorption （電界吸収）型光変調器（以下、ＥＡ光変調器と言う）を、ＥＡ光変調器の光源には分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）を備えた半導体光素子が注目されている。
【０００３】
ここで、図１２及び図１３を参照して、従来のＥＡ光変調器−ＤＦＢレーザ・集積半導体光素子（以下、ＥＡ−ＤＦＢと言う）１００の構成を説明する。図１２は従来のＥＡ−ＤＦＢの平面図である。図１３（ａ）及び図１３（ｂ）は、それぞれ、従来のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１２の線VII −VII での断面図、及び図１２の線VIII−VIIIでの断面図である。
従来のＥＡ−ＤＦＢ１００は、それぞれ、半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ型のＤＦＢレーザ及びＥＡ光変調器を有する半導体光素子であって、図１２に示すように、ＤＦＢレーザ１００ＡとＥＡ光変調器１００Ｂとを一つのｎ−ＩｎＰ基板１２上に導波方向に同軸状でモノリシックに集積させたものである。
【０００４】
ＤＦＢレーザ１００Ａは、図１３（ａ）に示すように、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０に形成された回折格子２０ａと、膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２を含む膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４と、並びにそれぞれＥＡ光変調器１００Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２との積層構造を有する。
【０００５】
上述の積層構造の下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２は、メサ構造４８として形成されている。更に、メサ構造４８の両側は、ＥＡ光変調器１００Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以下、Ｆｅ−ＩｎＰ層と言う）５２で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６が、コンタクト層４２上の窓５４を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層５２上に成膜されている。
コンタクト層４２上には窓５４を介してｐ側電極５８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【０００６】
ＥＡ光変調器１００Ｂは、図１３（ｂ）に示すように、ＤＦＢレーザ１００Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層１０２、バンドギャップ波長λｇが１．５２μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１０４、膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層１０６、並びにそれぞれＤＦＢレーザ１００Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２との積層構造を有する。
【０００７】
上述の積層構造のｎ−ＩｎＰバッファー層１０２の上部、ＳＣＨ−ＭＱＷ１０４、上部クラッド層１０６、上部クラッド層４０、及びコンタクト層４２は、メサ構造１０８として形成されている。更に、メサ構造１０８の両側はＤＦＢレーザ１００Ａと共通の半絶縁性のＦｅ−ＩｎＰ層５８で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６が、コンタクト層４２上の窓１１０を除いてメサ構造１０８の両側のＦｅ−ＩｎＰ層５８上に成膜されている。
コンタクト層４２上には窓１１０を介してｐ側電極１１２が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【０００８】
上述の従来のＥＡ−ＤＦＢ１００の作製方法を説明する。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢ−ＬＤ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によってｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−ＩｎＰ上部クラッド層１８、回折格子層２０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、キャップ層２２及び回折格子層２０をエッチングして回折格子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体を形成する。
【０００９】
次いで、ＤＦＢレーザ領域の積層構造体を覆うＳｉＮマスクを形成し、マスクから露出しているＥＡ光変調器領域に形成された積層構造体をエッチングしてｎ−ＩｎＰ基板１２を露出させる。
続いて、ＧａＩｎＡｓＰ系ＥＡ光変調器構造を露出させた領域（光変調器領域）のｎ−ＩｎＰ基板１２上に選択成長させる。つまり、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰバッファー層１０２、ＳＣＨ−ＭＱＷ１０４、ｐ−ＩｎＰ上部クラッド層１０６をエピタキシャル成長させて、積層構造体を形成する。
【００１０】
次に、ＤＦＢレーザ領域のＳｉＮマスクを除去した後、基板全面にｐ−ＩｎＰ上部クラッド層４０及びｐ−ＧａＩｎＡｓコンタクト層４２をエピタキシャル成長させる。
次いで、幅２μｍのストライプ状のＳｉＮマスクをそれぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領域の積層構造体上に連続して形成し、続いてそれらをマスクにしてドライエッチングを行う。
これにより、ＤＦＢレーザ領域には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２からなるメサ構造４８を形成する。
一方、ＥＡ光変調器領域には、ｎ−ＩｎＰバッファー層１０２の上部、ＳＣＨ−ＭＱＷ１０４、ｐ−ＩｎＰ上部クラッド層１０６、上部クラッド層４０、及びコンタクト層４２からなるメサ構造１０８を形成する。
【００１１】
次いで、ＳｉＮマスクをそれぞれ選択成長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層５２を埋め込み成長させ、形成したメサ構造４８、及び１０８の両側を埋め込む。
更に、パッシベーション膜５６、ｐ側電極５８、１１０及びｎ側電極６０等を形成することにより、ＥＡ−ＤＦＢ１００を作製することができる。
【００１２】
【発明が解決しようとする課題】
上述した従来のＥＡ−ＤＦＢ１００は良好な変調特性を示すものの、光通信分野での大容量高速通信の要求に応えるためには、更に、温度特性が良好で、優れた高速変調特性を示すＥＡ−ＤＦＢが求められている。そこで、本発明の目的は、温度特性が良好で、優れた高速変調特性を示すＥＡ光変調器を備えた半導体光素子の作製方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明者は、ＥＡ光変調器の活性層として、従来のＧａＩｎＡｓＰ系量子井戸構造に代えてＡｌＧａＩｎＡｓ系量子井戸構造を使うことにより、温度特性及び変調特性を向上させることを着想した。
しかし、ＡｌＧａＩｎＡｓ系量子井戸構造の採用に際して、ＡｌＧａＩｎＡｓ等のＡｌ含有層を井戸層として有するリッジ導波路構造を採用し、リッジ導波路構造の形成に当たりＡｌＧａＩｎＡｓ等のＡｌ含有層を露出させると、Ａｌが酸化されてＡｌＧａＩｎＡｓの特性が変化するおそれがある。
従って、従来のＥＡ光変調器のように、量子井戸層をストライプ領域（メサ構造）に残し、メサ構造の両側を電流ブロック層で埋め込んだＢＨ（Buried Heterostructure）構造をＡｌＧａＩｎＡｓ系量子井戸構造のＥＡ光変調器に採用することは難しい。
【００１４】
そこで、本発明者は、ＤＦＢレーザとＥＡ光変調器をモノリシックに集積させた半導体光素子を形成するに際して、ＤＦＢレーザをＧａＩｎＡｓＰ系ＢＨ構造として形成し、ＡｌＧａＩｎＡｓ系ＥＡ変調器をリッジ構造、埋込リッジ構造もしくはＳＡＳ構造等の量子井戸を全面に残す構造とすることにより、作製に際してＡｌＧａＩｎＡｓのようなＡｌ含有層の酸化を防止できることを実験により確認した。
また、ＤＦＢレーザ領域及びＥＡ光変調器領域のストライプ形成、メサエッチング及び埋込成長を一括して同時に行うこと、メサエッチングではメタン系エッチングガス、臭素系エッチングガス等を使い、ドライエッチングする際のエッチングガスのＡｌ含有層の非Ａｌ含有層に対するエッチング選択性を利用して、ＤＦＢレーザ領域では下部クラッドまで、ＥＡ変調器領域はＡｌＧａＩｎＡｓ等のＡｌ含有層をエッチング停止層として機能させることを考えた。そして、これにより、自動的にＢＨ構造のＤＦＢレーザと埋込リッジ構造のＥＡ光変調器を容易に形成できることを実験によって確認した。
【００１７】
上記目的を達成するために、上記知見に基づいて、本発明に係る半導体光素子の作製方法は、電界吸収型光変調器（以下、ＥＡ光変調器と言う）と、ＥＡ光変調器の光源として設けられた分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）とをモノリシックに集積した半導体光素子の作製方法であって、半導体基板のＤＦＢレーザ形成領域及びＥＡ光変調器形成領域上に、ＧａＩｎＡｓＰ系材料からなる量子井戸構造活性層を備えるＤＦＢレーザ、又はＡｌＧａＩｎＡｓ系材料からなる量子井戸構造活性層を備えるＥＡ光変調器のいずれか一方の積層構造を形成する第１の積層構造形成工程と、半導体基板の他方の形成領域上の一方の積層構造をエッチングして基板を露出させ、次いで他方の形成領域上に他方の積層構造を形成する第２の積層構造形成工程と、一方の積層構造及び他方の積層構造を同時にエッチングして、それぞれ、ストライプ状のメサ構造を形成するメサ形成エッチング工程とを備え、メサ形成エッチング工程では、ドライエッチング法によるエッチングに際し、ＥＡ光変調器形成領域で、量子井戸構造活性層を構成するＡｌＧａＩｎＡｓ系材料層をエッチング停止層として機能させることを特徴としている。
【００１８】
第１又は第２の積層構造形成工程では、ＩｎＰ材料からなる上部クラッドを成膜するようにしても良い。
【００１９】
メサ形成エッチング工程では、成膜装置のチャンバ内で積層構造形成工程に引き続いて、ＣＢｒ４等の臭素系ガスをエッチングガスとしたドライエッチングを行う。
【００２０】
メサ形成エッチング工程に続いて、一方の積層構造のメサ構造及び他方の積層構造のメサ構造を同時に半絶縁性ＩｎＰ層で同時に埋め込む工程を有し、ＥＡ光変調器形成領域では埋め込みリッジ構造又はＳＡＳ構造のいずれかの化合物半導体積層構造を形成し、ＤＦＢレーザ形成領域ではＢＨ構造を形成する。
【００２１】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
以下の実施形態例では、ＤＦＢレーザとＥＡ光変調器とを突き合わせ接続させた例を挙げているが、これに限らず、導波路領域を介してＤＦＢレーザとＥＡ光変調器とを接続しても良い。また、基板の組成、各化合物半導体層の組成及び膜厚は、本発明の理解を容易にするための例示であって、本発明がこれに限られるものではない。
【００２２】
半導体光素子の実施形態例１
本実施形態例は、ＥＡ光変調器とＤＦＢレーザとをモノリシックに集積させた半導体光素子（以下、ＥＡ−ＤＦＢと言う）に本発明に係る半導体光素子を適用した実施形態の一例であって、図１は本実施形態例のＥＡ−ＤＦＢの平面図である。図２（ａ）及び図２（ｂ）は、それぞれ、本実施形態例のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１の線Ｉ−Ｉでの断面図、及び図１の線II−IIでの断面図である。図１及び図２に示す部位のうち図１２及び図１３と同じものには同じ符号を付している。以下の図３から図１０についても同様である。尚、図１に示す符号の説明は、図１のみならず図２から図６に示す符号に対するものも含む。
本実施形態例のＥＡ−ＤＦＢ１０は、電流ブロック層として設けられたＦｅドープの高抵抗ＩｎＰ層からなる半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＳＩ−ＢＨ型＋埋め込みリッジ型のＧａＩｎＡｓＰ系ＤＦＢレーザ及びＥＡ光変調器を備える半導体光素子であって、図１に示すように、ＤＦＢレーザ１０ＡとＥＡ光変調器１０Ｂとを一つのｎ−ＩｎＰ基板１２上に導波方向に同一軸状でモノリシックに集積させたものである。
【００２３】
ＤＦＢレーザ１０Ａは、図８に示した従来のＤＦＢレーザ１００Ａと同じ構成のＤＦＢレーザであって、図２（ａ）に示したように、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域１２Ａ上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０に形成された回折格子２０ａ、膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２／膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２の積層構造を有する。
【００２４】
上述の積層構造のうち、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２／上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２は、メサ構造４８として形成されている。更に、メサ構造４８の両側は半絶縁性のＦｅドープドＩｎＰ層（以下、半絶縁性のＦｅ−ＩｎＰ層と言う）５２で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６がコンタクト層４２上の窓５４を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層５２上に成膜されている。
コンタクト層４２上には窓５４を介してｐ側電極５８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００２５】
ＥＡ光変調器１０Ｂは、図２（ｂ）に示すように、ＤＦＢレーザ１０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域１２Ｂ上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層３０、バンドギャップ波長λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ３２、バンドギャップ波長λｇが１１００ｎｍのｐ−ＧａＩｎＡｓＰからなる膜厚２００ｎｍの光導波層３４、膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層３６、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２の積層構造を有する。
【００２６】
上述の積層構造のうち、光導波層３４、上部クラッド層３６、上部クラッド層４０、及びコンタクト層４２は、メサ構造５０として形成されている。更に、メサ構造５０の両側は半絶縁性のＦｅ−ＩｎＰ層５２で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６がコンタクト層４２上の窓６２を除いてメサ構造５０の両側のＦｅ−ＩｎＰ層５２上に成膜されている。
コンタクト層４２上には窓６２を介してｐ側電極６４が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００２７】
半導体光素子の作製方法の実施形態例１
本実施形態例は、本発明に係る半導体光素子の作製方法を上述のＥＡ−ＤＦＢ１０の作製に適用した実施形態の一例であって、図３（ａ）から（ｃ）、図４、図５（ａ）及び（ｂ）、及び図６（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってＥＡ−ＤＦＢ１０を作製する際の工程毎の断面図である。尚、図５（ａ）及び（ｂ）、及び図６（ａ）及び（ｂ）は、それぞれ、図４の線III −III 、及び線IV−IVでの断面図である。
先ず、図３（ａ）に示すように、ＤＦＢレーザ領域１２ＡとＥＡ光変調器領域１２Ｂを有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢ−ＬＤ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０、及び膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
【００２８】
次いで、図３（ｂ）に示すように、キャップ層２２及び回折格子層２０をエッチングして回折格子２０ａを形成し、次いで膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体２６を形成する。
次いで、ＤＦＢレーザ領域１２Ａの積層構造体２６を覆うＳｉＮマスク２８を形成する。
【００２９】
次いで、ＥＡ光変調器領域に形成された積層構造体２６Ｂをエッチングしてｎ−ＩｎＰ基板１２を露出させ、続いて、図３（ｃ）に示すように、ＡｌＧａＩｎＡｓ系ＥＡ光変調器構造を光変調器領域１２Ｂのｎ−ＩｎＰ基板１２上に選択成長させる。
つまり、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、膜厚５０ｎｍのｎ−ＩｎＰバッファー層３０、バンドギャップ波長λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ３２、バンドギャップ波長λｇが１１００ｎｍのｐ−ＧａＩｎＡｓＰからなる膜厚２００ｎｍの光導波層３４、及び膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層３６をエピタキシャル成長させて、積層構造体３８を形成する。
【００３０】
次に、図４に示すように、ＤＦＢレーザ領域のＳｉＮマスク２８を除去した後、基板全面に膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２をエピタキシャル成長させる。
次いで、連続した幅２μｍのストライプ状のＳｉＮマスク４４、４６をそれぞれＤＦＢレーザ領域１２Ａの積層構造体及びＥＡ光変調器領域１２Ｂの積層構造体上に形成する。
【００３１】
続いて、ＳｉＮマスク４４、４６をマスクにし、ＣＨ4系エッチングガスを用いたＲＩＥ法により、エッチング深さが３０００ｎｍになるように制御しつつドライエッチングを行う。
このエッチングによって、ＤＦＢレーザ領域１２Ａでは、図５（ａ）に示すように、下部クラッド層１４の途中までエッチングされ、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２からなるメサ構造４８が形成される。
一方、ＥＡ光変調器領域１２Ｂでは、図５（ｂ）に示すように、ＳＣＨ−ＭＱＷ３２を構成するＡｌＧａＩｎＡｓ層がエッチング停止層として機能するので、ＳＣＨ−ＭＱＷ３２の上面でエッチングが停止し、光導波層３４、上部クラッド層３６、上部クラッド層４０、及びコンタクト層４２からなるメサ構造５０が形成される。
【００３２】
次いで、図６（ａ）及び（ｂ）に示すように、ＤＦＢレーザ領域１０Ａ及びＥＡ光変調器１０Ｂの領域で、それぞれ、ＳｉＮマスク４４及び４６を選択成長マスクとして使用し、膜厚２５００ｎｍの半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層５２を埋め込み成長させ、形成したメサ構造４８、及び５０の両側を埋め込む。
図示しないが、必要に応じて、パッシベーション膜、分離溝、電極等を形成することにより、ＤＦＢレーザ１０ＡとＥＡ光変調器１０Ｂとを備えた実施形態例１のＥＡ−ＤＦＢ１０を作製することができる。
【００３３】
実施形態例１のＥＡ−ＤＦＢ１０と同じ構成の試料ＥＡ−ＤＦＢを実施形態例方法１で作製し、試料ＥＡ−ＤＦＢの変調特性を評価したところ、ＥＡ光変調器をＧａＩｎＡｓＰ系で作製した従来のＥＡ−ＤＦＢ１００に比べて、変調特性の向上が見られた。
即ち、試料半導体光素子のＥＡ光変調器１０Ｂの周波数特性は１８ＧＨｚであって、従来のＥＡ光変調器１００Ｂの１０ＧＨｚに対して大きく向上していることが確認できた。
【００３４】
半導体光素子の実施形態例２
本実施形態例は、ＥＡ光変調器とＤＦＢレーザとをモノリシックに集積させたＥＡ−ＤＦＢに本発明に係る半導体光素子を適用した実施形態の別の例であって、図７は本実施形態例のＥＡ−ＤＦＢの平面図である。図８（ａ）及（ｂ）は、それぞれ、本実施形態例のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図７の線Ｖ−Ｖでの断面図、及び図７の線VI−VIでの断面図である。尚、図７に示す符号の説明は、図７のみならず図８から図１１に示す符号に対するものも含む。また、図７から図１１に示す部位のうち図１から図６と同じものには同じ符号を付している。
本実施形態例のＥＡ−ＤＦＢ７０は、電流ブロック層としてＦｅドープの高抵抗ＩｎＰ層を採用したＳＩ−ＰＢＨ（SemiInsulating Planar Buried Hetrostructure ）構造のＤＦＢレーザと、量子井戸構造活性層を基板全面に残した構造（ＳＡＳ構造）のＥＡ光変調器と有するＥＡ−ＤＦＢであって、図７に示すように、ＤＦＢレーザ７０ＡとＥＡ光変調器７０Ｂを一つのｎ−ＩｎＰ基板１２上にモノリシックに導波方向に同一軸状で集積させたものである。
【００３５】
ＤＦＢレーザ７０Ａは、図８（ａ）に示すように、ＥＡ光変調器７０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０に形成された回折格子２０ａと、膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２を含む膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４と、それぞれ、ＥＡ光変調器７０Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層７２、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層７４の積層構造を有する。
【００３６】
上述の積層構造のうち、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、及びｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４は、メサ構造７６として形成されている。
更に、メサ構造７６の両側は、ＥＡ光変調器７０Ｂと共通の半絶縁性のＦｅ−ＩｎＰ層７８で埋め込まれている。更にＦｅ−ＩｎＰ層７８上には、電子を捕獲するものの正孔を捕獲しないＦｅ−ＩｎＰ層７８がｐ−ＩｎＰ上部クラッド層７２と直接接触しないように、ホールボロッキング層として膜厚１００ｎｍのｎ−ＩｎＰ層８０がＥＡ光変調器７０Ｂと共通に成膜されている。
ｐ−ＩｎＰ上部クラッド層２４及びｎ−ＩｎＰ層８０上には、ｐ−ＩｎＰ上部クラッド層７２及びｐ−ＧａＩｎＡｓコンタクト層７４が積層されている。
また、コンタクト層７４上にはｐ側電極８２が、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００３７】
ＥＡ光変調器７０Ｂは、図８（ｂ）に示すように、ＤＦＢレーザ７０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層３０、バンドギャップ波長λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ３２、バンドギャップ波長λｇが１１００ｎｍのｐ−ＧａＩｎＡｓＰからなる膜厚２００ｎｍの光導波層３４、及び膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層３６、それぞれ、ＤＦＢレーザ７０Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層７２、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層７４の積層構造を有する。
【００３８】
上述の積層構造のうち、光導波層３４、上部クラッド層３６、上部クラッド層４０、及びコンタクト層４２は、メサ構造８４として形成されている。更に、メサ構造８６の両側は半絶縁性のＦｅ−ＩｎＰ層７８で埋め込まれ、更にｎ−ＩｎＰ層８０が成膜されている。
ｐ−ＩｎＰ上部クラッド層３６及びｎ−ＩｎＰ層８０上には、ｐ−ＩｎＰ上部クラッド層７２及びｐ−ＧａＩｎＡｓコンタクト層７４が積層されている。
また、コンタクト層７４上にはｐ側電極８６が、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００３９】
半導体光素子の作製方法の実施形態例２
本実施形態例は、本発明に係る半導体光素子の作製方法を上述のＥＡ−ＤＦＢ７０の作製に適用した実施形態の一例である。図９（ａ）と（ｂ）、図１０（ａ）と（ｂ）、及び図１１（ａ）と（ｂ）は、それぞれ、本実施形態例の方法に従ってＥＡ−ＤＦＢ７０を作製する際の工程毎の断面図である。また、（ａ）及び（ｂ）は、それぞれ、図８の線Ｖ−Ｖ及び線VI−VIに対応する断面図である。
本実施形態例では、先ず、実施形態例１の作製方法と同様にして、図３（ｃ）に示すように、ｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に積層構造体２６を、ｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に積層構造体３８を、それぞれ、形成する。
【００４０】
次いで、連続した幅２μｍのストライプ状のＳｉＮマスク８８及び９０をそれぞれＤＦＢレーザ領域の積層構造体２６及びＥＡ光変調器領域の積層構造体３８上に形成し、続いてそれらをマスクにし、ＣＨ4系エッチャントを用いたＲＩＥ法によって、エッチング深さが５００ｎｍになるように制御してドライエッチングを行う。
このエッチングによって、ＤＦＢレーザ領域１２Ａでは、図９（ａ）に示すように、下部クラッド層１４の途中までエッチングされ、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、及びｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４からなるメサ構造７６が形成される。
一方、ＥＡ光変調器領域１２Ｂでは、図９（ｂ）に示すように、ＳＣＨ−ＭＱＷ３２を構成するＡｌＧａＩｎＡｓ層がエッチング停止層として機能するので、ＳＣＨ−ＭＱＷ３２の上面でエッチングが停止し、光導波層３４、及び上部クラッド層３６からなるメサ構造８６が形成される。
【００４１】
次いで、図１０（ａ）及び（ｂ）に示すように、ＤＦＢレーザ領域１２Ａ及びＥＡ光変調器領域１２Ｂで、ＳｉＮマスク８８及び９０をそれぞれ選択成長マスクとして使用し、膜厚４００ｎｍの半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層７８を埋め込み成長させ、メサ構造７６及び８４の両側を埋め込み、更に膜厚１００ｎｍのｎ−ＩｎＰホールブロッキング層８０を成膜する。
【００４２】
次に、ＳｉＮマスク８８及び９０をそれぞれ除去した後、図１１（ａ）及び（ｂ）に示すように、ＤＦＢレーザ領域１２Ａ及びＥＡ光変調器領域１２Ｂで、基板全面に膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層７２、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層７４をエピタキシャル成長させる。
そして、必要に応じて、パッシベーション、分離溝、電極等を形成することにより、図７及び図８に示すＥＡ−ＤＦＢ７０を形成することができる。
【００４３】
実施形態例２のＥＡ−ＤＦＢ７０と同じ構成の試料半導体光素子を実施形態例方法２で作製し、試料半導体光素子の変調特性を評価したところ、実施形態例１のＥＡ−ＤＦＢ１０と同様の変調特性の向上が確認できた。
【００４４】
【発明の効果】
本発明の構成によれば、ＡｌＧａＩｎＡｓ系材料からなる量子井戸構造活性層と、活性層上に特定の化合物半導体積層構造とを備えたＥＡ光変調器と、ＢＨ構造として形成されたＧａＩｎＡｓＰ系材料からなる量子井戸構造活性層を備えたＤＦＢレーザとを構成することにより、温度特性及び変調特性に優れたＥＡ光変調器を備えた半導体光素子を実現している。
また、本発明に係る半導体光素子の作製方法は、本発明に係る半導体光素子の好適な作製方法を実現している。つまり、メサエッチングの際、メタン系エッチングガスや、臭素系エッチングガスを使ったドライエッチングによって、ＧａＩｎＡｓＰ系材料で形成されるＤＦＢ−ＬＤ領域は、基板の一部まで到達できるが、ＡｌＧａＩｎＡｓ系材料で形成されるＥＡ変調器領域は、ＡｌＧａＩｎＡｓがエッチングされないので、その上側のみエッチングされる。従って、容易にＢＨ構造と埋込リッジ構造とを容易に集積することが可能となる。
【図面の簡単な説明】
【図１】実施形態例１のＥＡ−ＤＦＢの平面図である。
【図２】図２（ａ）及び図２（ｂ）は、それぞれ、実施形態例１のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１の線Ｉ−Ｉでの断面図、及び図１の線II−IIでの断面図である。
【図３】図３（ａ）から（ｃ）は、それぞれ、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図４】図４は、図３（ｃ）に続いて、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図５】図５（ａ）及び（ｂ）は、それぞれ、図４に続いて、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図６】図６（ａ）及び（ｂ）は、それぞれ、図５（ａ）及び（ｂ）に続いて、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製した際の工程毎の断面図である。
【図７】実施形態例２のＥＡ−ＤＦＢの平面図である。
【図８】図８（ａ）及（ｂ）は、それぞれ、実施形態例２のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図７の線Ｖ−Ｖでの断面図、及び図７の線VI−VIでの断面図である。
【図９】図９（ａ）と（ｂ）は、それぞれ、実施形態例２の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図１０】図１０（ａ）と（ｂ）は、それぞれ、図９（ａ）と（ｂ）に続いて、実施形態例２の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図１１】図１１（ａ）と（ｂ）は、それぞれ、図１０（ａ）と（ｂ）に続いて、実施形態例の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図１２】従来のＥＡ−ＤＦＢの平面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、それぞれ、従来のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１２の線VII −VII での断面図、及び図１２の線VIII−VIIIでの断面図である。
【符号の説明】
１０ 実施形態例１のＥＡ−ＤＦＢ
１０Ａ ＤＦＢレーザ
１０Ｂ ＥＡ光変調器
１２ ｎ−ＩｎＰ基板
１２Ａ ＤＦＢレーザ領域
１２Ｂ ＥＡ光変調器領域
１４ ｎ−ＩｎＰ下部クラッド層
１６ λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
１８ ｐ−ＩｎＰ上部クラッド層
２０ λｇが１２００ｎｍのＧａＩｎＡｓＰからなる回折格子層
２０ａ 回折格子
２２ ｐ−ＩｎＰキャップ層
２４ ｐ−ＩｎＰ上部クラッド層
２６ ＤＦＢレーザ領域上の積層構造体
２８ ＳｉＮ膜マスク
３０ ｎ−ＩｎＰバッファー層
３２ λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ
３４ 波長λｇがｐ−ＧａＩｎＡｓＰからなる光導波層
３６ ｐ−ＩｎＰ上部クラッド層
３８ ＥＡ光変調器領域上の積層構造体
４０ ｐ−ＩｎＰ上部クラッド層
４２ ｐ−ＧａＩｎＡｓコンタクト層
４４、４６ ＳｉＮ膜マスク
４８ ＤＦＢレーザ領域上のメサ構造
５０ ＥＡ光変調器領域上のメサ構造
５２ 半絶縁性のＦｅ−ＩｎＰ層
５４ 窓
５６ ＳｉＮパッシベーション膜
５８ ｐ側電極
６０ ｎ側電極
６２ 窓
６４ ｐ側電極
７０ 実施形態例２のＥＡ−ＤＦＢ
７０Ａ ＤＦＢレーザ
７０Ｂ ＥＡ光変調器
７２ ｐ−ＩｎＰ上部クラッド層
７４ ｐ−ＧａＩｎＡｓコンタクト層
７６ ＤＦＢレーザ領域上のメサ構造
７８ 半絶縁性のＦｅ−ＩｎＰ層
８０ ｎ−ＩｎＰホールボロッキング層
８２ ｐ側電極
８４ ＥＡ光変調器領域上のメサ構造
８６ ｐ側電極
８８、９０ ＳｉＮ膜マスク
１００ ＥＡ−ＤＦＢ
１００Ａ ＤＦＢレーザ
１００Ｂ ＥＡ光変調器
１０２ ｎ−ＩｎＰバッファー層
１０４ λｇが１．５２μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
１０６ ｐ−ＩｎＰ上部クラッド層
１０８ ＥＡ光変調器領域上のメサ構造
１１０ 窓
１１２ ｐ側電極
本発明は、ＥＡ光変調器と、ＥＡ光変調器の光源として設けられたＤＦＢレーザとをモノリシックに集積した半導体光素子の作製方法に関し、更に詳細には、変調特性に優れ、光通信等の分野で最適なＥＡ光変調器を備えた半導体光素子の作製方法に関するものである。
【０００２】
【従来の技術】
光変調器と、光変調器の光源として単一縦モードの半導体レーザ素子とをモノリシックに集積した、光変調器−半導体レーザ素子集積の半導体光素子が開発され、実用化されつつある。
このような集積半導体光素子の一つとして、光変調器には電界による吸収係数の変化を利用するElectron-Absorption （電界吸収）型光変調器（以下、ＥＡ光変調器と言う）を、ＥＡ光変調器の光源には分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）を備えた半導体光素子が注目されている。
【０００３】
ここで、図１２及び図１３を参照して、従来のＥＡ光変調器−ＤＦＢレーザ・集積半導体光素子（以下、ＥＡ−ＤＦＢと言う）１００の構成を説明する。図１２は従来のＥＡ−ＤＦＢの平面図である。図１３（ａ）及び図１３（ｂ）は、それぞれ、従来のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１２の線VII −VII での断面図、及び図１２の線VIII−VIIIでの断面図である。
従来のＥＡ−ＤＦＢ１００は、それぞれ、半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ型のＤＦＢレーザ及びＥＡ光変調器を有する半導体光素子であって、図１２に示すように、ＤＦＢレーザ１００ＡとＥＡ光変調器１００Ｂとを一つのｎ−ＩｎＰ基板１２上に導波方向に同軸状でモノリシックに集積させたものである。
【０００４】
ＤＦＢレーザ１００Ａは、図１３（ａ）に示すように、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０に形成された回折格子２０ａと、膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２を含む膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４と、並びにそれぞれＥＡ光変調器１００Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２との積層構造を有する。
【０００５】
上述の積層構造の下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２は、メサ構造４８として形成されている。更に、メサ構造４８の両側は、ＥＡ光変調器１００Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以下、Ｆｅ−ＩｎＰ層と言う）５２で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６が、コンタクト層４２上の窓５４を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層５２上に成膜されている。
コンタクト層４２上には窓５４を介してｐ側電極５８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【０００６】
ＥＡ光変調器１００Ｂは、図１３（ｂ）に示すように、ＤＦＢレーザ１００Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層１０２、バンドギャップ波長λｇが１．５２μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１０４、膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層１０６、並びにそれぞれＤＦＢレーザ１００Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２との積層構造を有する。
【０００７】
上述の積層構造のｎ−ＩｎＰバッファー層１０２の上部、ＳＣＨ−ＭＱＷ１０４、上部クラッド層１０６、上部クラッド層４０、及びコンタクト層４２は、メサ構造１０８として形成されている。更に、メサ構造１０８の両側はＤＦＢレーザ１００Ａと共通の半絶縁性のＦｅ−ＩｎＰ層５８で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６が、コンタクト層４２上の窓１１０を除いてメサ構造１０８の両側のＦｅ−ＩｎＰ層５８上に成膜されている。
コンタクト層４２上には窓１１０を介してｐ側電極１１２が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【０００８】
上述の従来のＥＡ−ＤＦＢ１００の作製方法を説明する。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢ−ＬＤ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によってｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−ＩｎＰ上部クラッド層１８、回折格子層２０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、キャップ層２２及び回折格子層２０をエッチングして回折格子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体を形成する。
【０００９】
次いで、ＤＦＢレーザ領域の積層構造体を覆うＳｉＮマスクを形成し、マスクから露出しているＥＡ光変調器領域に形成された積層構造体をエッチングしてｎ−ＩｎＰ基板１２を露出させる。
続いて、ＧａＩｎＡｓＰ系ＥＡ光変調器構造を露出させた領域（光変調器領域）のｎ−ＩｎＰ基板１２上に選択成長させる。つまり、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰバッファー層１０２、ＳＣＨ−ＭＱＷ１０４、ｐ−ＩｎＰ上部クラッド層１０６をエピタキシャル成長させて、積層構造体を形成する。
【００１０】
次に、ＤＦＢレーザ領域のＳｉＮマスクを除去した後、基板全面にｐ−ＩｎＰ上部クラッド層４０及びｐ−ＧａＩｎＡｓコンタクト層４２をエピタキシャル成長させる。
次いで、幅２μｍのストライプ状のＳｉＮマスクをそれぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領域の積層構造体上に連続して形成し、続いてそれらをマスクにしてドライエッチングを行う。
これにより、ＤＦＢレーザ領域には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２からなるメサ構造４８を形成する。
一方、ＥＡ光変調器領域には、ｎ−ＩｎＰバッファー層１０２の上部、ＳＣＨ−ＭＱＷ１０４、ｐ−ＩｎＰ上部クラッド層１０６、上部クラッド層４０、及びコンタクト層４２からなるメサ構造１０８を形成する。
【００１１】
次いで、ＳｉＮマスクをそれぞれ選択成長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層５２を埋め込み成長させ、形成したメサ構造４８、及び１０８の両側を埋め込む。
更に、パッシベーション膜５６、ｐ側電極５８、１１０及びｎ側電極６０等を形成することにより、ＥＡ−ＤＦＢ１００を作製することができる。
【００１２】
【発明が解決しようとする課題】
上述した従来のＥＡ−ＤＦＢ１００は良好な変調特性を示すものの、光通信分野での大容量高速通信の要求に応えるためには、更に、温度特性が良好で、優れた高速変調特性を示すＥＡ−ＤＦＢが求められている。そこで、本発明の目的は、温度特性が良好で、優れた高速変調特性を示すＥＡ光変調器を備えた半導体光素子の作製方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明者は、ＥＡ光変調器の活性層として、従来のＧａＩｎＡｓＰ系量子井戸構造に代えてＡｌＧａＩｎＡｓ系量子井戸構造を使うことにより、温度特性及び変調特性を向上させることを着想した。
しかし、ＡｌＧａＩｎＡｓ系量子井戸構造の採用に際して、ＡｌＧａＩｎＡｓ等のＡｌ含有層を井戸層として有するリッジ導波路構造を採用し、リッジ導波路構造の形成に当たりＡｌＧａＩｎＡｓ等のＡｌ含有層を露出させると、Ａｌが酸化されてＡｌＧａＩｎＡｓの特性が変化するおそれがある。
従って、従来のＥＡ光変調器のように、量子井戸層をストライプ領域（メサ構造）に残し、メサ構造の両側を電流ブロック層で埋め込んだＢＨ（Buried Heterostructure）構造をＡｌＧａＩｎＡｓ系量子井戸構造のＥＡ光変調器に採用することは難しい。
【００１４】
そこで、本発明者は、ＤＦＢレーザとＥＡ光変調器をモノリシックに集積させた半導体光素子を形成するに際して、ＤＦＢレーザをＧａＩｎＡｓＰ系ＢＨ構造として形成し、ＡｌＧａＩｎＡｓ系ＥＡ変調器をリッジ構造、埋込リッジ構造もしくはＳＡＳ構造等の量子井戸を全面に残す構造とすることにより、作製に際してＡｌＧａＩｎＡｓのようなＡｌ含有層の酸化を防止できることを実験により確認した。
また、ＤＦＢレーザ領域及びＥＡ光変調器領域のストライプ形成、メサエッチング及び埋込成長を一括して同時に行うこと、メサエッチングではメタン系エッチングガス、臭素系エッチングガス等を使い、ドライエッチングする際のエッチングガスのＡｌ含有層の非Ａｌ含有層に対するエッチング選択性を利用して、ＤＦＢレーザ領域では下部クラッドまで、ＥＡ変調器領域はＡｌＧａＩｎＡｓ等のＡｌ含有層をエッチング停止層として機能させることを考えた。そして、これにより、自動的にＢＨ構造のＤＦＢレーザと埋込リッジ構造のＥＡ光変調器を容易に形成できることを実験によって確認した。
【００１７】
上記目的を達成するために、上記知見に基づいて、本発明に係る半導体光素子の作製方法は、電界吸収型光変調器（以下、ＥＡ光変調器と言う）と、ＥＡ光変調器の光源として設けられた分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）とをモノリシックに集積した半導体光素子の作製方法であって、半導体基板のＤＦＢレーザ形成領域及びＥＡ光変調器形成領域上に、ＧａＩｎＡｓＰ系材料からなる量子井戸構造活性層を備えるＤＦＢレーザ、又はＡｌＧａＩｎＡｓ系材料からなる量子井戸構造活性層を備えるＥＡ光変調器のいずれか一方の積層構造を形成する第１の積層構造形成工程と、半導体基板の他方の形成領域上の一方の積層構造をエッチングして基板を露出させ、次いで他方の形成領域上に他方の積層構造を形成する第２の積層構造形成工程と、一方の積層構造及び他方の積層構造を同時にエッチングして、それぞれ、ストライプ状のメサ構造を形成するメサ形成エッチング工程とを備え、メサ形成エッチング工程では、ドライエッチング法によるエッチングに際し、ＥＡ光変調器形成領域で、量子井戸構造活性層を構成するＡｌＧａＩｎＡｓ系材料層をエッチング停止層として機能させることを特徴としている。
【００１８】
第１又は第２の積層構造形成工程では、ＩｎＰ材料からなる上部クラッドを成膜するようにしても良い。
【００１９】
メサ形成エッチング工程では、成膜装置のチャンバ内で積層構造形成工程に引き続いて、ＣＢｒ４等の臭素系ガスをエッチングガスとしたドライエッチングを行う。
【００２０】
メサ形成エッチング工程に続いて、一方の積層構造のメサ構造及び他方の積層構造のメサ構造を同時に半絶縁性ＩｎＰ層で同時に埋め込む工程を有し、ＥＡ光変調器形成領域では埋め込みリッジ構造又はＳＡＳ構造のいずれかの化合物半導体積層構造を形成し、ＤＦＢレーザ形成領域ではＢＨ構造を形成する。
【００２１】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
以下の実施形態例では、ＤＦＢレーザとＥＡ光変調器とを突き合わせ接続させた例を挙げているが、これに限らず、導波路領域を介してＤＦＢレーザとＥＡ光変調器とを接続しても良い。また、基板の組成、各化合物半導体層の組成及び膜厚は、本発明の理解を容易にするための例示であって、本発明がこれに限られるものではない。
【００２２】
半導体光素子の実施形態例１
本実施形態例は、ＥＡ光変調器とＤＦＢレーザとをモノリシックに集積させた半導体光素子（以下、ＥＡ−ＤＦＢと言う）に本発明に係る半導体光素子を適用した実施形態の一例であって、図１は本実施形態例のＥＡ−ＤＦＢの平面図である。図２（ａ）及び図２（ｂ）は、それぞれ、本実施形態例のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１の線Ｉ−Ｉでの断面図、及び図１の線II−IIでの断面図である。図１及び図２に示す部位のうち図１２及び図１３と同じものには同じ符号を付している。以下の図３から図１０についても同様である。尚、図１に示す符号の説明は、図１のみならず図２から図６に示す符号に対するものも含む。
本実施形態例のＥＡ−ＤＦＢ１０は、電流ブロック層として設けられたＦｅドープの高抵抗ＩｎＰ層からなる半絶縁性埋め込み層で多重量子井戸構造を含むヘテロ接合構造を埋め込んだ、ＳＩ−ＢＨ型＋埋め込みリッジ型のＧａＩｎＡｓＰ系ＤＦＢレーザ及びＥＡ光変調器を備える半導体光素子であって、図１に示すように、ＤＦＢレーザ１０ＡとＥＡ光変調器１０Ｂとを一つのｎ−ＩｎＰ基板１２上に導波方向に同一軸状でモノリシックに集積させたものである。
【００２３】
ＤＦＢレーザ１０Ａは、図８に示した従来のＤＦＢレーザ１００Ａと同じ構成のＤＦＢレーザであって、図２（ａ）に示したように、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域１２Ａ上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０に形成された回折格子２０ａ、膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２／膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２の積層構造を有する。
【００２４】
上述の積層構造のうち、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２／上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２は、メサ構造４８として形成されている。更に、メサ構造４８の両側は半絶縁性のＦｅドープドＩｎＰ層（以下、半絶縁性のＦｅ−ＩｎＰ層と言う）５２で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６がコンタクト層４２上の窓５４を除いてメサ構造４８の両側のＦｅ−ＩｎＰ層５２上に成膜されている。
コンタクト層４２上には窓５４を介してｐ側電極５８が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００２５】
ＥＡ光変調器１０Ｂは、図２（ｂ）に示すように、ＤＦＢレーザ１０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域１２Ｂ上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層３０、バンドギャップ波長λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ３２、バンドギャップ波長λｇが１１００ｎｍのｐ−ＧａＩｎＡｓＰからなる膜厚２００ｎｍの光導波層３４、膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層３６、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２の積層構造を有する。
【００２６】
上述の積層構造のうち、光導波層３４、上部クラッド層３６、上部クラッド層４０、及びコンタクト層４２は、メサ構造５０として形成されている。更に、メサ構造５０の両側は半絶縁性のＦｅ−ＩｎＰ層５２で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜５６がコンタクト層４２上の窓６２を除いてメサ構造５０の両側のＦｅ−ＩｎＰ層５２上に成膜されている。
コンタクト層４２上には窓６２を介してｐ側電極６４が、また、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００２７】
半導体光素子の作製方法の実施形態例１
本実施形態例は、本発明に係る半導体光素子の作製方法を上述のＥＡ−ＤＦＢ１０の作製に適用した実施形態の一例であって、図３（ａ）から（ｃ）、図４、図５（ａ）及び（ｂ）、及び図６（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってＥＡ−ＤＦＢ１０を作製する際の工程毎の断面図である。尚、図５（ａ）及び（ｂ）、及び図６（ａ）及び（ｂ）は、それぞれ、図４の線III −III 、及び線IV−IVでの断面図である。
先ず、図３（ａ）に示すように、ＤＦＢレーザ領域１２ＡとＥＡ光変調器領域１２Ｂを有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢ−ＬＤ構造を導波層まで形成する。
即ち、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０、及び膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
【００２８】
次いで、図３（ｂ）に示すように、キャップ層２２及び回折格子層２０をエッチングして回折格子２０ａを形成し、次いで膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４をエピタキシャル成長させて、回折格子２０ａを埋め込むと共に回折格子２０ａ上にクラッド層２４を有する積層構造体２６を形成する。
次いで、ＤＦＢレーザ領域１２Ａの積層構造体２６を覆うＳｉＮマスク２８を形成する。
【００２９】
次いで、ＥＡ光変調器領域に形成された積層構造体２６Ｂをエッチングしてｎ−ＩｎＰ基板１２を露出させ、続いて、図３（ｃ）に示すように、ＡｌＧａＩｎＡｓ系ＥＡ光変調器構造を光変調器領域１２Ｂのｎ−ＩｎＰ基板１２上に選択成長させる。
つまり、ｎ−ＩｎＰ基板１２上に、例えばＭＯＣＶＤ法によって、膜厚５０ｎｍのｎ−ＩｎＰバッファー層３０、バンドギャップ波長λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ３２、バンドギャップ波長λｇが１１００ｎｍのｐ−ＧａＩｎＡｓＰからなる膜厚２００ｎｍの光導波層３４、及び膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層３６をエピタキシャル成長させて、積層構造体３８を形成する。
【００３０】
次に、図４に示すように、ＤＦＢレーザ領域のＳｉＮマスク２８を除去した後、基板全面に膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層４０、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層４２をエピタキシャル成長させる。
次いで、連続した幅２μｍのストライプ状のＳｉＮマスク４４、４６をそれぞれＤＦＢレーザ領域１２Ａの積層構造体及びＥＡ光変調器領域１２Ｂの積層構造体上に形成する。
【００３１】
続いて、ＳｉＮマスク４４、４６をマスクにし、ＣＨ4系エッチングガスを用いたＲＩＥ法により、エッチング深さが３０００ｎｍになるように制御しつつドライエッチングを行う。
このエッチングによって、ＤＦＢレーザ領域１２Ａでは、図５（ａ）に示すように、下部クラッド層１４の途中までエッチングされ、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、上部クラッド層４０、及びコンタクト層４２からなるメサ構造４８が形成される。
一方、ＥＡ光変調器領域１２Ｂでは、図５（ｂ）に示すように、ＳＣＨ−ＭＱＷ３２を構成するＡｌＧａＩｎＡｓ層がエッチング停止層として機能するので、ＳＣＨ−ＭＱＷ３２の上面でエッチングが停止し、光導波層３４、上部クラッド層３６、上部クラッド層４０、及びコンタクト層４２からなるメサ構造５０が形成される。
【００３２】
次いで、図６（ａ）及び（ｂ）に示すように、ＤＦＢレーザ領域１０Ａ及びＥＡ光変調器１０Ｂの領域で、それぞれ、ＳｉＮマスク４４及び４６を選択成長マスクとして使用し、膜厚２５００ｎｍの半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層５２を埋め込み成長させ、形成したメサ構造４８、及び５０の両側を埋め込む。
図示しないが、必要に応じて、パッシベーション膜、分離溝、電極等を形成することにより、ＤＦＢレーザ１０ＡとＥＡ光変調器１０Ｂとを備えた実施形態例１のＥＡ−ＤＦＢ１０を作製することができる。
【００３３】
実施形態例１のＥＡ−ＤＦＢ１０と同じ構成の試料ＥＡ−ＤＦＢを実施形態例方法１で作製し、試料ＥＡ−ＤＦＢの変調特性を評価したところ、ＥＡ光変調器をＧａＩｎＡｓＰ系で作製した従来のＥＡ−ＤＦＢ１００に比べて、変調特性の向上が見られた。
即ち、試料半導体光素子のＥＡ光変調器１０Ｂの周波数特性は１８ＧＨｚであって、従来のＥＡ光変調器１００Ｂの１０ＧＨｚに対して大きく向上していることが確認できた。
【００３４】
半導体光素子の実施形態例２
本実施形態例は、ＥＡ光変調器とＤＦＢレーザとをモノリシックに集積させたＥＡ−ＤＦＢに本発明に係る半導体光素子を適用した実施形態の別の例であって、図７は本実施形態例のＥＡ−ＤＦＢの平面図である。図８（ａ）及（ｂ）は、それぞれ、本実施形態例のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図７の線Ｖ−Ｖでの断面図、及び図７の線VI−VIでの断面図である。尚、図７に示す符号の説明は、図７のみならず図８から図１１に示す符号に対するものも含む。また、図７から図１１に示す部位のうち図１から図６と同じものには同じ符号を付している。
本実施形態例のＥＡ−ＤＦＢ７０は、電流ブロック層としてＦｅドープの高抵抗ＩｎＰ層を採用したＳＩ−ＰＢＨ（SemiInsulating Planar Buried Hetrostructure ）構造のＤＦＢレーザと、量子井戸構造活性層を基板全面に残した構造（ＳＡＳ構造）のＥＡ光変調器と有するＥＡ−ＤＦＢであって、図７に示すように、ＤＦＢレーザ７０ＡとＥＡ光変調器７０Ｂを一つのｎ−ＩｎＰ基板１２上にモノリシックに導波方向に同一軸状で集積させたものである。
【００３５】
ＤＦＢレーザ７０Ａは、図８（ａ）に示すように、ＥＡ光変調器７０Ｂと共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下部クラッド層１４、バンドギャップ波長λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１８、バンドギャップ波長λｇが１２００ｎｍのＧａＩｎＡｓＰからなる膜厚１０ｎｍの回折格子層２０に形成された回折格子２０ａと、膜厚１０ｎｍのｐ−ＩｎＰキャップ層２２を含む膜厚２５０ｎｍのｐ−ＩｎＰ上部クラッド層２４と、それぞれ、ＥＡ光変調器７０Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層７２、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層７４の積層構造を有する。
【００３６】
上述の積層構造のうち、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、及びｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４は、メサ構造７６として形成されている。
更に、メサ構造７６の両側は、ＥＡ光変調器７０Ｂと共通の半絶縁性のＦｅ−ＩｎＰ層７８で埋め込まれている。更にＦｅ−ＩｎＰ層７８上には、電子を捕獲するものの正孔を捕獲しないＦｅ−ＩｎＰ層７８がｐ−ＩｎＰ上部クラッド層７２と直接接触しないように、ホールボロッキング層として膜厚１００ｎｍのｎ−ＩｎＰ層８０がＥＡ光変調器７０Ｂと共通に成膜されている。
ｐ−ＩｎＰ上部クラッド層２４及びｎ−ＩｎＰ層８０上には、ｐ−ＩｎＰ上部クラッド層７２及びｐ−ＧａＩｎＡｓコンタクト層７４が積層されている。
また、コンタクト層７４上にはｐ側電極８２が、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００３７】
ＥＡ光変調器７０Ｂは、図８（ｂ）に示すように、ＤＦＢレーザ７０Ａと共通のｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッファー層３０、バンドギャップ波長λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ３２、バンドギャップ波長λｇが１１００ｎｍのｐ−ＧａＩｎＡｓＰからなる膜厚２００ｎｍの光導波層３４、及び膜厚２００ｎｍのｐ−ＩｎＰ上部クラッド層３６、それぞれ、ＤＦＢレーザ７０Ａと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層７２、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層７４の積層構造を有する。
【００３８】
上述の積層構造のうち、光導波層３４、上部クラッド層３６、上部クラッド層４０、及びコンタクト層４２は、メサ構造８４として形成されている。更に、メサ構造８６の両側は半絶縁性のＦｅ−ＩｎＰ層７８で埋め込まれ、更にｎ−ＩｎＰ層８０が成膜されている。
ｐ−ＩｎＰ上部クラッド層３６及びｎ−ＩｎＰ層８０上には、ｐ−ＩｎＰ上部クラッド層７２及びｐ−ＧａＩｎＡｓコンタクト層７４が積層されている。
また、コンタクト層７４上にはｐ側電極８６が、共通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極６０が形成されている。
【００３９】
半導体光素子の作製方法の実施形態例２
本実施形態例は、本発明に係る半導体光素子の作製方法を上述のＥＡ−ＤＦＢ７０の作製に適用した実施形態の一例である。図９（ａ）と（ｂ）、図１０（ａ）と（ｂ）、及び図１１（ａ）と（ｂ）は、それぞれ、本実施形態例の方法に従ってＥＡ−ＤＦＢ７０を作製する際の工程毎の断面図である。また、（ａ）及び（ｂ）は、それぞれ、図８の線Ｖ−Ｖ及び線VI−VIに対応する断面図である。
本実施形態例では、先ず、実施形態例１の作製方法と同様にして、図３（ｃ）に示すように、ｎ−ＩｎＰ基板１２のＤＦＢレーザ領域上に積層構造体２６を、ｎ−ＩｎＰ基板１２のＥＡ光変調器領域上に積層構造体３８を、それぞれ、形成する。
【００４０】
次いで、連続した幅２μｍのストライプ状のＳｉＮマスク８８及び９０をそれぞれＤＦＢレーザ領域の積層構造体２６及びＥＡ光変調器領域の積層構造体３８上に形成し、続いてそれらをマスクにし、ＣＨ4系エッチャントを用いたＲＩＥ法によって、エッチング深さが５００ｎｍになるように制御してドライエッチングを行う。
このエッチングによって、ＤＦＢレーザ領域１２Ａでは、図９（ａ）に示すように、下部クラッド層１４の途中までエッチングされ、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、及びｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４からなるメサ構造７６が形成される。
一方、ＥＡ光変調器領域１２Ｂでは、図９（ｂ）に示すように、ＳＣＨ−ＭＱＷ３２を構成するＡｌＧａＩｎＡｓ層がエッチング停止層として機能するので、ＳＣＨ−ＭＱＷ３２の上面でエッチングが停止し、光導波層３４、及び上部クラッド層３６からなるメサ構造８６が形成される。
【００４１】
次いで、図１０（ａ）及び（ｂ）に示すように、ＤＦＢレーザ領域１２Ａ及びＥＡ光変調器領域１２Ｂで、ＳｉＮマスク８８及び９０をそれぞれ選択成長マスクとして使用し、膜厚４００ｎｍの半絶縁性のＦｅ−ＩｎＰ電流ブロッキング層７８を埋め込み成長させ、メサ構造７６及び８４の両側を埋め込み、更に膜厚１００ｎｍのｎ−ＩｎＰホールブロッキング層８０を成膜する。
【００４２】
次に、ＳｉＮマスク８８及び９０をそれぞれ除去した後、図１１（ａ）及び（ｂ）に示すように、ＤＦＢレーザ領域１２Ａ及びＥＡ光変調器領域１２Ｂで、基板全面に膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層７２、及び膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層７４をエピタキシャル成長させる。
そして、必要に応じて、パッシベーション、分離溝、電極等を形成することにより、図７及び図８に示すＥＡ−ＤＦＢ７０を形成することができる。
【００４３】
実施形態例２のＥＡ−ＤＦＢ７０と同じ構成の試料半導体光素子を実施形態例方法２で作製し、試料半導体光素子の変調特性を評価したところ、実施形態例１のＥＡ−ＤＦＢ１０と同様の変調特性の向上が確認できた。
【００４４】
【発明の効果】
本発明の構成によれば、ＡｌＧａＩｎＡｓ系材料からなる量子井戸構造活性層と、活性層上に特定の化合物半導体積層構造とを備えたＥＡ光変調器と、ＢＨ構造として形成されたＧａＩｎＡｓＰ系材料からなる量子井戸構造活性層を備えたＤＦＢレーザとを構成することにより、温度特性及び変調特性に優れたＥＡ光変調器を備えた半導体光素子を実現している。
また、本発明に係る半導体光素子の作製方法は、本発明に係る半導体光素子の好適な作製方法を実現している。つまり、メサエッチングの際、メタン系エッチングガスや、臭素系エッチングガスを使ったドライエッチングによって、ＧａＩｎＡｓＰ系材料で形成されるＤＦＢ−ＬＤ領域は、基板の一部まで到達できるが、ＡｌＧａＩｎＡｓ系材料で形成されるＥＡ変調器領域は、ＡｌＧａＩｎＡｓがエッチングされないので、その上側のみエッチングされる。従って、容易にＢＨ構造と埋込リッジ構造とを容易に集積することが可能となる。
【図面の簡単な説明】
【図１】実施形態例１のＥＡ−ＤＦＢの平面図である。
【図２】図２（ａ）及び図２（ｂ）は、それぞれ、実施形態例１のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１の線Ｉ−Ｉでの断面図、及び図１の線II−IIでの断面図である。
【図３】図３（ａ）から（ｃ）は、それぞれ、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図４】図４は、図３（ｃ）に続いて、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図５】図５（ａ）及び（ｂ）は、それぞれ、図４に続いて、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図６】図６（ａ）及び（ｂ）は、それぞれ、図５（ａ）及び（ｂ）に続いて、実施形態例１の方法に従ってＥＡ−ＤＦＢを作製した際の工程毎の断面図である。
【図７】実施形態例２のＥＡ−ＤＦＢの平面図である。
【図８】図８（ａ）及（ｂ）は、それぞれ、実施形態例２のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図７の線Ｖ−Ｖでの断面図、及び図７の線VI−VIでの断面図である。
【図９】図９（ａ）と（ｂ）は、それぞれ、実施形態例２の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図１０】図１０（ａ）と（ｂ）は、それぞれ、図９（ａ）と（ｂ）に続いて、実施形態例２の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図１１】図１１（ａ）と（ｂ）は、それぞれ、図１０（ａ）と（ｂ）に続いて、実施形態例の方法に従ってＥＡ−ＤＦＢを作製する際の工程毎の断面図である。
【図１２】従来のＥＡ−ＤＦＢの平面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、それぞれ、従来のＥＡ−ＤＦＢを構成するＤＦＢレーザ及びＥＡ光変調器の構成を示す図１２の線VII −VII での断面図、及び図１２の線VIII−VIIIでの断面図である。
【符号の説明】
１０ 実施形態例１のＥＡ−ＤＦＢ
１０Ａ ＤＦＢレーザ
１０Ｂ ＥＡ光変調器
１２ ｎ−ＩｎＰ基板
１２Ａ ＤＦＢレーザ領域
１２Ｂ ＥＡ光変調器領域
１４ ｎ−ＩｎＰ下部クラッド層
１６ λｇが１．５５μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
１８ ｐ−ＩｎＰ上部クラッド層
２０ λｇが１２００ｎｍのＧａＩｎＡｓＰからなる回折格子層
２０ａ 回折格子
２２ ｐ−ＩｎＰキャップ層
２４ ｐ−ＩｎＰ上部クラッド層
２６ ＤＦＢレーザ領域上の積層構造体
２８ ＳｉＮ膜マスク
３０ ｎ−ＩｎＰバッファー層
３２ λｇが１．５２μｍのＡｌＧａＩｎＡｓからなるＳＣＨ−ＭＱＷ
３４ 波長λｇがｐ−ＧａＩｎＡｓＰからなる光導波層
３６ ｐ−ＩｎＰ上部クラッド層
３８ ＥＡ光変調器領域上の積層構造体
４０ ｐ−ＩｎＰ上部クラッド層
４２ ｐ−ＧａＩｎＡｓコンタクト層
４４、４６ ＳｉＮ膜マスク
４８ ＤＦＢレーザ領域上のメサ構造
５０ ＥＡ光変調器領域上のメサ構造
５２ 半絶縁性のＦｅ−ＩｎＰ層
５４ 窓
５６ ＳｉＮパッシベーション膜
５８ ｐ側電極
６０ ｎ側電極
６２ 窓
６４ ｐ側電極
７０ 実施形態例２のＥＡ−ＤＦＢ
７０Ａ ＤＦＢレーザ
７０Ｂ ＥＡ光変調器
７２ ｐ−ＩｎＰ上部クラッド層
７４ ｐ−ＧａＩｎＡｓコンタクト層
７６ ＤＦＢレーザ領域上のメサ構造
７８ 半絶縁性のＦｅ−ＩｎＰ層
８０ ｎ−ＩｎＰホールボロッキング層
８２ ｐ側電極
８４ ＥＡ光変調器領域上のメサ構造
８６ ｐ側電極
８８、９０ ＳｉＮ膜マスク
１００ ＥＡ−ＤＦＢ
１００Ａ ＤＦＢレーザ
１００Ｂ ＥＡ光変調器
１０２ ｎ−ＩｎＰバッファー層
１０４ λｇが１．５２μｍのＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ
１０６ ｐ−ＩｎＰ上部クラッド層
１０８ ＥＡ光変調器領域上のメサ構造
１１０ 窓
１１２ ｐ側電極
Claims (4)
- 電界吸収型光変調器（以下、ＥＡ光変調器と言う）と、ＥＡ光変調器の光源として設けられた分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）とをモノリシックに集積した半導体光素子の作製方法であって、
半導体基板のＤＦＢレーザ形成領域及びＥＡ光変調器形成領域上に、ＧａＩｎＡｓＰ系材料からなる量子井戸構造活性層を備えるＤＦＢレーザ、又はＡｌＧａＩｎＡｓ系材料からなる量子井戸構造活性層を備えるＥＡ光変調器のいずれか一方の積層構造を形成する第１の積層構造形成工程と、
半導体基板の他方の形成領域上の一方の積層構造をエッチングして基板を露出させ、次いで他方の形成領域上に他方の積層構造を形成する第２の積層構造形成工程と、
一方の積層構造及び他方の積層構造を同時にエッチングして、それぞれ、ストライプ状のメサ構造を形成するメサ形成エッチング工程とを備え、
メサ形成エッチング工程では、ドライエッチング法によるエッチングに際し、ＥＡ光変調器形成領域で、量子井戸構造活性層を構成するＡｌＧａＩｎＡｓ系材料層をエッチング停止層として機能させることを特徴とする半導体光素子の作製方法。 - 第１又は第２の積層構造形成工程では、ＥＡ光変調器の積層構造の、ＩｎＰ材料からなる上部クラッドを成膜することを特徴とする請求項１に記載の半導体光素子の作製方法。
- メサ形成エッチング工程では、第２の積層構造形成工程に引き続いて成膜装置のチャンバ内で、ＣＢｒ4等の臭素系ガスをエッチングガスとしたドライエッチングを行うことを特徴とする請求項１に記載の半導体光素子の作製方法。
- メサ形成エッチング工程に続いて、一方の積層構造のメサ構造及び他方の積層構造のメサ構造を同時に半絶縁性ＩｎＰ層で同時に埋め込む工程を有し、ＥＡ光変調器形成領域では埋め込みリッジ構造又はＳＡＳ構造のいずれかの化合物半導体積層構造を形成し、ＤＦＢレーザ形成領域ではＢＨ構造を形成することを特徴とする請求項１から３のうちのいずれか１項に記載の半導体光素子の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027145A JP4676068B2 (ja) | 2001-02-02 | 2001-02-02 | 半導体光素子の作製方法 |
| US10/044,990 US6821798B2 (en) | 2001-02-02 | 2002-01-15 | Semiconductor optical device and method for fabricating same |
| EP02002409A EP1233486A3 (en) | 2001-02-02 | 2002-01-31 | Semiconductor optical device and method for fabricating same |
| CA002369831A CA2369831A1 (en) | 2001-02-02 | 2002-02-01 | Semiconductor optical device and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027145A JP4676068B2 (ja) | 2001-02-02 | 2001-02-02 | 半導体光素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002228995A JP2002228995A (ja) | 2002-08-14 |
| JP4676068B2 true JP4676068B2 (ja) | 2011-04-27 |
Family
ID=18891848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001027145A Expired - Lifetime JP4676068B2 (ja) | 2001-02-02 | 2001-02-02 | 半導体光素子の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6821798B2 (ja) |
| EP (1) | EP1233486A3 (ja) |
| JP (1) | JP4676068B2 (ja) |
| CA (1) | CA2369831A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2888405B1 (fr) * | 2005-07-08 | 2007-10-26 | Alcatel Sa | Dispositif opto-electronique comportant un laser et un modulateur integres et procede de realisation associe |
| JP2007035784A (ja) * | 2005-07-25 | 2007-02-08 | Sumitomo Electric Ind Ltd | 分布帰還型半導体レーザ |
| GB2429331B (en) * | 2005-08-15 | 2011-05-11 | Agilent Technologies Inc | A method of providing electrical separation in integrated devices and related device |
| JP2007103581A (ja) * | 2005-10-03 | 2007-04-19 | Fujitsu Ltd | 埋込型半導体レーザ |
| JP4135019B2 (ja) * | 2006-04-28 | 2008-08-20 | 住友電気工業株式会社 | 半導体レーザ |
| JP5277877B2 (ja) * | 2008-11-07 | 2013-08-28 | 富士通株式会社 | 光導波路素子の製造方法 |
| CA2755376C (en) * | 2009-03-17 | 2014-09-09 | Shinya Watanabe | Optical waveguide device and method of manufacturing thereof |
| JP5434324B2 (ja) * | 2009-07-14 | 2014-03-05 | 富士通株式会社 | 反射型半導体光増幅器 |
| US8385379B2 (en) * | 2010-01-07 | 2013-02-26 | Furukawa Electric Co., Ltd | Optical semiconductor device and pumping light source for optical fiber amplifier |
| JP5897414B2 (ja) * | 2011-08-23 | 2016-03-30 | 日本オクラロ株式会社 | 光デバイスの製造方法 |
| WO2013180291A1 (ja) | 2012-05-31 | 2013-12-05 | 古河電気工業株式会社 | 半導体レーザモジュール |
| US9523815B2 (en) * | 2014-03-31 | 2016-12-20 | Stmicroelectronics Sa | ESD protection thyristor adapted to electro-optical devices |
| JP2016092124A (ja) * | 2014-10-31 | 2016-05-23 | 三菱電機株式会社 | 光変調器集積半導体レーザ |
| CN114284865B (zh) * | 2021-12-24 | 2023-07-21 | 中国科学院半导体研究所 | 有源反馈分布式反馈激光器及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62191822A (ja) * | 1986-02-18 | 1987-08-22 | Nippon Telegr & Teleph Corp <Ntt> | 量子井戸形光変調器およびその製造方法 |
| JPH10326942A (ja) * | 1997-03-26 | 1998-12-08 | Mitsubishi Electric Corp | 複合光デバイスとその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194691A (ja) * | 1986-02-21 | 1987-08-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光導波路領域を有する半導体光集積装置の製造方法 |
| GB2237654B (en) | 1989-11-02 | 1993-11-10 | Stc Plc | Semiconductor optical source |
| US5165105A (en) * | 1991-08-02 | 1992-11-17 | Minnesota Minning And Manufacturing Company | Separate confinement electroabsorption modulator utilizing the Franz-Keldysh effect |
| US5585957A (en) * | 1993-03-25 | 1996-12-17 | Nippon Telegraph And Telephone Corporation | Method for producing various semiconductor optical devices of differing optical characteristics |
| FR2706079B1 (fr) | 1993-06-02 | 1995-07-21 | France Telecom | Composant intégré monolithique laser-modulateur à structure multi-puits quantiques. |
| JPH0738204A (ja) * | 1993-07-20 | 1995-02-07 | Mitsubishi Electric Corp | 半導体光デバイス及びその製造方法 |
| JP2762951B2 (ja) * | 1995-03-30 | 1998-06-11 | 日本電気株式会社 | 半導体光導波路とその製造方法 |
| GB9523731D0 (en) * | 1995-11-20 | 1996-01-24 | British Telecomm | Optical transmitter |
| US5991473A (en) * | 1996-07-10 | 1999-11-23 | The Furukawa Electric Co., Ltd. | Waveguide type semiconductor photodetector |
| JPH1075009A (ja) * | 1996-08-30 | 1998-03-17 | Nec Corp | 光半導体装置とその製造方法 |
| FR2756384B1 (fr) * | 1996-11-28 | 1999-02-12 | Minot Christophe | Dispositif bidirectionnel de transposition entre des signaux optiques et des signaux electriques, pour systeme de communication |
| US6026106A (en) * | 1997-03-26 | 2000-02-15 | Mitsubishi Denki Kabushiki Kaisha | Composite optical device |
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| US6198853B1 (en) * | 1997-10-31 | 2001-03-06 | Oki Electric Industry Co., Ltd. | Semiconductor optical functional element |
| JP3191784B2 (ja) * | 1998-10-29 | 2001-07-23 | 日本電気株式会社 | 回折格子の製造方法及び半導体レーザの製造方法 |
-
2001
- 2001-02-02 JP JP2001027145A patent/JP4676068B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-15 US US10/044,990 patent/US6821798B2/en not_active Expired - Fee Related
- 2002-01-31 EP EP02002409A patent/EP1233486A3/en not_active Withdrawn
- 2002-02-01 CA CA002369831A patent/CA2369831A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62191822A (ja) * | 1986-02-18 | 1987-08-22 | Nippon Telegr & Teleph Corp <Ntt> | 量子井戸形光変調器およびその製造方法 |
| JPH10326942A (ja) * | 1997-03-26 | 1998-12-08 | Mitsubishi Electric Corp | 複合光デバイスとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2369831A1 (en) | 2002-08-02 |
| JP2002228995A (ja) | 2002-08-14 |
| US20020105992A1 (en) | 2002-08-08 |
| EP1233486A3 (en) | 2003-03-05 |
| EP1233486A2 (en) | 2002-08-21 |
| US6821798B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2000216492A (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| JP2000277869A (ja) | 変調器集積型半導体レーザ装置及びその製造方法 | |
| JP2008053501A (ja) | 集積光デバイスおよびその製造方法 | |
| JP4861112B2 (ja) | 光半導体装置及びその製造方法 | |
| KR102368946B1 (ko) | 파장 가변 레이저 장치 및 이를 제조하는 방법 | |
| JPH07211984A (ja) | 光半導体デバイス及びその製造方法 | |
| JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JPH0918079A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JP4978123B2 (ja) | 光半導体集積装置の製造方法 | |
| JPH06260727A (ja) | 光半導体素子およびその製造方法 | |
| JP2006261340A (ja) | 半導体デバイス及びその製造方法 | |
| KR20080014613A (ko) | 반도체 광 소자 및 그 제조 방법 | |
| JPH09331110A (ja) | 光半導体装置、および光半導体装置の製造方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JP2009054721A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP4014861B2 (ja) | 化合物半導体デバイス及びその作製方法 | |
| JP4842983B2 (ja) | 半導体光集積素子及びその作製方法 | |
| JPH0951142A (ja) | 半導体発光素子 | |
| JP4077570B2 (ja) | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード | |
| JP2018098264A (ja) | 量子カスケード半導体レーザ | |
| JP2842387B2 (ja) | 半導体光集積素子の製造方法 | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4676068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |