JP2009054721A - 半導体素子及び半導体素子の製造方法 - Google Patents
半導体素子及び半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2009054721A JP2009054721A JP2007218881A JP2007218881A JP2009054721A JP 2009054721 A JP2009054721 A JP 2009054721A JP 2007218881 A JP2007218881 A JP 2007218881A JP 2007218881 A JP2007218881 A JP 2007218881A JP 2009054721 A JP2009054721 A JP 2009054721A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- waveguide
- region
- waveguide region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体素子において、クラッド層を経由する電流リークを低減するとともに、第1の機能を有する領域のコア層と第2の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制する。
【解決手段】半導体素子を、半導体基板1上に、第1の機能を有する第1導波路領域2と、第1導波路領域2に隣接して設けられ、第2の機能を有する第2導波路領域3とを備えるものとし、第1導波路領域2及び第2導波路領域3の少なくとも一方が電流注入によって機能を発揮する領域であり、第1導波路領域2の第1導電型の第1クラッド層7と第2導波路領域3の第1導電型の第2クラッド層13との間に第2導電型の第3クラッド層11を有し、第1導波路領域2の第1コア層6と第2導波路領域3の第2コア層12との間に、バンドギャップエネルギが、第1コア層6及び第2コア層12よりも大きい半導体層11を有するものとする。
【選択図】図1
【解決手段】半導体素子を、半導体基板1上に、第1の機能を有する第1導波路領域2と、第1導波路領域2に隣接して設けられ、第2の機能を有する第2導波路領域3とを備えるものとし、第1導波路領域2及び第2導波路領域3の少なくとも一方が電流注入によって機能を発揮する領域であり、第1導波路領域2の第1導電型の第1クラッド層7と第2導波路領域3の第1導電型の第2クラッド層13との間に第2導電型の第3クラッド層11を有し、第1導波路領域2の第1コア層6と第2導波路領域3の第2コア層12との間に、バンドギャップエネルギが、第1コア層6及び第2コア層12よりも大きい半導体層11を有するものとする。
【選択図】図1
Description
本発明は、例えば光通信などに用いられる半導体素子、半導体集積素子及び半導体素子の製造方法に関する。
近年の通信需要の飛躍的な増大に伴い、波長の異なる複数の信号光を多重化することで1本の光ファイバで大容量伝送が可能となる波長分割多重通信システム(WDM通信システム)の開発が進められている。
このような波長分割多重通信システムにおいて、柔軟かつ高度な通信システムを実現するために、広い波長範囲で高速に所望の波長を選択しうる波長可変レーザが強く求められている。
このような波長分割多重通信システムにおいて、柔軟かつ高度な通信システムを実現するために、広い波長範囲で高速に所望の波長を選択しうる波長可変レーザが強く求められている。
そこで、広帯域な波長可変レーザを実現する手段として、図6に示すように、例えば数nm〜十数nmの波長可変範囲を持つ複数の波長可変レーザ(波長可変レーザアレイ)、曲がり導波路、光合流器(光結合器)及び光増幅器を同一基板上に集積したアレイ集積型波長可変レーザが提案されている(例えば特許文献1参照)。
このようなアレイ集積型波長可変レーザにおいて、広帯域かつ高速波長可変動作を実現するためには、集積される個々の波長可変レーザの波長可変範囲が広くし、かつ、波長可変動作を速くすることが要求される。
このようなアレイ集積型波長可変レーザにおいて、広帯域かつ高速波長可変動作を実現するためには、集積される個々の波長可変レーザの波長可変範囲が広くし、かつ、波長可変動作を速くすることが要求される。
例えば、このようなアレイ集積型波長可変レーザに用いることができる波長可変レーザとして、特許文献1、特許文献2、特許文献3、非特許文献1に開示されているようなDFBレーザ(分布帰還形レーザ:Distributed Feed Back Laser)や、特許文献4に開示されているようなDBRレーザ(分布反射形レーザ:Distributed Bragg Reflector Laser)がある。
このうち、非特許文献1に開示されているようなTDA(Tunable Distributed Amplification)−DFBレーザは、電流注入によって利得を発生する利得導波路部と、電流注入などによって導波路の屈折率を変えて発振波長を変化させる波長制御導波路部とが光軸方向に交互に周期的に並んだ構造になっており、高速で、かつ、連続的に発振波長を変化させることができる。
特開2003−198049号公報
特許2804838号
特開平11−238943号公報
特開平7−273400号公報
Hiroyuki Ishii, Yasuhiro Kondo, Fumiyoshi Kano, and Yuzo Yoshikuni 'A Tnanble Distributed Amplification DFB Laser Diode (TDA-DFB-LD)' IEEE Photonics Technology Letters, Vol. 10, No. 1, January 1998, pp. 30-32
ところで、上述のように構成されるTDA−DFBレーザでは、利得導波路部を制御するための電極(利得導波路部制御用電極)及び波長制御導波路部を制御するための電極(波長制御導波路部制御用電極)を設ける必要があり、これらの電極は、利得導波路部の表面と波長制御導波路部の表面のそれぞれに電気的に分離されるように設ける必要がある。
例えば図7に示すように、利得導波路部100と波長制御導波路部101との間のコンタクト層を除去し、利得導波路部100と波長制御導波路部101とで電気的に分離された各コンタクト層102,103上のそれぞれに電極(ここではp側電極)104,105を形成する方法が考えられる。なお、図7中、符号106はp型クラッド層、符号107は利得導波路コア層、符号108は波長制御導波路コア層、符号109はn型クラッド層、符号110はn側電極をそれぞれ示している。
例えば図7に示すように、利得導波路部100と波長制御導波路部101との間のコンタクト層を除去し、利得導波路部100と波長制御導波路部101とで電気的に分離された各コンタクト層102,103上のそれぞれに電極(ここではp側電極)104,105を形成する方法が考えられる。なお、図7中、符号106はp型クラッド層、符号107は利得導波路コア層、符号108は波長制御導波路コア層、符号109はn型クラッド層、符号110はn側電極をそれぞれ示している。
しかしながら、このような構造では、p側電極104,105間に電位差がある場合、図7中、破線の矢印で示すように、p型クラッド層106を経由してp側電極104,105間で電流リークが発生してしまう。また、図7中、実線の矢印で示すように、各p側電極104,105を介して注入されるキャリアが、図7中、破線の矢印で示すように、利得導波路部100のコア層(利得導波路コア層)107と波長制御導波路部101のコア層(波長制御導波路コア層)108との間で拡散してしまう。
このため、p型クラッド層106を経由する電流リークを抑制するために、図8(A)に示すように、利得導波路部100と波長制御導波路部101の境界領域のp型クラッド層106を高抵抗化して高抵抗層111を形成することが考えられる。しかし、このような構造にしたとしても、図8(B)中、破線の矢印で示すように、注入されたキャリアが利得導波路部100のコア層107と波長制御導波路部101のコア層108との間で拡散してしまうのを抑制することはできない。
なお、ここでは、TDA−DFBレーザの課題を説明しているが、第1の機能を有する領域と第2の機能を有する領域とが、光の伝搬方向に沿って隣接するように設けられ、少なくとも一方の領域が電流注入によって機能を発揮する領域である、他の半導体素子又は半導体集積素子であれば、上述の課題と同様の課題を有する。
本発明は、このような課題に鑑み創案されたもので、クラッド層を経由する電流リークを低減するとともに、第1の機能を有する領域のコア層と第2の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制することができるようにした、半導体素子、半導体集積素子及び半導体素子の製造方法を提供することを目的とする。
本発明は、このような課題に鑑み創案されたもので、クラッド層を経由する電流リークを低減するとともに、第1の機能を有する領域のコア層と第2の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制することができるようにした、半導体素子、半導体集積素子及び半導体素子の製造方法を提供することを目的とする。
このため、本発明の半導体素子は、半導体基板上に、第1の機能を有する第1導波路領域と、光の伝搬方向に沿って第1導波路領域に隣接して設けられ、第1の機能と異なる第2の機能を有する第2導波路領域とを備え、第1導波路領域及び第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、第1導波路領域を構成する第1導電型の第1クラッド層と第2導波路領域を構成する第1導電型の第2クラッド層との間に、第1導電型と異なる第2導電型の第3クラッド層を有し、第1導波路領域を構成する第1コア層と第2導波路領域を構成する第2コア層との間に、バンドギャップエネルギが、第1コア層よりも大きく、かつ、第2コア層よりも大きい半導体層を有することを特徴としている。
本発明の半導体集積素子は、上記の半導体素子が形成されている半導体基板上に設けられ、上記の半導体素子と光学的に結合された光機能素子とを備えることを特徴としている。
本発明の半導体素子の製造方法は、半導体基板上に、第1の機能を有する第1導波路領域を構成する第1スペーサ層、第1導波路コア層、第1導電型の第1クラッド層を順に成長させ、第1の機能と異なる第2の機能を有する第2導波路領域を形成するために第1クラッド層、第1導波路コア層、第1スペーサ層をエッチングによって除去し、第2導波路領域を構成する第2スペーサ層、第2導波路コア層、第1導電型の第2クラッド層をバットジョイント成長させる、各工程を含み、第1導波路領域及び第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、第2スペーサ層が、第1導電型と異なる第2導電型のクラッド層であり、バットジョイント成長工程において、第2導波路コア層の底面位置と第1導波路コア層の底面位置とが同じになるように第2スペーサ層を成長させることによって、第2スペーサ層としてのクラッド層が、第1クラッド層の側面及び第1導波路コア層の側面にも形成されることを特徴としている。
本発明の半導体素子の製造方法は、半導体基板上に、第1の機能を有する第1導波路領域を構成する第1スペーサ層、第1導波路コア層、第1導電型の第1クラッド層を順に成長させ、第1の機能と異なる第2の機能を有する第2導波路領域を形成するために第1クラッド層、第1導波路コア層、第1スペーサ層をエッチングによって除去し、第2導波路領域を構成する第2スペーサ層、第2導波路コア層、第1導電型の第2クラッド層をバットジョイント成長させる、各工程を含み、第1導波路領域及び第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、第2スペーサ層が、第1導電型と異なる第2導電型のクラッド層であり、バットジョイント成長工程において、第2導波路コア層の底面位置と第1導波路コア層の底面位置とが同じになるように第2スペーサ層を成長させることによって、第2スペーサ層としてのクラッド層が、第1クラッド層の側面及び第1導波路コア層の側面にも形成されることを特徴としている。
したがって、本発明の半導体素子、半導体集積素子及び半導体素子の製造方法によれば、クラッド層を経由する電流リークを低減するとともに、第1の機能を有する領域のコア層と第2の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制することができるという利点がある。
以下、図面により、本発明の実施の形態にかかる半導体素子、半導体集積素子及び半導体素子の製造方法について、図1〜図5を参照しながら説明する。
本実施形態にかかる半導体素子(半導体集積素子)は、図1に示すように、n型半導体基板1上に、第1の機能を有する第1導波路領域2と、光の伝搬方向に沿って第1導波路領域2に隣接して設けられ、第1の機能と異なる第2の機能を有する第2導波路領域3とを備える。そして、第1導波路領域2及び第2導波路領域3の少なくとも一方は、電流注入によって機能を発揮する電流注入型の領域になっている。
本実施形態にかかる半導体素子(半導体集積素子)は、図1に示すように、n型半導体基板1上に、第1の機能を有する第1導波路領域2と、光の伝搬方向に沿って第1導波路領域2に隣接して設けられ、第1の機能と異なる第2の機能を有する第2導波路領域3とを備える。そして、第1導波路領域2及び第2導波路領域3の少なくとも一方は、電流注入によって機能を発揮する電流注入型の領域になっている。
なお、第1導波路領域2及び第2導波路領域3が、いずれも素子の一部を構成する場合は、全体を半導体素子(光半導体素子)と呼び、第1導波路領域2及び第2導波路領域3が、それぞれ、別の素子を構成する場合は、同一半導体基板上に少なくとも2つの素子が集積されることになるため、全体を半導体集積素子(光半導体集積素子)と呼ぶ。
例えば、半導体素子としては、複数の波長制御導波路領域(電流注入型又は電圧印加型の領域)と複数の利得導波路領域(電流注入型の領域)とを備えるTDA(Tunable Distributed Amplification)−DFB(Distributed Feed Back)レーザなどを挙げることができる。一方、半導体集積素子としては、例えば、同一半導体基板上に半導体レーザ(電流注入型の領域)及び半導体光増幅器(SOA;Semiconductor Optical Amplifier;電流注入型の領域)を集積したもの、同一半導体基板上に半導体レーザ(電流注入型の領域)及び光変調器(電圧印加型の領域)を集積したものなどを挙げることができる。
例えば、半導体素子としては、複数の波長制御導波路領域(電流注入型又は電圧印加型の領域)と複数の利得導波路領域(電流注入型の領域)とを備えるTDA(Tunable Distributed Amplification)−DFB(Distributed Feed Back)レーザなどを挙げることができる。一方、半導体集積素子としては、例えば、同一半導体基板上に半導体レーザ(電流注入型の領域)及び半導体光増幅器(SOA;Semiconductor Optical Amplifier;電流注入型の領域)を集積したもの、同一半導体基板上に半導体レーザ(電流注入型の領域)及び光変調器(電圧印加型の領域)を集積したものなどを挙げることができる。
ここで、第1導波路領域2は、図1に示すように、n型半導体基板1上に、n型バッファ層4[その一部がスペーサ層(第1スペーサ層)5として機能する]、第1導波路コア層(第1コア層)6、p型クラッド層(第1クラッド層;上部クラッド層)7、p型コンタクト層8を順に積層した構造になっている。また、第1導波路領域2を制御するために、p型コンタクト層8上にp側電極(第1導波路領域制御用電極)9が形成されており、n型半導体基板1の裏面側にn側電極(共通電極)10が形成されている。
一方、第2導波路領域3は、図1に示すように、n型半導体基板1上に、n型バッファ層4、n型クラッド層(第3クラッド層;下部クラッド層;第2スペーサ層)11、第2導波路コア層(第2コア層)12、p型クラッド層(第2クラッド層;上部クラッド層)13、p型コンタクト層14を順に積層した構造になっている。また、第2導波路領域3を制御するために、p型コンタクト層14上にp側電極(第2導波路領域制御用電極)15が形成されており、n型半導体基板1の裏面側にn側電極(共通電極)10が形成されている。
ここでは、図1に示すように、第1導波路領域2と第2導波路領域3とに、互いに電気的に分離されたp型コンタクト層8,14が形成されており、これらのp型コンタクト層8,14上のそれぞれにp側電極9,15を形成することで、第1導波路領域2のp側電極9と第2導波路領域3のp側電極15とが電気的に分離されるようにしている。
特に、本実施形態では、図1に示すように、第2導波路コア層12の下側に形成されたn型クラッド層(第3クラッド層)11は、第1導波路コア層6と第2導波路コア層12との間の領域、さらには、第1導波路領域2を構成するp型クラッド層(第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第2クラッド層)13との間の領域まで延びている。つまり、本実施形態では、n型クラッド層(第3クラッド層)11は、第1導波路領域2を構成するp型クラッド層(第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第2クラッド層)13との間の領域から第1導波路コア層6と第2導波路コア層12との間の領域及び第2導波路コア層12の下側の領域に延びるように形成されている。
特に、本実施形態では、図1に示すように、第2導波路コア層12の下側に形成されたn型クラッド層(第3クラッド層)11は、第1導波路コア層6と第2導波路コア層12との間の領域、さらには、第1導波路領域2を構成するp型クラッド層(第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第2クラッド層)13との間の領域まで延びている。つまり、本実施形態では、n型クラッド層(第3クラッド層)11は、第1導波路領域2を構成するp型クラッド層(第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第2クラッド層)13との間の領域から第1導波路コア層6と第2導波路コア層12との間の領域及び第2導波路コア層12の下側の領域に延びるように形成されている。
このため、本実施形態では、図1に示すように、第1導波路領域2を構成するp型クラッド層(第1導電型の第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第1導電型の第2クラッド層)13との間の領域に、n型クラッド層(第1導電型と異なる第2導電型の第3クラッド層)11を有する。つまり、本実施形態では、光の伝搬方向に沿って隣接して設けられ、異なる機能を有する領域2,3のクラッド層(ここではp型クラッド層7,13)間の領域に、これらのクラッド層7,13と異なる導電型のクラッド層(ここではn型クラッド層11)が形成されている。
また、本実施形態では、図1に示すように、第1導波路領域2を構成する第1導波路コア層(第1コア層)6と第2導波路領域3を構成する第2導波路コア層(第2コア層)12との間の領域に、バンドギャップエネルギが、第1導波路コア層6よりも大きく、かつ、第2導波路コア層12よりも大きい半導体層(ここではn型クラッド層11)を有する。つまり、光の伝搬方向に沿って隣接して設けられた異なる機能を有するコア層6,12間の領域に、これらのコア層6,12よりもバンドギャップエネルギが大きい半導体層(ここではn型クラッド層11)が形成されている。
次に、本実施形態にかかる光半導体集積素子の製造方法について、図2を参照しながら説明する。
まず、図2(A)に示すように、第1導波路領域2の積層構造を形成すべく、n型半導体基板1上に、n型バッファ層4、第1導波路コア層(第1コア層)6、p型クラッド層(第1クラッド層)7を順に成長させる。
まず、図2(A)に示すように、第1導波路領域2の積層構造を形成すべく、n型半導体基板1上に、n型バッファ層4、第1導波路コア層(第1コア層)6、p型クラッド層(第1クラッド層)7を順に成長させる。
次に、図2(A)に示すように、p型クラッド層7上に誘電体膜を成膜し、例えばリソグラフィー技術によってパターニングして、第2導波路領域3を形成するためのマスクパターンを有するマスク(ここでは誘電体マスク;バットジョイントマスク)16を形成する。
次いで、このマスク16をエッチングマスクとして、図2(B)に示すように、第1導波路領域2の積層構造の一部をエッチングして除去する。ここでは、p型クラッド層7からn型バッファ層4の途中までの各層を選択的にエッチングして除去する。なお、第1導波路コア層6のエッチングの際には、適度なサイドエッチングが施されるようにするのが好ましい。
次いで、このマスク16をエッチングマスクとして、図2(B)に示すように、第1導波路領域2の積層構造の一部をエッチングして除去する。ここでは、p型クラッド層7からn型バッファ層4の途中までの各層を選択的にエッチングして除去する。なお、第1導波路コア層6のエッチングの際には、適度なサイドエッチングが施されるようにするのが好ましい。
本実施形態では、図2(B)に示すように、第2導波路領域3においてn型バッファ層4の一部が除去されるため、第1導波路領域2よりも第2導波路領域3の方がn型バッファ層4の厚さが薄くなる。そして、後述するように、第2導波路領域3において、n型バッファ層4上に、上面が第1導波路領域2のn型バッファ層4の上面と同じ位置になるようにn型クラッド層11を形成するため、第1導波路領域2のn型バッファ層4の一部はスペーサ層(第1スペーサ層)5として機能することになる。
次に、図2(C)に示すように、エッチングされた領域のn型バッファ層4に、バットジョイントマスク16を用いて、n型クラッド層(第3クラッド層;下部クラッド層;第2スペーサ層)11、第2導波路コア層(第2コア層)12、p型クラッド層(第2クラッド層)13を順に成長(バットジョイント成長)させる。
ここで、バットジョイント成長の第1層目、即ち、n型クラッド層11は、その上に形成される第2導波路コア層12の成長開始面(底面位置)が第1導波路コア層6の底面位置と同じになるように、その成長量を調整する。これにより、第2導波路領域3において、n型クラッド層11は、その上面が第1導波路領域2のn型バッファ層4の上面と同じ位置になるように形成される。
ここで、バットジョイント成長の第1層目、即ち、n型クラッド層11は、その上に形成される第2導波路コア層12の成長開始面(底面位置)が第1導波路コア層6の底面位置と同じになるように、その成長量を調整する。これにより、第2導波路領域3において、n型クラッド層11は、その上面が第1導波路領域2のn型バッファ層4の上面と同じ位置になるように形成される。
特に、本実施形態では、n型クラッド層11をバットジョイント成長させると、n型クラッド層11は、第1導波路領域を構成する第1導波路コア層6の側面、さらには、p型クラッド層7の側面まで延びるように形成される。
このように、第2導波路コア層12の下側に、第1導波路コア層6の上側に形成されるp型クラッド層7や第2導波路コア層12の上側に形成されるp型クラッド層13と導電型の異なるn型クラッド層11を形成するようにして、このn型クラッド層11を成長させる際に、第1導波路領域2を構成する第1導波路コア層(第1コア層)6と第2導波路領域3を構成する第2導波路コア層(第2コア層)12との間の領域に、バンドギャップエネルギが、第1導波路コア層6よりも大きく、かつ、第2導波路コア層12よりも大きい半導体層(ここではn型クラッド層11)が形成されるようにし、さらに、第1導波路領域2を構成するp型クラッド層7の側面、即ち、第1導波路領域2を構成するp型クラッド層(第1導電型の第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第1導電型の第2クラッド層)13との間の領域に、導電型の異なるn型クラッド層(第1導電型と異なる第2導電型の第3クラッド層)11が形成されるようにしている。これにより、第1導波路コア層6又は第2導波路コア層12に注入されたキャリアの拡散を抑制し、コア層6,12間の電流リークを抑制できるとともに、p型クラッド層7,13を経由する電流リークを低減できることになる。
このように、第2導波路コア層12の下側に、第1導波路コア層6の上側に形成されるp型クラッド層7や第2導波路コア層12の上側に形成されるp型クラッド層13と導電型の異なるn型クラッド層11を形成するようにして、このn型クラッド層11を成長させる際に、第1導波路領域2を構成する第1導波路コア層(第1コア層)6と第2導波路領域3を構成する第2導波路コア層(第2コア層)12との間の領域に、バンドギャップエネルギが、第1導波路コア層6よりも大きく、かつ、第2導波路コア層12よりも大きい半導体層(ここではn型クラッド層11)が形成されるようにし、さらに、第1導波路領域2を構成するp型クラッド層7の側面、即ち、第1導波路領域2を構成するp型クラッド層(第1導電型の第1クラッド層)7と第2導波路領域3を構成するp型クラッド層(第1導電型の第2クラッド層)13との間の領域に、導電型の異なるn型クラッド層(第1導電型と異なる第2導電型の第3クラッド層)11が形成されるようにしている。これにより、第1導波路コア層6又は第2導波路コア層12に注入されたキャリアの拡散を抑制し、コア層6,12間の電流リークを抑制できるとともに、p型クラッド層7,13を経由する電流リークを低減できることになる。
なお、第1導波路コア層6のエッチングの際に適度なサイドエッチングが施されていると、バットジョイント成長を行なうために基板温度を昇温した際に、サイドエッチングが施された箇所、即ち、サイドエッチングが施された第1導波路コア層6の側面に、p型クラッド層7の突出した部分がマストランスポートして堆積することになる。これにより、第1導波路領域2を構成する第1導波路コア層(第1コア層)6と第2導波路領域3を構成する第2導波路コア層(第2コア層)12との間の領域に、バンドギャップエネルギが、第1導波路コア層6よりも大きく、かつ、第2導波路コア層12よりも大きい半導体層(ここではp型クラッド層7の一部がマストランスポートしたクラッド層)が挿入されることになる。この結果、第1導波路コア層6又は第2導波路コア層12に注入されたキャリアの拡散が大幅に抑制され、コア層6,12間の電流リークを効果的に抑制できることになる。
なお、本実施形態では、第1導波路領域2と第2導波路領域3とで電気的に分離されたp型コンタクト層8,14を形成し、第1導波路領域2及び第2導波路領域3のp型コンタクト層8,14上に、それぞれ、p側電極9,15を形成する(図1参照)。つまり、第1導波路領域2と第2導波路領域3との間の境界領域にp型コンタクト層8,14及びp側電極9,15が形成されないようにしている。
したがって、本実施形態にかかる光半導体集積素子及びその製造方法によれば、例えば第1の機能を有する領域2と第2の機能を有する領域3との間に高抵抗層等を設ける等の方法を用いることなく、クラッド層7,13を経由する電流リークを低減するとともに、第1の機能を有する領域2のコア層6と第2の機能を有する領域3のコア層12との間で、注入されたキャリアが拡散してしまうのを抑制することができるという利点がある。
[実施態様1]
次に、上述の実施形態にかかる光半導体集積素子及びその製造方法の具体的な実施態様1について、図3,図4を参照しながら説明する。
[実施態様1]
次に、上述の実施形態にかかる光半導体集積素子及びその製造方法の具体的な実施態様1について、図3,図4を参照しながら説明する。
本実施態様1は、本発明を、電流注入によって発振波長を制御しうる複数の波長制御導波路領域(電流注入型の領域;波長制御導波路部)と、電流注入によって利得を発生しうる複数の利得導波路領域(電流注入型の領域;利得導波路部)とを備え、これらが光の伝搬方向(光軸方向)に交互に配置されているTDA−DFBレーザ(波長可変レーザ)及びその製造方法に適用したものである。
本TDA−DFBレーザでは、回折格子22を備える半導体基板21上に、上述の実施形態における第1導波路領域2として波長制御導波路領域2Aを備え、第2導波路領域3として利得導波路領域3Aを備え、利得導波路領域3Aが光の伝搬方向に沿って波長制御導波路領域2Aに隣接し、利得導波路領域3Aと波長制御導波路領域2Aとが周期的に設けられている[図3(D)参照]。なお、図3では、説明の便宜上、隣接する一対の波長制御導波路領域2A及び利得導波路領域3Aのみを示している。
ここで、波長制御導波路領域2Aでは、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)、n型InGaAsP回折格子22、n型InPスペーサ層23、n型InGaAsPエッチングストップ層24、n型InPスペーサ層(第1スペーサ層;下部クラッド層)25、InGaAsP波長制御導波路コア層26(第1コア層;ここではInGaAsP波長制御層とInGaAsP−SCH層とからなる)、p型InPクラッド層(第1クラッド層;上部クラッド層)27、p型InPクラッド層(第4クラッド層;上部クラッド層)32、p型InGaAsコンタクト層33Aを順に積層した構造になっている[図3(D),図4(C)参照]。
また、波長制御導波路領域2Aを制御するために、p型InGaAsコンタクト層33A上にp側電極(波長制御導波路領域制御用電極)34が形成されており、n型InP基板21の裏面側にn側電極(共通電極)35が形成されている[図4(C)参照]。
一方、利得導波路領域3Aは、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)、n型InGaAsP回折格子22、n型InPスペーサ層23、n型InGaAsPエッチングストップ層24、n型InPクラッド層(第3クラッド層;下部クラッド層;第2スペーサ層)29、InGaAsP利得導波路コア層30[第2コア層;ここではInGaAsP/InGaAsP多重量子井戸(Multiple Quantum Well;以下、MQW)活性層とInGaAsP−SCH層とからなる]、p型InPクラッド層(第2クラッド層;上部クラッド層)31、p型InPクラッド層(第4クラッド層;上部クラッド層)32、p型InGaAsコンタクト層33Bを順に積層した構造になっている[図3(D),図4(C)参照]。
一方、利得導波路領域3Aは、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)、n型InGaAsP回折格子22、n型InPスペーサ層23、n型InGaAsPエッチングストップ層24、n型InPクラッド層(第3クラッド層;下部クラッド層;第2スペーサ層)29、InGaAsP利得導波路コア層30[第2コア層;ここではInGaAsP/InGaAsP多重量子井戸(Multiple Quantum Well;以下、MQW)活性層とInGaAsP−SCH層とからなる]、p型InPクラッド層(第2クラッド層;上部クラッド層)31、p型InPクラッド層(第4クラッド層;上部クラッド層)32、p型InGaAsコンタクト層33Bを順に積層した構造になっている[図3(D),図4(C)参照]。
また、利得導波路領域3Aを制御するために、p型InGaAsコンタクト33B層上にp側電極(利得導波路領域制御用電極)36が形成されており、n型InP基板21の裏面側にn側電極(共通電極)35が形成されている[図4(C)参照]。
ここでは、波長制御導波路領域2Aは、InGaAsP波長制御導波路コア層(第1コア層)26の下側に、利得導波路領域3Aを構成するn型InPクラッド層29と同一の厚さのn型InPスペーサ層25を備える[図3(D)参照]。
ここでは、波長制御導波路領域2Aは、InGaAsP波長制御導波路コア層(第1コア層)26の下側に、利得導波路領域3Aを構成するn型InPクラッド層29と同一の厚さのn型InPスペーサ層25を備える[図3(D)参照]。
また、利得導波路領域3Aを構成するn型InPクラッド層29及び波長制御導波路領域2Aを構成するn型InPスペーサ層25の下側に、n型InGaAsPエッチングストップ層24を備える[図3(D)参照]。これにより、素子の作製が容易になる。
さらに、n型InP基板21と、利得導波路領域3Aを構成する利得導波路コア層30及び波長制御導波路領域2Aを構成する波長制御導波路コア層26との間にn型InGaAsP回折格子22を備える[図3(D)参照]。ここでは、n型InGaAsPエッチングストップ層24の下側にn型InGaAsP回折格子22を備える。本TDA−DFBレーザでは、利得導波路領域3A及び波長制御導波路領域2Aを構成する光導波路の全長にわたって、この光導波路に沿って回折格子22が設けられている。
さらに、n型InP基板21と、利得導波路領域3Aを構成する利得導波路コア層30及び波長制御導波路領域2Aを構成する波長制御導波路コア層26との間にn型InGaAsP回折格子22を備える[図3(D)参照]。ここでは、n型InGaAsPエッチングストップ層24の下側にn型InGaAsP回折格子22を備える。本TDA−DFBレーザでは、利得導波路領域3A及び波長制御導波路領域2Aを構成する光導波路の全長にわたって、この光導波路に沿って回折格子22が設けられている。
なお、ここでは、n型InP基板21上に形成されたn型InGaAsP層に周期的に形成された凹部をn型InPスペーサ層23によって埋め込むことによってn型InGaAsP回折格子22を形成しているが、これに限られるものではなく、例えば半導体基板に回折格子を形成しても良い。
また、波長制御導波路領域2Aを構成するp型InPクラッド層27及び利得導波路領域3Aを構成するp型InPクラッド層31の上側に、p型InPクラッド層(第1導電型の第4クラッド層)32を備える[図3(D)参照]。
また、波長制御導波路領域2Aを構成するp型InPクラッド層27及び利得導波路領域3Aを構成するp型InPクラッド層31の上側に、p型InPクラッド層(第1導電型の第4クラッド層)32を備える[図3(D)参照]。
さらに、波長制御導波路領域2Aと利得導波路領域3Aとに、互いに電気的に分離されたp型InGaAsコンタクト層33A,33Bが形成されており、これらのp型InGaAsコンタクト層33A,33B上のそれぞれにp側電極34,36を形成することで、波長制御導波路領域2Aのp側電極34と利得導波路領域3Aのp側電極36とが電気的に分離されるようにしている[図4(C)参照]。
特に、本TDA−DFBレーザでは、利得導波路コア層30の下側に形成されたn型InPクラッド層(第3クラッド層)29は、波長制御導波路コア層(第1コア層)26と利得導波路コア層(第2コア層)30との間の領域、さらには、波長制御導波路領域2Aを構成するp型InPクラッド層(第1クラッド層)27と利得導波路領域3Aを構成するp型InPクラッド層(第2クラッド層)31との間の領域まで延びている[図3(D)参照]。つまり、n型InPクラッド層29は、波長制御導波路領域2Aを構成するp型InPクラッド層27と利得導波路領域3Aを構成するp型InPクラッド層31との間の領域から波長制御導波路コア層26と利得導波路コア層30との間の領域及び利得導波路コア層30の下側の領域に延びるように形成されている。
このため、本TDA−DFBレーザでは、波長制御導波路領域2Aを構成するp型InPクラッド層(第1導電型の第1クラッド層)27と利得導波路領域3Aを構成するp型InPクラッド層(第1導電型の第2クラッド層)31との間の領域に、n型InPクラッド層(第1導電型と異なる第2導電型の第3クラッド層)29を有する[図3(D)参照]。つまり、本TDA−DFBレーザでは、光の伝搬方向に沿って隣接して設けられ、波長制御導波路領域2Aと利得導波路領域3Aのクラッド層(ここではp型InPクラッド層27,31)間の一部に、これらのクラッド層27,31と異なる導電型のクラッド層(ここではn型InPクラッド層29)が形成されている。
また、本TDA−DFBレーザでは、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26と利得導波路領域3Aを構成するInGaAsP利得導波路コア層(第2コア層)30との間の領域に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層26(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層30(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではn型InPクラッド層29;バンドギャップエネルギ1.350eV)を有する[図3(D)参照]。
さらに、本TDA−DFBレーザでは、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26の側面、即ち、InGaAsP波長制御導波路コア層(第1コア層)26とInGaAsP利得導波路コア層(第2コア層)30との間の領域に延びるように、波長制御導波路領域2Aを構成するp型InPクラッド層(第1クラッド層)27が形成されている[図3(D)参照]。
つまり、本TDA−DFBレーザでは、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26と利得導波路領域3Aを構成するInGaAsP利得導波路コア層(第2コア層)30との間に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層26(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層30(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではp型InPクラッド層27の一部がマストランスポートしたInP層27A;バンドギャップエネルギ1.350eV)を有する[図3(D)参照]。
このように、本TDA−DFBレーザでは、光の伝搬方向に沿って隣接して設けられた波長制御導波路領域2Aと利得導波路領域3Aのコア層(ここではInGaAsPコア層26,30)間に、これらのコア層26,30よりもバンドギャップエネルギが大きい半導体層(ここではn型InPクラッド層29及びp型InPクラッド層27の一部がマストランスポートしたInP層27A)が形成されている[図3(D)参照]。
次に、本TDA−DFBレーザの製造方法について、図3,図4を参照しながら説明する。
まず、図3(A)に示すように、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)を介して、例えば電子ビーム露光法等によって、所望の格子パターンを有するDFBレーザ用のn型InGaAsP回折格子22を形成する。
まず、図3(A)に示すように、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)を介して、例えば電子ビーム露光法等によって、所望の格子パターンを有するDFBレーザ用のn型InGaAsP回折格子22を形成する。
次に、TDA−DFBレーザの波長制御導波路領域2Aの積層構造を形成すべく、図3(A)に示すように、n型InGaAsP回折格子22上に、例えば有機金属化学気相成長法(以下、MOCVD法)によって、n型InPスペーサ層23(例えば厚さ50nm)、n型InGaAsPエッチングストップ層24(例えば厚さ10nm)、n型InPスペーサ層25(第1スペーサ層;下部クラッド層;例えば厚さ200nm)、InGaAsP波長制御導波路コア層26[第1コア層;ここでは、InGaAsP−SCH層(例えば厚さ10nm)、InGaAsP波長制御層(例えば厚さ200nm)、InGaAsP−SCH層(例えば厚さ10nm)を順に積層してなる]、p型InPクラッド層27(第1クラッド層;上部クラッド層;例えば200nm)を順に成長させる。
次いで、p型InPクラッド層27上にSiO2膜(誘電体膜)を成膜し、例えばリソグラフィー技術によってパターニングして、図3(A)に示すように、TDA−DFBレーザの利得導波路領域3Aを形成するためのマスクパターンを有する利得導波路領域形成用バットジョイントマスク28を形成する。
次に、図3(B)に示すように、バットジョイントマスク28をエッチングマスクとして、TDA−DFBレーザの波長制御導波路領域2Aの積層構造の一部をエッチングして除去する。ここでは、p型InPクラッド層27からn型InPスペーサ層25まで(即ち、p型InPクラッド層27からn型InGaAsPエッチングストップ層24の上面まで)の各層を選択的にウェットエッチングする。
次に、図3(B)に示すように、バットジョイントマスク28をエッチングマスクとして、TDA−DFBレーザの波長制御導波路領域2Aの積層構造の一部をエッチングして除去する。ここでは、p型InPクラッド層27からn型InPスペーサ層25まで(即ち、p型InPクラッド層27からn型InGaAsPエッチングストップ層24の上面まで)の各層を選択的にウェットエッチングする。
具体的には、まず、p型InPクラッド層27を、例えば臭化水素酸によってエッチングした後、InGaAsP波長制御導波路コア層26を、例えば硫酸と過酸化水素酸と水の混合液によってエッチングする。ここでは、InGaAsP波長制御導波路コア層26のエッチングの際に、p型InPクラッド層27の下端(突出した部分の先端)から例えば深さ250nmのサイドエッチングが施されるようにしている。
このようにしてエッチングされた後の断面は、図3(B)に示すように、p型InPクラッド層27の下端が突出した庇状の構造となる。つまり、p型InPクラッド層27の底面がInGaAsP波長制御導波路コア層26の上面よりも突出するように、InGaAsP波長制御導波路コア層26がサイドエッチングされることになる。
このようにして、InGaAsP波長制御導波路コア層26をエッチングした後、n型InGaAsPエッチングストップ層24の上側に形成されたn型InPスペーサ層25を、例えば塩酸と酢酸と水の混合液によって選択的にエッチングする。
このようにして、InGaAsP波長制御導波路コア層26をエッチングした後、n型InGaAsPエッチングストップ層24の上側に形成されたn型InPスペーサ層25を、例えば塩酸と酢酸と水の混合液によって選択的にエッチングする。
このようにして、TDA−DFBレーザの波長制御導波路領域2Aが形成される。
次に、エッチングされた領域に、TDA−DFBレーザの利得導波路領域3Aの積層構造を形成すべく、図3(C)に示すように、バットジョイントマスク28を用いて、例えばMOCVD法によって、n型InPクラッド層29(第3クラッド層;下部クラッド層;第2スペーサ層;例えば厚さ200nm)、InGaAsP利得導波路コア層30[第2コア層;ここでは、InGaAsP−SCH層(例えば厚さ50nm)、InGaAsP/InGaAsP−MQW活性層(例えば厚さ170nm)、InGaAsP−SCH層(例えば厚さ50nm)を順に積層してなる]、p型InPクラッド層31(第2クラッド層;上部クラッド層;例えば厚さ150nm)を順に成長(バットジョイント成長)させる。
次に、エッチングされた領域に、TDA−DFBレーザの利得導波路領域3Aの積層構造を形成すべく、図3(C)に示すように、バットジョイントマスク28を用いて、例えばMOCVD法によって、n型InPクラッド層29(第3クラッド層;下部クラッド層;第2スペーサ層;例えば厚さ200nm)、InGaAsP利得導波路コア層30[第2コア層;ここでは、InGaAsP−SCH層(例えば厚さ50nm)、InGaAsP/InGaAsP−MQW活性層(例えば厚さ170nm)、InGaAsP−SCH層(例えば厚さ50nm)を順に積層してなる]、p型InPクラッド層31(第2クラッド層;上部クラッド層;例えば厚さ150nm)を順に成長(バットジョイント成長)させる。
ここで、バットジョイント成長の第1層目、即ち、n型InPクラッド層29は、その上に形成されるInGaAsP利得導波路コア層30の成長開始面(底面位置)がInGaAsP波長制御導波路コア層26の底面位置と同じになるように、その成長量を調整する。これにより、図3(C)に示すように、利得導波路領域3Aにおいて、波長制御導波路領域2Aを構成するn型InPスペーサ層25と同一の厚さ(ここでは200nm)のn型InPクラッド層29が形成される。
特に、本TDA−DFBレーザでは、バットジョイント成長の前に、バットジョイント成長を行なうために基板温度を昇温すると、サイドエッチングが施された箇所、即ち、サイドエッチングが施されたInGaAsP波長制御導波路コア層26の側面に、p型InPクラッド層27の突出した部分がマストランスポートして堆積することになる。
これにより、図3(C)に示すように、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26と利得導波路領域3Aを構成するInGaAsP利得導波路コア層(第2コア層)30との間の領域に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層26(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層30(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではp型InPクラッド層27の一部がマストランスポートしたInPクラッド層27A;バンドギャップエネルギ1.350eV)が挿入されることになる。この結果、InGaAsP波長制御導波路コア層26又はInGaAsP利得導波路コア層30に注入されたキャリアの拡散が大幅に抑制され、InGaAsP波長制御導波路コア層26とInGaAsP利得導波路コア層30との間の電流リークを効果的に抑制できることになる。
これにより、図3(C)に示すように、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26と利得導波路領域3Aを構成するInGaAsP利得導波路コア層(第2コア層)30との間の領域に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層26(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層30(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではp型InPクラッド層27の一部がマストランスポートしたInPクラッド層27A;バンドギャップエネルギ1.350eV)が挿入されることになる。この結果、InGaAsP波長制御導波路コア層26又はInGaAsP利得導波路コア層30に注入されたキャリアの拡散が大幅に抑制され、InGaAsP波長制御導波路コア層26とInGaAsP利得導波路コア層30との間の電流リークを効果的に抑制できることになる。
本実施態様1では、n型InPクラッド層29をバットジョイント成長させると、図3(C)に示すように、n型InPクラッド層29は、p型InPクラッド層27の一部がマストランスポートして堆積したInPクラッド層27Aの側面、さらには、波長制御導波路領域2Aを構成するp型InPクラッド層27の側面まで延びるように形成される。
次に、InGaAsP利得導波路コア層30をバットジョイント成長させると、図3(C)に示すように、InGaAsP利得導波路コア層30は、p型InPクラッド層27の側面まで延びるn型InPクラッド層29に沿って延びるように形成される。
次に、InGaAsP利得導波路コア層30をバットジョイント成長させると、図3(C)に示すように、InGaAsP利得導波路コア層30は、p型InPクラッド層27の側面まで延びるn型InPクラッド層29に沿って延びるように形成される。
そして、図3(C)に示すように、このようにして形成されたInGaAsP利得導波路コア層30の表面全体が覆われるようにp型InPクラッド層31が形成される。
このように、本TDA−DFBレーザでは、InGaAsP利得導波路コア層30の下側に、InGaAsP利得導波路コア層30の上側に形成されるp型InPクラッド層31と導電型の異なるn型InPクラッド層29を形成するようにして、このn型InPクラッド層29を成長させる際に、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26と利得導波路領域3Aを構成するInGaAsP利得導波路コア層(第2コア層)30との間の領域に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層26(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層30(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではn型InPクラッド層29;バンドギャップエネルギ1.350eV)が形成されるようにし、さらに、波長制御導波路領域2Aを構成するp型InPクラッド層27の側面、即ち、波長制御導波路領域2Aを構成するp型InPクラッド層(第1導電型の第1クラッド層)27と利得導波路領域3Aを構成するp型InPクラッド層(第1導電型の第2クラッド層)31との間の領域に、導電型の異なるn型InPクラッド層(第1導電型と異なる第2導電型の第3クラッド層)29が形成されるようにしている。これにより、InGaAsP波長制御導波路コア層26又はInGaAsP利得導波路コア層30に注入されたキャリアの拡散を抑制し、コア層26,30間の電流リークを抑制できるとともに、p型InPクラッド層27,31を経由する電流リークを低減できることになる。
このように、本TDA−DFBレーザでは、InGaAsP利得導波路コア層30の下側に、InGaAsP利得導波路コア層30の上側に形成されるp型InPクラッド層31と導電型の異なるn型InPクラッド層29を形成するようにして、このn型InPクラッド層29を成長させる際に、波長制御導波路領域2Aを構成するInGaAsP波長制御導波路コア層(第1コア層)26と利得導波路領域3Aを構成するInGaAsP利得導波路コア層(第2コア層)30との間の領域に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層26(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層30(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではn型InPクラッド層29;バンドギャップエネルギ1.350eV)が形成されるようにし、さらに、波長制御導波路領域2Aを構成するp型InPクラッド層27の側面、即ち、波長制御導波路領域2Aを構成するp型InPクラッド層(第1導電型の第1クラッド層)27と利得導波路領域3Aを構成するp型InPクラッド層(第1導電型の第2クラッド層)31との間の領域に、導電型の異なるn型InPクラッド層(第1導電型と異なる第2導電型の第3クラッド層)29が形成されるようにしている。これにより、InGaAsP波長制御導波路コア層26又はInGaAsP利得導波路コア層30に注入されたキャリアの拡散を抑制し、コア層26,30間の電流リークを抑制できるとともに、p型InPクラッド層27,31を経由する電流リークを低減できることになる。
なお、本実施態様1では、上述のように、InGaAsP波長制御導波路コア層26の下側にもn型InPスペーサ層25を設けて、InGaAsP波長制御導波路コア層26とInGaAsP利得導波路コア層30との高さ位置を合わせるようにしている。
このようにして、TDA−DFBレーザの利得導波路領域3Aが形成される。
その後、バットジョイントマスク28を除去し、図3(D)に示すように、例えばMOCVD法によって、波長制御導波路領域2A及び利得導波路領域3Aの全域にわたって、即ち、波長制御導波路領域2Aを構成するp型InPクラッド層(第1上部クラッド層)27及び利得導波路領域3Aを構成するp型InPクラッド層(第1上部クラッド層)31の上側に、p型InPクラッド層32(例えば厚さ2000nm;第2上部クラッド層)、p型InGaAsコンタクト層33(例えば厚さ300nm)を順に成長させる。
このようにして、TDA−DFBレーザの利得導波路領域3Aが形成される。
その後、バットジョイントマスク28を除去し、図3(D)に示すように、例えばMOCVD法によって、波長制御導波路領域2A及び利得導波路領域3Aの全域にわたって、即ち、波長制御導波路領域2Aを構成するp型InPクラッド層(第1上部クラッド層)27及び利得導波路領域3Aを構成するp型InPクラッド層(第1上部クラッド層)31の上側に、p型InPクラッド層32(例えば厚さ2000nm;第2上部クラッド層)、p型InGaAsコンタクト層33(例えば厚さ300nm)を順に成長させる。
次に、SiO2膜を成膜し、例えばリソグラフィー技術によってパターニングして、図4(A)に示すように、メサストライプを形成するためのマスクパターン(メサストライプ形成用マスクパターン)を有するメサストライプ形成用マスク37を形成し、例えばドライエッチングによって、例えば幅1〜2μmのメサストライプ(メサ構造)38を形成する。
そして、図4(B)に示すように、例えばMOCVD法によって、メサストライプ38の両側に、例えばドーパントとしてFeを用いた半絶縁性InP層39を形成してメサストライプ38を埋め込む。
その後、メサストライプ形成用マスク37を除去し、図4(C)に示すように、波長制御導波路領域2Aと利得導波路領域3Aとの間の領域(境界領域)に形成されているp型InGaAsコンタクト層33を除去し、波長制御導波路領域2Aと利得導波路領域3Aとで電気的に分離(絶縁)されたp型InGaAsコンタクト層33A,33Bを形成した後、波長制御導波路領域2A及び利得導波路領域3Aのp型InGaAsコンタクト層33A,33B上に、それぞれ、p側電極34,36を形成する。また、基板裏面側にはn側電極35を形成する。
その後、メサストライプ形成用マスク37を除去し、図4(C)に示すように、波長制御導波路領域2Aと利得導波路領域3Aとの間の領域(境界領域)に形成されているp型InGaAsコンタクト層33を除去し、波長制御導波路領域2Aと利得導波路領域3Aとで電気的に分離(絶縁)されたp型InGaAsコンタクト層33A,33Bを形成した後、波長制御導波路領域2A及び利得導波路領域3Aのp型InGaAsコンタクト層33A,33B上に、それぞれ、p側電極34,36を形成する。また、基板裏面側にはn側電極35を形成する。
このようにして、TDA−DFBレーザが製造される。
したがって、本TDA−DFBレーザ及びその製造方法によれば、利得導波路領域3A及び波長制御導波路領域2Aのp型InPクラッド層27,31間に、導電型の異なるn型InPクラッド層29が存在するため、波長制御導波路領域2A及び利得導波路領域3Aのp型InPクラッド層27,31間の電流リークを低減することができる。
したがって、本TDA−DFBレーザ及びその製造方法によれば、利得導波路領域3A及び波長制御導波路領域2Aのp型InPクラッド層27,31間に、導電型の異なるn型InPクラッド層29が存在するため、波長制御導波路領域2A及び利得導波路領域3Aのp型InPクラッド層27,31間の電流リークを低減することができる。
また、InGaAsP利得導波路コア層30とInGaAsP波長制御導波路コア層26との間に、バンドギャップエネルギの大きい半導体層(ここではp型InPクラッド層27の一部がマストランスポートしたInPクラッド層27A及びn型InPクラッド層29)が存在するため、InGaAsP利得導波路コア層30とInGaAsP波長制御導波路コア層26との間のキャリアの拡散を大幅に抑制することができる。
これにより、TDA−DFBレーザの閾値電流を低くすることができ、TDA−DFBレーザの波長可変幅を増大させることができる。
[実施態様2]
本実施態様2は、上述の実施態様1と同様に、上述の実施形態にかかる光半導体集積素子及びその製造方法の具体的な実施態様であって、本発明をTDA−DFBレーザ及びその製造方法に適用したものであり、上述の実施態様1のTDA−DFBレーザ及びその製造方法では、波長制御導波路領域2Aを構成するp型InPクラッド層27と利得導波路領域3Aを構成するp型InPクラッド層31との間の領域の一部に、導電型の異なるn型InPクラッド層29が形成される[図3(D)参照]のに対し、本実施態様2のTDA−DFBレーザ及びその製造方法では、波長制御導波路領域2Aを構成するp型InPクラッド層27と利得導波路領域3Aを構成するp型InPクラッド層31との間の領域の全面に、導電型の異なるn型InPクラッド層29が形成される[図5(C)参照]点で異なる。
[実施態様2]
本実施態様2は、上述の実施態様1と同様に、上述の実施形態にかかる光半導体集積素子及びその製造方法の具体的な実施態様であって、本発明をTDA−DFBレーザ及びその製造方法に適用したものであり、上述の実施態様1のTDA−DFBレーザ及びその製造方法では、波長制御導波路領域2Aを構成するp型InPクラッド層27と利得導波路領域3Aを構成するp型InPクラッド層31との間の領域の一部に、導電型の異なるn型InPクラッド層29が形成される[図3(D)参照]のに対し、本実施態様2のTDA−DFBレーザ及びその製造方法では、波長制御導波路領域2Aを構成するp型InPクラッド層27と利得導波路領域3Aを構成するp型InPクラッド層31との間の領域の全面に、導電型の異なるn型InPクラッド層29が形成される[図5(C)参照]点で異なる。
つまり、上述の実施態様1のTDA−DFBレーザ及びその製造方法では、波長制御導波路コア層26及び利得導波路コア層30の上側に、2層構造のp型InPクラッド層27,31,32が設けられており、波長制御導波路領域2Aのp型InPクラッド層(第1上部クラッド層)27、利得導波路領域3Aのp型InPクラッド層(第1上部クラッド層)31を形成した後、これらのp型InPクラッド層27,31上にp型InPクラッド層(第2上部クラッド層)32を形成し、このp型InPクラッド層32上にp型InGaAsコンタクト層33を形成するようにしているため[図3(B)〜(D)参照]、波長制御導波路領域2Aを構成するp型InPクラッド層27,32と利得導波路領域3Aを構成するp型InPクラッド層31,32との間の領域の一部に、導電型の異なるn型InPクラッド層29が形成されることになる。
これに対し、本実施態様2のTDA−DFBレーザ及びその製造方法では、波長制御導波路コア層26及び利得導波路コア層30の上側に、1層構造のp型InPクラッド層27,31が設けられており、波長制御導波路領域2Aのp型InPクラッド層27及びp型InGaAsコンタクト層40を形成した後、利得導波路領域3Aのp型InPクラッド層31及びp型InGaAsコンタクト層41を形成するようにしているため、波長制御導波路領域2Aを構成するp型InPクラッド層27と利得導波路領域3Aを構成するp型InPクラッド層31との間の領域の全面に、導電型の異なるn型InPクラッド層29が形成されることになる[図5(C)参照]。なお、図5では、上述の実施態様1(図3参照)と同一のものには同一の符号を付している。
なお、その他の構成は、上述の実施態様1と同様であるため、ここでは説明を省略する。
次に、本TDA−DFBレーザの製造方法について、図5を参照しながら説明する。
まず、図5(A)に示すように、上述の実施態様1と同様に、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)を介して、n型InGaAsP回折格子22を形成し、このn型InGaAsP回折格子22上に、例えばMOCVD法によって、n型InPスペーサ層23(例えば厚さ50nm)、n型InGaAsPエッチングストップ層24(例えば厚さ10nm)、n型InPスペーサ層25(第1スペーサ層;下部クラッド層;例えば厚さ200nm)、InGaAsP波長制御導波路コア層26[第1コア層;ここでは、InGaAsP−SCH層(例えば厚さ10nm)、InGaAsP波長制御層(例えば厚さ200nm)、InGaAsP−SCH層(例えば厚さ10nm)を順に積層してなる]を順に成長させる。
次に、本TDA−DFBレーザの製造方法について、図5を参照しながら説明する。
まず、図5(A)に示すように、上述の実施態様1と同様に、n型InP基板21上に、必要に応じてn型InPバッファ層(図示せず)を介して、n型InGaAsP回折格子22を形成し、このn型InGaAsP回折格子22上に、例えばMOCVD法によって、n型InPスペーサ層23(例えば厚さ50nm)、n型InGaAsPエッチングストップ層24(例えば厚さ10nm)、n型InPスペーサ層25(第1スペーサ層;下部クラッド層;例えば厚さ200nm)、InGaAsP波長制御導波路コア層26[第1コア層;ここでは、InGaAsP−SCH層(例えば厚さ10nm)、InGaAsP波長制御層(例えば厚さ200nm)、InGaAsP−SCH層(例えば厚さ10nm)を順に積層してなる]を順に成長させる。
次に、図5(A)に示すように、InGaAsP波長制御導波路コア層26上に、p型InPクラッド層27(第1クラッド層;上部クラッド層;例えば2200nm)、p型InGaAsコンタクト層40(例えば厚さ300nm)を順に成長させる。
これにより、TDA−DFBレーザの波長制御導波路領域2Aの積層構造が形成される。
これにより、TDA−DFBレーザの波長制御導波路領域2Aの積層構造が形成される。
次いで、p型InGaAsコンタクト層40上にSiO2膜(誘電体膜)を成膜し、例えばリソグラフィー技術によってパターニングして、図5(A)に示すように、TDA−DFBレーザの利得導波路領域3Aを形成するためのマスクパターンを有する利得導波路領域形成用バットジョイントマスク28を形成する。
次に、図5(B)に示すように、バットジョイントマスク28をエッチングマスクとして、TDA−DFBレーザの波長制御導波路領域2Aの積層構造の一部をエッチングして除去する。ここでは、p型InGaAsコンタクト層40からn型InPスペーサ層25まで(即ち、p型InGaAsコンタクト層40からn型InGaAsPエッチングストップ層24の上面まで)の各層を選択的にウェットエッチングする。
次に、図5(B)に示すように、バットジョイントマスク28をエッチングマスクとして、TDA−DFBレーザの波長制御導波路領域2Aの積層構造の一部をエッチングして除去する。ここでは、p型InGaAsコンタクト層40からn型InPスペーサ層25まで(即ち、p型InGaAsコンタクト層40からn型InGaAsPエッチングストップ層24の上面まで)の各層を選択的にウェットエッチングする。
具体的には、まず、p型InGaAsコンタクト層40を、例えば硫酸と過酸化水素水と水の混合液によってエッチングする。ここでは、p型InGaAsコンタクト層40にはマスク28の先端から深さ400nmのサイドエッチングが施されるようにしている。これにより、マスク28が庇状に残ることになる。
次に、p型InPクラッド層27を、例えば臭化水素酸によってエッチングした後、InGaAsP波長制御導波路コア層26を、例えば硫酸と過酸化水素酸と水の混合液によってエッチングする。ここでは、InGaAsP波長制御導波路コア層26のエッチングの際に、p型InPクラッド層27の下端(突出した部分の先端)から例えば深さ250nmのサイドエッチングが施されるようにしている。
次に、p型InPクラッド層27を、例えば臭化水素酸によってエッチングした後、InGaAsP波長制御導波路コア層26を、例えば硫酸と過酸化水素酸と水の混合液によってエッチングする。ここでは、InGaAsP波長制御導波路コア層26のエッチングの際に、p型InPクラッド層27の下端(突出した部分の先端)から例えば深さ250nmのサイドエッチングが施されるようにしている。
このようにしてエッチングされた後の断面は、図5(B)に示すように、p型InPクラッド層27の下端が突出した庇状の構造となる。つまり、p型InPクラッド層27の底面がInGaAsP波長制御導波路コア層26の上面よりも突出するように、InGaAsP波長制御導波路コア層26がサイドエッチングされることになる。
このようにして、InGaAsP波長制御導波路コア層26をエッチングした後、n型InGaAsPエッチングストップ層24の上側に形成されたn型InPスペーサ層25を、例えば塩酸と酢酸と水の混合液によって選択的にエッチングする。
このようにして、InGaAsP波長制御導波路コア層26をエッチングした後、n型InGaAsPエッチングストップ層24の上側に形成されたn型InPスペーサ層25を、例えば塩酸と酢酸と水の混合液によって選択的にエッチングする。
このようにして、TDA−DFBレーザの波長制御導波路領域2Aが形成される。
次に、上述の実施態様1と同様に、エッチングされた領域に、図5(C)に示すように、バットジョイントマスク28を用いて、例えばMOCVD法によって、n型InPクラッド層29(第3クラッド層;下部クラッド層;第2スペーサ層;例えば厚さ200nm)、InGaAsP利得導波路コア層30[第2コア層;ここでは、InGaAsP−SCH層(例えば厚さ50nm)、InGaAsP/InGaAsP−MQW活性層(例えば厚さ170nm)、InGaAsP−SCH層(例えば厚さ50nm)を順に積層してなる]を順に成長(バットジョイント成長)させる。
次に、上述の実施態様1と同様に、エッチングされた領域に、図5(C)に示すように、バットジョイントマスク28を用いて、例えばMOCVD法によって、n型InPクラッド層29(第3クラッド層;下部クラッド層;第2スペーサ層;例えば厚さ200nm)、InGaAsP利得導波路コア層30[第2コア層;ここでは、InGaAsP−SCH層(例えば厚さ50nm)、InGaAsP/InGaAsP−MQW活性層(例えば厚さ170nm)、InGaAsP−SCH層(例えば厚さ50nm)を順に積層してなる]を順に成長(バットジョイント成長)させる。
次に、図5(C)に示すように、InGaAsP利得導波路コア層30上に、p型InPクラッド層31(第2クラッド層;上部クラッド層;例えば2150nm)、p型InGaAsコンタクト層41(例えば厚さ300nm)を順に成長(バットジョイント成長)させる。
本実施態様2では、n型InPクラッド層29をバットジョイント成長させると、図5(C)に示すように、n型InPクラッド層29は、p型InPクラッド層27の一部がマストランスポートして堆積したInPクラッド層27Aの側面、さらには、波長制御導波路領域2Aを構成するp型InPクラッド層27及びp型InGaAsコンタクト層40の側面まで延びるように形成される。
本実施態様2では、n型InPクラッド層29をバットジョイント成長させると、図5(C)に示すように、n型InPクラッド層29は、p型InPクラッド層27の一部がマストランスポートして堆積したInPクラッド層27Aの側面、さらには、波長制御導波路領域2Aを構成するp型InPクラッド層27及びp型InGaAsコンタクト層40の側面まで延びるように形成される。
次に、InGaAsP利得導波路コア層30をバットジョイント成長させると、図5(C)に示すように、InGaAsP利得導波路コア層30は、p型InPクラッド層27及びp型InGaAsコンタクト層40の側面まで延びるn型InPクラッド層29に沿って延びるように形成される。
そして、図5(C)に示すように、このようにして形成されたInGaAsP利得導波路コア層30の表面全体が覆われるようにp型InPクラッド層31が形成され、このp型InPクラッド層31上にp型InGaAsコンタクト層41が形成される。
そして、図5(C)に示すように、このようにして形成されたInGaAsP利得導波路コア層30の表面全体が覆われるようにp型InPクラッド層31が形成され、このp型InPクラッド層31上にp型InGaAsコンタクト層41が形成される。
このようにして、TDA−DFBレーザの利得導波路領域3Aが形成される。
その後、上述の実施態様1と同様に、バットジョイントマスク28を除去した後、メサストライプ(メサ構造)38を形成し、メサストライプ38の両側に、半絶縁性InP層39を形成してメサストライプ38を埋め込む。そして、波長制御導波路領域2Aと利得導波路領域3Aとで電気的に分離(絶縁)されたp型InGaAsコンタクト層33A,33Bを形成した後、波長制御導波路領域2A及び利得導波路領域3Aのp型InGaAsコンタクト層33A,33B上に、それぞれ、p側電極34,36を形成するとともに、基板裏面側にn側電極35を形成して、TDA−DFBレーザが製造される[図4参照]。
その後、上述の実施態様1と同様に、バットジョイントマスク28を除去した後、メサストライプ(メサ構造)38を形成し、メサストライプ38の両側に、半絶縁性InP層39を形成してメサストライプ38を埋め込む。そして、波長制御導波路領域2Aと利得導波路領域3Aとで電気的に分離(絶縁)されたp型InGaAsコンタクト層33A,33Bを形成した後、波長制御導波路領域2A及び利得導波路領域3Aのp型InGaAsコンタクト層33A,33B上に、それぞれ、p側電極34,36を形成するとともに、基板裏面側にn側電極35を形成して、TDA−DFBレーザが製造される[図4参照]。
なお、その他の製造方法の詳細は、上述の実施態様1と同様であるため、ここでは説明を省略する。
したがって、本TDA−DFBレーザ及びその製造方法によれば、上述の実施態様1と同様に、利得導波路領域3A及び波長制御導波路領域2Aのp型InPクラッド層27,31間に、導電型の異なるn型InPクラッド層29が存在するため、波長制御導波路領域2A及び利得導波路領域3Aのp型InPクラッド層27,31間の電流リークを低減することができる。
したがって、本TDA−DFBレーザ及びその製造方法によれば、上述の実施態様1と同様に、利得導波路領域3A及び波長制御導波路領域2Aのp型InPクラッド層27,31間に、導電型の異なるn型InPクラッド層29が存在するため、波長制御導波路領域2A及び利得導波路領域3Aのp型InPクラッド層27,31間の電流リークを低減することができる。
特に、本実施態様2では、利得導波路領域3A及び波長制御導波路領域2Aのp型InPクラッド層27,31間の全面に、導電型の異なるn型InPクラッド層29が存在するため、波長制御導波路領域2A及び利得導波路領域3Aのp型InPクラッド層27,31間の電流リークをより低減することができる。
また、InGaAsP利得導波路コア層30とInGaAsP波長制御導波路コア層26との間に、バンドギャップエネルギの大きい半導体層(ここではp型InPクラッド層27の一部がマストランスポートしたInPクラッド層27A及びn型InPクラッド層29)が存在するため、InGaAsP利得導波路コア層30とInGaAsP波長制御導波路コア層26との間のキャリアの拡散を大幅に抑制することができる。
また、InGaAsP利得導波路コア層30とInGaAsP波長制御導波路コア層26との間に、バンドギャップエネルギの大きい半導体層(ここではp型InPクラッド層27の一部がマストランスポートしたInPクラッド層27A及びn型InPクラッド層29)が存在するため、InGaAsP利得導波路コア層30とInGaAsP波長制御導波路コア層26との間のキャリアの拡散を大幅に抑制することができる。
これにより、TDA−DFBレーザの閾値電流を低くすることができ、TDA−DFBレーザの波長可変幅を増大させることができる。
[その他]
なお、上述の各実施態様では、n型InPクラッド層29の下側にn型InGaAsPエッチングストップ層24を設け、n型InGaAsPエッチングストップ層24の上面までエッチングし、波長制御導波路領域2Aのn型InPスペーサ層25と同一の厚さのn型InPクラッド層29を成長させるようにしているが、これに限られるものではなく、例えば、n型InGaAsPエッチングストップ層を設けずに、n型InPスペーサ層としてn型InPクラッド層を形成しておき、このn型InPクラッド層の途中までエッチングし(即ち、n型InPクラッド層の一部をエッチングによって除去し)、波長制御導波路領域のn型InPクラッド層と同一の厚さになるようにn型InPクラッド層を再成長させるようにしても良い。
[その他]
なお、上述の各実施態様では、n型InPクラッド層29の下側にn型InGaAsPエッチングストップ層24を設け、n型InGaAsPエッチングストップ層24の上面までエッチングし、波長制御導波路領域2Aのn型InPスペーサ層25と同一の厚さのn型InPクラッド層29を成長させるようにしているが、これに限られるものではなく、例えば、n型InGaAsPエッチングストップ層を設けずに、n型InPスペーサ層としてn型InPクラッド層を形成しておき、このn型InPクラッド層の途中までエッチングし(即ち、n型InPクラッド層の一部をエッチングによって除去し)、波長制御導波路領域のn型InPクラッド層と同一の厚さになるようにn型InPクラッド層を再成長させるようにしても良い。
また、上述の各実施態様では、最初に波長制御導波路領域2Aを形成し、その後に利得導波路領域3Aを構成する各層をバットジョイント成長させるようにしているが、これに限られるものではなく、例えば、最初に利得導波路領域を形成し、その後に波長制御導波路領域を構成する各層をバットジョイント成長させるようにしても良い。
この場合、InGaAsP利得導波路コア層のエッチングの際にサイドエッチングが施されるようにし、バットジョイント成長を行なうために基板温度を昇温した際に、サイドエッチングが施された箇所、即ち、サイドエッチングが施されたInGaAsP利得導波路コア層の側面に、p型InPクラッド層の突出した部分がマストランスポートして堆積するようにしても良い。これにより、波長制御導波路領域を構成するInGaAsP波長制御導波路コア層(第1コア層)と利得導波路領域を構成するInGaAsP利得導波路コア層(第2コア層)との間に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではp型InPクラッド層の一部がマストランスポートしたInPクラッド層;バンドギャップエネルギ1.350eV)が挿入されることになる。
この場合、InGaAsP利得導波路コア層のエッチングの際にサイドエッチングが施されるようにし、バットジョイント成長を行なうために基板温度を昇温した際に、サイドエッチングが施された箇所、即ち、サイドエッチングが施されたInGaAsP利得導波路コア層の側面に、p型InPクラッド層の突出した部分がマストランスポートして堆積するようにしても良い。これにより、波長制御導波路領域を構成するInGaAsP波長制御導波路コア層(第1コア層)と利得導波路領域を構成するInGaAsP利得導波路コア層(第2コア層)との間に、バンドギャップエネルギが、InGaAsP波長制御導波路コア層(バンドギャップエネルギ0.873eV)よりも大きく、かつ、InGaAsP利得導波路コア層(バンドギャップエネルギ0.800eV)よりも大きい半導体層(ここではp型InPクラッド層の一部がマストランスポートしたInPクラッド層;バンドギャップエネルギ1.350eV)が挿入されることになる。
また、上述の各実施態様では、電流注入型の波長制御導波路領域と、電流注入型の利得導波路領域とを備えるTDA−DFBレーザを例に挙げて説明しているが、これに限られるものではなく、例えば、TDA−DFBレーザの波長制御導波路領域に電極を介して電圧印加を行なうことによって発振波長を制御しうるように構成しても良い。つまり、TDA−DFBレーザの利得導波路領域を電流注入型の領域とし、波長制御導波路領域を電圧印加型の領域として構成しても良い。
また、上述の各実施態様では、単体のTDA−DFBレーザを例に挙げて説明しているが、これに限られるものではなく、上述の各実施態様のTDA−DFBレーザと、他の光機能素子(例えば光変調器や光増幅器)とを集積して半導体集積素子を構成することもでき、この場合も同様の効果が得られる。つまり、半導体集積素子を、上述の各実施態様のTDA−DFBレーザが形成されている半導体基板上に(同一の半導体基板上に)、TDA−DFBレーザと光学的に結合された少なくとも1つの光機能素子を備えるものとして構成することもでき、この場合も同様の効果が得られる。
例えば、異なる波長可変幅を持ち(例えば数nm〜十数nmの波長可変範囲を持ち)、かつ、互いに並列に配置されている複数のTDA−DFBレーザ(TDA−DFBレーザアレイ)と、半導体光増幅器(SOA)と、TDA−DFBレーザとSOAとの間に設けられた光結合器(光合流器)と、これらを接続するように設けられた光導波路(曲がり導波路)とを、同一半導体基板上に集積したアレイ集積型TDA−DFBレーザ(半導体集積素子)に本発明を適用することができる(例えば図6参照)。また、このアレイ集積型TDA−DFBレーザの半導体光増幅器の端部に電界吸収型光変調器(EA変調器)を集積した半導体集積素子に本発明を適用することもできる。
また、例えば、一つのTDA−DFBレーザ、SOA、光導波路を同一基板上に集積した半導体集積素子に本発明を適用することもできる。また、例えば、TDA−DFBレーザ、SOA、電界吸収型光変調器(EA変調器)を同一基板上に集積した半導体集積素子に本発明を適用することもできる。
なお、上述の実施形態及び各実施態様では、半導体基板をn型半導体基板又はn型InP基板としているが、これに限られるものではなく、例えばp型半導体基板又はp型InP基板を用いても良い。
なお、上述の実施形態及び各実施態様では、半導体基板をn型半導体基板又はn型InP基板としているが、これに限られるものではなく、例えばp型半導体基板又はp型InP基板を用いても良い。
また、上述の各実施態様では、利得導波路領域をInGaAsPからなるMQW活性層及びSCH層を備えるものとして構成しているが、これに限られるものではなく、例えば、材料・組成や層厚を変更しても良いし、バルク構造や量子ドット構造を採用しても良いし、SCH層を備えないものとして構成しても良く、このような場合も同様の効果を持つ素子を作製することが可能である。
また、上述の各実施態様では、波長制御導波路領域をInGaAsPからなる波長制御導波路コア層及びSCH層を備えるものとして構成しているが、これに限られるものではなく、例えば材料・組成や層厚を変更しても良いし、MQW構造を採用して様々な機能を付加した構造にしても良く、このような場合も同様の効果を持つ素子を作製することが可能である。
また、上述の各実施態様では、高抵抗埋込構造を備える埋込型光半導体集積素子を例に挙げて説明しているが、これに限られるものではなく、例えば、ストライプ状のメサ構造(ストライプ構造)を有し、pn埋込構造などの他の埋込構造を備える埋込型光半導体集積素子、ストライプ状のメサ構造(ストライプ構造)を有するリッジ導波路型光半導体集積素子にも本発明を適用することができる。
また、本発明は、上述した実施形態及び各実施態様に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
以下、上述の実施形態及び各実施態様に関し、更に、付記を開示する。
(付記1)
半導体基板上に、第1の機能を有する第1導波路領域と、光の伝搬方向に沿って前記第1導波路領域に隣接して設けられ、前記第1の機能と異なる第2の機能を有する第2導波路領域とを備え、前記第1導波路領域及び前記第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第1導波路領域を構成する第1導電型の第1クラッド層と前記第2導波路領域を構成する第1導電型の第2クラッド層との間に、前記第1導電型と異なる第2導電型の第3クラッド層を有し、
前記第1導波路領域を構成する第1コア層と前記第2導波路領域を構成する第2コア層との間に、バンドギャップエネルギが、前記第1コア層よりも大きく、かつ、前記第2コア層よりも大きい半導体層を有することを特徴とする半導体素子。
以下、上述の実施形態及び各実施態様に関し、更に、付記を開示する。
(付記1)
半導体基板上に、第1の機能を有する第1導波路領域と、光の伝搬方向に沿って前記第1導波路領域に隣接して設けられ、前記第1の機能と異なる第2の機能を有する第2導波路領域とを備え、前記第1導波路領域及び前記第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第1導波路領域を構成する第1導電型の第1クラッド層と前記第2導波路領域を構成する第1導電型の第2クラッド層との間に、前記第1導電型と異なる第2導電型の第3クラッド層を有し、
前記第1導波路領域を構成する第1コア層と前記第2導波路領域を構成する第2コア層との間に、バンドギャップエネルギが、前記第1コア層よりも大きく、かつ、前記第2コア層よりも大きい半導体層を有することを特徴とする半導体素子。
(付記2)
前記第3クラッド層が、前記第1クラッド層と前記第2クラッド層との間の領域から前記第1コア層と前記第2コア層との間の領域及び前記第2コア層の下側の領域に延びるように形成されており、
前記半導体層が、前記第3クラッド層によって構成されることを特徴とする、付記1記載の半導体素子。
前記第3クラッド層が、前記第1クラッド層と前記第2クラッド層との間の領域から前記第1コア層と前記第2コア層との間の領域及び前記第2コア層の下側の領域に延びるように形成されており、
前記半導体層が、前記第3クラッド層によって構成されることを特徴とする、付記1記載の半導体素子。
(付記3)
前記第1クラッド層が、前記第1コア層と前記第2コア層との間の領域に延びるように形成されており、
前記半導体層が、前記第1クラッド層及び前記第3クラッド層によって構成されることを特徴とする、付記2記載の半導体素子。
前記第1クラッド層が、前記第1コア層と前記第2コア層との間の領域に延びるように形成されており、
前記半導体層が、前記第1クラッド層及び前記第3クラッド層によって構成されることを特徴とする、付記2記載の半導体素子。
(付記4)
前記第1コア層の下側に、前記第2コア層の下側に形成された前記第3クラッド層と同一の厚さのスペーサ層を備えることを特徴とする、付記2又は3記載の半導体素子。
(付記5)
前記第3クラッド層及び前記スペーサ層の下側に、エッチングストップ層を備えることを特徴とする、付記4記載の半導体素子。
前記第1コア層の下側に、前記第2コア層の下側に形成された前記第3クラッド層と同一の厚さのスペーサ層を備えることを特徴とする、付記2又は3記載の半導体素子。
(付記5)
前記第3クラッド層及び前記スペーサ層の下側に、エッチングストップ層を備えることを特徴とする、付記4記載の半導体素子。
(付記6)
前記第1クラッド層及び前記第2クラッド層の上側に、第1導電型の第4クラッド層を備えることを特徴とする、付記1〜5のいずれか1項に記載の半導体素子。
(付記7)
前記第1導波路領域及び前記第2導波路領域の一方が、電流注入によって利得を発生しうる利得導波路領域であり、
前記第1導波路領域及び前記第2導波路領域の他方が、電流注入又は電圧印加によって発振波長を制御しうる波長制御導波路領域であり、
前記利得導波路領域及び前記波長制御導波路領域のそれぞれを複数備え、前記利得導波路領域と前記波長制御導波路領域とが光の伝搬方向に交互に設けられていることを特徴とする、付記1〜6のいずれか1項に記載の半導体素子。
前記第1クラッド層及び前記第2クラッド層の上側に、第1導電型の第4クラッド層を備えることを特徴とする、付記1〜5のいずれか1項に記載の半導体素子。
(付記7)
前記第1導波路領域及び前記第2導波路領域の一方が、電流注入によって利得を発生しうる利得導波路領域であり、
前記第1導波路領域及び前記第2導波路領域の他方が、電流注入又は電圧印加によって発振波長を制御しうる波長制御導波路領域であり、
前記利得導波路領域及び前記波長制御導波路領域のそれぞれを複数備え、前記利得導波路領域と前記波長制御導波路領域とが光の伝搬方向に交互に設けられていることを特徴とする、付記1〜6のいずれか1項に記載の半導体素子。
(付記8)
前記半導体基板と、前記利得導波路領域を構成する利得導波路コア層及び前記波長制御導波路領域を構成する波長制御導波路コア層との間に回折格子を備えることを特徴とする、付記7記載の半導体素子。
(付記9)
付記1〜8のいずれか1項に記載の半導体素子が形成されている前記半導体基板上に設けられ、前記半導体素子と光学的に結合された光機能素子とを備えることを特徴とする半導体集積素子。
前記半導体基板と、前記利得導波路領域を構成する利得導波路コア層及び前記波長制御導波路領域を構成する波長制御導波路コア層との間に回折格子を備えることを特徴とする、付記7記載の半導体素子。
(付記9)
付記1〜8のいずれか1項に記載の半導体素子が形成されている前記半導体基板上に設けられ、前記半導体素子と光学的に結合された光機能素子とを備えることを特徴とする半導体集積素子。
(付記10)
半導体基板上に、第1の機能を有する第1導波路領域を構成する第1スペーサ層、第1導波路コア層、第1導電型の第1クラッド層を順に成長させ、
前記第1の機能と異なる第2の機能を有する第2導波路領域を形成するために前記第1クラッド層、前記第1導波路コア層、前記第1スペーサ層をエッチングによって除去し、
前記第2導波路領域を構成する第2スペーサ層、第2導波路コア層、第1導電型の第2クラッド層をバットジョイント成長させる、各工程を含み、
前記第1導波路領域及び前記第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第2スペーサ層が、前記第1導電型と異なる第2導電型のクラッド層であり、
前記バットジョイント成長工程において、前記第2導波路コア層の底面位置と前記第1導波路コア層の底面位置とが同じになるように前記第2スペーサ層を成長させることによって、前記第2スペーサ層としてのクラッド層が、前記第1クラッド層の側面及び前記第1導波路コア層の側面にも形成されることを特徴とする半導体素子の製造方法。
半導体基板上に、第1の機能を有する第1導波路領域を構成する第1スペーサ層、第1導波路コア層、第1導電型の第1クラッド層を順に成長させ、
前記第1の機能と異なる第2の機能を有する第2導波路領域を形成するために前記第1クラッド層、前記第1導波路コア層、前記第1スペーサ層をエッチングによって除去し、
前記第2導波路領域を構成する第2スペーサ層、第2導波路コア層、第1導電型の第2クラッド層をバットジョイント成長させる、各工程を含み、
前記第1導波路領域及び前記第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第2スペーサ層が、前記第1導電型と異なる第2導電型のクラッド層であり、
前記バットジョイント成長工程において、前記第2導波路コア層の底面位置と前記第1導波路コア層の底面位置とが同じになるように前記第2スペーサ層を成長させることによって、前記第2スペーサ層としてのクラッド層が、前記第1クラッド層の側面及び前記第1導波路コア層の側面にも形成されることを特徴とする半導体素子の製造方法。
(付記11)
前記エッチング工程において、前記第1クラッド層の底面が前記第1導波路コア層の上面よりも突出するように、前記第1導波路コア層がサイドエッチングされ、
前記バットジョイント成長の前に、前記第1クラッド層の突出した部分をマストランスポートさせて前記第1導波路コア層の側面に堆積させることを特徴とする、付記10記載の半導体素子の製造方法。
前記エッチング工程において、前記第1クラッド層の底面が前記第1導波路コア層の上面よりも突出するように、前記第1導波路コア層がサイドエッチングされ、
前記バットジョイント成長の前に、前記第1クラッド層の突出した部分をマストランスポートさせて前記第1導波路コア層の側面に堆積させることを特徴とする、付記10記載の半導体素子の製造方法。
1 n型半導体基板
2 第1導波路領域
2A 波長制御導波路領域
3 第2導波路領域
3A 利得導波路領域
4 n型バッファ層
5 n型スペーサ層
6 第1導波路コア層(第1コア層)
7 p型クラッド層(第1クラッド層)
8 p型コンタクト層
9 p側電極
10 n側電極
11 n型クラッド層(第3クラッド層;スペーサ層)
12 第2導波路コア層(第2コア層)
13 p型クラッド層(第2クラッド層)
14 p型コンタクト層
15 p側電極
16 バットジョイントマスク
21 n型InP基板
22 n型InGaAsP回折格子
23 n型InPスペーサ層
24 n型InGaAsPエッチングストップ層
25 n型InPスペーサ層(クラッド層)
26 InGaAsP波長制御導波路コア層(第1コア層)
27 p型InPクラッド層(第1クラッド層)
28 バットジョイントマスク
29 n型InPクラッド層(第3クラッド層;スペーサ層)
30 InGaAsP利得導波路コア層(第2コア層)
31 p型InPクラッド層(第2クラッド層)
32 p型InPクラッド層(第4クラッド層)
33 p型InGaAsコンタクト層
33A p型InGaAsコンタクト層
33B p型InGaAsコンタクト層
34 p側電極
35 n側電極
36 p側電極
37 メサストライプ形成用マスク
38 メサストライプ(メサ構造)
39 半絶縁性InP層
40 p型InGaAsコンタクト層
41 p型InGaAsコンタクト層
2 第1導波路領域
2A 波長制御導波路領域
3 第2導波路領域
3A 利得導波路領域
4 n型バッファ層
5 n型スペーサ層
6 第1導波路コア層(第1コア層)
7 p型クラッド層(第1クラッド層)
8 p型コンタクト層
9 p側電極
10 n側電極
11 n型クラッド層(第3クラッド層;スペーサ層)
12 第2導波路コア層(第2コア層)
13 p型クラッド層(第2クラッド層)
14 p型コンタクト層
15 p側電極
16 バットジョイントマスク
21 n型InP基板
22 n型InGaAsP回折格子
23 n型InPスペーサ層
24 n型InGaAsPエッチングストップ層
25 n型InPスペーサ層(クラッド層)
26 InGaAsP波長制御導波路コア層(第1コア層)
27 p型InPクラッド層(第1クラッド層)
28 バットジョイントマスク
29 n型InPクラッド層(第3クラッド層;スペーサ層)
30 InGaAsP利得導波路コア層(第2コア層)
31 p型InPクラッド層(第2クラッド層)
32 p型InPクラッド層(第4クラッド層)
33 p型InGaAsコンタクト層
33A p型InGaAsコンタクト層
33B p型InGaAsコンタクト層
34 p側電極
35 n側電極
36 p側電極
37 メサストライプ形成用マスク
38 メサストライプ(メサ構造)
39 半絶縁性InP層
40 p型InGaAsコンタクト層
41 p型InGaAsコンタクト層
Claims (5)
- 半導体基板上に、第1の機能を有する第1導波路領域と、光の伝搬方向に沿って前記第1導波路領域に隣接して設けられ、前記第1の機能と異なる第2の機能を有する第2導波路領域とを備え、前記第1導波路領域及び前記第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第1導波路領域を構成する第1導電型の第1クラッド層と前記第2導波路領域を構成する第1導電型の第2クラッド層との間に、前記第1導電型と異なる第2導電型の第3クラッド層を有し、
前記第1導波路領域を構成する第1コア層と前記第2導波路領域を構成する第2コア層との間に、バンドギャップエネルギが、前記第1コア層よりも大きく、かつ、前記第2コア層よりも大きい半導体層を有することを特徴とする半導体素子。 - 前記第3クラッド層が、前記第1クラッド層と前記第2クラッド層との間の領域から前記第1コア層と前記第2コア層との間の領域及び前記第2コア層の下側の領域に延びるように形成されており、
前記半導体層が、前記第3クラッド層によって構成されることを特徴とする、請求項1記載の半導体素子。 - 前記第1クラッド層が、前記第1コア層と前記第2コア層との間の領域に延びるように形成されており、
前記半導体層が、前記第1クラッド層及び前記第3クラッド層によって構成されることを特徴とする、請求項2記載の半導体素子。 - 前記第1導波路領域及び前記第2導波路領域の一方が、電流注入によって利得を発生しうる利得導波路領域であり、
前記第1導波路領域及び前記第2導波路領域の他方が、電流注入又は電圧印加によって発振波長を制御しうる波長制御導波路領域であり、
前記利得導波路領域及び前記波長制御導波路領域のそれぞれを複数備え、前記利得導波路領域と前記波長制御導波路領域とが光の伝搬方向に交互に設けられていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体素子。 - 半導体基板上に、第1の機能を有する第1導波路領域を構成する第1スペーサ層、第1導波路コア層、第1導電型の第1クラッド層を順に成長させ、
前記第1の機能と異なる第2の機能を有する第2導波路領域を形成するために前記第1クラッド層、前記第1導波路コア層、前記第1スペーサ層をエッチングによって除去し、
前記第2導波路領域を構成する第2スペーサ層、第2導波路コア層、第1導電型の第2クラッド層をバットジョイント成長させる、各工程を含み、
前記第1導波路領域及び前記第2導波路領域の少なくとも一方が電流注入によって機能を発揮する領域であり、
前記第2スペーサ層が、前記第1導電型と異なる第2導電型のクラッド層であり、
前記バットジョイント成長工程において、前記第2導波路コア層の底面位置と前記第1導波路コア層の底面位置とが同じになるように前記第2スペーサ層を成長させることによって、前記第2スペーサ層としてのクラッド層が、前記第1クラッド層の側面及び前記第1導波路コア層の側面にも形成されることを特徴とする半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218881A JP2009054721A (ja) | 2007-08-24 | 2007-08-24 | 半導体素子及び半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218881A JP2009054721A (ja) | 2007-08-24 | 2007-08-24 | 半導体素子及び半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054721A true JP2009054721A (ja) | 2009-03-12 |
Family
ID=40505555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007218881A Withdrawn JP2009054721A (ja) | 2007-08-24 | 2007-08-24 | 半導体素子及び半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054721A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210761A (ja) * | 2010-03-29 | 2011-10-20 | Fujitsu Ltd | 光半導体集積素子及びその製造方法 |
JP2013140842A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | 半導体レーザ装置及び半導体レーザ装置の製造方法 |
JP2013149723A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2018018972A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 光半導体装置 |
CN114944593A (zh) * | 2022-07-26 | 2022-08-26 | 日照市艾锐光电科技有限公司 | 双波长单片集成半导体激光器及其应用和制备方法 |
-
2007
- 2007-08-24 JP JP2007218881A patent/JP2009054721A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210761A (ja) * | 2010-03-29 | 2011-10-20 | Fujitsu Ltd | 光半導体集積素子及びその製造方法 |
CN102834990A (zh) * | 2010-03-29 | 2012-12-19 | 富士通株式会社 | 光半导体集成元件及其制造方法 |
US8987117B2 (en) | 2010-03-29 | 2015-03-24 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
JP2013140842A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | 半導体レーザ装置及び半導体レーザ装置の製造方法 |
JP2013149723A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2018018972A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 光半導体装置 |
CN114944593A (zh) * | 2022-07-26 | 2022-08-26 | 日照市艾锐光电科技有限公司 | 双波长单片集成半导体激光器及其应用和制备方法 |
CN114944593B (zh) * | 2022-07-26 | 2023-02-03 | 日照市艾锐光电科技有限公司 | 双波长单片集成半导体激光器及其应用和制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4330376B2 (ja) | 光半導体装置及びその駆動方法 | |
US8319229B2 (en) | Optical semiconductor device and method for manufacturing the same | |
JP5026905B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5182362B2 (ja) | 光素子及びその製造方法 | |
US7242699B2 (en) | Wavelength tunable semiconductor laser apparatus | |
JP4954992B2 (ja) | 半導体光反射素子及び該半導体光反射素子を用いる半導体レーザ及び該半導体レーザを用いる光トランスポンダ | |
JP5365510B2 (ja) | 半導体集積素子 | |
JP6588859B2 (ja) | 半導体レーザ | |
KR20190072355A (ko) | 파장 가변 레이저 장치 및 이를 제조하는 방법 | |
US7949020B2 (en) | Semiconductor laser and optical integrated semiconductor device | |
JP4909159B2 (ja) | 半導体導波路素子およびその作製方法ならびに半導体レーザ | |
JP2009054721A (ja) | 半導体素子及び半導体素子の製造方法 | |
JP2006261340A (ja) | 半導体デバイス及びその製造方法 | |
JP4825150B2 (ja) | 光半導体集積素子及びその製造方法 | |
JP4885767B2 (ja) | 半導体導波路素子及び半導体レーザ及びその作製方法 | |
JP2005286198A (ja) | 光集積素子 | |
WO2019225331A1 (ja) | 半導体レーザ | |
JP5310271B2 (ja) | 半導体レーザ素子 | |
KR100723833B1 (ko) | 분포귀환형 반도체 레이저 및 그 제조방법 | |
JP5163355B2 (ja) | 半導体レーザ装置 | |
JP2007189080A (ja) | 光半導体装置 | |
JP2003168842A (ja) | 波長可変分布帰還型レーザ素子及び波長可変分布帰還型レーザ集積装置 | |
JP2014135351A (ja) | 半導体光素子、集積型半導体光素子およびその製造方法 | |
JP2012033975A (ja) | 半導体レーザの作製方法 | |
JP2019091806A (ja) | 半導体レーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101102 |