JP4842983B2 - 半導体光集積素子及びその作製方法 - Google Patents

半導体光集積素子及びその作製方法 Download PDF

Info

Publication number
JP4842983B2
JP4842983B2 JP2008033121A JP2008033121A JP4842983B2 JP 4842983 B2 JP4842983 B2 JP 4842983B2 JP 2008033121 A JP2008033121 A JP 2008033121A JP 2008033121 A JP2008033121 A JP 2008033121A JP 4842983 B2 JP4842983 B2 JP 4842983B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
waveguide
integrated device
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008033121A
Other languages
English (en)
Other versions
JP2009194149A (ja
Inventor
亘 小林
満 須郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008033121A priority Critical patent/JP4842983B2/ja
Publication of JP2009194149A publication Critical patent/JP2009194149A/ja
Application granted granted Critical
Publication of JP4842983B2 publication Critical patent/JP4842983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、例えば、光通信用モジュール、光通信システムの光変調器集積化光源に用いる半導体光集積素子及びその作製方法に関する。
光ファイバ通信の広がりに伴い、メトロアクセス系通信(〜80km)では、現在、温調クーラー付で動作させている半導体レーザと光変調器を、温調クーラー無しで動作させ、それらを低コスト化させる、という需要が広がっている。このような需要を満たすために、半導体レーザと光変調器には、低温から高温にわたる広い範囲の環境温度でも、大きな特性劣化が見られないよう高性能化することが求められている。
光変調器集積化光源となる半導体光集積素子の高温動作化を考えた場合に、多重量子井戸構造のDFB(Distributed feedback)レーザと多重量子井戸構造の電界吸収型光変調器(EA(Electro-Absorption)変調器と称する。)を、どちらもAl系半導体材料(InGaAlAs系材料等)を用いて作製、モノリシック集積し、良好な特性を得たという報告が数多くされている(非特許文献1参照)。
M. R. Gokhale, et al., "Uncooled, 10Gb/s 1310nm Electroabsorption Modulated Laser", Optical Fiber Communications Conference, 2003, PD42 Kenichiro Yashiki, et al., "10-GB/s 23-km Penalty-Free Operation of 1310-nm Uncooled EML With Semi-Insulating BH Structure", IEEE Photonics Technology Letters, Vol. 18, No.1, January 1, 2006, PP109-111
Al系半導体材料は、高温動作に優れる反面、材料の取り扱いの難しさに問題がある。
例えば、半導体レーザ及び半導体光変調器を、バットジョイント(以下、BJと略す。)法を用いて、同一基板上にモノリシック集積する場合には、半導体レーザ又は半導体光変調器のいずれか一方を結晶成長させ、半導体レーザ又は半導体光変調器のいずれか他方となる領域をエッチングし、そのエッチングした領域に半導体レーザ又は半導体光変調器のいずれか他方を結晶成長させるが、Al系半導体材料はサイドエッチ量が大きいため、結合部分となる部分もエッチングされてしまい、その後の結晶成長のときに、半導体レーザと半導体光変調器との結合部分に空孔が残ってしまう。そのため、半導体レーザと半導体光変調器がきれいに結合されず、その結合効率が劣化し、光出力を減少させることが問題となっていた。
又、Al系半導体材料は、空気中で容易に酸化してしまうことも問題となっている。
例えば、BJ構造を形成する場合、結合部分となる部分の表面が酸化している状態でBJ法を行うと、その部分でうまく結晶成長が出来ず、空孔が残ってしまう。そのため、半導体レーザと半導体光変調器の結合効率が劣化し、光出力を減少させる原因となっていた。
Al系半導体材料の酸化への対処方法として、半導体レーザ部と半導体光変調器部を一度に成長する選択成長技術が報告されている。この方法では、結晶成長の過程でAl系半導体材料を一度も空気中に出さないために酸化の影響を抑制できると報告されている(非特許文献2)。しかしながら、これらの工程は、全て難易度が高く、歩留まりの向上が難しい、量産に向かないという問題点があった。
本発明は上記課題に鑑みなされたもので、Al系半導体材料を用いて同一の基板上に半導体レーザと半導体光変調器を集積する際に、簡便な作製プロセスで、Al系半導体材料の酸化とサイドエッチの影響を抑制すると共に、結合効率を向上させた半導体光集積素子及びその作製方法を提供することを目的とする。
上記課題を解決する第1の発明に係る半導体光集積素子は、
同一の半導体基板上に、Alを含む半導体材料からなる活性層を備えるレーザ部光導波路とAlを含む半導体材料からなる変調器層を備える変調器部光導波路とをモノリシック集積した半導体光集積素子において、
前記活性層と前記変調器層との間に、Alを含まない半導体材料からなる半導体層を設けると共に、前記半導体層の上層に、前記活性層及び前記変調器層の上層にまで延設された、Alを含まない半導体材料からなる共通導波路層を設けることにより、前記レーザ部光導波路と前記変調器部光導波路との間に結合部光導波路を設け、
前記共通導波路層以上をリッジ構造に形成し、前記結合部光導波路のリッジ幅を、前記レーザ部光導波路及び前記変調器部光導波路のリッジ幅より大きくすると共に、前記リッジ構造の両側面を半絶縁性半導体材料により埋め込んだことを特徴とする。
上記課題を解決する第2の発明に係る半導体光集積素子は、
上記第1の発明に記載の半導体光集積素子において、
Alを含まない半導体材料からなる窓構造部を、当該半導体光集積素子の端部に設け、
前記活性層及び前記変調器層の端面を前記窓構造部で覆って、空気中に露出しないようにしたことを特徴とする。
上記課題を解決する第3の発明に係る半導体光集積素子は、
上記第1又は第2の発明に記載の半導体光集積素子において、
前記半絶縁性半導体材料がRuによりドープされていることを特徴とする。
上記課題を解決する第4の発明に係る半導体光集積素子は、
上記第1〜第3の発明のいずれか1つに記載の半導体光集積素子において、
当該半導体光集積素子の発振波長を1.55μmとする場合、
前記共通導波路層の組成波長を1.0μm以上1.4μm以下としたことを特徴とする。
上記課題を解決する第5の発明に係る半導体光集積素子は、
上記第4の発明に記載の半導体光集積素子において、
前記結合部光導波路のリッジ幅を1.0μm以上2.0μm未満の範囲としたことを特徴とする。
上記課題を解決する第6の発明に係る半導体光集積素子の作製方法は、
同一の半導体基板上に、Alを含む半導体材料からなる活性層を備えるレーザ部光導波路とAlを含む半導体材料からなる変調器層を備える変調器部光導波路とをモノリシック集積する半導体光集積素子の作製方法において、
前記半導体基板上に、前記活性層と前記変調器層とを隣接して形成すると共に、前記活性層と前記変調器層との隣接部分を除去し、
除去した前記隣接部分に、Alを含まない半導体材料からなる半導体層を形成し、
前記活性層、前記変調器層及び前記半導体層上に、エッチストップ層を形成し、
前記エッチストップ層上に、Alを含まない半導体材料からなる共通導波路層を形成し、
前記共通導波路層上にAlを含まない半導体材料からなる上部クラッド層を形成し、
前記共通導波路層以上をリッジ構造に形成し、
前記結合部光導波路のリッジ幅を、前記レーザ部光導波路及び前記変調器部光導波路のリッジ幅より大きく形成し、
前記リッジ構造の両側面を半絶縁性半導体材料により埋め込むことを特徴とする。
上記課題を解決する第7の発明に係る半導体光集積素子の作製方法は、
上記第6の発明に記載の半導体光集積素子の作製方法において、
前記隣接部分を除去する際、当該半導体光集積素子の端部となる前記活性層及び前記変調器層の端部も同時に除去し、
前記半導体層を形成する際、除去した前記端部部分に前記半導体層を同時に形成することにより窓構造部を形成し、前記活性層及び前記変調器層の端面を前記窓構造部で覆って、空気中に露出しないようにすることを特徴とする。
上記課題を解決する第8の発明に係る半導体光集積素子の作製方法は、
上記第6又は第7の発明に記載の半導体光集積素子の作製方法において、
前記半絶縁性半導体材料にRuをドープすることを特徴とする。
上記課題を解決する第9の発明に係る半導体光集積素子の作製方法は、
上記第6〜第8の発明のいずれか1つに記載の半導体光集積素子の作製方法において、
当該半導体光集積素子の発振波長を1.55μmとする場合、
前記共通導波路層の組成波長が1.0μm以上1.4μm以下となる組成から、前記共通導波路層を構成することを特徴とする。
上記課題を解決する第10の発明に係る半導体光集積素子の作製方法は、
上記第9の発明に記載の半導体光集積素子の作製方法において、
前記結合部光導波路のリッジ幅を1.0μm以上2.0μm未満の範囲で形成することを特徴とする。
本発明によれば、極めて容易な作製プロセスで、Al系半導体材料を用いる際の酸化、サイドエッチといった問題を抑制し、集積化した光素子間の結合効率を、少なくとも80%以上、更には、90%以上にすることが可能である。その結果として、低温から高温までの広い動作温度範囲で、特性劣化の小さな高信頼性の半導体光集積素子を実現することが出来る。
以下、本発明に係る半導体光集積素子及びその作製方法の実施形態について、図面を参照しながら説明する。
<1.構成>
図1は、本発明に係る半導体光集積素子の実施形態の一例を示す斜視図である。又、図2〜図5は、図1に示す半導体光集積素子の断面図であり、図2が、その導波方向に沿う断面図、図3が、その半導体レーザ部の断面図、図4が、その結合部の断面図、図5が、その半導体光変調器部の断面図である。最初に、図1〜図5を参照して、その構成を説明する。
本発明に係る半導体光集積素子は、EA−DFBレーザと呼ばれるものであり、Alを含む半導体材料(以降、Al系半導体材料と呼ぶ。)からなる活性層11を備える半導体レーザ部(以降、レーザ部と略す。)1の光導波路と、Al系半導体材料からなる変調器層12を備える半導体光変調器部(以降、変調器部と略す。)2の光導波路とを、同一の基板10上にモノリシック集積したものである。更に、レーザ部1と変調器部2との間に形成された結合部3の光導波路と、レーザ部1の端部側方に形成された窓構造部4の光導波路と、変調器部2の端部側方に形成された窓構造部5の光導波路とを有する。
レーザ部1は、下層側から、n−メタルからなる下部電極20と、n−InPからなり、下部クラッド層となる基板10と、Al系半導体材料からなり、レーザ光を発振する活性層11と、i−InPからなるエッチストップ層14と、Alを含まない半導体材料(以降、非Al系半導体材料と呼ぶ。)であるi−InGaAsPからなる共通導波路層15と、p−InPからなる上部クラッド層16と、p−InGaAsPからなるコンタクト層18と、p−メタルからなる上部電極19とから構成され、活性層11の上方には回折格子が形成されている。レーザ部1において、活性層11、エッチストップ層14、共通導波路層15が、コア層を構成している。
この共通導波路層15は、活性層11及び後述の半導体層13、変調器層12の上層側(基板10とは反対側)に、活性層11、半導体層13及び変調器層12の導波方向に沿って、素子全長(窓構造部4〜レーザ部1〜結合部3〜変調器部2〜窓構造部5)に渡って延設されており、エッチストップ層14、上部クラッド層16と共に、非Al系半導体材料から形成されている。そして、共通導波路層15以上の層、具体的には、共通導波路層15及び上部クラッド層16は、リッジ構造に形成されて、その導波方向に沿った両側面が、Ru(ルテニウム)ドープのInPからなる埋込層17により埋め込まれた構造となっている。
変調器部2は、下層側から、n−メタルからなる下部電極20と、n−InPからなり、下部クラッド層となる基板10と、Al系半導体材料からなり、活性層11から発振されたレーザ光を変調する変調器層12と、i−InPからなるエッチストップ層14と、非Al系半導体材料であるi−InGaAsPからなる共通導波路層15と、p−InPからなる上部クラッド層16と、p−InGaAsPからなるコンタクト層18と、p−メタルからなる上部電極19とから構成されている。変調器部2において、変調器層12、エッチストップ層14、共通導波路層15が、コア層を構成している。
結合部3は、活性層11と変調器層12とを光結合する役割を果たすものであり、下層側から、n−InPからなり、下部クラッド層となる基板10と、非Al系半導体材料であるi−InP又はi−InGaAsPからなる半導体層13と、i−InPからなるエッチストップ層14と、非Al系半導体材料であるi−InGaAsPからなる共通導波路層15と、p−InPからなる上部クラッド層16とから構成される。結合部3においては、共通導波路層15がコア層を構成している。
窓構造部4、5は、下層側から、n−InPからなり、下部クラッド層となる基板10と、非Al系半導体材料であるi−InP又はi−InGaAsPからなる半導体層13と、i−InPからなるエッチストップ層14と、非Al系半導体材料であるi−InGaAsPからなる共通導波路層15と、p−InPからなる上部クラッド層16とから構成される。窓構造部4、5は、結合部3と略同等の構成を有しており、ここでも、共通導波路層15がコア層を構成している。この窓構造部4、5は、Al系半導体材料から形成された活性層11及び変調器層12の端面が空気に触れないようにする役割を果たすものであり、そのため、基板10の上面であり、かつ、活性層11及び変調器層12の側端面に、非Al系半導体材料からなる半導体層13を形成することにより、活性層11及び変調器層12の端面を覆うような構造としている。
レーザ部1の活性層13は、更に詳細には、基板10側から、InGaAlAsからなるSCH(Separate Confinement Hetero-structure)層21、InGaAlAsからなるMQW(Multiple Quantum Wall;多重量子井戸)層22、InGaAlAsからなるSCH層23、InAlAsからなるキャリアストップ層24、i−InGaAsPからなる半導体層25からなり、SCH層21、MQW層22、SCH層23、キャリアストップ層24は、Al系半導体材料から構成されている。
又、変調器部2の変調器層12は、基板10側から、InGaAlAsからなるSCH層31、InGaAlAsからなるMQW層32、InGaAlAsからなるSCH層33、i−InGaAsPからなる半導体層34からなり、SCH層31、MQW層32、SCH層33は、Al系半導体材料から構成されている。
<2.製造方法>
次に、図1〜図5を参照しながら、図6(a)〜(d)、図7(a)〜(f)を用いて、本発明に係る半導体光集積素子の作製方法を説明する。
(1)まず、n−InPの基板10上に、Al系半導体材料からなる活性層11を結晶成長させる(図6(a))。
(2)次に、最初に集積したいレーザ部1の部分の試料表面に誘電体絶縁膜(例えば、酸化絶縁膜)のマスク41を形成する(図6(b))。このマスク41は、変調器部2の部分の試料表面には開口部を有することになる。マスク41としては、例えば、プラズマCVD法により酸化シリコン膜を成膜し、通常の露光方法でレジストパターンを形成した後、CF系のプラズマエッチングにより作製すればよい。
(3)次に、マスク41を用いて、マスク41のかかっていない部分、つまり、変調器部2となる部分の活性層11のみをウェットエッチングにより除去する(図6(c))。この際、変調器部2となる部分においては、活性層11までは溶かすが、n−InPの基板10は溶かさないような溶液を用いてウェットエッチングを行う。
(4)次に、ウェットエッチングの後、通常のBJ法により、変調器層12を結晶再成長する。本実施例における作製方法の場合も、この時点では、サイドエッチや酸化の影響は避けることができず、活性層11と変調器層12との結合部分に空孔部42が残ってしまう(図6(d))。
空孔部42が残った状態では、活性層11と変調器層12がきれいに結合されなくなる。この状態のままでは、従来と同様に、活性層11と変調器層12の結合効率が低下し、光出力を減少させることが問題となってしまう。そこで、図7(a)〜(f)以降の手順を経て、結合部3、共通導波路層15を形成すると共に、半導体光集積素子を形成することにより、簡易な作製プロセスで、結合効率の低下を抑制するようにしている。
(5)具体的には、空孔部42がある部分の試料表面に開口部を有すると共に、活性層11の空孔部42とは反対側の端部及び変調器層12の空孔部42とは反対側の端部、つまり、半導体光集積素子の両端部の試料表面に開口部を有するように、誘電体絶縁膜(例えば、酸化絶縁膜)のマスク43を形成する(図7(a))。マスク43としては、例えば、プラズマCVD法により酸化シリコン膜を成膜し、通常の露光方法でレジストパターンを形成した後、CF系のプラズマエッチングにより作製する。
(6)次に、マスク43を用いて、ドライエッチング又はウェットエッチングにより、空孔部43を含む領域と素子端部の領域を除去する(図7(b))。つまり、後に結合部3となる部分を一旦除去することにより、空孔部43を除去している。この際、活性層111、変調器層12までは除去するが、n−InPの基板10は除去しないようにしている。ドライエッチング加工には、塩素、臭素等のハロゲン系ガス、又は、メタン、エタン等の炭化水素ガス、又は、アルゴンガス等を用いる。又、ウェットエッチングには、酸溶液等を用いる。
(7)次に、エッチングにより除去した部分に、非Al系半導体材料からなる半導体層13をMOVPE法で結晶成長する(図7(c))。なお、半導体層13としては、例えば、InP、InGaAsP系材料を用いる。
(8)次に、マスク43を、HF系溶液によるウェットエッチング、又は、CF系ガスによるドライエッチングにより除去した後、非Al系半導体材料からなるエッチストップ層14及び共通導波路層15を順に結晶成長させる。その後、レーザ部1に回折格子を形成し、上部クラッド層16をMOVPE法により全面に成長する(図7(d))。このようにして、レーザ部1と変調器部2との間の結合部3と、素子端部の窓構造部4、5が同時に形成される。
(9)引き続き、コンタクト層18を、MOVPE法により結晶成長する(図7(e))。
(10)コンタクト層18の結晶成長後、試料表面に光導波路形成用の誘電体絶縁膜マスクを形成し、共通導波路層15、上部クラッド層16、コンタクト層18を光導波路状にエッチング加工する。光導波路状にエッチング加工する際、除去対象部分においては、共通導波路層15までを除去し、エッチストップ層14で止めるような溶液を用いて行う(図1、図3〜図5参照)。
(11)その後、形成した光導波路の両側面に、MOVPE法により、電流ブロック層として、RuドープのInPからなる埋込層17を成長させた(図1、図3〜図5参照)。Ruの原料としては、ビスエチルシクロペンタディエニルルテニウム(bis(ethylcycloPentadienyl)ruthenimm(II))を用いた。
(12)その後、結合部3において電極分離を行う領域を開口すると共に、窓構造部4、5の領域を開口したマスクパターンを用いて、レーザ部1の光導波路と変調器部2の光導波路の間のコンタクト層18を除去して、互いの電極分離を行うと共に、同時に、窓構造部4、5のコンタクト層18も除去する。その後、レーザ部1と変調器部2の上方に各々上部電極層19を形成し、基板10の裏面側に下部電極20を形成する(図7(f))。
従来技術では、結合効率の低下を回避するため、難易度の高いプロセスを必要としていたが、本発明では、上述した作製方法を用いることにより、難易度の高い作製プロセスの使用を回避し、簡単な作製プロセスで、結合効率の高い半導体光集積素子を実現することができる。
上述したように、本発明に係る半導体光集積素子においては、レーザ部1と変調器部2とを光結合する結合部3を備えると共に、レーザ部1の活性層11、変調器部2の変調器層12及び結合部3の半導体層13の上層に共通導波路層15を備えており、更に、導波路となる構成のうち、Alを含まない共通導波路層15以上の層をリッジ構造とする埋め込み導波路構造としている。
活性層11、変調器層12及び半導体層13の上層に共通導波路層15を備えることにより、共通導波路層15のみをリッジ構造に含む構造として、リッジ構造幅の加工により、共通導波路層15のみの幅を制限することができる。その結果、活性層11及び変調器層12の下層側に共通導波路層を備える場合に比べて、横方向の光閉じ込めを増加させて、レーザ部、結合部、変調器部において、導波光を良好に導波させるという利点を有する。
又、本発明に係る半導体光集積素子においては、リッジ構造の両脇をRuドープInP半絶縁性半導体からなる埋込層17で埋め込むので、電流狭窄、放熱性に優れ、その結果、放熱性に優れるので信頼性も向上するという利点も有する。なお、本実施例においては、リッジ構造の両側面を埋め込む半絶縁性半導体材料にRuドープされたものを用いているが、Fe等の他の不純物がドープされたものを用いてもよい。
更に、埋込層17で埋め込む際には、Al系半導体材料から構成される活性層11、変調器層12自体が加工(エッチング)されることがないため、Al系半導体表面(埋め込み後は埋め込み界面)が大気に露出することがなく、酸化されることがない。Al系半導体表面が酸化した場合には、結晶品質を劣化させ、素子特性の劣化を招くが、本発明に係る半導体光集積素子においては、Al系半導体表面が大気に露出することがなく、酸化されることなく加工が行われるので、素子特性が良好であるという利点も有する。
このような構成により、本発明に係る半導体光集積素子においては、活性層11から放出された光は、活性層11と共通導波路層15との間をシングルモードで導波され、更に、共通導波路層15と変調器層12との間もシングルモードで導波されて、高い効率で窓構造部5の端面から出射されることになる。
<3.最適な構成条件>
本発明に係る半導体光集積素子は、上述した基本構成だけでも様々な利点を有するが、後述するように、埋め込み導波路幅等を最適な条件に設定することで、導波路をシングルモードとすると共に、レーザ部1と結合部3及び結合部3と変調器部2の結合効率を80%以上とすることができる。そこで、結合効率を80%以上にする構成条件について、以下、図8〜図27を参照して、詳細に説明する。
なお、図8〜図27に示すグラフ、フィールド分布は、光導波路等の設計の際にシミュレーションを行う計算ソフト「APSS」(バージョン:2.3g、Apollo Photonics社製)を用いて検証している。
<3a.共通導波路層の組成>
最初に、共通導波路層15の組成について述べる。
共通導波路層15には、非Al系半導体材料であるInGaAsPが用いられている。ここで、共通導波路層15を構成するInGaAsPの組成について、組成によって決まるフォトルミネッセンス測定における発光波長(組成波長又はPL波長)を用いて説明する。図8に、PL波長の温度依存性を示す。又、1.55μm波長帯のDFB−LDの発振波長の温度依存性も示す。
図8に示すように、温度が20℃から100℃まで増加すると、PL波長1.5μmにおいては、デチューニング量Δλが0.05μmから0.008μmへ変化し、PL波長1.4μmにおいては、デチューニング量Δλが0.15μmから0.108μmへ変化し、PL波長1.3μmにおいては、デチューニング量Δλが0.25μmから0.208μmへ変化し、PL波長1.2μmにおいては、デチューニング量Δλが0.35μmから0.308μmへ変化し、PL波長1.1μmにおいては、デチューニング量Δλが0.45μmから0.408μmへ変化している。このとき、PL波長は0.5−0.7nm/℃で増加している。一方、DFB−LDの発振波長は、1.55μmから1.558μmへ変化し、このとき、発振波長は0.1nm/℃で増加している。このように、高温になると、共通導波路層15のPL波長がDFB−LDの発振波長に近づいていく。
100℃でのDFB−LDの動作時において、十分な光出力を得るためには、デチューニング量Δλが0.1μm必要である。これは、100℃でのPL波長が1.45μm以上になると、DFB−LDの光を共通導波路層15が吸収するため光出力が低下するからである。そこで、100℃でDFB−LDが発振するためには、図8より、室温時のPL波長、即ち、共通導波路層15に用いるInGaAsPの組成波長は、1.4μm以下であることが必要である。なお、1.30μm波長帯のDFB−LDの場合は、同様の事情から、共通導波路層15に用いるInGaAsPの組成波長は、1.15μm以下であることが必要である。
次に、共通導波路層15に用いるInGaAsPの組成と、レーザ部1と共通導波路層15との結合効率について述べる。一般的に、光素子において良好な動作特性を示すためには、素子/導波路間の結合効率は80%以上必要である。
図9〜図11は、レーザ部と結合部との結合効率について、結合部の導波路幅WP依存性を示すグラフであり、図9はPL波長が1.1μmのとき、図10はPL波長が1.2μmのとき、図11はPL波長が1.3μmのときである。又、共通導波路層15の層厚dは共に0.2μmである。
導波路幅WPが1.0〜2.0μmの場合において、PL波長が1.1μmの場合には、結合効率は80%未満であるが、PL波長が1.2μm、1.3μmのときには、80%以上になる。このように、共通導波路層15の層厚dが0.2μmのときは、共通導波路層15に用いるInGaAsPの組成波長は1.2μm以上であることが有効である。
共通導波路層15の他の層厚dについても、図9〜図11に示すような依存性を確認し、それらを図12にまとめてみた。図12からわかるように、共通導波路層15の層厚dが0.5μm以上のときは、PL波長は1.0μm以上であればよく、共通導波路層15の層厚dが0.3μm以上0.5μm未満のときは、PL波長は1.1μm以上であればよく、共通導波路層15の層厚dが0.2μm以上0.3μm未満のときは、PL波長は1.2μm以上であればよく、共通導波路層15の層厚dが0.1μm以上0.2μm未満のときは、PL波長は1.3μm以上であれば有効である。
このように、1.55μm波長帯のDFB−LDを用いる場合は、共通導波路層15に用いるInGaAsPの組成波長は、1.0μm以上、1.4μm以下で有効である。又、1.30μm波長帯のDFB−LDを用いる場合は、同様に、共通導波路層15に用いるInGaAsPの組成波長は、1.0μm以上、1.15μm以下であると有効である。
<3b.共通導波路層の層厚>
次に、共通導波路層15の層厚dについて説明する。共通導波路層15の層厚dは、0.1μm未満になると結合効率が低下して、素子特性が低下するので、0.1μm以上であることが望ましい。一方、0.6μmより厚くなると、共通導波路層15の光閉じ込めが増大する一方、レーザ部1の活性層11の光閉じ込めが低下して、レーザの特性が低下(閾値電流の増大等)するので、0.6μm以下であることが望ましい。更に、層厚を0.35μm以下にすると、閾値電流が更に低減するので有効である。
このように、共通導波路層15の層厚dは、0.1μm以上、0.6μm以下であると有効であり、0.1μm以上、0.35μm以下であることがより望ましい。
<3c.レーザ部導波路幅、変調器部導波路幅>
次に、レーザ部1の共通導波路層15の幅、即ち、レーザ部1の埋め込み導波路幅WLについて説明する。レーザ部1からの発振光は共通導波路層15をシングルモードで導波しなくてはならない。
図13〜図15は、共通導波路層15における導波光の導波形態(フィールド分布)を示す図であり、図13はレーザ部1の埋め込み導波路幅WLが1.5μmのときであり、図14はレーザ部1の埋め込み導波路幅WLが1.7μmのときであり、図15はレーザ部1の埋め込み導波路幅WLが1.8μmのときである。又、共に、共通導波路層15のPL波長は1.3μm、層厚dは0.2μmである。
なお、図13〜図15においては、埋め込み導波路断面が左右対称の構造であるので、計算を軽減するため、右半分のみの計算で導波光の導波形態を求め、右半分だけを示している。又、図中の符号15は共通導波路を、図中のドットの分布は光のフィールド分布を示しており、濃いドットの部分が最もフィールド強度が強く、薄いドットの部分が最もフィールド強度が弱いことを示している。
図13においては、共通導波路層15の中央に導波光が導波しており、埋め込み導波路幅WLが1.3μmのときは、シングルモードで導波していることがわかる。
又、図14においては、この図が埋め込み導波路断面の右半分だけを示していることを考慮すると、埋め込み導波路幅WLが1.7μmのときは、マルチモードの光のフィールドが結合していないこと、つまり、シングルモードであることを表している。
一方、図15においては、埋め込み導波路幅WLが1.8μmのときは、マルチモードの光のフィールドが結合して、光がマルチモード導波していることを示している。
このように、共通導波路層15のPL波長が1.3μmのときは、埋め込み導波路幅WLが1.8μm未満である必要がある。
共通導波路層15の他のPL波長についても、図13〜図15に示すような導波形態を確認し、それらを図16にまとめてみた。なお、共通導波路層15の層厚dは全て0.2μmである。図16からわかるように、共通導波路層15のPL波長が1.1μm以上1.2μm未満では、埋め込み導波路幅WLは1.0μm以上2.6μm以下、PL波長が1.2μm以上1.3μm未満では、埋め込み導波路幅WLは1.0μm以上2.0以下、PL波長が1.3μm以上1.4μm未満では、埋め込み導波路幅WLは1.0μm以上1.8μm以下、PL波長が1.4μm以上1.5μm未満では、埋め込み導波路幅WLは1.0μm以上1.6μm以下が有効である。
なお、本発明において、共通導波路層15の層厚dは、0.1μm以上0.6μm以下の範囲であることが望ましいが、これは、埋め込み導波路幅WLに比べて小さい(狭い)ので、導波光モードの依存性に影響は与えない。
又、変調器部2の共通導波路層15の幅、即ち、変調器部2の埋め込み導波路幅WEについても、レーザ部1の埋め込み導波路幅WLと同様の依存性を示す。従って、ここでは、その説明は割愛する。
<3d.結合部導波路幅>
次に、結合部3の埋め込み導波路幅WPについて説明する。
前述の図11で示したように、PL波長1.3μm、層厚0.2μmの共通導波路層15において、レーザ部1の埋め込み導波路幅WLが1.0μmのときは、結合部3の埋め込み導波路幅WPは、1.0μmより1.2μm〜1.5μmの方が、結合効率が高い。同様に、レーザ部1の埋め込み導波路幅WLが1.2μmのときは、結合部3の埋め込み導波路幅WPは、1.2μmより1.5μmの方が、結合効率が高い。
このように、結合部3の埋め込み導波路幅WPが、レーザ部1の埋め込み導波路幅WLよりも大きい場合に、結合効率が向上し有効である。これは、図9に示したPL波長1.1μmのとき、図10に示したPL波長1.2μmのときにも、同様である。又、変調器部2の埋め込み導波路幅WEに対しても、同様である。従って、WP>WL及びWP>WEとすると、結合効率が向上し有効である。
なお、本発明において、共通導波路層15の層厚dは、0.1μm以上0.6μm以下の範囲であることが望ましいが、これは、埋め込み導波路幅WPに比べて小さい(狭い)ので、導波光モードの依存性に影響は与えない。
一方、共通導波路層15のPL波長が1.2μm(図10参照)、1.3μm(図11参照)のときに、結合部3の埋め込み導波路幅WPが広くなると、結合効率が減少する場合がある。これは、結合部3の埋め込み導波路幅WPが広い場合において、導波光モードがマルチモードになるためである。
例えば、共通導波路層15のPL波長が1.3μm、導波路厚が0.2μmのときに、結合部3の埋め込み導波路幅WPを変化させた場合、導波光の導波形態は、図17〜図20に示すようになる。なお、図17〜図20においても、図13〜図15と同様に、埋め込み導波路断面は左右対称であるので、右半分だけを示しており、又、図中の符号15は共通導波路を、図中のドットの分布は光のフィールド分布を示している。
図17に、結合部3の埋め込み導波路幅WPが1.0μmのときの1次モードの導波光の形態を示す。結合部3の埋め込み導波路幅WPが1.0μmのときには、1次モード導波光のフィールドが導波路中央部(Y座標:0μm)に集中しており、シングルモードで導波していることがわかる。
図18に、結合部3の埋め込み導波路幅WPが1.7μmのときの1次モードの導波光の形態を示す。結合部3の埋め込み導波路幅WPが1.7μmのときにも、1次モード導波光のフィールドが導波路中央部(Y座標:0μm)に集中しており、シングルモードで導波していることがわかる。
図19に、図18と同じ導波路構造(結合部3の埋め込み導波路幅WPが1.7μm)について、高次(2次)モードの導波光の形態を示す。高次モード導波光のフィールドは、導波路端部で発散しており、高次モードでは結合していないこと、即ち、導波していないことがわかる。
一方、図20に、結合部3の埋め込み導波路幅WPが2.0μmのときの高次(2次)モードの導波光の形態を示す。高次モード導波光のフィールドが、導波路端部近傍に集中しており、高次モードで導波していることがわかる。このことは、結合部3の埋め込み導波路幅WPが2.0μmのときに、シングルモードでなく、マルチモードで光が導波していることを示す。
このように導波光モードは、結合部3の埋め込み導波路幅WPが広い場合、マルチモードになる。以上のように、結合部3の埋め込み導波路幅WPの値が2.0μm未満の範囲において、導波光はシングルモードで導波する。又、結合部3の埋め込み導波路幅WPは1.0μm未満の範囲においては高精度で導波路構造を作製することが困難である。以上より、結合部3の埋め込み導波路幅WPの値は、1.0μm以上2.0μm未満の範囲において有効である。
<3e.閉じ込め>
次に、レーザ部1の活性層11、共通導波路層15、変調器部2の変調器層12の光閉じ込めについて述べる。
図21に、レーザ部1の活性層11の光閉じ込め係数について、その共通導波路のPL波長依存性を示し、図22に、レーザ部1の共通導波路層15の光閉じ込め係数について、その共通導波路のPL波長依存性を示す。ここでは、共に、共通導波路層15の層厚dを0.2μmとし、レーザ部1の埋め込み導波路幅WLを、1.2μm、1.5μm、1.7μm、2.0μmとして確認した。
図22に示すように、共通導波路のPL波長が増加すると、共通導波路層15の光閉じ込め係数が増加する一方、図21に示すように、活性層11の光閉じ込め係数が低下することがわかる。これは、PL波長が長波になるに従い、材料の屈折率は大きくなるため、光のフィールドは共通導波路に強く閉じ込められるようになり、その分、活性層11の閉じ込め係数は減少するからである。共通導波路のPL波長が1.2μm以上のとき、共に、結合効率が80%以上になる。このとき、共通導波路層15の光閉じ込め係数が0.22〜0.25以上になり、一方、活性層の11光閉じ込め係数が0.21以下になる。
又、図23に、レーザ部1の活性層11の光閉じ込め係数について、その埋め込み導波路幅WL依存性を示し、図24に、レーザ部1の共通導波路層15の光閉じ込め係数について、その埋め込み導波路幅WL依存性を示す。ここでは、共に、共通導波路層15の層厚dを0.2μmとし、共通導波路のPL波長を1.1μm、1.2μm、1.3μm、1.4μmとして確認した。
図23に示すように、埋め込み導波路幅WLが大きくなるに従い、活性層11の閉じ込め係数が減少していることが分かる。
又、図24に示すように、埋め込み導波路幅WLが大きくなるに従い、共通導波路層15の閉じ込め係数が増大していることが分かる。
以上の内容に基づいて、良好な素子特性を示す場合の光閉じ込めについて、以下に説明する。
図25に、レーザ部1(活性層11、共通導波路層15)の光閉じ込め係数について、そのレーザ部1の埋め込み導波路幅WL依存性を示す。なお、共通導波路のPL波長は1.3μmであり、共通導波路層15の層厚dは0.2μmである。
図25に示すように、レーザ部1の埋め込み導波路幅WLが1.0μm以上2.0μm以下において、活性層11の光閉じ込め係数は0.2程度、共通導波路層15の光閉じ込め係数は0.27〜0.3程度である。
図26に、結合部3(共通導波路層15)の光閉じ込め係数について、結合部3の埋め込み導波路幅WP依存性を示す。なお、共通導波路のPL波長は1.3μmであり、共通導波路層15の層厚dは0.2μmである。
図26に示すように、結合部3の埋め込み導波路幅WPが1.0μm以上2.0μm以下において、共通導波路層15の光閉じ込め係数は0.28〜0.31程度である。
図27に、変調器部2(変調器層12、共通導波路層15)の光閉じ込め係数について、変調器部2の埋め込み導波路幅WE依存性を示す。なお、共通導波路のPL波長は1.3μmであり、共通導波路層15の層厚dは0.2μmである。
図27に示すように、変調器部2の埋め込み導波路幅WEが1.0μm以上2.0μm以下において、変調器層12の光閉じ込め係数は0.27〜0.28程度、共通導波路層15の光閉じ込め係数は0.25〜0.27程度である。
このように、本発明に係る半導体光集積素子における構成条件として、共通導波路層の組成(PL波長)、共通導波路層の層厚d、レーザ部導波路幅WL、変調器部導波路幅WE、結合部導波路幅WPを、上述した範囲に設定すれば、導波光モードをシングルモードとすると共に、結合効率を80%以上とすることができる。
本発明に係る半導体光集積素子は、光通信用モジュール、光通信システムにおける光変調器集積化光源に好適なものであり、特に、温度調節用クーラー無しで動作させる低コストの光通信用モジュール、光通信システムに用いて好適なものである。
本発明に係る半導体光集積素子の実施形態の一例を示す斜視図である。 図1に示す半導体光集積素子の導波方向に沿う断面図である。 図1に示す半導体光集積素子のレーザ部の断面図である。 図1に示す半導体光集積素子の結合部の断面図である。 図1に示す半導体光集積素子の変調器部の断面図である。 図1に示す半導体光集積素子の作製方法(前半)を説明する図である。 図1に示す半導体光集積素子の作製方法(後半)を説明する図である。 1.55μm波長帯のDFB−LDの発振波長及び共通導波路のPL波長について、その温度依存性を示すグラフである。 レーザ部と結合部との結合効率について、共通導波路のPL波長が1.1μm、厚さが0.2μmのときの結合部の導波路幅WP依存性を示すグラフである。 レーザ部と結合部との結合効率について、共通導波路のPL波長が1.2μm、厚さが0.2μmのときの結合部の導波路幅WP依存性を示すグラフである。 レーザ部と結合部との結合効率について、共通導波路のPL波長が1.3μm、厚さが0.2μmのときの結合部の導波路幅WP依存性を示すグラフである。 レーザ部と結合部との結合効率について、共通導波路のPL波長及び共通導波路層厚に対する依存性をまとめたものである。 図1に示す半導体光集積素子におけるレーザ部の共通導波路において、埋め込み導波路幅WLが1.5μmのときの導波光のフィールド分布を示す計算結果である。 図1に示す半導体光集積素子におけるレーザ部の共通導波路において、埋め込み導波路幅WLが1.7μmのときの導波光のフィールド分布を示す計算結果である。 図1に示す半導体光集積素子におけるレーザ部の共通導波路において、埋め込み導波路幅WLが1.8μmのときの導波光のフィールド分布を示す計算結果である。 図1に示す半導体光集積素子におけるレーザ部の共通導波路において、そのマルチモード限界条件について、厚さ0.2μmの共通導波路のPL波長及び埋め込み導波路幅WL依存性をまとめたものである。 図1に示す半導体光集積素子における結合部の共通導波路において、埋め込み導波路幅WPが1.0μmのときの導波光のシングルモードのフィールド分布を示す計算結果である。 図1に示す半導体光集積素子における結合部の共通導波路において、埋め込み導波路幅WPが1.7μmのときの導波光のシングルモードのフィールド分布を示す計算結果である。 図1に示す半導体光集積素子における結合部の共通導波路において、埋め込み導波路幅WPが1.7μmのときの導波光の高次モードのフィールド分布を示す計算結果である。 図1に示す半導体光集積素子における結合部の共通導波路において、埋め込み導波路幅WPが2.0μmのときの導波光の高次モードのフィールド分布を示す計算結果である。 レーザ部の活性層の光閉じ込め係数について、その共通導波路のPL波長依存性を示すグラフである。 レーザ部の共通導波路層の光閉じ込め係数について、その共通導波路のPL波長依存性を示すグラフである。 レーザ部の活性層の光閉じ込め係数について、その埋め込み導波路幅WL依存性を示すグラフである。 レーザ部の共通導波路層の光閉じ込め係数について、その埋め込み導波路幅WL依存性を示すグラフである。 レーザ部における光閉じ込め係数について、その埋め込み導波路幅WL依存性を示すグラフである。 結合部における光閉じ込め係数について、その埋め込み導波路幅WP依存性を示すグラフである。 変調器部における光閉じ込め係数について、その埋め込み導波路幅WE依存性を示すグラフである。
符号の説明
1 半導体レーザ部
2 半導体光変調器部
3 結合部
4、5 窓構造部
10 基板
11 活性層
12 変調器層
13 半導体層
14 エッチストップ層
15 共通光導波路層
16 上部クラッド層
17 埋込層
18 コンタクト層
19 上部電極層
20 下部電極層

Claims (10)

  1. 同一の半導体基板上に、Alを含む半導体材料からなる活性層を備えるレーザ部光導波路とAlを含む半導体材料からなる変調器層を備える変調器部光導波路とをモノリシック集積した半導体光集積素子において、
    前記活性層と前記変調器層との間に、Alを含まない半導体材料からなる半導体層を設けると共に、前記半導体層の上層に、前記活性層及び前記変調器層の上層にまで延設された、Alを含まない半導体材料からなる共通導波路層を設けることにより、前記レーザ部光導波路と前記変調器部光導波路との間に結合部光導波路を設け、
    前記共通導波路層以上をリッジ構造に形成し、前記結合部光導波路のリッジ幅を、前記レーザ部光導波路及び前記変調器部光導波路のリッジ幅より大きくすると共に、前記リッジ構造の両側面を半絶縁性半導体材料により埋め込んだことを特徴とする半導体光集積素子。
  2. 請求項1に記載の半導体光集積素子において、
    Alを含まない半導体材料からなる窓構造部を、当該半導体光集積素子の端部に設け、
    前記活性層及び前記変調器層の端面を前記窓構造部で覆って、空気中に露出しないようにしたことを特徴とする半導体光集積素子。
  3. 請求項1又は請求項2に記載の半導体光集積素子において、
    前記半絶縁性半導体材料がRuによりドープされていることを特徴とする半導体光集積素子。
  4. 請求項1から請求項3のいずれか1つに記載の半導体光集積素子において、
    当該半導体光集積素子の発振波長を1.55μmとする場合、
    前記共通導波路層の組成波長を1.0μm以上1.4μm以下としたことを特徴とする半導体光集積素子。
  5. 請求項4に記載の半導体光集積素子において、
    前記結合部光導波路のリッジ幅を1.0μm以上2.0μm未満の範囲としたことを特徴とする半導体光集積素子。
  6. 同一の半導体基板上に、Alを含む半導体材料からなる活性層を備えるレーザ部光導波路とAlを含む半導体材料からなる変調器層を備える変調器部光導波路とをモノリシック集積する半導体光集積素子の作製方法において、
    前記半導体基板上に、前記活性層と前記変調器層とを隣接して形成すると共に、前記活性層と前記変調器層との隣接部分を除去し、
    除去した前記隣接部分に、Alを含まない半導体材料からなる半導体層を形成し、
    前記活性層、前記変調器層及び前記半導体層上に、エッチストップ層を形成し、
    前記エッチストップ層上に、Alを含まない半導体材料からなる共通導波路層を形成し、
    前記共通導波路層上にAlを含まない半導体材料からなる上部クラッド層を形成し、
    前記共通導波路層以上をリッジ構造に形成し、
    前記結合部光導波路のリッジ幅を、前記レーザ部光導波路及び前記変調器部光導波路のリッジ幅より大きく形成し、
    前記リッジ構造の両側面を半絶縁性半導体材料により埋め込むことを特徴とする半導体光集積素子の作製方法。
  7. 請求項6に記載の半導体光集積素子の作製方法において、
    前記隣接部分を除去する際、当該半導体光集積素子の端部となる前記活性層及び前記変調器層の端部も同時に除去し、
    前記半導体層を形成する際、除去した前記端部部分に前記半導体層を同時に形成することにより窓構造部を形成し、前記活性層及び前記変調器層の端面を前記窓構造部で覆って、空気中に露出しないようにすることを特徴とする半導体光集積素子の作製方法。
  8. 請求項6又は請求項7に記載の半導体光集積素子の作製方法において、
    前記半絶縁性半導体材料にRuをドープすることを特徴とする半導体光集積素子の作製方法。
  9. 請求項6から請求項8のいずれか1つに記載の半導体光集積素子の作製方法において、
    当該半導体光集積素子の発振波長を1.55μmとする場合、
    前記共通導波路層の組成波長が1.0μm以上1.4μm以下となる組成から、前記共通導波路層を構成することを特徴とする半導体光集積素子の作製方法。
  10. 請求項9に記載の半導体光集積素子の作製方法において、
    前記結合部光導波路のリッジ幅を1.0μm以上2.0μm未満の範囲で形成することを特徴とする半導体光集積素子の作製方法。
JP2008033121A 2008-02-14 2008-02-14 半導体光集積素子及びその作製方法 Active JP4842983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008033121A JP4842983B2 (ja) 2008-02-14 2008-02-14 半導体光集積素子及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008033121A JP4842983B2 (ja) 2008-02-14 2008-02-14 半導体光集積素子及びその作製方法

Publications (2)

Publication Number Publication Date
JP2009194149A JP2009194149A (ja) 2009-08-27
JP4842983B2 true JP4842983B2 (ja) 2011-12-21

Family

ID=41075912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008033121A Active JP4842983B2 (ja) 2008-02-14 2008-02-14 半導体光集積素子及びその作製方法

Country Status (1)

Country Link
JP (1) JP4842983B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012002929A (ja) * 2010-06-15 2012-01-05 Opnext Japan Inc 半導体光素子の製造方法、レーザモジュール、光伝送装置
JP2017201353A (ja) * 2016-05-02 2017-11-09 住友電気工業株式会社 スポットサイズ変換器、半導体光デバイス
JP6717733B2 (ja) * 2016-11-04 2020-07-01 日本電信電話株式会社 半導体光集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333438B2 (ja) * 1974-06-12 1978-09-13
JP3245932B2 (ja) * 1992-02-06 2002-01-15 キヤノン株式会社 光半導体装置、その駆動方法及びそれを用いた光伝送方式
GB2352085A (en) * 1999-07-15 2001-01-17 Univ Bristol Integrated semiconductor optical devices
JP4618854B2 (ja) * 2000-08-11 2011-01-26 Okiセミコンダクタ株式会社 半導体装置およびその製造方法
JP4934344B2 (ja) * 2006-04-07 2012-05-16 日本オプネクスト株式会社 半導体光集積素子及び半導体光集積デバイス

Also Published As

Publication number Publication date
JP2009194149A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP4977377B2 (ja) 半導体発光装置
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
JP3484394B2 (ja) 光半導体装置およびその製造方法
JP2008010484A (ja) 半導体光素子及び光送信モジュール
JP4893306B2 (ja) 半導体レーザ、半導体光アンプ、及び光通信装置
JPH1168241A (ja) 半導体レーザー
JP4676068B2 (ja) 半導体光素子の作製方法
JP4690515B2 (ja) 光変調器、半導体光素子、及びそれらの作製方法
JP5051054B2 (ja) 半導体レーザおよび半導体レーザを作製する方法
JP4842983B2 (ja) 半導体光集積素子及びその作製方法
JP2006261340A (ja) 半導体デバイス及びその製造方法
JP6084428B2 (ja) 半導体光集積素子及びその製造方法
US7711229B2 (en) Optical integrated device and manufacturing method thereof
JP7134350B2 (ja) 半導体光集積素子および半導体光集積素子の製造方法
JP2009094410A (ja) 半導体光集積素子及びその作製方法
JP2001274510A (ja) 導波路型光素子及びその製造方法
JP4014861B2 (ja) 化合物半導体デバイス及びその作製方法
US7618836B2 (en) Method for manufacturing semiconductor optical device
JP4151043B2 (ja) 光半導体装置の製造方法
JP5163355B2 (ja) 半導体レーザ装置
JP4971235B2 (ja) 半導体光集積素子
JP2009295879A (ja) 半導体光機能素子とその製造方法および電界吸収型光変調器集積半導体レーザ
JPH11204773A (ja) 導波路型半導体光集積素子およびその製造方法
JP2002043688A (ja) リッジ型分布帰還半導体レーザ素子
JP2002057405A (ja) 半導体レーザ装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4842983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350