JP2001274510A - 導波路型光素子及びその製造方法 - Google Patents
導波路型光素子及びその製造方法Info
- Publication number
- JP2001274510A JP2001274510A JP2000088992A JP2000088992A JP2001274510A JP 2001274510 A JP2001274510 A JP 2001274510A JP 2000088992 A JP2000088992 A JP 2000088992A JP 2000088992 A JP2000088992 A JP 2000088992A JP 2001274510 A JP2001274510 A JP 2001274510A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- waveguide
- film layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12097—Ridge, rib or the like
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 段差付きリッジ導波路構造を容易に実現する
ことができる導波路型光素子及びその製造方法を提供す
ることを目的とする。 【解決手段】 段差を設けるべきクラッド層４，６，８
に、組成が異なる第１及び第２の薄膜層５，７を挿入
し、これらのサイドエッチ量の差に応じた段差を形成す
る点にある。このようにすれば、リッジ導波路の側面
に、左右対称な０．５μｍ程度の段差を確実且つ容易に
形成することができる。
ことができる導波路型光素子及びその製造方法を提供す
ることを目的とする。 【解決手段】 段差を設けるべきクラッド層４，６，８
に、組成が異なる第１及び第２の薄膜層５，７を挿入
し、これらのサイドエッチ量の差に応じた段差を形成す
る点にある。このようにすれば、リッジ導波路の側面
に、左右対称な０．５μｍ程度の段差を確実且つ容易に
形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、導波路型光素子及
びその製造方法に関する。さらに詳細には、本発明は、
側面に左右対称に０．５μｍ程度のステップが形成され
た段差付きリッジ導波路を有し、容易且つ確実に製造す
ることが可能な導波路型光素子及びその製造方法に関す
る。
びその製造方法に関する。さらに詳細には、本発明は、
側面に左右対称に０．５μｍ程度のステップが形成され
た段差付きリッジ導波路を有し、容易且つ確実に製造す
ることが可能な導波路型光素子及びその製造方法に関す
る。
【０００２】
【従来の技術】光を導波する導波路（waveguide）を有
する光素子としては、半導体レーザなどの発光素子、光
変調器、あるいは導波路型フォトダイオードなどの受光
素子などを挙げることができる。その導波路として、
「リッジ（ridge）型」と称される構造が知られてい
る。これは、例えば、クラッド層／コア層／クラッド層
からなるダブルヘテロ構造を有する半導体レーザを例に
挙げて説明すると、活性層の上側のクラッド層（claddi
ng layer）が凸状の断面を持つように加工されたストラ
イプ状の導波路を有するものである。このタイプの導波
路においては、クラッド層に形成されたリッジ部分の下
の活性層も含めたストライプ状の部分が導波路として作
用し、光が導波される。
する光素子としては、半導体レーザなどの発光素子、光
変調器、あるいは導波路型フォトダイオードなどの受光
素子などを挙げることができる。その導波路として、
「リッジ（ridge）型」と称される構造が知られてい
る。これは、例えば、クラッド層／コア層／クラッド層
からなるダブルヘテロ構造を有する半導体レーザを例に
挙げて説明すると、活性層の上側のクラッド層（claddi
ng layer）が凸状の断面を持つように加工されたストラ
イプ状の導波路を有するものである。このタイプの導波
路においては、クラッド層に形成されたリッジ部分の下
の活性層も含めたストライプ状の部分が導波路として作
用し、光が導波される。
【０００３】なお、このような導波路は「リブ型」ある
いは「ストリップ装荷型」などと称される場合もある
が、本願明細書においては、これらを総称して「リッジ
導波路」と称する。
いは「ストリップ装荷型」などと称される場合もある
が、本願明細書においては、これらを総称して「リッジ
導波路」と称する。
【０００４】図９は、従来のリッジ導波路型の半導体レ
ーザの典型的構造を表す斜視図である。すなわち、同図
に例示したレーザは、長距離高速光通信の分野で用いら
れるInGaAsP/InP系半導体レーザである。製造手順に従
ってその構成を説明すると以下の如くである。
ーザの典型的構造を表す斜視図である。すなわち、同図
に例示したレーザは、長距離高速光通信の分野で用いら
れるInGaAsP/InP系半導体レーザである。製造手順に従
ってその構成を説明すると以下の如くである。
【０００５】まず、ｎ型（100）InP基板１上に、ｎ型In
P下方クラッド層２、InGaAsPから構成されるＭＱＷ（mu
ltiple-quantum well）構造の導波路コア層兼活性層３
（約０．１μｍ厚）、ｐ型InP上方第１クラッド層４
（約０．１５μｍ厚）、ｐ型InGaAsPエッチストップ層
５（約０．０５μｍ厚）、ｐ型InP上方第２クラッド層
６（約１．３μｍ厚）、ｐ型InGaAsP障壁緩和層７（約
０．０４μｍ厚）およびｐ ＋型InGaAsコンタクト層８
（約０．１μｍ厚）を平坦に結晶成長する。ここで、障
壁緩和層７は、ｐ＋型InGaAsコンタクト層８とｐ型InP
上方第２クラッド層６との間のバンド障壁による整流性
を緩和するために設けたものであり、両者の中間的な組
成である１．３μｍ帯に対応するバンドギャップを有す
る。
P下方クラッド層２、InGaAsPから構成されるＭＱＷ（mu
ltiple-quantum well）構造の導波路コア層兼活性層３
（約０．１μｍ厚）、ｐ型InP上方第１クラッド層４
（約０．１５μｍ厚）、ｐ型InGaAsPエッチストップ層
５（約０．０５μｍ厚）、ｐ型InP上方第２クラッド層
６（約１．３μｍ厚）、ｐ型InGaAsP障壁緩和層７（約
０．０４μｍ厚）およびｐ ＋型InGaAsコンタクト層８
（約０．１μｍ厚）を平坦に結晶成長する。ここで、障
壁緩和層７は、ｐ＋型InGaAsコンタクト層８とｐ型InP
上方第２クラッド層６との間のバンド障壁による整流性
を緩和するために設けたものであり、両者の中間的な組
成である１．３μｍ帯に対応するバンドギャップを有す
る。
【０００６】次に、硫酸系エッチャント（たとえば、硫
酸４＋過酸化水素１＋水１）を用いて、ｐ型InGaAsP障
壁緩和層７およびｐ＋型InGaAsコンタクト層８のうちで
幅約２μｍのストライプ状部分を残して、他の部分をエ
ッチング除去する。
酸４＋過酸化水素１＋水１）を用いて、ｐ型InGaAsP障
壁緩和層７およびｐ＋型InGaAsコンタクト層８のうちで
幅約２μｍのストライプ状部分を残して、他の部分をエ
ッチング除去する。
【０００７】次に、これらの層をマスクとして塩酸（HC
l）系エッチャントによりエッチングすると、ｐ型InGaA
sPエッチストップ層５までの間のｐ型InP上方第２クラ
ッド層６がほぼ垂直にエッチングされる。HCl系エッチ
ャントはInPにのみに作用するので、エッチングはエッ
チストップ層５で正確に止まる。こうして、凸状断面を
持つリッジ導波路を形成することができる。
l）系エッチャントによりエッチングすると、ｐ型InGaA
sPエッチストップ層５までの間のｐ型InP上方第２クラ
ッド層６がほぼ垂直にエッチングされる。HCl系エッチ
ャントはInPにのみに作用するので、エッチングはエッ
チストップ層５で正確に止まる。こうして、凸状断面を
持つリッジ導波路を形成することができる。
【０００８】なお、図９に例示したようなリッジ型の導
波路の変型例として、導波路層をストライプ状に加工し
てから、その周囲を屈折率の低い媒質で埋め込む、いわ
ゆる「埋込型導波路構造」もある。この埋込型導波路構
造においても、リッジの横方向の屈折率差によって光を
導波することができる。
波路の変型例として、導波路層をストライプ状に加工し
てから、その周囲を屈折率の低い媒質で埋め込む、いわ
ゆる「埋込型導波路構造」もある。この埋込型導波路構
造においても、リッジの横方向の屈折率差によって光を
導波することができる。
【０００９】
【発明が解決しようとする課題】しかし、図９に例示し
たような従来のリッジ導波路を用いた光素子において
は、リッジの接合容量と横モード安定性とを両立させる
ことが困難であるという問題があった。
たような従来のリッジ導波路を用いた光素子において
は、リッジの接合容量と横モード安定性とを両立させる
ことが困難であるという問題があった。
【００１０】すなわち、ただし、この導波路を備えた半
導体レーザやそれとモノリシック（monolithic）に形成
される電界吸収型光変調器として利用する場合は、導波
路の上下に電極20、21を設ける必要がある。しかし、こ
れらの電極を介して素子に供給される電流は、リッジス
トライプの下側の上方第１クラッド層４において横方向
に拡がるため、導波路のコア層兼活性層３への電流狭窄
は不十分となる。その結果として、無効電流が増え、半
導体レーザのしきい値が上昇する。
導体レーザやそれとモノリシック（monolithic）に形成
される電界吸収型光変調器として利用する場合は、導波
路の上下に電極20、21を設ける必要がある。しかし、こ
れらの電極を介して素子に供給される電流は、リッジス
トライプの下側の上方第１クラッド層４において横方向
に拡がるため、導波路のコア層兼活性層３への電流狭窄
は不十分となる。その結果として、無効電流が増え、半
導体レーザのしきい値が上昇する。
【００１１】また、活性層３が横方向に延在しているた
め、接合容量が大きくなる。接合容量が大きくなると、
レーザとしても変調器としても高速で変調しにくくな
る。特に、１０Gbps（gigabits per second）以上での
変調は困難となる。
め、接合容量が大きくなる。接合容量が大きくなると、
レーザとしても変調器としても高速で変調しにくくな
る。特に、１０Gbps（gigabits per second）以上での
変調は困難となる。
【００１２】これらの問題を回避するために、上方第１
クラッド層４の厚さをゼロにすることも考えられる。し
かし、こうすると、リッジの横方向における光の滲みだ
しが不十分となり、導波路の横モードが不安定になる。
クラッド層４の厚さをゼロにすることも考えられる。し
かし、こうすると、リッジの横方向における光の滲みだ
しが不十分となり、導波路の横モードが不安定になる。
【００１３】これに対して、リッジを階段状に形成する
「段差付きリッジ導波路」が考えられる。
「段差付きリッジ導波路」が考えられる。
【００１４】図１０は、このような「段差付きリッジ導
波路」の概略構造を表す斜視図である。同図について
は、図９に関して前述したものと同様の要素には同一の
符号を付して詳細な説明は省略する。
波路」の概略構造を表す斜視図である。同図について
は、図９に関して前述したものと同様の要素には同一の
符号を付して詳細な説明は省略する。
【００１５】図１０に表したように、第１クラッド層４
が第２クラッド層６よりも僅かに幅が広く階段状に突出
していれば、横モードの滲みだしのための余裕ができ、
横モードが安定する。第１クラッド層４をパターニング
しているので、電流の横方向への拡がりも抑制すること
ができる。
が第２クラッド層６よりも僅かに幅が広く階段状に突出
していれば、横モードの滲みだしのための余裕ができ、
横モードが安定する。第１クラッド層４をパターニング
しているので、電流の横方向への拡がりも抑制すること
ができる。
【００１６】しかし、図１０に表したような段差(ステ
ップ)を左右対称に、０．５μｍ程度の突出幅で制御性
良く形成することは極めて困難である。その理由は、通
常のフォトリソグラフィ（photolithography）技術を用
いた場合には、一度段差を生じたリッジメサに左右対称
にマスクパターンを位置合わせるのが困難だからであ
る。
ップ)を左右対称に、０．５μｍ程度の突出幅で制御性
良く形成することは極めて困難である。その理由は、通
常のフォトリソグラフィ（photolithography）技術を用
いた場合には、一度段差を生じたリッジメサに左右対称
にマスクパターンを位置合わせるのが困難だからであ
る。
【００１７】本発明は、かかる課題の認識に基づいてな
されたものである。すなわち、その目的は、段差付きリ
ッジ導波路構造を容易に実現することができる導波路型
光素子及びその製造方法を提供することにある。
されたものである。すなわち、その目的は、段差付きリ
ッジ導波路構造を容易に実現することができる導波路型
光素子及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の導波路型光素子は、光を導波する導波路を
備えた導波路型光素子であって、前記導波路は、コア層
の上下を前記コア層よりも屈折率の小さなクラッド層で
挟み且つ上側のクラッド層の一方がメサストライプ状に
形成されてなるリッジ導波路であり、前記上側のクラッ
ド層は、前記コア層の上に設けられた第１クラッド層
と、前記第１クラッド層の上に設けられた第１の薄膜層
と、前記第１の薄膜層の上に設けられた第２の薄膜層
と、前記第２の薄膜層の上に設けられた第２クラッド層
と、を少なくとも有し、前記メサストライプの側面に
は、コア層に近接した下側において前記メサストライプ
の幅が幅広となるように段差が形成され、前記段差にお
いて前記第１の薄膜層が露出してなることを特徴とす
る。
に、本発明の導波路型光素子は、光を導波する導波路を
備えた導波路型光素子であって、前記導波路は、コア層
の上下を前記コア層よりも屈折率の小さなクラッド層で
挟み且つ上側のクラッド層の一方がメサストライプ状に
形成されてなるリッジ導波路であり、前記上側のクラッ
ド層は、前記コア層の上に設けられた第１クラッド層
と、前記第１クラッド層の上に設けられた第１の薄膜層
と、前記第１の薄膜層の上に設けられた第２の薄膜層
と、前記第２の薄膜層の上に設けられた第２クラッド層
と、を少なくとも有し、前記メサストライプの側面に
は、コア層に近接した下側において前記メサストライプ
の幅が幅広となるように段差が形成され、前記段差にお
いて前記第１の薄膜層が露出してなることを特徴とす
る。
【００１９】ここで、前記第１及び第２クラッド層、前
記第１の薄膜層、前記第２の薄膜層のそれぞれは、前記
メサストライプの側面からのサイドエッチの速度が、
（第２の薄膜層）＞（第１の薄膜層）＞（第１及び第２
のクラッド層）なる関係を満足し、且つ前記第１のエッ
チャントとは異なる第２のエッチャントに対して（第１
及び第２のクラッド層）＞（第１及び第２の薄膜層）な
る関係を満足する材料により形成することにより、サイ
ドエッチング量の差に応じた段差を確実に形成すること
ができる。
記第１の薄膜層、前記第２の薄膜層のそれぞれは、前記
メサストライプの側面からのサイドエッチの速度が、
（第２の薄膜層）＞（第１の薄膜層）＞（第１及び第２
のクラッド層）なる関係を満足し、且つ前記第１のエッ
チャントとは異なる第２のエッチャントに対して（第１
及び第２のクラッド層）＞（第１及び第２の薄膜層）な
る関係を満足する材料により形成することにより、サイ
ドエッチング量の差に応じた段差を確実に形成すること
ができる。
【００２０】また、前記第１の薄膜層と前記第２の薄膜
層との間に、第３のクラッド層が挿入されてなるものと
しても良い。
層との間に、第３のクラッド層が挿入されてなるものと
しても良い。
【００２１】または、前記第１の薄膜層と前記第２の薄
膜層とが隣接して積層されてなるものとすれば、素子構
成及び製造工程がさらに簡略になる。
膜層とが隣接して積層されてなるものとすれば、素子構
成及び製造工程がさらに簡略になる。
【００２２】具体例としては、前記第１及び第２のクラ
ッド層は、InPにより形成され、前記第１及び第２の薄
膜層は、InGaAlAsP系化合物半導体により形成されたも
のとすることができる。
ッド層は、InPにより形成され、前記第１及び第２の薄
膜層は、InGaAlAsP系化合物半導体により形成されたも
のとすることができる。
【００２３】なお、本願明細書において「InGaAlAsP系
化合物半導体」とは、ＩｎxＧａyＡｌ1-x-yＡｓzＰ1-z
なる組成式において、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１、０≦（ｘ＋ｙ）≦１ なる範囲のすべての組成を
含むものとする。
化合物半導体」とは、ＩｎxＧａyＡｌ1-x-yＡｓzＰ1-z
なる組成式において、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１、０≦（ｘ＋ｙ）≦１ なる範囲のすべての組成を
含むものとする。
【００２４】一方、本発明の導波路型光素子の製造方法
は、コア層の上下を前記コア層よりも屈折率の小さな下
側クラッド層及び上側クラッド層で挟み且つ上側クラッ
ド層の一方がメサストライプ状に形成されてなるリッジ
導波路を有する導波路型光素子の製造方法であって、下
側クラッド層の上に、コア層を形成する工程と、前記コ
ア層の上に、前記上側クラッド層として、第１のクラッ
ド層と、第１の薄膜層と、第２の薄膜層と、第２のクラ
ッド層と、をこの順に形成する工程と、前記上側クラッ
ド層をストライプ状にパターニングする工程と、前記第
１の薄膜層よりも前記第２の薄膜層に対するエッチング
速度が大なる第１のエッチャントを用いて、前記ストラ
イプの側面に露出した前記第１及び第２の薄膜層をサイ
ドエッチする工程と、前記第１及び第２の薄膜層よりも
前記第１及び第２のクラッド層に対するエッチング速度
が大なる第２のエッチャントを用いて前記第１及び第２
のクラッド層をエッチングすることにより、前記メサス
トライプの側面に、前記第１及び第２の薄膜層のサイド
エッチング量の差に応じた段差を形成する工程と、を備
えたことを特徴とする。
は、コア層の上下を前記コア層よりも屈折率の小さな下
側クラッド層及び上側クラッド層で挟み且つ上側クラッ
ド層の一方がメサストライプ状に形成されてなるリッジ
導波路を有する導波路型光素子の製造方法であって、下
側クラッド層の上に、コア層を形成する工程と、前記コ
ア層の上に、前記上側クラッド層として、第１のクラッ
ド層と、第１の薄膜層と、第２の薄膜層と、第２のクラ
ッド層と、をこの順に形成する工程と、前記上側クラッ
ド層をストライプ状にパターニングする工程と、前記第
１の薄膜層よりも前記第２の薄膜層に対するエッチング
速度が大なる第１のエッチャントを用いて、前記ストラ
イプの側面に露出した前記第１及び第２の薄膜層をサイ
ドエッチする工程と、前記第１及び第２の薄膜層よりも
前記第１及び第２のクラッド層に対するエッチング速度
が大なる第２のエッチャントを用いて前記第１及び第２
のクラッド層をエッチングすることにより、前記メサス
トライプの側面に、前記第１及び第２の薄膜層のサイド
エッチング量の差に応じた段差を形成する工程と、を備
えたことを特徴とする。
【００２５】上記構成によれば、第１及び第２の薄膜層
の材料と第１のエッチャント及びそのエッチング条件を
適宜選択することによってメサストライプの左右に対称
に０．５μｍ程度の微小な段差を容易且つ確実に形成す
ることが可能となる。
の材料と第１のエッチャント及びそのエッチング条件を
適宜選択することによってメサストライプの左右に対称
に０．５μｍ程度の微小な段差を容易且つ確実に形成す
ることが可能となる。
【００２６】ここで、前記上側クラッド層を形成する工
程において、前記第１の薄膜層と前記第２の薄膜層との
間に、第３のクラッド層を形成しても良い。
程において、前記第１の薄膜層と前記第２の薄膜層との
間に、第３のクラッド層を形成しても良い。
【００２７】また、前記第１及び第２のクラッド層は、
InPにより形成され、前記第１及び第２の薄膜層は、InG
aAlAsP系化合物半導体により形成され、前記第１のエッ
チャントは、硫酸系のエッチャントであり、前記第２の
エッチャントは、塩酸系のエッチャントであるものとす
れば、InP系の導波路型光素子を容易且つ確実に形成す
ることができる。
InPにより形成され、前記第１及び第２の薄膜層は、InG
aAlAsP系化合物半導体により形成され、前記第１のエッ
チャントは、硫酸系のエッチャントであり、前記第２の
エッチャントは、塩酸系のエッチャントであるものとす
れば、InP系の導波路型光素子を容易且つ確実に形成す
ることができる。
【００２８】
【発明の実施の形態】本発明のひとつのポイントは、段
差を設けるべきクラッド層に、組成が互いに異なる第１
及び第２の薄膜層を挿入し、これらのサイドエッチ量の
差に応じた段差を形成する点にある。このようにすれ
ば、リッジ導波路の側面に、左右対称な０．５μｍ程度
の段差を確実且つ容易に形成することができる。
差を設けるべきクラッド層に、組成が互いに異なる第１
及び第２の薄膜層を挿入し、これらのサイドエッチ量の
差に応じた段差を形成する点にある。このようにすれ
ば、リッジ導波路の側面に、左右対称な０．５μｍ程度
の段差を確実且つ容易に形成することができる。
【００２９】以下、具体例を参照しつつ本発明の実施の
形態について詳細に説明する。
形態について詳細に説明する。
【００３０】（第１の実施例）図１及び図２は、本発明
の第１の実施例の導波路型光素子の製造工程の要部を表
す斜視図である。すなわち、これらの図は、本発明の導
波路型光素子の一例として、ｎ型（１００）InP基板上
に形成するInGaAsP系レーザの製造工程の要部を表した
もので、InP基板や電極等は簡単のため省略した。
の第１の実施例の導波路型光素子の製造工程の要部を表
す斜視図である。すなわち、これらの図は、本発明の導
波路型光素子の一例として、ｎ型（１００）InP基板上
に形成するInGaAsP系レーザの製造工程の要部を表した
もので、InP基板や電極等は簡単のため省略した。
【００３１】また、図３〜図６は、その製造工程をさら
に詳細に表す工程断面図である。
に詳細に表す工程断面図である。
【００３２】以下、これらの図面を参照しつつその製造
工程について説明する。
工程について説明する。
【００３３】まず、図３（ａ）に表したように、ｎ型
（１００）InP基板１上に、ｎ型InP下方クラッド層２、
InGaAsPから構成されるＭＱＷ構造導波路コア層３（約
０．１μｍ厚）、ｐ型InP上方第１クラッド層４（約
０．１５μｍ厚）、ｐ型InGaAsP第１マスク層５（約
０．０５μｍ厚）を成長する。ここまでは図９乃至図１
０に例示したような従来の構成とほぼ一緒である。
（１００）InP基板１上に、ｎ型InP下方クラッド層２、
InGaAsPから構成されるＭＱＷ構造導波路コア層３（約
０．１μｍ厚）、ｐ型InP上方第１クラッド層４（約
０．１５μｍ厚）、ｐ型InGaAsP第１マスク層５（約
０．０５μｍ厚）を成長する。ここまでは図９乃至図１
０に例示したような従来の構成とほぼ一緒である。
【００３４】第１マスク層５の組成は、約１．１５μｍ
の波長に対応したバンドギャップを有するものとする。
この組成のInGaAsPは、硫酸系エッチャントに対するサ
イドエッチ速度が比較的遅い点がひとつのポイントであ
る。 なお、本発明における結晶成長法としては、ＭＯ
ＣＶＤ（Metal Organic Chemical Vapor Deposition：
有機金属化学気相成長）法や、ＭＢＥ（Molecular Beam
Epitaxy：分子線エピタキシー）法あるいはＬＰＥ（Li
quid Phase Epitaxy：液相エピタキシー ）法などの各
種の方法を用いることができる。
の波長に対応したバンドギャップを有するものとする。
この組成のInGaAsPは、硫酸系エッチャントに対するサ
イドエッチ速度が比較的遅い点がひとつのポイントであ
る。 なお、本発明における結晶成長法としては、ＭＯ
ＣＶＤ（Metal Organic Chemical Vapor Deposition：
有機金属化学気相成長）法や、ＭＢＥ（Molecular Beam
Epitaxy：分子線エピタキシー）法あるいはＬＰＥ（Li
quid Phase Epitaxy：液相エピタキシー ）法などの各
種の方法を用いることができる。
【００３５】引き続き同じ成長工程で、ｐ型InP上方第
２クラッド層６（約０．２μｍ厚）、ｐ型InGaAsP第２
マスク層７（０．０３μｍ厚）、ｐ型InP上方第３クラ
ッド層８（約１．３μｍ厚）、ｐ型InGaAsP障壁緩和層
９（約０．０４μｍ厚）およびｐ＋型InGaAsコンタクト
層１０（約０．１μｍ厚）を平坦に結晶成長する。
２クラッド層６（約０．２μｍ厚）、ｐ型InGaAsP第２
マスク層７（０．０３μｍ厚）、ｐ型InP上方第３クラ
ッド層８（約１．３μｍ厚）、ｐ型InGaAsP障壁緩和層
９（約０．０４μｍ厚）およびｐ＋型InGaAsコンタクト
層１０（約０．１μｍ厚）を平坦に結晶成長する。
【００３６】ｐ型InGaAsP第２マスク層７は、硫酸系エ
ッチャントを用いた際のサイドエッチ量が大きくなるよ
うに、Ｐ（りん）の組成を低くして、InGaAsあるいはそ
れに近い組成とする。
ッチャントを用いた際のサイドエッチ量が大きくなるよ
うに、Ｐ（りん）の組成を低くして、InGaAsあるいはそ
れに近い組成とする。
【００３７】次に、図３（ａ）に表したように、このよ
うにして結晶成長した積層体の上にＳｉＯ２マスク１２
を形成する。マスク１２は、（０１１）方向に延在した
ストライプ状にパターニングする。
うにして結晶成長した積層体の上にＳｉＯ２マスク１２
を形成する。マスク１２は、（０１１）方向に延在した
ストライプ状にパターニングする。
【００３８】次に、図３（ｂ）に表したように、ｐ＋型
InGaAsコンタクト層１０、ｐ型InGaAsP障壁緩和層９を
エッチングし、さらにｐ型InP上方第３クラッド層８
（約１．３μｍ厚）の途中までエッチングする。エッチ
ング方法としては、結晶方位依存性のある方法を用いる
ことが望ましく、例えばＢｒ（臭素）メタノールを用い
たウェットエッチングを用いることができる。このよう
なエッチングにより形成されるメサストライプの側面Ｓ
は、（１１１）Ａ面となる。つまり、下が狭くなる「逆
メサ」が得られる。
InGaAsコンタクト層１０、ｐ型InGaAsP障壁緩和層９を
エッチングし、さらにｐ型InP上方第３クラッド層８
（約１．３μｍ厚）の途中までエッチングする。エッチ
ング方法としては、結晶方位依存性のある方法を用いる
ことが望ましく、例えばＢｒ（臭素）メタノールを用い
たウェットエッチングを用いることができる。このよう
なエッチングにより形成されるメサストライプの側面Ｓ
は、（１１１）Ａ面となる。つまり、下が狭くなる「逆
メサ」が得られる。
【００３９】次に、図４（ａ）に表したように、塩酸系
エッチャントでクラッド層８の残りの部分をエッチング
する。InP系の材料に対して塩酸系エッチャントを用い
ると（１００）方向に優先的にエッチングされる。従っ
て、図４（ａ）に表したように、逆メサの底部からほぼ
垂直に落とすことができる。
エッチャントでクラッド層８の残りの部分をエッチング
する。InP系の材料に対して塩酸系エッチャントを用い
ると（１００）方向に優先的にエッチングされる。従っ
て、図４（ａ）に表したように、逆メサの底部からほぼ
垂直に落とすことができる。
【００４０】次に、図４（ｂ）に表したように、第２マ
スク層７を、あまりサイドエッチがかからないようにエ
ッチング時間を調整しながら、硫酸系エッチャントで除
去する。
スク層７を、あまりサイドエッチがかからないようにエ
ッチング時間を調整しながら、硫酸系エッチャントで除
去する。
【００４１】次に、図５（ａ）に表したように、再び塩
酸系エッチャントで第２クラッド層６をエッチングして
ｐ型InGaAsP第１マスク層を露出させる。
酸系エッチャントで第２クラッド層６をエッチングして
ｐ型InGaAsP第１マスク層を露出させる。
【００４２】次に、図５（ｂ）に表したように、今度
は、硫酸系エッチャントを用い、第１マスク層５をエッ
チングしつつ、同時に、第２マスク層７に例えば０．６
μｍのサイドエッチ、第１マスク層５に０．１μｍのサ
イドエッチがそれぞれかかるように、作用させる時間を
制御する。このとき、ｐ＋型InGaAsコンタクト層１０、
ｐ型InGaAsP障壁緩和層９にもサイドエッチがかかって
幅が狭くなるが、逆メサの上面の幅は広いので、左右
０．６μｍずつのサイドエッチ量は、あまり問題にはな
らない。
は、硫酸系エッチャントを用い、第１マスク層５をエッ
チングしつつ、同時に、第２マスク層７に例えば０．６
μｍのサイドエッチ、第１マスク層５に０．１μｍのサ
イドエッチがそれぞれかかるように、作用させる時間を
制御する。このとき、ｐ＋型InGaAsコンタクト層１０、
ｐ型InGaAsP障壁緩和層９にもサイドエッチがかかって
幅が狭くなるが、逆メサの上面の幅は広いので、左右
０．６μｍずつのサイドエッチ量は、あまり問題にはな
らない。
【００４３】また、クラッド層６、８もわずかにサイド
エッチされる場合があるが、そのサイドエッチ量もごく
わずかであり問題とはならない。
エッチされる場合があるが、そのサイドエッチ量もごく
わずかであり問題とはならない。
【００４４】次に、図６に表したように、塩酸系エッチ
ャントを用い、コンタクト層１０、障壁緩和層９、第２
マスク層７、第１マスク層５をマスクとして、第３クラ
ッド層８、第２クラッド層６、第１クラッド層４をそれ
ぞれエッチングする。図６になおいては、エッチング前
の各層の外形を点線で表した。塩酸系エッチャントを用
いて、InPからなる層をエッチングすると、エッチング
は主に＜１００＞方向に進行する。このエッチングの進
行方向を図６に矢印で表した。このように＜１００＞方
向にエッチングが進行する結果として、図６及び図２
（ｂ）に表したように、第３クラッド層８は、連続的な
斜面を有する逆メサ状に形成される。また、第１クラッ
ド層４は、上面からエッチングが進行する。そして、導
波路層３がエッチストップ層として露出し、ｐ型ＩｎＰ
上方第１クラッド層４がステップ状に残る段差付きリッ
ジ導波路が完成する。
ャントを用い、コンタクト層１０、障壁緩和層９、第２
マスク層７、第１マスク層５をマスクとして、第３クラ
ッド層８、第２クラッド層６、第１クラッド層４をそれ
ぞれエッチングする。図６になおいては、エッチング前
の各層の外形を点線で表した。塩酸系エッチャントを用
いて、InPからなる層をエッチングすると、エッチング
は主に＜１００＞方向に進行する。このエッチングの進
行方向を図６に矢印で表した。このように＜１００＞方
向にエッチングが進行する結果として、図６及び図２
（ｂ）に表したように、第３クラッド層８は、連続的な
斜面を有する逆メサ状に形成される。また、第１クラッ
ド層４は、上面からエッチングが進行する。そして、導
波路層３がエッチストップ層として露出し、ｐ型ＩｎＰ
上方第１クラッド層４がステップ状に残る段差付きリッ
ジ導波路が完成する。
【００４５】この後、図示しないプロセスにより電極な
どを適宜形成することにより、導波路型光素子を完成さ
せることができる。
どを適宜形成することにより、導波路型光素子を完成さ
せることができる。
【００４６】本発明により形成される段差付きリッジ導
波路構造は、図１０に関して前述したように、電流狭窄
効果が大きく、接合容量も小さく、さらに横モードの安
定性にも優れたものとなる。
波路構造は、図１０に関して前述したように、電流狭窄
効果が大きく、接合容量も小さく、さらに横モードの安
定性にも優れたものとなる。
【００４７】そして、本発明によれば、サイドエッチン
グとエッチングの方位依存性を利用することによって、
このような段差付きリッジ導波路を容易且つ確実に形成
することが可能となる。つまり、サイドエッチング速度
が異なる複数のマスク層を適宜設け、これらの層に対し
てサイドエッチングを施し、しかる後に、クラッド層を
エッチングする。このようにすれば、フォトリソグラフ
ィ技術では実現が困難な０．５μｍ程度の突出幅の段差
(ステップ)を左右対称に制御性良くセルフアライン的に
形成することができる。
グとエッチングの方位依存性を利用することによって、
このような段差付きリッジ導波路を容易且つ確実に形成
することが可能となる。つまり、サイドエッチング速度
が異なる複数のマスク層を適宜設け、これらの層に対し
てサイドエッチングを施し、しかる後に、クラッド層を
エッチングする。このようにすれば、フォトリソグラフ
ィ技術では実現が困難な０．５μｍ程度の突出幅の段差
(ステップ)を左右対称に制御性良くセルフアライン的に
形成することができる。
【００４８】（第２の実施例）次に、本発明の第２の実
施例について説明する。
施例について説明する。
【００４９】図７及び図８は、本発明の第２の実施例の
導波路型光素子の製造工程の要部を表す斜視図である。
すなわち、これらの図も、本発明の導波路型光素子の一
例として、ｎ型（１００）InP基板上に形成するInGaAsP
系レーザの製造工程の要部を表したもので、InP基板や
電極等は簡単のため省略した。また、図７及び図８につ
いては、図１乃至図７に関して前述したものと同様の要
素については同一の符号を付した。
導波路型光素子の製造工程の要部を表す斜視図である。
すなわち、これらの図も、本発明の導波路型光素子の一
例として、ｎ型（１００）InP基板上に形成するInGaAsP
系レーザの製造工程の要部を表したもので、InP基板や
電極等は簡単のため省略した。また、図７及び図８につ
いては、図１乃至図７に関して前述したものと同様の要
素については同一の符号を付した。
【００５０】本実施例の導波路型光素子の製造工程につ
いて説明すれば、以下の如くである。
いて説明すれば、以下の如くである。
【００５１】まず、図７（ａ）に表したように、ｎ型
（１００）InP基板１上に、ｎ型InP下方クラッド層２、
InGaAsPにより構成されるＭＱＷ構造導波路コア層３
（約０．１μｍ厚）、ｐ型InP上方第１クラッド層４
（約０．１５μｍ厚）、ｐ型InGaAsP第１マスク層５
（約０．０５μｍ厚）、 ｐ型InGaAsP第２マスク層７
（０．０３μｍ厚）を成長する。
（１００）InP基板１上に、ｎ型InP下方クラッド層２、
InGaAsPにより構成されるＭＱＷ構造導波路コア層３
（約０．１μｍ厚）、ｐ型InP上方第１クラッド層４
（約０．１５μｍ厚）、ｐ型InGaAsP第１マスク層５
（約０．０５μｍ厚）、 ｐ型InGaAsP第２マスク層７
（０．０３μｍ厚）を成長する。
【００５２】第１実施例との違いは、サイドエッチング
速度が互いに異なる第１のマスク層５と第２のマスク層
７を連続して成長する点にある。途中の層（第２クラッ
ド層６）が省略されるので、後のエッチング工程が簡単
になる。第１実施例と同様に、第１マスク層の組成は
１．１５μｍの波長に対応し、第２マスク層７はＩｎＧ
ａＡｓあるいはりん（Ｐ）の組成を低くしたＩｎＧａＡ
ｓＰとすることができる。
速度が互いに異なる第１のマスク層５と第２のマスク層
７を連続して成長する点にある。途中の層（第２クラッ
ド層６）が省略されるので、後のエッチング工程が簡単
になる。第１実施例と同様に、第１マスク層の組成は
１．１５μｍの波長に対応し、第２マスク層７はＩｎＧ
ａＡｓあるいはりん（Ｐ）の組成を低くしたＩｎＧａＡ
ｓＰとすることができる。
【００５３】この上層は、第１実施例と同様の成長工程
により、ｐ型InP上方第３クラッド層８（約１．３μｍ
厚）、ｐ型InGaAsP障壁緩和層９（約０．０４μｍ厚）
およびｐ＋型InGaAsコンタクト層１０（約０．１μｍ
厚）を平坦に結晶成長する。
により、ｐ型InP上方第３クラッド層８（約１．３μｍ
厚）、ｐ型InGaAsP障壁緩和層９（約０．０４μｍ厚）
およびｐ＋型InGaAsコンタクト層１０（約０．１μｍ
厚）を平坦に結晶成長する。
【００５４】さらにＳｉＯ２マスク１２を形成し、この
積層体を（０１１）方向にストライプ状にパターニング
する。この工程は、図３（ｂ）に関して前述したものと
同様である。すなわち、まず、ｐ＋型InGaAsコンタクト
層１０とｐ型InGaAsP障壁緩和層９を硫酸系エッチャン
トでマスクパターンにに合わせて選択的に除去する。さ
らに、この層をマスクとして、ＨＢｒ系エッチャント
（ＨＢｒ＋Ｈ２Ｏ）で第３クラッド層８エッチングする
と、メサストライプ側面には（１１１）Ａ面が出現す
る。ここまでは、図３（ｂ）に関して前述したプロセス
と同様である。
積層体を（０１１）方向にストライプ状にパターニング
する。この工程は、図３（ｂ）に関して前述したものと
同様である。すなわち、まず、ｐ＋型InGaAsコンタクト
層１０とｐ型InGaAsP障壁緩和層９を硫酸系エッチャン
トでマスクパターンにに合わせて選択的に除去する。さ
らに、この層をマスクとして、ＨＢｒ系エッチャント
（ＨＢｒ＋Ｈ２Ｏ）で第３クラッド層８エッチングする
と、メサストライプ側面には（１１１）Ａ面が出現す
る。ここまでは、図３（ｂ）に関して前述したプロセス
と同様である。
【００５５】但し、本実施例においては、図７（ｂ）に
表したように、このエッチングの際に、エッチングスト
ップ層としての第２マスク層７が露出するまで第３クラ
ッド層８をエッチングする。
表したように、このエッチングの際に、エッチングスト
ップ層としての第２マスク層７が露出するまで第３クラ
ッド層８をエッチングする。
【００５６】次に、図８（ａ）に表したように、第２マ
スク層７と第１マスク層５を、同時にサイドエッチす
る。エッチャントとしては、前述したように、硫酸系の
ウェットエッチャントを用いることができる。そして、
例えば、第２マスク層７に０．６μｍのサイドエッチ、
第１マスク層５に０．１μｍのサイドエッチがかかるよ
うにエッチング時間及びエッチング温度を制御する。こ
こで、前述したように、第２マスク層と第１マスク層は
それぞれエッチング速度が異なるように組成が調節され
ている。
スク層７と第１マスク層５を、同時にサイドエッチす
る。エッチャントとしては、前述したように、硫酸系の
ウェットエッチャントを用いることができる。そして、
例えば、第２マスク層７に０．６μｍのサイドエッチ、
第１マスク層５に０．１μｍのサイドエッチがかかるよ
うにエッチング時間及びエッチング温度を制御する。こ
こで、前述したように、第２マスク層と第１マスク層は
それぞれエッチング速度が異なるように組成が調節され
ている。
【００５７】そして、コンタクト層１０、障壁緩和層
９、第２マスク層７、第１マスク層５をマスクとして塩
酸系エッチャントを用いると、導波路層３がエッチスト
ップ層として底面になり、図８（ｂ）に表したように、
ｐ型ＩｎＰ上方第２クラッド層４がステップ状に残る段
差付きリッジ導波路が得られる。
９、第２マスク層７、第１マスク層５をマスクとして塩
酸系エッチャントを用いると、導波路層３がエッチスト
ップ層として底面になり、図８（ｂ）に表したように、
ｐ型ＩｎＰ上方第２クラッド層４がステップ状に残る段
差付きリッジ導波路が得られる。
【００５８】本実施例においては、異なるサイドエッチ
量を持つ２つのマスク層を重ねることによって、エッチ
ングの工程を第１実施例よりさらに簡素化できる。
量を持つ２つのマスク層を重ねることによって、エッチ
ングの工程を第１実施例よりさらに簡素化できる。
【００５９】以上、具体例を参照しつつ、本発明の実施
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、本発明は、
適切なエッチャントが存在すれば、前述したInGaAsP/In
P系以外にも、GaAs/AlGaAs系、InGaAlP系、InAlGaN系、
ZnSe系をはじめとした各種の材料系からなる導波路型光
素子について同様に適用して同様の効果を得ることがで
きる。
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、本発明は、
適切なエッチャントが存在すれば、前述したInGaAsP/In
P系以外にも、GaAs/AlGaAs系、InGaAlP系、InAlGaN系、
ZnSe系をはじめとした各種の材料系からなる導波路型光
素子について同様に適用して同様の効果を得ることがで
きる。
【００６０】また、本発明は、半導体レーザ以外にも、
リッジ導波路を有する各種の光素子、例えば、導波路型
受光素子や導波路型光変調器などに対して同様に適用し
て同様の効果を得ることができる。
リッジ導波路を有する各種の光素子、例えば、導波路型
受光素子や導波路型光変調器などに対して同様に適用し
て同様の効果を得ることができる。
【００６１】さらに、発光素子と光変調器、発光素子と
受光素子、あるいは発光素子と受光素子などを組み合わ
せた光集積回路素子においても、本発明を同様に適用し
て同様の効果を得ることができる。
受光素子、あるいは発光素子と受光素子などを組み合わ
せた光集積回路素子においても、本発明を同様に適用し
て同様の効果を得ることができる。
【００６２】
【発明の効果】以上詳述したように、本発明によれば、
電流の拡がりを防ぎ、接合面積を限定することにより接
合容量を低減し、且つ横モードが安定で制御しやすい段
差付きリッジ導波路を有する各種の光素子を容易且つ確
実に形成することができる。
電流の拡がりを防ぎ、接合面積を限定することにより接
合容量を低減し、且つ横モードが安定で制御しやすい段
差付きリッジ導波路を有する各種の光素子を容易且つ確
実に形成することができる。
【００６３】その結果として、半導体レーザや光変調器
などの寄生容量が減少し、例えば１０Ｇｂｐｓ（gigabi
ts per second）以上の高速応答も可能となる。また、
発振しきい値が低く、横モードの安定なレーザを実現す
ることもできる。
などの寄生容量が減少し、例えば１０Ｇｂｐｓ（gigabi
ts per second）以上の高速応答も可能となる。また、
発振しきい値が低く、横モードの安定なレーザを実現す
ることもできる。
【００６４】すなわち、本発明によれば、簡単な構成で
優れた性能を有する各種の導波路型光素子を提供するこ
とが可能となり産業上のメリットは多大である。
優れた性能を有する各種の導波路型光素子を提供するこ
とが可能となり産業上のメリットは多大である。
【図１】本発明の第１の実施例の導波路型光素子の製造
工程の要部を表す斜視図である。
工程の要部を表す斜視図である。
【図２】本発明の第１の実施例の導波路型光素子の製造
工程の要部を表す斜視図である。
工程の要部を表す斜視図である。
【図３】本発明の第１の実施例の導波路型光素子の製造
工程をさらに詳細に表す工程断面図である。
工程をさらに詳細に表す工程断面図である。
【図４】本発明の第１の実施例の導波路型光素子の製造
工程をさらに詳細に表す工程断面図である。
工程をさらに詳細に表す工程断面図である。
【図５】本発明の第１の実施例の導波路型光素子の製造
工程をさらに詳細に表す工程断面図である。
工程をさらに詳細に表す工程断面図である。
【図６】本発明の第１の実施例の導波路型光素子の製造
工程をさらに詳細に表す工程断面図である。
工程をさらに詳細に表す工程断面図である。
【図７】本発明の第２の実施例の導波路型光素子の製造
工程の要部を表す斜視図である。
工程の要部を表す斜視図である。
【図８】本発明の第２の実施例の導波路型光素子の製造
工程の要部を表す斜視図である。
工程の要部を表す斜視図である。
【図９】従来のリッジ導波路型の半導体レーザの典型的
構造を表す斜視図である。
構造を表す斜視図である。
【図１０】「段差付きリッジ導波路」の概略構造を表す
斜視図である。
斜視図である。
１ ｎ型InP基板 ２ ｎ型InP下方クラッド層 ３ アンド-プInGaAsP-MQW構造導波路コア層（LD活性
層） ４ ｐ型InP上方第１クラッド層 ５ ｐ型InGaAsP第１マスク層（エッチストップ層） ６ ｐ型InP上方第２クラッド層 ７ ｐ型InGaAsP第２マスク層 ８ ｐ型InP上方第３クラッド層 ９ ｐ+型InGaAsP障壁緩和層 １０ ｐ+型InGaAsコンタクト層 １２ SiO2マスク １５ 段差 ２０ ｎ側電極 ２１ ｐ側電極
層） ４ ｐ型InP上方第１クラッド層 ５ ｐ型InGaAsP第１マスク層（エッチストップ層） ６ ｐ型InP上方第２クラッド層 ７ ｐ型InGaAsP第２マスク層 ８ ｐ型InP上方第３クラッド層 ９ ｐ+型InGaAsP障壁緩和層 １０ ｐ+型InGaAsコンタクト層 １２ SiO2マスク １５ 段差 ２０ ｎ側電極 ２１ ｐ側電極
Claims (8)
- 【請求項１】光を導波する導波路を備えた導波路型光素
子であって、 前記導波路は、コア層の上下を前記コア層よりも屈折率
の小さなクラッド層で挟み且つ上側のクラッド層の一方
がメサストライプ状に形成されてなるリッジ導波路であ
り、 前記上側のクラッド層は、前記コア層の上に設けられた
第１クラッド層と、前記第１クラッド層の上に設けられ
た第１の薄膜層と、前記第１の薄膜層の上に設けられた
第２の薄膜層と、前記第２の薄膜層の上に設けられた第
２クラッド層と、を少なくとも有し、 前記メサストライプの側面には、コア層に近接した下側
において前記メサストライプの幅が幅広となるように段
差が形成され、 前記段差において前記第１の薄膜層が露出してなること
を特徴とする導波路型光素子。 - 【請求項２】前記第１及び第２クラッド層、前記第１の
薄膜層、前記第２の薄膜層のそれぞれは、前記メサスト
ライプの側面からのサイドエッチの速度が、 第１のエッチャントに対して（第２の薄膜層）＞（第１
の薄膜層）＞（第１及び第２のクラッド層）なる関係を
満足し、且つ 前記第１のエッチャントとは異なる第２のエッチャント
に対して（第１及び第２のクラッド層）＞（第１及び第
２の薄膜層）なる関係を満足するエッチングが可能な材
料により形成されてなることを特徴とする請求項１記載
の導波路型光素子。 - 【請求項３】前記第１の薄膜層と前記第２の薄膜層との
間に、第３のクラッド層が挿入されてなることを特徴と
する請求項１または２に記載の導波路型光素子。 - 【請求項４】前記第１の薄膜層と前記第２の薄膜層とが
隣接して積層されてなることを特徴とする請求項１また
は２に記載の導波路型光素子。 - 【請求項５】前記第１及び第２のクラッド層は、InPに
より形成され、 前記第１及び第２の薄膜層は、InGaAlAsP系化合物半導
体により形成されたことを特徴とする請求項１〜４のい
ずれか１つに記載の導波路型光素子。 - 【請求項６】コア層の上下を前記コア層よりも屈折率の
小さな下側クラッド層及び上側クラッド層で挟み且つ上
側クラッド層の一方がメサストライプ状に形成されてな
るリッジ導波路を有する導波路型光素子の製造方法であ
って、 下側クラッド層の上に、コア層を形成する工程と、 前記コア層の上に、前記上側クラッド層として、第１の
クラッド層と、第１の薄膜層と、第２の薄膜層と、第２
のクラッド層と、をこの順に形成する工程と、 前記上側クラッド層をストライプ状にパターニングする
工程と、 前記第１の薄膜層よりも前記第２の薄膜層に対するエッ
チング速度が大なる第１のエッチャントを用いて、前記
ストライプの側面に露出した前記第１及び第２の薄膜層
をサイドエッチする工程と、 前記第１及び第２の薄膜層よりも前記第１及び第２のク
ラッド層に対するエッチング速度が大なる第２のエッチ
ャントを用いて前記第１及び第２のクラッド層をエッチ
ングすることにより、前記メサストライプの側面に、前
記第１及び第２の薄膜層のサイドエッチング量の差に応
じた段差を形成する工程と、 を備えたことを特徴とする導波路型光素子の製造方法。 - 【請求項７】前記上側クラッド層を形成する工程におい
て、前記第１の薄膜層と前記第２の薄膜層との間に、第
３のクラッド層を形成することを特徴とする請求項６記
載の導波路型光素子の製造方法。 - 【請求項８】前記第１及び第２のクラッド層は、InPに
より形成され、 前記第１及び第２の薄膜層は、InGaAlAsP系化合物半導
体により形成され、 前記第１のエッチャントは、硫酸系のエッチャントであ
り、 前記第２のエッチャントは、塩酸系のエッチャントであ
ることを特徴とする請求項６または７に記載の導波路型
光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088992A JP2001274510A (ja) | 2000-03-28 | 2000-03-28 | 導波路型光素子及びその製造方法 |
| US09/819,224 US6498889B2 (en) | 2000-03-28 | 2001-03-27 | Waveguide optical device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088992A JP2001274510A (ja) | 2000-03-28 | 2000-03-28 | 導波路型光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274510A true JP2001274510A (ja) | 2001-10-05 |
Family
ID=18604799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088992A Pending JP2001274510A (ja) | 2000-03-28 | 2000-03-28 | 導波路型光素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6498889B2 (ja) |
| JP (1) | JP2001274510A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347665A (ja) * | 2004-06-07 | 2005-12-15 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
| JP2006286902A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| JP2011085816A (ja) * | 2009-10-16 | 2011-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置及びその作製方法 |
| JP2013149724A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
| JP6385633B1 (ja) * | 2018-04-02 | 2018-09-05 | 三菱電機株式会社 | 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 |
| JP2019036727A (ja) * | 2017-08-14 | 2019-03-07 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体レーザーダイオード |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7110623B1 (en) | 2004-01-23 | 2006-09-19 | Ralph Kalibjian | Temporally coherent depolarizer and a polarization transformer |
| US9383513B2 (en) * | 2013-07-10 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Waveguide structure |
| JP6502697B2 (ja) * | 2015-02-18 | 2019-04-17 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
| CN107688211B (zh) * | 2016-08-04 | 2020-09-25 | 苏州旭创科技有限公司 | 一种光波导器件及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870468A (en) | 1986-09-12 | 1989-09-26 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method of manufacturing the same |
| JP4011640B2 (ja) * | 1995-03-02 | 2007-11-21 | 三菱電機株式会社 | 半導体レーザ，及び半導体レーザの製造方法 |
| JP2955986B2 (ja) * | 1996-05-22 | 1999-10-04 | 日本電気株式会社 | 半導体光変調器及びその製造方法 |
-
2000
- 2000-03-28 JP JP2000088992A patent/JP2001274510A/ja active Pending
-
2001
- 2001-03-27 US US09/819,224 patent/US6498889B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347665A (ja) * | 2004-06-07 | 2005-12-15 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
| JP2006286902A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| JP4639107B2 (ja) * | 2005-03-31 | 2011-02-23 | 富士通株式会社 | 半導体レーザ及びその製造方法 |
| JP2011085816A (ja) * | 2009-10-16 | 2011-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置及びその作製方法 |
| JP2013149724A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
| JP2019036727A (ja) * | 2017-08-14 | 2019-03-07 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体レーザーダイオード |
| JP7251937B2 (ja) | 2017-08-14 | 2023-04-04 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | 半導体レーザーダイオード |
| JP6385633B1 (ja) * | 2018-04-02 | 2018-09-05 | 三菱電機株式会社 | 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 |
| TWI671967B (zh) * | 2018-04-02 | 2019-09-11 | 日商三菱電機股份有限公司 | 半導體光元件、半導體光積體元件及半導體光元件的製造方法 |
| WO2019193622A1 (ja) * | 2018-04-02 | 2019-10-10 | 三菱電機株式会社 | 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 |
| CN111937259A (zh) * | 2018-04-02 | 2020-11-13 | 三菱电机株式会社 | 半导体光元件、半导体光集成元件、及半导体光元件的制造方法 |
| US11616342B2 (en) | 2018-04-02 | 2023-03-28 | Mitsubishi Electric Corporation | Semiconductor optical element, semiconductor optical integrated element, and method for manufacturing semiconductor optical element |
Also Published As
| Publication number | Publication date |
|---|---|
| US6498889B2 (en) | 2002-12-24 |
| US20010026672A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762951B2 (ja) | 半導体光導波路とその製造方法 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2001274510A (ja) | 導波路型光素子及びその製造方法 | |
| US5303255A (en) | Distributed feedback semiconductor laser device and a method of producing the same | |
| JP2007073582A (ja) | 光半導体素子の製造方法 | |
| JPH1187844A (ja) | 半導体光結合回路及びその製造方法 | |
| JP3264321B2 (ja) | 導波路型半導体光集積素子およびその製造方法 | |
| US20010026671A1 (en) | Waveguide optical device | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2009194149A (ja) | 半導体光集積素子及びその作製方法 | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JP2002057405A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
| JP4161672B2 (ja) | 光集積素子の製造方法 | |
| JP3255111B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4453937B2 (ja) | 光集積素子及びその製造方法 | |
| JP2000340887A (ja) | 半導体レーザおよびその製造方法 | |
| JP4161671B2 (ja) | 光集積素子の製造方法 | |
| JP2006261300A (ja) | 半導体光素子、半導体光素子の製造方法および光モジュール | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| KR20050050592A (ko) | 반도체 레이저 소자 및 그 제조 방법 |