WO2019193622A1 - 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 - Google Patents

半導体光素子、半導体光集積素子、および半導体光素子の製造方法 Download PDF

Info

Publication number
WO2019193622A1
WO2019193622A1 PCT/JP2018/014095 JP2018014095W WO2019193622A1 WO 2019193622 A1 WO2019193622 A1 WO 2019193622A1 JP 2018014095 W JP2018014095 W JP 2018014095W WO 2019193622 A1 WO2019193622 A1 WO 2019193622A1
Authority
WO
WIPO (PCT)
Prior art keywords
ridge
layer
semiconductor
semiconductor optical
optical device
Prior art date
Application number
PCT/JP2018/014095
Other languages
English (en)
French (fr)
Inventor
山口　勉
佐久間　仁
和之 尾上
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/958,819 priority Critical patent/US11616342B2/en
Priority to JP2018533270A priority patent/JP6385633B1/ja
Priority to PCT/JP2018/014095 priority patent/WO2019193622A1/ja
Priority to CN201880091918.8A priority patent/CN111937259B/zh
Priority to TW107135991A priority patent/TWI671967B/zh
Publication of WO2019193622A1 publication Critical patent/WO2019193622A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/02—Optical fibres with cladding with or without a coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/2219—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced

Definitions

  • the present application relates to a ridge type semiconductor optical device.
  • DFB-LD Distributed Feedback Laser Diode
  • a ridge type semiconductor optical device is used (for example, Patent Document 1).
  • a semiconductor crystal regrowth region such as a buried portion, which is essential for forming a diffraction grating of a ridge type DFB semiconductor laser, contains crystal defects such as dislocations.
  • a slow characteristic variation Ith variation, Iop variation
  • the ridge type DFB semiconductor laser but also a semiconductor optical device having a ridge type waveguide structure has a similar problem with respect to stress on the optical confinement layer, which is a layer in which light is confined and propagated.
  • the stress concentration in the region has been alleviated by adjusting the film quality (film forming method, film forming conditions, etc.) of the insulating film, metal film, etc., or by the film configuration, etc., to satisfy this problem.
  • the stress applied to the optical confinement layer such as the semiconductor crystal regrowth region such as the buried portion or the active layer is a problem, and in the conventional stress adjustment by the insulating film, the metal film, etc. Therefore, there is a need to provide a device structure capable of relaxing stress that can be stably manufactured.
  • the present application discloses a technique for solving the above-described problems, and an object thereof is to provide a semiconductor optical element that can be stably manufactured and can relieve stress by devising the device structure itself.
  • the semiconductor optical device disclosed in the present application includes a first clad layer, a second clad layer having a ridge portion formed in a ridge shape, and a position between the first clad layer and the second clad layer.
  • the ridge portion has, in order from the side close to the light confinement layer, a ridge lower portion, a ridge intermediate portion, and a ridge upper portion.
  • the width in the cross section perpendicular to the optical axis, which is the light propagation direction in the layer, is wider than the lower part of the ridge and the upper part of the ridge.
  • the semiconductor optical device disclosed in the present application it is possible to obtain a semiconductor optical device that can be stably manufactured and can relieve stress.
  • FIG. 1 is a cross-sectional view showing a configuration of a semiconductor optical device according to a first embodiment. It is sectional drawing which shows another structure of the semiconductor optical element by Embodiment 1.
  • FIG. 6 is a cross-sectional view showing still another configuration of the semiconductor optical device according to the first embodiment.
  • FIG. 3 is a first view showing the steps of the method for manufacturing the semiconductor optical device according to the first embodiment with a cross-sectional view. It is a 2nd figure which shows the process of the manufacturing method of the semiconductor optical element by Embodiment 1 with sectional drawing.
  • FIG. 10 is a third view showing the steps of the method of manufacturing the semiconductor optical device according to the first embodiment with a cross-sectional view.
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor optical device according to a second embodiment. It is sectional drawing which shows another structure of the semiconductor optical element by Embodiment 2. FIG. It is sectional drawing which shows another structure of the semiconductor optical element by Embodiment 2. FIG. It is a 1st figure which shows the process of the manufacturing method of the semiconductor optical element by Embodiment 2 with sectional drawing. It is a 2nd figure which shows the process of the manufacturing method of the semiconductor optical element by Embodiment 2 with sectional drawing. It is a 3rd figure which shows the process of the manufacturing method of the semiconductor optical element by Embodiment 2 with sectional drawing. FIG.
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor optical device according to a third embodiment. It is sectional drawing which shows another structure of the semiconductor optical element by Embodiment 3. It is sectional drawing which shows another structure of the semiconductor optical element by Embodiment 3.
  • FIG. 10 is a plan view showing a schematic configuration of a semiconductor optical integrated device according to a fourth embodiment.
  • FIG. 1 is a cross-sectional view showing the configuration of the semiconductor optical device according to the first embodiment by a cross section perpendicular to the optical axis direction in which light propagates.
  • This semiconductor optical device is a semiconductor optical device called a ridge type DFB semiconductor laser.
  • An active layer 2 having an outermost surface layer 3 is formed on a semiconductor substrate 1.
  • the active layer 2 is a layer that emits light by combining electrons and holes, and the emitted light is confined in the active layer 2 including the outermost surface layer 3, and the active layer 2 has an optical axis direction, That is, it propagates in a direction perpendicular to the page.
  • the active layer 2 In order for light to be confined in the active layer 2, the active layer 2 needs to be sandwiched between clad layers having a refractive index lower than that of the active layer 2.
  • the clad layer also has a function of injecting electrons from one clad layer into the active layer 2 and injecting holes from the other clad layer into the active layer 2.
  • the semiconductor substrate 1 functions as one clad layer, that is, the first clad layer.
  • a ridge portion 20 that functions as a cladding layer is formed on the outermost surface layer 3 of the active layer 2, and the ridge portion 20 functions as the other cladding layer, that is, the second cladding layer.
  • the ridge portion 20 includes, from the side close to the active layer 2, a ridge lower portion 5, a ridge intermediate portion 6 that is a diffraction grating layer having a regrowth region 7 in which a diffraction grating peculiar to DFB is embedded, and a ridge upper portion 8. Further, an electrode 11 is formed on the ridge 8 via a contact layer 9.
  • the ridge portion 20 is covered with an insulating film 10 including the contact layer 9 and the electrode 11 formed thereon, and the outside thereof is covered with a metal such as gold plating 12.
  • the semiconductor optical device having the above configuration is a DFB semiconductor laser.
  • the first cladding layer semiconductor substrate 1
  • a second cladding layer having a ridge portion 20 formed in a ridge shape
  • This is a semiconductor optical device having a configuration having an active layer 2 which is an optical confinement layer for propagating light, located between the first clad layer and the second clad layer.
  • the width W2 of the ridge intermediate portion 6 which is a diffraction grating layer is wider than the width W1 of the ridge upper portion 8 and the width W3 of the ridge lower portion 5.
  • the ridge intermediate portion 6 disposed between the ridge lower portion 5 and the ridge upper portion 8 is formed as an overhanging layer so as to be wider than the width of the ridge lower portion and the ridge upper portion.
  • a specific dimension example is an example in which the wavelength of light, that is, laser light is in the 1.5 ⁇ m band.
  • the width W1 of the upper ridge 8 and the width W3 of the lower ridge are about 2 ⁇ m, and the width W2 of the middle ridge is about 10% wider than W1 and W3.
  • the width W2 of the ridge intermediate portion 6 is 10% to 20% wider than the width W1 of the ridge upper portion 8 (1.1W1 ⁇ W2 ⁇ 1) regardless of the wavelength of light. .2W1).
  • the thickness of the ridge 20, that is, the total thickness of the ridge lower part 5, the ridge middle part 6, and the ridge upper part 8 is about 2 ⁇ m.
  • the thickness of the ridge lower part 5 is Regardless of the wavelength of light, the thickness is preferably 10% to 15% of the thickness of the ridge portion 20. Further, the thickness of the ridge intermediate portion 6 is preferably 1% or more and 5% or less of the thickness of the ridge portion, regardless of the wavelength of light, from the viewpoint of the function of the diffraction grating and stress relaxation. .
  • FIG. 2 is a cross-sectional view showing another configuration of the semiconductor optical device according to the first embodiment.
  • the ridge intermediate portion 6 has a cavity 4 without the insulating film 10, the gold plating 12, or the like between the portion where the ridge intermediate portion 6 protrudes from the ridge lower portion 5 and the active layer 2.
  • the cavity 4 can be formed by sputtering, for example.
  • FIG. 3 is a cross-sectional view showing still another configuration of the semiconductor optical device according to the first embodiment.
  • the portion between the ridge intermediate portion 6 protruding from the ridge lower portion 5 and the active layer 2 is embedded with the organic film 14.
  • stress concentration on the lower ridge 5 is alleviated, and deterioration of the active layer 2 can be suppressed.
  • the semiconductor optical device includes the first cladding layer (semiconductor substrate 1), the second cladding layer having the ridge portion 20 formed in the ridge shape, and the first cladding layer.
  • the ridge portion 20 includes, in order from the side closer to the active layer 2, a ridge lower portion 5,
  • the ridge intermediate part 6 has a ridge intermediate part 6 and a ridge upper part 8, and the ridge intermediate part 6 has a width wider than that of the ridge lower part 5 and the ridge upper part 8 in the cross section perpendicular to the optical axis that is the light propagation direction It has a configuration.
  • the ridge intermediate portion 6 is formed of a diffraction grating layer. With this configuration, it is possible to realize a semiconductor optical device that can relieve stress applied to the active layer 2 and satisfy various characteristics such as desired optical
  • a second semiconductor layer 55 is grown as an InP layer on the active layer 2, which is the first semiconductor layer 2 grown on the semiconductor substrate 1, using the material InP below the ridge.
  • the third semiconductor layer 66 is grown as an InGaAsP layer with the material InGaAsP in the middle of the ridge.
  • a buffer layer having the same conductivity type as that of the semiconductor substrate 1 may be provided between the semiconductor substrate 1 and the active layer 2.
  • the active layer 2 is provided with an outermost surface layer 3.
  • InP may be grown as a thin cap layer on the third semiconductor layer 66 which is an InGaAsP layer.
  • step ST2 a part of the third semiconductor layer 66, which is an InGaAsP layer, is removed to form a diffraction grating buried portion 71. Thereafter, in order to form a buried diffraction grating in the diffraction grating buried portion 71 as shown in step ST3, buried growth is performed with InP, and a diffraction grating buried region 7 is formed. Then, as shown in step ST4, the fourth semiconductor layer 88 is grown as an InP layer by using the material InP above the ridge, and further, an InGaAs layer 99 is grown by using the material InGaAs for the contact layer 9 thereon. InP may be grown on the InGaAs layer 99 as a thin cap layer.
  • step ST5 of FIG. 5 an insulating film hard mask such as SiO 2 is used, and ridge formation is performed with a desired width required for characteristics by dry etching.
  • a part of InP of the fourth semiconductor layer 88 is left on the third semiconductor layer 66 which is an InGaAsP layer.
  • step ST6 InP remaining on the third semiconductor layer 66, which is an InGaAsP layer, is etched using wet etching.
  • the fourth semiconductor layer 88 is formed as the ridge upper portion 8 and the InGaAs layer 99 is formed as the contact layer 9.
  • step ST7 both sides of the third semiconductor layer 66 which is an InGaAsP layer and the second semiconductor layer 55 which is an InP layer are removed by dry etching.
  • step ST8 of FIG. 6 by utilizing the side etching effect using wet etching, the third semiconductor layer 66 has a desired width W2 of the ridge intermediate portion 6, and the second semiconductor layer 55 has a lower portion of the ridge. 5 so as to have a desired width W3. Since the outermost surface layer 3 is formed on the surface of the active layer 2 as a layer that is difficult to be etched, the active layer 2 is not etched.
  • the third semiconductor layer 66 is formed as the ridge intermediate portion 6, and the second semiconductor layer 55 is formed as the ridge lower portion 5.
  • the second semiconductor layer 55 is processed halfway exposed from the third semiconductor layer 66, and the InP layer is formed by wet etching in step ST8.
  • the second semiconductor layer 55 can also be processed to have a desired width W3 of the ridge lower portion 5.
  • the insulating film 10 is formed by a film forming method having excellent coverage such as a plasma CVD method, and then the insulating film on the contact layer 9 is removed, and electrodes 11 necessary for device operation are provided. And the entire ridge is covered with a metal such as gold plating 12.
  • the formation of the insulating film 10 uses a sputtering method that does not provide sufficient coverage against digging or the like, so that a recess in which no InP is present between the ridge intermediate portion 6 and the active layer 2 does not exist, as shown in FIG.
  • a structure having the cavity 4 in the region can be realized, and stress relaxation applied to the active layer 2 is realized.
  • stress relaxation applied to the active layer 2 can also be realized by forming the organic film 14 before forming the insulating film 10 and leaving the organic film 14 only in the recessed portions.
  • FIG. FIG. 7 is a cross-sectional view showing the configuration of the semiconductor optical device according to the second embodiment by a cross section perpendicular to the optical axis direction.
  • this semiconductor optical device is a semiconductor optical device called a ridge type DFB semiconductor laser.
  • An active layer 2 is formed on the semiconductor substrate 1. Light is confined in the active layer 2 and propagates. In order for light to be confined in the active layer 2, the active layer 2 needs to be sandwiched between clad layers having a refractive index lower than that of the active layer 2.
  • the semiconductor substrate 1 functions as one clad layer, that is, the first clad layer.
  • a diffraction grating layer 16 having a regrowth region 7 in which a diffraction grating peculiar to DFB is embedded is formed on the active layer 2.
  • a ridge portion 20 is formed on the diffraction grating layer 16, and the diffraction grating layer 16 and the ridge portion 20 function as the other cladding layer, that is, the second cladding layer.
  • the ridge portion 20 includes a ridge lower portion 5, a ridge middle portion 6, and a ridge upper portion 8 from the side close to the active layer 2. Further, an electrode 11 is formed on the ridge top 8 via a contact layer 9.
  • the ridge portion 20 is covered with an insulating film 10 including the contact layer 9 and the electrode 11 formed thereon, and the outside thereof is covered with a metal such as gold plating 12.
  • the width W2 of the ridge middle portion 6 is wider than the width W1 of the ridge upper portion 8 and the width W3 of the ridge lower portion 5.
  • the diffraction grating layer is provided between the ridge lower portion 5 and the ridge upper portion 8 as the ridge intermediate portion 6.
  • the diffraction grating layer 16 is provided in contact with the active layer 2, and the ridge intermediate part 6 having no region where the diffraction grating is buried between the ridge lower part 5 and the ridge upper part 8 of the ridge part 20 is provided.
  • the ridge intermediate portion 6 is formed as an overhanging layer that is wider than the width of other portions of the ridge portion 20.
  • the ridge intermediate portion 6 having a width W2 wider than the width W3 of the ridge lower portion 5 and the width W1 of the ridge upper portion 8 is provided.
  • the width W3 of the ridge lower portion 5 and the width W1 of the ridge upper portion 8 can be arbitrarily designed, the stress applied to the active layer 2 can be reduced, and various optical confinement, device resistance, and the like can be achieved. The characteristics can be satisfied.
  • the ridge lower part 5 and the ridge upper part 8 are preferably formed of the same material.
  • the ridge intermediate portion 6 since the ridge intermediate portion 6 also serves as a diffraction grating layer, the ridge intermediate portion 6 is made of a material different from that of the ridge lower portion 5 and the ridge upper portion 8.
  • the second embodiment that is, in the configuration of FIG.
  • the ridge intermediate part 6 and the ridge lower part 5 are formed by etching, the ridge intermediate part 6 can be manufactured easily by using a material different from that of the ridge upper part 8 and the ridge lower part 5. .
  • the width W2 of the ridge intermediate portion is 10% to 20% wider than the width W1 of the ridge upper portion 8 (1.1W1). ⁇ W2 ⁇ 1.2W1) is preferable.
  • the thickness of the ridge lower portion 5 is 10% to 15% of the thickness of the ridge portion 20, and the thickness of the ridge intermediate portion 6 is the thickness of the ridge portion. The thickness is preferably 1% or more and 5% or less.
  • FIG. 8 is a cross-sectional view showing another configuration of the semiconductor optical device according to the second embodiment.
  • the cavity 4 without the insulating film 10, the gold plating 12, or the like is provided between the protruding portion of the ridge intermediate portion 6 and the active layer 2.
  • the cavity 4 can be formed by sputtering, for example.
  • FIG. 9 is a cross-sectional view showing still another configuration of the semiconductor optical device according to the second embodiment.
  • the organic film 14 is embedded between the protruding portion of the ridge intermediate portion 6 and the active layer 2.
  • stress concentration on the lower ridge 5 is alleviated, and deterioration of the active layer 2 can be suppressed.
  • the semiconductor optical device includes the first cladding layer (semiconductor substrate 1), the second cladding layer having the ridge portion 20 formed in the ridge shape, and the first cladding layer.
  • the ridge portion 20 includes, in order from the side closer to the active layer 2, a ridge lower portion 5,
  • the ridge intermediate part 6 has a ridge intermediate part 6 and a ridge upper part 8, and the ridge intermediate part 6 has a width wider than that of the ridge lower part 5 and the ridge upper part 8 in the cross section perpendicular to the optical axis that is the light propagation direction It has a configuration.
  • the diffraction grating layer 16 is provided on the active layer 2 side with respect to the ridge lower part 5, and the wide ridge intermediate part 6 is provided separately from the diffraction grating layer 16. Also with this configuration, a semiconductor optical element that can realize stress relaxation applied to the active layer 2 and satisfy various characteristics such as desired optical confinement and device resistance can be realized as in the first embodiment.
  • a fifth semiconductor layer 166 is grown as an InGaAsP layer on the active layer 2 which is the first semiconductor layer 2 grown on the semiconductor substrate 1 by the material InGaAsP of the diffraction grating layer 16.
  • a buffer layer having the same conductivity type as that of the semiconductor substrate 1 may be provided between the semiconductor substrate 1 and the active layer 2.
  • InP may be grown as a thin cap layer on the fifth semiconductor layer 166 which is an InGaAsP layer.
  • step ST12 a part of the fifth semiconductor layer 166, which is an InGaAsP layer, is removed to form a diffraction grating buried portion 71.
  • step ST13 in order to form a buried diffraction grating in the diffraction grating buried portion 71, buried growth is performed with InP, the diffraction grating buried region 7 is formed, and the diffraction grating layer 16 is formed.
  • the second semiconductor layer 55 is grown as an InP layer from the material InP of the ridge lower portion 5, and the third semiconductor layer 66 is grown as an InGaAsP layer from the material InGaAsP of the ridge intermediate portion 6, to form a fourth semiconductor layer 88.
  • an InGaAs layer 99 is grown from the material InGaAs of the contact layer 9.
  • InP may be grown on the InGaAs layer 99 as a thin cap layer.
  • step ST15 of FIG. 11 an insulating film hard mask such as SiO 2 is used, and ridge formation is performed with a desired width required for characteristics by dry etching.
  • a part of InP of the fourth semiconductor layer 88 is left on the third semiconductor layer 66 which is an InGaAsP layer.
  • step ST16 the InP remaining on the third semiconductor layer 66, which is an InGaAsP layer, is etched using wet etching.
  • the fourth semiconductor layer 88 is formed as the ridge upper portion 8 and the InGaAs layer 99 is formed as the contact layer 9.
  • step ST17 both sides of the third semiconductor layer 66 which is an InGaAsP layer and the second semiconductor layer 55 which is an InP layer are removed by dry etching.
  • step ST18 of FIG. 12 by utilizing the side etching effect using wet etching, the third semiconductor layer 66 has a desired width W2 of the ridge intermediate portion 6, and the second semiconductor layer 55 has a lower portion of the ridge. 5 so as to have a desired width W3.
  • a wet etching solution having an etching selectivity with respect to InGaAsP of the third semiconductor layer 66 and InP of the second semiconductor layer 55 is used, the accuracy of the ridge processing is increased.
  • the third semiconductor layer 66 is formed as the ridge intermediate portion 6, and the second semiconductor layer 55 is formed as the ridge lower portion 5.
  • the third semiconductor layer 66 is penetrated and the second semiconductor layer 55 is processed halfway exposed from the third semiconductor layer 66, and the InP layer is formed by wet etching in step ST8.
  • the second semiconductor layer 55 can also be processed to have a desired width W3 of the ridge lower portion 5.
  • the insulating film 10 is formed by a film forming method having excellent coverage such as a plasma CVD method, the insulating film on the contact layer 9 is removed, and the electrode 11 necessary for device operation is formed. And the entire ridge is covered with a metal such as gold plating 12.
  • a sputtering method that does not provide sufficient coverage with respect to the formation of the insulating film 10 such as digging, the ridge intermediate portion 6 and the active layer 2 on which the diffraction grating layer 16 is formed are shown in FIG.
  • the stress relaxation applied to the active layer can be realized by adopting the structure shown in FIG. 9 in which the organic film 14 is formed before the insulating film 10 is formed and the organic film 14 is left only in the recessed portion.
  • FIG. 13 is a cross-sectional view showing the configuration of the semiconductor optical device according to the third embodiment by a cross section perpendicular to the optical axis direction.
  • the semiconductor optical device shown in FIG. 13 is an element called a ridge type electro-absorption semiconductor optical modulator (EAM) as an example.
  • EAM electro-absorption semiconductor optical modulator
  • the optical confinement layer is composed of an active layer.
  • the optical confinement layer serves as the active layer 20. It is configured. There is no layer in which the diffraction grating is embedded.
  • the active layer 20 is formed as a layer that absorbs light by applying an electric field, and can modulate light passing through the on / off of the electric field.
  • An outermost surface layer 23 is formed on the surface of the active layer 20 on the ridge portion side.
  • the ridge lower portion 5 and the ridge between the ridge lower portion 5 and the ridge upper portion 8 of the ridge portion 20 are the same as described in the first embodiment or the second embodiment.
  • the ridge intermediate part 6 wider than the upper part 8 it is possible to realize stress relaxation applied to the active layer 20 which is an optical confinement layer, and to satisfy various characteristics such as desired optical confinement and device resistance.
  • FIG. 14 is a cross-sectional view showing another configuration of the semiconductor optical device according to the third embodiment.
  • the cavity 4 without the insulating film 10 and the gold plating 12 is provided between the active layer 20 and the portion where the ridge intermediate portion 6 protrudes from the ridge lower portion 5.
  • the cavity 4 can be formed by sputtering, for example. As described above, even in the configuration having the cavity 4, stress concentration on the lower ridge 5 is alleviated, and deterioration of the active layer 20 can be suppressed.
  • FIG. 15 is a sectional view showing still another configuration of the semiconductor optical device according to the third embodiment.
  • the organic layer 14 fills the gap between the ridge intermediate portion 6 protruding from the ridge lower portion 5 and the active layer 2.
  • stress concentration on the lower ridge 5 is alleviated, and deterioration of the active layer 2 can be suppressed.
  • the active layer 20 may be a ridge type semiconductor optical amplifier (SOA) formed as a layer having an optical amplification function.
  • SOA semiconductor optical amplifier
  • the active layer 20 is formed of a semiconductor material having a refractive index higher than that of the ridge portion 20 and the semiconductor substrate 1 acting as a cladding layer, and is formed as an optical waveguide core layer having a function of simply confining and propagating light. It may be a ridge-type optical waveguide.
  • the width of the ridge-type semiconductor optical device is not limited to the electroabsorption type semiconductor optical modulator, and is wider than the ridge lower portion 5 and the ridge upper portion 8 between the ridge lower portion 5 and the ridge upper portion 8 of the ridge portion 20.
  • stress relaxation applied to the active layer 20, which is an optical confinement layer can be realized, and various characteristics such as desired optical confinement and device resistance can be satisfied.
  • the ridge type semiconductor optical device other than the electroabsorption type semiconductor optical modulator has a configuration in which the cavity 4 is provided as shown in FIG. 14 and an organic film 14 is provided as shown in FIG. It goes without saying.
  • the semiconductor optical device includes the first cladding layer (semiconductor substrate 1), the second cladding layer having the ridge portion 20 formed in the ridge shape, and the first cladding layer.
  • the ridge portion 20 includes, in order from the side closer to the active layer 20, the ridge lower portion 5,
  • the ridge intermediate portion 6 includes a ridge intermediate portion 6 and a ridge upper portion 8, and the ridge intermediate portion 6 has a width wider than the ridge lower portion 5 and the ridge upper portion 8 in a cross section perpendicular to the optical axis that is the light propagation direction in the active layer 20. It has a configuration. With this configuration, it is possible to realize a semiconductor optical device that can relieve stress applied to the optical confinement layer 20 and satisfy various characteristics such as desired optical confinement and device resistance.
  • FIG. 16 is a plan view showing the configuration of the semiconductor optical integrated device according to the fourth embodiment.
  • the semiconductor optical integrated device shown in FIG. 16 modulates the laser light output from the DFB semiconductor laser (DFB-LD) 100 at a high speed by an electroabsorption semiconductor optical modulator (EAM) 200, and a semiconductor optical amplifier (SOA: Semiconductor).
  • Optical amplifier 300 is configured to amplify and output, and constitutes a semiconductor laser transmitter.
  • the cross section perpendicular to the optical axis of the DFB-LD 100, that is, the cross section taken along the line AA is either one of FIGS. 1 to 3 or FIGS.
  • the cross section perpendicular to the optical axis of the EAM 200 is one of the structures shown in FIGS.
  • the material of the SOA 300 is different from that of the EAM 200, particularly the material of the active layer 20, the cross section perpendicular to the optical axis of the SOA 300, that is, the CC cross section has any one of FIGS. .
  • between the DFB-LD 100 and the EAM 200 and between the EAM 200 and the SOA 300 are merely optical waveguides, and the cross-sectional configuration thereof is, for example, any one of FIGS.
  • each semiconductor optical device by forming each semiconductor optical device on the same semiconductor substrate, the first cladding layer of each semiconductor optical device can be constituted by the same semiconductor substrate 1. In this manner, a semiconductor optical integrated device in which a plurality of different semiconductor optical devices are integrated using the same semiconductor substrate can be configured.
  • each semiconductor optical device has one of the configurations described in the first to third embodiments, that is, the first cladding layer ( A semiconductor substrate 1), a second cladding layer having a ridge portion 20 formed in a ridge shape, and an optical confinement layer (active) that is located between the first cladding layer and the second cladding layer and that propagates light
  • the ridge portion 20 has a ridge lower portion 5, a ridge intermediate portion 6, and a ridge upper portion 8 in order from the side close to the optical confinement layer.
  • the width in the cross section perpendicular to the optical axis, which is the light propagation direction in the light confinement layer, is wider than the width of the ridge lower part 5 and the ridge upper part 8, thereby Concentration is reduced, an effect that the degradation of the optical confinement layer properties such as the active layer 2 or the active layer 20 can be suppressed.
  • first clad layer 1 semiconductor substrate (first clad layer), 2 active layer (optical confinement layer, first semiconductor layer), 4 cavity, 5 ridge lower part, 6 ridge middle part, 7 diffraction grating embedded area, 8 ridge upper part, 10 insulating film , 12 gold plating, 14 organic film, 16 diffraction grating layer, 20 ridge portion, 20 active layer (light confinement layer), 55 second semiconductor layer, 66 third semiconductor layer, 88 fourth semiconductor layer, 166 fifth semiconductor layer

Abstract

第一のクラッド層と、リッジ形状に形成されたリッジ部（２０）を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層との間に位置し、光を伝搬する光閉じ込め層（２、２０）とを有する半導体光素子において、リッジ部（２０）は、光閉じ込め層（２、２０）に近い側から順に、リッジ下部（５）、リッジ中間部（６）、リッジ上部（８）を有し、リッジ中間部（６）は、光閉じ込め層（２、２０）における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部（５）およびリッジ上部（８）よりも広い幅とした。

Description

半導体光素子、半導体光集積素子、および半導体光素子の製造方法
　本願は、リッジ型の半導体光素子に関する。
　光通信システムに用いられるレーザ光源として、あるいは光増幅器として、半導体光素子が用いられている。半導体光素子としては、分布帰還形半導体レーザ（ＤＦＢ-ＬＤ：Distributed Feedback Laser Diode、ＤＦＢ半導体レーザとも称する）が用いられることが多い。さらに、ＤＦＢ半導体レーザにおいては、リッジ型の半導体光素子が用いられている（例えば特許文献１）。ＤＦＢ半導体レーザでは、回折格子を埋め込む必要がある。リッジ型のＤＦＢ半導体レーザの回折格子形成で必須となる埋め込み部等の半導体結晶再成長領域は転位等の結晶欠陥が含まれている。リッジ型ＤＦＢ半導体レーザでは絶縁膜、メタル膜などの膜からのストレスが埋め込み部あるいは活性層に集中すると、ゆっくりとした特性変動（Ith変動、Iop変動）が生じる。
　リッジ型のＤＦＢ半導体レーザに限らず、リッジ型の導波路構造を有する半導体光素子では、光が閉じ込められて伝搬する層である光閉じ込め層に対するストレスについて、同様の課題があった。従来はこの課題に対し絶縁膜、メタル膜などの膜質（成膜方法、成膜条件など）の調整、あるいは膜構成などによって当該領域のストレス集中を緩和し、信頼性を満足させていた。
　一方、リッジ型半導体光素子のリッジ上部の幅をリッジ下部の幅よりも広くする構造とすることにより、リッジ下部の幅のばらつきを少なくできる工程が提案されている。（特許文献２参照）
特開２００６－３２４４２７号公報 特開２０１２－９４８８号公報
　以上説明したように、リッジ型の半導体光素子では、埋め込み部等の半導体結晶再成長領域あるいは活性層といった光閉じ込め層へ加わるストレスが課題であり、従来の絶縁膜、メタル膜などによるストレス調整ではなく、安定して作製可能なストレス緩和可能なデバイス構造を提供する必要があった。
　本願は、上記のような課題を解決するための技術を開示するものであり、デバイス構造そのものの工夫により、安定して作製でき、ストレス緩和可能な半導体光素子を提供することを目的とする。
　本願に開示される半導体光素子は、第一のクラッド層と、リッジ形状に形成されたリッジ部を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層との間に位置し、光を伝搬する光閉じ込め層とを有する半導体光素子において、リッジ部は、光閉じ込め層に近い側から順に、リッジ下部、リッジ中間部、リッジ上部を有し、リッジ中間部は、光閉じ込め層における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部およびリッジ上部よりも広い幅である。
　本願に開示される半導体光素子によれば、安定して作製でき、ストレス緩和可能な半導体光素子を得ることができる。
実施の形態１による半導体光素子の構成を示す断面図である。 実施の形態１による半導体光素子の別の構成を示す断面図である。 実施の形態１による半導体光素子のさらに別の構成を示す断面図である。 実施の形態１による半導体光素子の製造方法の工程を断面図により示す第一の図である。 実施の形態１による半導体光素子の製造方法の工程を断面図により示す第二の図である。 実施の形態１による半導体光素子の製造方法の工程を断面図により示す第三の図である。 実施の形態２による半導体光素子の構成を示す断面図である。 実施の形態２による半導体光素子の別の構成を示す断面図である。 実施の形態２による半導体光素子のさらに別の構成を示す断面図である。 実施の形態２による半導体光素子の製造方法の工程を断面図により示す第一の図である。 実施の形態２による半導体光素子の製造方法の工程を断面図により示す第二の図である。 実施の形態２による半導体光素子の製造方法の工程を断面図により示す第三の図である。 実施の形態３による半導体光素子の構成を示す断面図である。 実施の形態３による半導体光素子の別の構成を示す断面図である。 実施の形態３による半導体光素子のさらに別の構成を示す断面図である。 実施の形態４による半導体光集積素子の概略構成を示す平面図である。
実施の形態１．
　図１は実施の形態１による半導体光素子の構成を、光が伝搬する方向である光軸方向に垂直な断面により示す断面図である。この半導体光素子は、リッジ型のＤＦＢ半導体レーザと呼ばれる半導体光素子である。半導体基板１上に、最表面層３を有する活性層２が形成されている。活性層２は、電子と正孔を結合させて光を放出する層であり、放出された光は、この最表面層３を含む活性層２に閉じ込められ、活性層２中を光軸方向、すなわち紙面に垂直な方向に伝搬する。光が活性層２に閉じ込められるためには、活性層２が、活性層２よりも屈折率が小さいクラッド層に挟まれる必要がある。クラッド層は、また一方のクラッド層から活性層２に電子を注入し、他方のクラッド層から正孔を活性層２に注入する機能も有する。図１の構成では、半導体基板１が一方のクラッド層すなわち第一のクラッド層として機能する。また、活性層２の最表面層３上には、クラッド層として機能するリッジ部２０が形成されており、リッジ部２０がもう一方のクラッド層すなわち第二のクラッド層として機能する。リッジ部２０は、活性層２に近い側から、リッジ下部５、ＤＦＢ特有の回折格子が埋め込まれた再成長領域７を有する回折格子層であるリッジ中間部６、リッジ上部８を含んでいる。さらに、リッジ上部８にはコンタクト層９を介して電極１１が形成されている。リッジ部２０はその上に形成されているコンタクト層９および電極１１を含めて絶縁膜１０で覆われ、さらにその外側は金めっき１２などの金属で覆われている。
　以上の構成の半導体光素子は、ＤＦＢ半導体レーザであるが、基本構成として、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である活性層２とを有する構成の半導体光素子ということになる。
　図１の構成において、回折格子層であるリッジ中間部６の幅Ｗ２は、リッジ上部８の幅Ｗ１、およびリッジ下部５の幅Ｗ３に比べて広い幅となっている。このように、リッジ下部５とリッジ上部８の間に配置されているリッジ中間部６を、リッジ下部およびリッジ上部の幅よりも広くして、張り出した層としている。リッジ部２０の一部に張り出した部分を設けることで、リッジ下部５の幅Ｗ３とリッジ上部８の幅Ｗ１を任意に設計でき、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。なお、リッジ下部５とリッジ上部８は、同じ材料で形成されることが好ましい。
　ここで、寸法例を示しておく。具体的な寸法例は、光、すなわちレーザ光の波長が１．５μｍ帯の例である。リッジ上部８の幅Ｗ１およびリッジ下部の幅Ｗ３は２μｍ程度であり、リッジ中間部の幅Ｗ２は、Ｗ１およびＷ３に対して１０％程度広い幅となっている。光学的、およびストレス緩和の見地から、リッジ中間部６の幅Ｗ２は、光の波長にかかわらず、リッジ上部８の幅Ｗ１に対して１０％から２０％広い幅（１．１Ｗ１≦Ｗ２≦１．２Ｗ１）であることが好ましい。リッジ部２０の厚さ、すなわちリッジ下部５、リッジ中間部６、リッジ上部８を合わせた厚さは、２μｍ程度であり、光学的、およびストレス緩和の見地から、リッジ下部５の厚さは、光の波長にかかわらず、リッジ部２０の厚さの１０％以上１５％以下の厚さであることが好ましい。また、リッジ中間部６の厚さは、回折格子の機能、およびストレス緩和の見地から、光の波長にかかわらず、リッジ部の厚さの１％以上５％以下の厚さであることが好ましい。
　図２は、実施の形態１による半導体光素子の別の構成を示す断面図である。図２に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と活性層２との間に、絶縁膜１０、金めっき１２などが無い空洞４を有する構成としている。空洞４は、例えばスパッタ法により形成することができる。このように、空洞４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
　図３は、実施の形態１による半導体光素子のさらに別の構成を示す断面図である。図３に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と活性層２との間が有機膜１４で埋め込まれた構成としている。このように、有機膜１４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
　以上のように、実施の形態１による半導体光素子は、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である活性層２とを有する半導体光素子において、リッジ部２０は、活性層２に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、活性層２における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成となっている。実施の形態１では、リッジ中間部６は回折格子層により形成されている。この構成により、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る半導体光素子が実現できる。
　次に、図１の構成の半導体光素子の製造方法を、製造工程を断面図により順に示す図４から図６を用いて説明する。図４のステップＳＴ１に示すように、半導体基板１上に成長した第一半導体層２である活性層２の上に、第二半導体層５５をリッジ下部の材料InPによりInP層として成長し、さらに第三半導体層６６をリッジ中間部の材料InGaAsPによりInGaAsP層として成長する。半導体基板１と活性層２の間に、半導体基板１と同じ伝導型のバッファ層を設けてもよい。活性層２には最表面層３が設けられている。InGaAsP層である第三半導体層６６の上に薄いキャップ層としてInPを成長しても良い。次にステップＳＴ２に示すように、InGaAsP層である第三半導体層６６の一部を除去して回折格子埋め込み部７１を形成する。その後、ステップＳＴ３に示すように回折格子埋め込み部７１に埋め込み回折格子を形成するためInPで埋め込み成長を行い、回折格子埋め込み領域7が形成される。そして、ステップＳＴ４に示すように、第四半導体層８８をリッジ上部の材料InPによりInP層として成長し、さらにその上にコンタクト層９の材料InGaAsによりInGaAs層９９を成長する。InGaAs層９９の上に薄いキャップ層としてInPを成長しても良い。
　次に、リッジ構造を形成するため、図５のステップＳＴ５に示すように、SiO2等の絶縁膜ハードマスク等を用い、ドライエッチングにより特性に必要とされる所望の幅でリッジ形成を行う。この段階ではInGaAsP層である第三半導体層６６上に第四半導体層８８のInPの一部を残す。次にステップＳＴ６に示すように、ウェットエッチングを用いてInGaAsP層である第三半導体層６６上に残っているInPをエッチングする。このときウェットエッチング液は第三半導体層６６のInGaAsPと第四半導体層８８のInPとに対し十分なエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。この加工により、第四半導体層８８がリッジ上部８として、InGaAs層９９がコンタクト層９として形成されたことになる。
　次に、ステップＳＴ７に示すように、InGaAsP層である第三半導体層６６とInP層である第二半導体層５５の両側をドライエッチングにより除去する。さらに、図６のステップＳＴ８に示すように、ウェットエッチングを用いてサイドエッチング効果を利用することで、第三半導体層６６をリッジ中間部６の所望の幅Ｗ２、第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工する。活性層２の表面はエッチングされ難い層として最表面層３が形成されているため、活性層２がエッチングされることはない。このときウェットエッチング液は第三半導体層６のInGaAsPと第二半導体層５５のInPに対しエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。このエッチングにより、第三半導体層６６はリッジ中間部６として、第二半導体層５５はリッジ下部５として形成されたことになる。またステップＳＴ７で示したドライエッチングでは、第三半導体層６６を貫通し、第二半導体層５５を、第三半導体層６６から露出した途中までの加工とし、ステップＳＴ８におけるウエットエッチングによりInP層である第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工することもできる。
　その後、ステップＳＴ９に示すように、プラズマＣＶＤ法等のカバレッジ性に優れた成膜方法により絶縁膜１０を形成した後、コンタクト層９上部の絶縁膜を除去し、デバイス動作に必要な電極１１を形成し、リッジ全体を金めっき１２などの金属で覆う。絶縁膜１０の形成を、掘り込み等に対して十分カバレッジが出来ないスパッタ法を用いることで、図２に示す、リッジ中間部６と活性層２の間でリッジ下部５のInPが存在しない窪んだ領域に空洞４を有する構造を実現することが出来、活性層２へ加わるストレス緩和が実現される。また、絶縁膜１０の形成前に有機膜１４を形成しこの窪んだ箇所のみ有機膜１４を残した、図３に示す構造とすることでも、活性層２へ加わるストレス緩和が実現できる。
実施の形態２．
　図７は実施の形態２による半導体光素子の構成を、光軸方向に垂直な断面により示す断面図である。図１と同様、この半導体光素子は、リッジ型のＤＦＢ半導体レーザと呼ばれる半導体光素子である。半導体基板１上に、活性層２が形成されている。光は、この活性層２に閉じ込められて伝搬する。光が活性層２に閉じ込められるためには、活性層２が、活性層２よりも屈折率が小さいクラッド層に挟まれる必要がある。図７の構成では、半導体基板１が一方のクラッド層すなわち第一のクラッド層として作用する。また、活性層２上には、ＤＦＢ特有の回折格子が埋め込まれた再成長領域７を有する回折格子層１６が形成されている。回折格子層１６上にはリッジ部２０が形成されており、回折格子層１６およびリッジ部２０がもう一方のクラッド層すなわち第二のクラッド層として作用する。リッジ部２０は、活性層２に近い側から、リッジ下部５、リッジ中間部６、リッジ上部８を含んでいる。さらに、リッジ上部８の上にはコンタクト層９を介して電極１１が形成されている。リッジ部２０はその上に形成されているコンタクト層９および電極１１を含めて絶縁膜１０で覆われ、さらにその外側は金めっき１２などの金属で覆われている。
　図７の構成において、リッジ中間部６の幅Ｗ２は、リッジ上部８の幅Ｗ１、およびリッジ下部５の幅Ｗ３に比べて広い幅となっている。実施の形態１で説明した図１の構成では、回折格子層をリッジ中間部６としてリッジ下部５とリッジ上部８の間に設ける構成とした。本実施の形態２では、回折格子層１６は活性層２に接して設け、リッジ部２０のリッジ下部５とリッジ上部８の間に回折格子が埋め込まれた領域を有さないリッジ中間部６を設けた。リッジ中間部６は、リッジ部２０の他の部分の幅よりも広くして、張り出した層として形成されている。このように、リッジ下部５の幅Ｗ３およびリッジ上部８の幅Ｗ１よりも広い幅Ｗ２のリッジ中間部６を設けている。このような構成とすることで、リッジ下部５の幅Ｗ３とリッジ上部８の幅Ｗ１を任意に設計でき、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。
　なお、リッジ下部５とリッジ上部８は同じ材料で形成されることが好ましい。実施の形態１の構成では、リッジ中間部６は回折格子層を兼ねるようにしたため、リッジ中間部６の材料は、リッジ下部５およびリッジ上部８と異なる材料とした。本実施の形態２、すなわち図７の構成では、リッジ中間部６はリッジ下部５およびリッジ上部８の材料と同じ材料で形成することもできる。ただし、リッジ上部８、リッジ中間部６およびリッジ下部５を、エッチングで形成する場合、リッジ中間部６の材料を、リッジ上部８およびリッジ下部５とは異なる材料にすることにより製造が容易となる。
　本実施の形態２による半導体光素子においても、光学的、およびストレス緩和の見地から、リッジ中間部の幅Ｗ２は、リッジ上部８の幅Ｗ１に対して１０％から２０％広い幅（１．１Ｗ１≦Ｗ２≦１．２Ｗ１）であることが好ましい。また、光学的、およびストレス緩和の見地から、リッジ下部５の厚さは、リッジ部２０の厚さの１０％以上１５％以下の厚さ、リッジ中間部６の厚さは、リッジ部の厚さの１％以上５％以下の厚さであることが好ましい。
　図８は、実施の形態２による半導体光素子の別の構成を示す断面図である。図８に示す構成では、リッジ中間部６の張り出した部分と活性層２との間に、絶縁膜１０、金めっき１２などが無い空洞４を有する構成としている。空洞４は、例えばスパッタ法により形成することができる。このように、空洞４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
　図９は、実施の形態２による半導体光素子のさらに別の構成を示す断面図である。図９に示す構成では、リッジ中間部６の張り出した部分と活性層２との間が有機膜１４で埋め込まれた構成としている。このように、有機膜１４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
　以上のように、実施の形態２による半導体光素子は、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である活性層２とを有する半導体光素子において、リッジ部２０は、活性層２に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、活性層２における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成となっている。実施の形態２では、回折格子層１６をリッジ下部５よりも活性層２側に配置して設け、幅が広いリッジ中間部６は回折格子層１６とは別に設けた。この構成によっても、実施の形態１と同様、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る半導体光素子が実現できる。
　次に、図７の構成の半導体光素子の製造方法を、製造工程を断面図により順に示す図１０から図１２を用いて説明する。図１０のステップＳＴ１１に示すように、半導体基板１上に成長した第一半導体層２である活性層２の上に、第五半導体層１６６を回折格子層１６の材料InGaAsPによりInGaAsP層として成長する。半導体基板１と活性層２の間に、半導体基板１と同じ伝導型のバッファ層を設けてもよい。InGaAsP層である第五半導体層１６６の上に薄いキャップ層としてInPを成長してもいい。次にステップＳＴ１２に示すように、InGaAsP層である第五半導体層１６６の一部を除去して回折格子埋め込み部７１を形成する。その後、ステップＳＴ１３に示すように回折格子埋め込み部７１に埋め込み回折格子を形成するためInPで埋め込み成長を行い、回折格子埋め込み領域７が形成され、回折格子層１６が形成される。そしてステップＳＴ１４に示すように、第二半導体層５５をリッジ下部５の材料InPによりInP層として、第三半導体層６６をリッジ中間部６の材料InGaAsPによりInGaAsP層として成長し、第四半導体層８８をリッジ上部８の材料InPによりInP層として成長し、さらにコンタクト層９の材料InGaAsによりInGaAs層９９を成長する。InGaAs層９９の上に薄いキャップ層としてInPを成長してもいい。
　次に、リッジ構造を形成するため、図１１のステップＳＴ１５に示すように、SiO2等の絶縁膜ハードマスク等を用い、ドライエッチングにより特性に必要とされる所望の幅でリッジ形成を行う。この段階ではInGaAsP層である第三半導体層６６上に第四半導体層８８のInPの一部を残す。次にステップＳＴ１６に示すように、にウェットエッチングを用いてInGaAsP層である第三半導体層６６上に残っているInPをエッチングする。このときウェットエッチング液は第三半導体層６６のInGaAsPと第四半導体層８８のInPとに対し十分なエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。この加工により、第四半導体層８８がリッジ上部８として、InGaAs層９９がコンタクト層９として形成されたことになる。
　次に、ステップＳＴ１７に示すように、InGaAsP層である第三半導体層６６とInP層である第二半導体層５５の両側をドライエッチングにより除去する。さらに、図１２のステップＳＴ１８に示すように、ウェットエッチングを用いてサイドエッチング効果を利用することで、第三半導体層６６をリッジ中間部６の所望の幅Ｗ２、第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工する。このときウェットエッチング液は第三半導体層６６のInGaAsPと第二半導体層５５のInPに対しエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。このエッチングにより、第三半導体層６６はリッジ中間部６として、第二半導体層５５はリッジ下部５として形成されたことになる。またステップＳＴ７で示したドライエッチングでは、第三半導体層６６を貫通し、第二半導体層５５を、第三半導体層６６から露出した途中までの加工とし、ステップＳＴ８におけるウエットエッチングによりInP層である第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工することもできる。
　その後、ステップＳＴ１９に示すように、プラズマＣＶＤ法等のカバレッジ性に優れた成膜方法により絶縁膜１０を形成し、コンタクト層９上部の絶縁膜を除去して、デバイス動作に必要な電極１１を形成し、リッジ全体を金めっき１２などの金属で覆う。絶縁膜１０の形成を掘り込み等に対して十分カバレッジが出来ないスパッタ法を用いることで、図８に示す、リッジ中間部６と、回折格子層１６が上面に形成されている活性層２との間で、リッジ下部５が存在しない窪んだ領域に空洞４を有する構造を実現することが出来、活性層２へ加わるストレス緩和が実現される。また、絶縁膜１０の形成前に有機膜１４を形成しこの窪んだ箇所のみ有機膜１４を残した、図９に示す構造とすることでも、活性層へ加わるストレス緩和が実現できる。
実施の形態３．
　図１３は、実施の形態３による半導体光素子の構成を、光軸方向に垂直な断面により示す断面図である。図１３に示す半導体光素子は、一例として、リッジ型の電界吸収型半導体光変調器（ＥＡＭ：Electro-absorption Modulator）と称される素子である。実施の形態１あるいは実施の形態２のリッジ型のＤＦＢ半導体レーザでは、光閉じ込め層が活性層で構成されていたが、本実施の形態３による半導体光素子では、光閉じ込め層が能動層２０として構成されている。また回折格子が埋め込まれている層は無い。ＥＡＭでは、能動層２０は、電界を印加することにより光を吸収する層として形成されており、電界のオン・オフで通過する光を変調することができる。能動層２０のリッジ部側の表面には最表面層２３が形成されている。
　このような電界吸収型半導体光変調器においても、実施の形態１あるいは実施の形態２で説明したのと同様、リッジ部２０のリッジ下部５とリッジ上部８との間に、リッジ下部５およびリッジ上部８よりも幅が広いリッジ中間部６を設けることにより、光閉じ込め層である能動層２０へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。
　図１４は、実施の形態３による半導体光素子の別の構成を示す断面図である。図１４に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と能動層２０との間に、絶縁膜１０、金めっき１２などが無い空洞４を有する構成としている。空洞４は、例えばスパッタ法により形成することができる。このように、空洞４を有する構成でも、リッジ下部５へのストレス集中が緩和され、能動層２０の劣化を抑制できる。
　図１５は、実施の形態３による半導体光素子のさらに別の構成を示す断面図である。図１５に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と能動層２との間が有機膜１４で埋め込まれた構成としている。このように、有機膜１４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
　以上では、光閉じ込め層としての能動層２０が光を吸収する層として形成された、電界吸収型半導体光変調器に、リッジ中間部６を設ける構成を説明した。これに限らず、能動層２０が、光増幅作用を有する層として形成されているリッジ型の半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）であってもよい。また、能動層２０が、クラッド層の作用をするリッジ部２０および半導体基板１よりも屈折率が高い半導体材料で形成され、単に光を閉じ込めて伝搬させるだけの作用を有する光導波路コア層として形成されているリッジ型の光導波路などであってもよい。このように、電界吸収型半導体光変調器に限らず、リッジ型の半導体光素子において、リッジ部２０のリッジ下部５とリッジ上部８との間に、リッジ下部５およびリッジ上部８よりも幅が広いリッジ中間部６を設けることにより、光閉じ込め層である能動層２０へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。また、電界吸収型半導体光変調器以外のリッジ型の半導体光素子においても、図１４に示すように空洞４が設けられた構成、図１５に示すように有機膜１４を設けられた構成であっても良いのは言うまでもない。
　以上のように、実施の形態３による半導体光素子は、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である能動層２０とを有する半導体光素子において、リッジ部２０は、能動層２０に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、能動層２０における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成となっている。この構成により、光閉じ込め層２０へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る半導体光素子が実現できる。
実施の形態４．
　図１６は、実施の形態４による半導体光集積素子の構成を示す平面図である。図１６に示す半導体光集積素子は、ＤＦＢ半導体レーザ（ＤＦＢ－ＬＤ）１００から出力されたレーザ光を電界吸収型半導体光変調器（ＥＡＭ）２００で高速変調して、半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）３００で増幅して出力する構成となっており、半導体レーザ送信器を構成している。ＤＦＢ－ＬＤ１００の光軸に垂直な断面、すなわちＡ－Ａ断面の構成は、図１～３、あるいは図７～９のいずれかの構成となっている。ＥＡＭ２００の光軸に垂直な断面、すなわちＢ－Ｂ断面の構成は、図１３～１５のいずれかの構成となっている。また、ＳＯＡ３００は、材料、特に能動層２０の材料はＥＡＭ２００と異なるが、ＳＯＡ３００の光軸に垂直な断面、すなわちＣ－Ｃ断面の構成は、図１３～１５のいずれかの構成となっている。さらに、ＤＦＢ－ＬＤ１００とＥＡＭ２００の間、ＥＡＭ２００とＳＯＡ３００の間は、単なる光導波路であり、その断面構成は、例えば、図１３～１５のいずれかの構成となっている。
　特に、各半導体光素子を同一の半導体基板上に形成することで、各半導体光素子の第一のクラッド層を、同一の半導体基板１により構成することができる。このようにして、同一の半導体基板を用いて、それぞれ異なる複数の半導体光素子を集積した半導体光集積素子を構成することができる。
　このように、リッジ型の構造を有する半導体光素子を集積した半導体光集積素子において、それぞれの半導体光素子を、実施の形態１から３で説明したいずれかの構成、すなわち第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層（活性層２あるいは能動層２０）とを有する半導体光素子において、リッジ部２０は、光閉じ込め層に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、光閉じ込め層における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成とすることにより、リッジ下部へのストレス集中が緩和され、活性層２あるいは能動層２０などの光閉じ込め層の特性の劣化を抑制できるという効果を奏する。
　本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１　半導体基板（第一のクラッド層）、２　活性層（光閉じ込め層、第一半導体層）、４　空洞、５　リッジ下部、６　リッジ中間部、７　回折格子埋め込み領域、８　リッジ上部、１０　絶縁膜、１２　金めっき、１４　有機膜、１６　回折格子層、２０　リッジ部、２０　能動層（光閉じ込め層）、５５　第二半導体層、６６　第三半導体層、８８　第四半導体層、１６６　第五半導体層

Claims (14)

  1. 　第一のクラッド層と、リッジ形状に形成されたリッジ部を有する第二のクラッド層と、前記第一のクラッド層と前記第二のクラッド層との間に位置し、光を伝搬する光閉じ込め層とを有する半導体光素子において、
    　前記リッジ部は、前記光閉じ込め層に近い側から順に、リッジ下部、リッジ中間部、リッジ上部を有し、前記リッジ中間部は、前記光閉じ込め層における光伝搬方向である光軸に垂直な断面における幅が、前記リッジ下部および前記リッジ上部よりも広い幅であることを特徴とする半導体光素子。
  2. 　前記リッジ上部と前記リッジ下部とは同じ材料で形成され、前記リッジ中間部は前記リッジ上部とは異なる材料で形成されていることを特徴とする請求項１に記載の半導体光素子。
  3. 　前記リッジ中間部の前記リッジ下部から張り出した部分と前記光閉じ込め層との間に空洞が形成されていることを特徴とする請求項１または２に記載の半導体光素子。
  4. 　前記リッジ中間部の前記リッジ下部から張り出した部分と前記光閉じ込め層との間に有機膜が形成されていることを特徴とする請求項１または２に記載の半導体光素子。
  5. 　前記リッジ部は、少なくとも一部が絶縁膜で覆われており、前記絶縁膜の外側が金属で覆われていることを特徴とする請求項１から４のいずれか１項に記載の半導体光素子。
  6. 　前記光閉じ込め層が、電子および正孔を結合させて光を放出する活性層であることを特徴とする請求項１から５のいずれか１項に記載の半導体光素子。
  7. 　前記リッジ中間部に回折格子が埋め込まれた領域を有することを特徴とする請求項６に記載の半導体光素子。
  8. 　前記光閉じ込め層と前記リッジ下部との間に、回折格子が埋め込まれた回折格子層を有することを特徴とする請求項６に記載の半導体光素子。
  9. 　前記光閉じ込め層が、電界を印加することにより光を吸収する能動層であることを特徴とする請求項１から５のいずれか１項に記載の半導体光素子。
  10. 　前記光閉じ込め層が、光を伝搬する光導波路コア層であることを特徴とする請求項１から５のいずれか１項に記載の半導体光素子。
  11. 　複数の半導体光素子が共通の半導体基板に配置されている半導体光集積素子であって、前記複数の半導体光素子のそれぞれが、請求項１から請求項１０に記載のいずれか１項の半導体光素子であり、前記複数の半導体光素子の、それぞれの前記第一のクラッド層が前記半導体基板で形成されていることを特徴とする半導体光集積素子。
  12. 　請求項１に記載の半導体光素子の製造方法であって、
    　前記第一のクラッド層となる半導体基板の片側に、順に、光閉じ込め層の材料による第一半導体層、前記リッジ下部の材料による第二半導体層、前記リッジ中間部の材料による第三半導体層、前記リッジ上部の材料による第四半導体層を形成する工程と、
    　前記第四半導体層をエッチングして前記リッジ上部を形成する工程と、
    　前記第三半導体層および前記第二半導体層をエッチングして、前記第三半導体層を前記リッジ中間部の幅、および前記第二半導体層を前記リッジ下部の幅に形成する工程と、
    を含むことを特徴とする半導体光素子の製造方法。
  13. 　前記第三半導体層を形成した後、前記第三半導体層の一部を除去して回折格子埋め込み部を形成し、この回折格子埋め込み部に回折格子を埋め込み成長させる工程を含むことを特徴とする請求項１２に記載の半導体光素子の製造方法。
  14. 　前記第二半導体層を形成する前に、前記第一半導体層の表面に、回折格子層の材料による第五半導体層を形成した後、前記第五半導体層の一部を除去して回折格子埋め込み部を形成し、この回折格子埋め込み部に回折格子を埋め込み成長させた後、前記第五半導体層の表面に前記第二半導体層を形成することを特徴とする請求項１２に記載の半導体光素子の製造方法。
PCT/JP2018/014095 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 WO2019193622A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/958,819 US11616342B2 (en) 2018-04-02 2018-04-02 Semiconductor optical element, semiconductor optical integrated element, and method for manufacturing semiconductor optical element
JP2018533270A JP6385633B1 (ja) 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法
PCT/JP2018/014095 WO2019193622A1 (ja) 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法
CN201880091918.8A CN111937259B (zh) 2018-04-02 2018-04-02 半导体光元件、半导体光集成元件、及半导体光元件的制造方法
TW107135991A TWI671967B (zh) 2018-04-02 2018-10-12 半導體光元件、半導體光積體元件及半導體光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/014095 WO2019193622A1 (ja) 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2019193622A1 true WO2019193622A1 (ja) 2019-10-10

Family

ID=63444240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/014095 WO2019193622A1 (ja) 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法

Country Status (5)

Country Link
US (1) US11616342B2 (ja)
JP (1) JP6385633B1 (ja)
CN (1) CN111937259B (ja)
TW (1) TWI671967B (ja)
WO (1) WO2019193622A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791610B2 (en) * 2018-08-20 2023-10-17 Mitsubishi Electric Corporation Semiconductor laser device manufacturing method and semiconductor laser device
JP6981492B2 (ja) * 2018-08-20 2021-12-15 三菱電機株式会社 半導体レーザ装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199791A (ja) * 1996-01-23 1997-07-31 Nec Corp 光半導体装置およびその製造方法
JP2001274510A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 導波路型光素子及びその製造方法
JP2010062273A (ja) * 2008-09-03 2010-03-18 Ricoh Co Ltd 半導体レーザアレイ素子
US20140328363A1 (en) * 2013-05-02 2014-11-06 Electronics And Telecommunications Research Institute Ridge waveguide semiconductor laser diode and method for manufacturing the same
JP2016184705A (ja) * 2015-03-26 2016-10-20 富士通株式会社 半導体光素子およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG74039A1 (en) * 1998-01-21 2000-07-18 Inst Materials Research & Eng A buried hetero-structure inp-based opto-electronic device with native oxidized current blocking layer
JP2003069154A (ja) * 2001-06-11 2003-03-07 Sharp Corp 半導体レーザ素子およびその製造方法
JP2004342719A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体レーザ装置及びその製造方法
US7319076B2 (en) * 2003-09-26 2008-01-15 Intel Corporation Low resistance T-shaped ridge structure
WO2005088790A1 (ja) * 2004-03-15 2005-09-22 Sanyo Electric Co., Ltd 半導体レーザ素子、およびその製造方法
JP3833674B2 (ja) * 2004-06-08 2006-10-18 松下電器産業株式会社 窒化物半導体レーザ素子
JP2006324427A (ja) 2005-05-18 2006-11-30 Mitsubishi Electric Corp 半導体レーザ
JP4721924B2 (ja) * 2005-12-09 2011-07-13 富士通株式会社 光導波路を伝搬する光と回折格子とを結合させた光素子
JP5378651B2 (ja) * 2007-01-31 2013-12-25 日本オクラロ株式会社 半導体レーザ素子及びその製造方法
JP5454381B2 (ja) 2010-06-22 2014-03-26 三菱電機株式会社 リッジ型半導体光素子の製造方法
JP5707772B2 (ja) * 2010-08-06 2015-04-30 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
US9991677B2 (en) * 2014-05-13 2018-06-05 California Institute Of Technology Index-coupled distributed-feedback semiconductor quantum cascade lasers fabricated without epitaxial regrowth
JP6365357B2 (ja) * 2015-03-11 2018-08-01 三菱電機株式会社 光半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199791A (ja) * 1996-01-23 1997-07-31 Nec Corp 光半導体装置およびその製造方法
JP2001274510A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 導波路型光素子及びその製造方法
JP2010062273A (ja) * 2008-09-03 2010-03-18 Ricoh Co Ltd 半導体レーザアレイ素子
US20140328363A1 (en) * 2013-05-02 2014-11-06 Electronics And Telecommunications Research Institute Ridge waveguide semiconductor laser diode and method for manufacturing the same
JP2016184705A (ja) * 2015-03-26 2016-10-20 富士通株式会社 半導体光素子およびその製造方法

Also Published As

Publication number Publication date
US11616342B2 (en) 2023-03-28
CN111937259B (zh) 2022-08-02
CN111937259A (zh) 2020-11-13
TWI671967B (zh) 2019-09-11
JP6385633B1 (ja) 2018-09-05
TW201943164A (zh) 2019-11-01
JPWO2019193622A1 (ja) 2020-04-30
US20210075194A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
JP3104789B2 (ja) 半導体光素子およびその製造方法
US7463663B2 (en) Semiconductor laser diode and integrated semiconductor optical waveguide device
US10241267B2 (en) Semiconductor optical integrated device including a reduced thickness upper cladding layer in a ridge waveguide portion, and method of manufacturing the same
JP5374894B2 (ja) 半導体光増幅器及びその製造方法並びに半導体光集積素子
JP5416003B2 (ja) 半導体光導波路素子、半導体光導波路アレイ素子、およびその製造方法
JP6385633B1 (ja) 半導体光素子、半導体光集積素子、および半導体光素子の製造方法
JP6213103B2 (ja) 半導体光素子および光モジュール
US7564885B2 (en) Integrated modulator-laser structure and a method of producing same
US8630516B2 (en) Semiconductor optical function device
JP5029239B2 (ja) 半導体光素子およびその製造方法
JP2907234B2 (ja) 半導体波長可変装置
JP2003140100A (ja) 導波路型光素子、これを用いた集積化光導波路素子、及びその製造方法
US10969543B2 (en) Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device
WO2023276106A1 (ja) 半導体光デバイス
EP4311042A1 (en) Opto-electronic device
WO2023017607A1 (ja) 光変調器および光送信器
JP2003060284A (ja) 光集積デバイスの作製方法
JPH11163465A (ja) 光半導体素子及びその製造方法
JP5641099B2 (ja) 半導体光増幅器及びその製造方法並びに半導体光集積素子
JP2005317659A (ja) 集積型半導体光デバイス及びその製造方法
JP2005043722A (ja) 半導体電界吸収型変調器
JPH0728005A (ja) 半導体ゲート型光スイッチおよびその製造方法
JP2006013091A (ja) 半導体光素子及び光送信モジュール
JPH08162712A (ja) 半導体光増幅器
JPH07202337A (ja) 半導体光素子及びその駆動方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018533270

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18913972

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18913972

Country of ref document: EP

Kind code of ref document: A1