JP6385633B1 - 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 - Google Patents

半導体光素子、半導体光集積素子、および半導体光素子の製造方法 Download PDF

Info

Publication number
JP6385633B1
JP6385633B1 JP2018533270A JP2018533270A JP6385633B1 JP 6385633 B1 JP6385633 B1 JP 6385633B1 JP 2018533270 A JP2018533270 A JP 2018533270A JP 2018533270 A JP2018533270 A JP 2018533270A JP 6385633 B1 JP6385633 B1 JP 6385633B1
Authority
JP
Japan
Prior art keywords
ridge
layer
semiconductor
semiconductor optical
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018533270A
Other languages
English (en)
Other versions
JPWO2019193622A1 (ja
Inventor
山口　勉
勉 山口
佐久間　仁
仁 佐久間
和之 尾上
和之 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6385633B1 publication Critical patent/JP6385633B1/ja
Publication of JPWO2019193622A1 publication Critical patent/JPWO2019193622A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/02—Optical fibres with cladding with or without a coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/2219—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

第一のクラッド層と、リッジ形状に形成されたリッジ部（２０）を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層との間に位置し、光を伝搬する光閉じ込め層（２、２０）とを有する半導体光素子において、リッジ部（２０）は、光閉じ込め層（２、２０）に近い側から順に、リッジ下部（５）、リッジ中間部（６）、リッジ上部（８）を有し、リッジ中間部（６）は、光閉じ込め層（２、２０）における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部（５）およびリッジ上部（８）よりも広い幅とした。

Description

本願は、リッジ型の半導体光素子に関する。
光通信システムに用いられるレーザ光源として、あるいは光増幅器として、半導体光素子が用いられている。半導体光素子としては、分布帰還形半導体レーザ（ＤＦＢ-ＬＤ：Distributed Feedback Laser Diode、ＤＦＢ半導体レーザとも称する）が用いられることが多い。さらに、ＤＦＢ半導体レーザにおいては、リッジ型の半導体光素子が用いられている（例えば特許文献１）。ＤＦＢ半導体レーザでは、回折格子を埋め込む必要がある。リッジ型のＤＦＢ半導体レーザの回折格子形成で必須となる埋め込み部等の半導体結晶再成長領域は転位等の結晶欠陥が含まれている。リッジ型ＤＦＢ半導体レーザでは絶縁膜、メタル膜などの膜からのストレスが埋め込み部あるいは活性層に集中すると、ゆっくりとした特性変動（Ith変動、Iop変動）が生じる。
リッジ型のＤＦＢ半導体レーザに限らず、リッジ型の導波路構造を有する半導体光素子では、光が閉じ込められて伝搬する層である光閉じ込め層に対するストレスについて、同様の課題があった。従来はこの課題に対し絶縁膜、メタル膜などの膜質（成膜方法、成膜条件など）の調整、あるいは膜構成などによって当該領域のストレス集中を緩和し、信頼性を満足させていた。
一方、リッジ型半導体光素子のリッジ上部の幅をリッジ下部の幅よりも広くする構造とすることにより、リッジ下部の幅のばらつきを少なくできる工程が提案されている。（特許文献２参照）
特開２００６−３２４４２７号公報 特開２０１２−９４８８号公報
以上説明したように、リッジ型の半導体光素子では、埋め込み部等の半導体結晶再成長領域あるいは活性層といった光閉じ込め層へ加わるストレスが課題であり、従来の絶縁膜、メタル膜などによるストレス調整ではなく、安定して作製可能なストレス緩和可能なデバイス構造を提供する必要があった。
本願は、上記のような課題を解決するための技術を開示するものであり、デバイス構造そのものの工夫により、安定して作製でき、ストレス緩和可能な半導体光素子を提供することを目的とする。
本願に開示される半導体光素子は、第一のクラッド層と、リッジ形状に形成されたリッジ部を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層との間に位置し、光を伝搬する光閉じ込め層とを有する半導体光素子において、リッジ部は、光閉じ込め層に近い側から順に、リッジ下部、リッジ中間部、リッジ上部を有し、リッジ中間部は、光閉じ込め層における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部およびリッジ上部よりも広い幅であり、前記リッジ下部の厚さが、前記リッジ部の厚さの１０％以上１５％以下の厚さである。
本願に開示される半導体光素子によれば、安定して作製でき、ストレス緩和可能な半導体光素子を得ることができる。
実施の形態１による半導体光素子の構成を示す断面図である。 実施の形態１による半導体光素子の別の構成を示す断面図である。 実施の形態１による半導体光素子のさらに別の構成を示す断面図である。 実施の形態１による半導体光素子の製造方法の工程を断面図により示す第一の図である。 実施の形態１による半導体光素子の製造方法の工程を断面図により示す第二の図である。 実施の形態１による半導体光素子の製造方法の工程を断面図により示す第三の図である。 実施の形態２による半導体光素子の構成を示す断面図である。 実施の形態２による半導体光素子の別の構成を示す断面図である。 実施の形態２による半導体光素子のさらに別の構成を示す断面図である。 実施の形態２による半導体光素子の製造方法の工程を断面図により示す第一の図である。 実施の形態２による半導体光素子の製造方法の工程を断面図により示す第二の図である。 実施の形態２による半導体光素子の製造方法の工程を断面図により示す第三の図である。 実施の形態３による半導体光素子の構成を示す断面図である。 実施の形態３による半導体光素子の別の構成を示す断面図である。 実施の形態３による半導体光素子のさらに別の構成を示す断面図である。 実施の形態４による半導体光集積素子の概略構成を示す平面図である。
実施の形態１．
図１は実施の形態１による半導体光素子の構成を、光が伝搬する方向である光軸方向に垂直な断面により示す断面図である。この半導体光素子は、リッジ型のＤＦＢ半導体レーザと呼ばれる半導体光素子である。半導体基板１上に、最表面層３を有する活性層２が形成されている。活性層２は、電子と正孔を結合させて光を放出する層であり、放出された光は、この最表面層３を含む活性層２に閉じ込められ、活性層２中を光軸方向、すなわち紙面に垂直な方向に伝搬する。光が活性層２に閉じ込められるためには、活性層２が、活性層２よりも屈折率が小さいクラッド層に挟まれる必要がある。クラッド層は、また一方のクラッド層から活性層２に電子を注入し、他方のクラッド層から正孔を活性層２に注入する機能も有する。図１の構成では、半導体基板１が一方のクラッド層すなわち第一のクラッド層として機能する。また、活性層２の最表面層３上には、クラッド層として機能するリッジ部２０が形成されており、リッジ部２０がもう一方のクラッド層すなわち第二のクラッド層として機能する。リッジ部２０は、活性層２に近い側から、リッジ下部５、ＤＦＢ特有の回折格子が埋め込まれた再成長領域７を有する回折格子層であるリッジ中間部６、リッジ上部８を含んでいる。さらに、リッジ上部８にはコンタクト層９を介して電極１１が形成されている。リッジ部２０はその上に形成されているコンタクト層９および電極１１を含めて絶縁膜１０で覆われ、さらにその外側は金めっき１２などの金属で覆われている。
以上の構成の半導体光素子は、ＤＦＢ半導体レーザであるが、基本構成として、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である活性層２とを有する構成の半導体光素子ということになる。
図１の構成において、回折格子層であるリッジ中間部６の幅Ｗ２は、リッジ上部８の幅Ｗ１、およびリッジ下部５の幅Ｗ３に比べて広い幅となっている。このように、リッジ下部５とリッジ上部８の間に配置されているリッジ中間部６を、リッジ下部およびリッジ上部の幅よりも広くして、張り出した層としている。リッジ部２０の一部に張り出した部分を設けることで、リッジ下部５の幅Ｗ３とリッジ上部８の幅Ｗ１を任意に設計でき、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。なお、リッジ下部５とリッジ上部８は、同じ材料で形成されることが好ましい。
ここで、寸法例を示しておく。具体的な寸法例は、光、すなわちレーザ光の波長が１．５μｍ帯の例である。リッジ上部８の幅Ｗ１およびリッジ下部の幅Ｗ３は２μｍ程度であり、リッジ中間部の幅Ｗ２は、Ｗ１およびＷ３に対して１０％程度広い幅となっている。光学的、およびストレス緩和の見地から、リッジ中間部６の幅Ｗ２は、光の波長にかかわらず、リッジ上部８の幅Ｗ１に対して１０％から２０％広い幅（１．１Ｗ１≦Ｗ２≦１．２Ｗ１）であることが好ましい。リッジ部２０の厚さ、すなわちリッジ下部５、リッジ中間部６、リッジ上部８を合わせた厚さは、２μｍ程度であり、光学的、およびストレス緩和の見地から、リッジ下部５の厚さは、光の波長にかかわらず、リッジ部２０の厚さの１０％以上１５％以下の厚さであることが好ましい。また、リッジ中間部６の厚さは、回折格子の機能、およびストレス緩和の見地から、光の波長にかかわらず、リッジ部の厚さの１％以上５％以下の厚さであることが好ましい。
図２は、実施の形態１による半導体光素子の別の構成を示す断面図である。図２に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と活性層２との間に、絶縁膜１０、金めっき１２などが無い空洞４を有する構成としている。空洞４は、例えばスパッタ法により形成することができる。このように、空洞４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
図３は、実施の形態１による半導体光素子のさらに別の構成を示す断面図である。図３に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と活性層２との間が有機膜１４で埋め込まれた構成としている。このように、有機膜１４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
以上のように、実施の形態１による半導体光素子は、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である活性層２とを有する半導体光素子において、リッジ部２０は、活性層２に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、活性層２における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成となっている。実施の形態１では、リッジ中間部６は回折格子層により形成されている。この構成により、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る半導体光素子が実現できる。
次に、図１の構成の半導体光素子の製造方法を、製造工程を断面図により順に示す図４から図６を用いて説明する。図４のステップＳＴ１に示すように、半導体基板１上に成長した第一半導体層２である活性層２の上に、第二半導体層５５をリッジ下部の材料InPによりInP層として成長し、さらに第三半導体層６６をリッジ中間部の材料InGaAsPによりInGaAsP層として成長する。半導体基板１と活性層２の間に、半導体基板１と同じ伝導型のバッファ層を設けてもよい。活性層２には最表面層３が設けられている。InGaAsP層である第三半導体層６６の上に薄いキャップ層としてInPを成長しても良い。次にステップＳＴ２に示すように、InGaAsP層である第三半導体層６６の一部を除去して回折格子埋め込み部７１を形成する。その後、ステップＳＴ３に示すように回折格子埋め込み部７１に埋め込み回折格子を形成するためInPで埋め込み成長を行い、回折格子埋め込み領域7が形成される。そして、ステップＳＴ４に示すように、第四半導体層８８をリッジ上部の材料InPによりInP層として成長し、さらにその上にコンタクト層９の材料InGaAsによりInGaAs層９９を成長する。InGaAs層９９の上に薄いキャップ層としてInPを成長しても良い。
次に、リッジ構造を形成するため、図５のステップＳＴ５に示すように、SiO2等の絶縁膜ハードマスク等を用い、ドライエッチングにより特性に必要とされる所望の幅でリッジ形成を行う。この段階ではInGaAsP層である第三半導体層６６上に第四半導体層８８のInPの一部を残す。次にステップＳＴ６に示すように、ウェットエッチングを用いてInGaAsP層である第三半導体層６６上に残っているInPをエッチングする。このときウェットエッチング液は第三半導体層６６のInGaAsPと第四半導体層８８のInPとに対し十分なエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。この加工により、第四半導体層８８がリッジ上部８として、InGaAs層９９がコンタクト層９として形成されたことになる。
次に、ステップＳＴ７に示すように、InGaAsP層である第三半導体層６６とInP層である第二半導体層５５の両側をドライエッチングにより除去する。さらに、図６のステップＳＴ８に示すように、ウェットエッチングを用いてサイドエッチング効果を利用することで、第三半導体層６６をリッジ中間部６の所望の幅Ｗ２、第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工する。活性層２の表面はエッチングされ難い層として最表面層３が形成されているため、活性層２がエッチングされることはない。このときウェットエッチング液は第三半導体層６のInGaAsPと第二半導体層５５のInPに対しエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。このエッチングにより、第三半導体層６６はリッジ中間部６として、第二半導体層５５はリッジ下部５として形成されたことになる。またステップＳＴ７で示したドライエッチングでは、第三半導体層６６を貫通し、第二半導体層５５を、第三半導体層６６から露出した途中までの加工とし、ステップＳＴ８におけるウエットエッチングによりInP層である第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工することもできる。
その後、ステップＳＴ９に示すように、プラズマＣＶＤ法等のカバレッジ性に優れた成膜方法により絶縁膜１０を形成した後、コンタクト層９上部の絶縁膜を除去し、デバイス動作に必要な電極１１を形成し、リッジ全体を金めっき１２などの金属で覆う。絶縁膜１０の形成を、掘り込み等に対して十分カバレッジが出来ないスパッタ法を用いることで、図２に示す、リッジ中間部６と活性層２の間でリッジ下部５のInPが存在しない窪んだ領域に空洞４を有する構造を実現することが出来、活性層２へ加わるストレス緩和が実現される。また、絶縁膜１０の形成前に有機膜１４を形成しこの窪んだ箇所のみ有機膜１４を残した、図３に示す構造とすることでも、活性層２へ加わるストレス緩和が実現できる。
実施の形態２．
図７は実施の形態２による半導体光素子の構成を、光軸方向に垂直な断面により示す断面図である。図１と同様、この半導体光素子は、リッジ型のＤＦＢ半導体レーザと呼ばれる半導体光素子である。半導体基板１上に、活性層２が形成されている。光は、この活性層２に閉じ込められて伝搬する。光が活性層２に閉じ込められるためには、活性層２が、活性層２よりも屈折率が小さいクラッド層に挟まれる必要がある。図７の構成では、半導体基板１が一方のクラッド層すなわち第一のクラッド層として作用する。また、活性層２上には、ＤＦＢ特有の回折格子が埋め込まれた再成長領域７を有する回折格子層１６が形成されている。回折格子層１６上にはリッジ部２０が形成されており、回折格子層１６およびリッジ部２０がもう一方のクラッド層すなわち第二のクラッド層として作用する。リッジ部２０は、活性層２に近い側から、リッジ下部５、リッジ中間部６、リッジ上部８を含んでいる。さらに、リッジ上部８の上にはコンタクト層９を介して電極１１が形成されている。リッジ部２０はその上に形成されているコンタクト層９および電極１１を含めて絶縁膜１０で覆われ、さらにその外側は金めっき１２などの金属で覆われている。
図７の構成において、リッジ中間部６の幅Ｗ２は、リッジ上部８の幅Ｗ１、およびリッジ下部５の幅Ｗ３に比べて広い幅となっている。実施の形態１で説明した図１の構成では、回折格子層をリッジ中間部６としてリッジ下部５とリッジ上部８の間に設ける構成とした。本実施の形態２では、回折格子層１６は活性層２に接して設け、リッジ部２０のリッジ下部５とリッジ上部８の間に回折格子が埋め込まれた領域を有さないリッジ中間部６を設けた。リッジ中間部６は、リッジ部２０の他の部分の幅よりも広くして、張り出した層として形成されている。このように、リッジ下部５の幅Ｗ３およびリッジ上部８の幅Ｗ１よりも広い幅Ｗ２のリッジ中間部６を設けている。このような構成とすることで、リッジ下部５の幅Ｗ３とリッジ上部８の幅Ｗ１を任意に設計でき、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。
なお、リッジ下部５とリッジ上部８は同じ材料で形成されることが好ましい。実施の形態１の構成では、リッジ中間部６は回折格子層を兼ねるようにしたため、リッジ中間部６の材料は、リッジ下部５およびリッジ上部８と異なる材料とした。本実施の形態２、すなわち図７の構成では、リッジ中間部６はリッジ下部５およびリッジ上部８の材料と同じ材料で形成することもできる。ただし、リッジ上部８、リッジ中間部６およびリッジ下部５を、エッチングで形成する場合、リッジ中間部６の材料を、リッジ上部８およびリッジ下部５とは異なる材料にすることにより製造が容易となる。
本実施の形態２による半導体光素子においても、光学的、およびストレス緩和の見地から、リッジ中間部の幅Ｗ２は、リッジ上部８の幅Ｗ１に対して１０％から２０％広い幅（１．１Ｗ１≦Ｗ２≦１．２Ｗ１）であることが好ましい。また、光学的、およびストレス緩和の見地から、リッジ下部５の厚さは、リッジ部２０の厚さの１０％以上１５％以下の厚さ、リッジ中間部６の厚さは、リッジ部の厚さの１％以上５％以下の厚さであることが好ましい。
図８は、実施の形態２による半導体光素子の別の構成を示す断面図である。図８に示す構成では、リッジ中間部６の張り出した部分と活性層２との間に、絶縁膜１０、金めっき１２などが無い空洞４を有する構成としている。空洞４は、例えばスパッタ法により形成することができる。このように、空洞４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
図９は、実施の形態２による半導体光素子のさらに別の構成を示す断面図である。図９に示す構成では、リッジ中間部６の張り出した部分と活性層２との間が有機膜１４で埋め込まれた構成としている。このように、有機膜１４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
以上のように、実施の形態２による半導体光素子は、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である活性層２とを有する半導体光素子において、リッジ部２０は、活性層２に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、活性層２における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成となっている。実施の形態２では、回折格子層１６をリッジ下部５よりも活性層２側に配置して設け、幅が広いリッジ中間部６は回折格子層１６とは別に設けた。この構成によっても、実施の形態１と同様、活性層２へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る半導体光素子が実現できる。
次に、図７の構成の半導体光素子の製造方法を、製造工程を断面図により順に示す図１０から図１２を用いて説明する。図１０のステップＳＴ１１に示すように、半導体基板１上に成長した第一半導体層２である活性層２の上に、第五半導体層１６６を回折格子層１６の材料InGaAsPによりInGaAsP層として成長する。半導体基板１と活性層２の間に、半導体基板１と同じ伝導型のバッファ層を設けてもよい。InGaAsP層である第五半導体層１６６の上に薄いキャップ層としてInPを成長してもいい。次にステップＳＴ１２に示すように、InGaAsP層である第五半導体層１６６の一部を除去して回折格子埋め込み部７１を形成する。その後、ステップＳＴ１３に示すように回折格子埋め込み部７１に埋め込み回折格子を形成するためInPで埋め込み成長を行い、回折格子埋め込み領域７が形成され、回折格子層１６が形成される。そしてステップＳＴ１４に示すように、第二半導体層５５をリッジ下部５の材料InPによりInP層として、第三半導体層６６をリッジ中間部６の材料InGaAsPによりInGaAsP層として成長し、第四半導体層８８をリッジ上部８の材料InPによりInP層として成長し、さらにコンタクト層９の材料InGaAsによりInGaAs層９９を成長する。InGaAs層９９の上に薄いキャップ層としてInPを成長してもいい。
次に、リッジ構造を形成するため、図１１のステップＳＴ１５に示すように、SiO2等の絶縁膜ハードマスク等を用い、ドライエッチングにより特性に必要とされる所望の幅でリッジ形成を行う。この段階ではInGaAsP層である第三半導体層６６上に第四半導体層８８のInPの一部を残す。次にステップＳＴ１６に示すように、にウェットエッチングを用いてInGaAsP層である第三半導体層６６上に残っているInPをエッチングする。このときウェットエッチング液は第三半導体層６６のInGaAsPと第四半導体層８８のInPとに対し十分なエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。この加工により、第四半導体層８８がリッジ上部８として、InGaAs層９９がコンタクト層９として形成されたことになる。
次に、ステップＳＴ１７に示すように、InGaAsP層である第三半導体層６６とInP層である第二半導体層５５の両側をドライエッチングにより除去する。さらに、図１２のステップＳＴ１８に示すように、ウェットエッチングを用いてサイドエッチング効果を利用することで、第三半導体層６６をリッジ中間部６の所望の幅Ｗ２、第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工する。このときウェットエッチング液は第三半導体層６６のInGaAsPと第二半導体層５５のInPに対しエッチング選択比を有するものを用いるとリッジ加工の精度が高くなる。このエッチングにより、第三半導体層６６はリッジ中間部６として、第二半導体層５５はリッジ下部５として形成されたことになる。またステップＳＴ７で示したドライエッチングでは、第三半導体層６６を貫通し、第二半導体層５５を、第三半導体層６６から露出した途中までの加工とし、ステップＳＴ８におけるウエットエッチングによりInP層である第二半導体層５５をリッジ下部５の所望の幅Ｗ３となるよう加工することもできる。
その後、ステップＳＴ１９に示すように、プラズマＣＶＤ法等のカバレッジ性に優れた成膜方法により絶縁膜１０を形成し、コンタクト層９上部の絶縁膜を除去して、デバイス動作に必要な電極１１を形成し、リッジ全体を金めっき１２などの金属で覆う。絶縁膜１０の形成を掘り込み等に対して十分カバレッジが出来ないスパッタ法を用いることで、図８に示す、リッジ中間部６と、回折格子層１６が上面に形成されている活性層２との間で、リッジ下部５が存在しない窪んだ領域に空洞４を有する構造を実現することが出来、活性層２へ加わるストレス緩和が実現される。また、絶縁膜１０の形成前に有機膜１４を形成しこの窪んだ箇所のみ有機膜１４を残した、図９に示す構造とすることでも、活性層へ加わるストレス緩和が実現できる。
実施の形態３．
図１３は、実施の形態３による半導体光素子の構成を、光軸方向に垂直な断面により示す断面図である。図１３に示す半導体光素子は、一例として、リッジ型の電界吸収型半導体光変調器（ＥＡＭ：Electro-absorption Modulator）と称される素子である。実施の形態１あるいは実施の形態２のリッジ型のＤＦＢ半導体レーザでは、光閉じ込め層が活性層で構成されていたが、本実施の形態３による半導体光素子では、光閉じ込め層が能動層２０として構成されている。また回折格子が埋め込まれている層は無い。ＥＡＭでは、能動層２０は、電界を印加することにより光を吸収する層として形成されており、電界のオン・オフで通過する光を変調することができる。能動層２０のリッジ部側の表面には最表面層２３が形成されている。
このような電界吸収型半導体光変調器においても、実施の形態１あるいは実施の形態２で説明したのと同様、リッジ部２０のリッジ下部５とリッジ上部８との間に、リッジ下部５およびリッジ上部８よりも幅が広いリッジ中間部６を設けることにより、光閉じ込め層である能動層２０へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。
図１４は、実施の形態３による半導体光素子の別の構成を示す断面図である。図１４に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と能動層２０との間に、絶縁膜１０、金めっき１２などが無い空洞４を有する構成としている。空洞４は、例えばスパッタ法により形成することができる。このように、空洞４を有する構成でも、リッジ下部５へのストレス集中が緩和され、能動層２０の劣化を抑制できる。
図１５は、実施の形態３による半導体光素子のさらに別の構成を示す断面図である。図１５に示す構成では、リッジ中間部６がリッジ下部５から張り出した部分と能動層２との間が有機膜１４で埋め込まれた構成としている。このように、有機膜１４を有する構成でも、リッジ下部５へのストレス集中が緩和され、活性層２の劣化を抑制できる。
以上では、光閉じ込め層としての能動層２０が光を吸収する層として形成された、電界吸収型半導体光変調器に、リッジ中間部６を設ける構成を説明した。これに限らず、能動層２０が、光増幅作用を有する層として形成されているリッジ型の半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）であってもよい。また、能動層２０が、クラッド層の作用をするリッジ部２０および半導体基板１よりも屈折率が高い半導体材料で形成され、単に光を閉じ込めて伝搬させるだけの作用を有する光導波路コア層として形成されているリッジ型の光導波路などであってもよい。このように、電界吸収型半導体光変調器に限らず、リッジ型の半導体光素子において、リッジ部２０のリッジ下部５とリッジ上部８との間に、リッジ下部５およびリッジ上部８よりも幅が広いリッジ中間部６を設けることにより、光閉じ込め層である能動層２０へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る。また、電界吸収型半導体光変調器以外のリッジ型の半導体光素子においても、図１４に示すように空洞４が設けられた構成、図１５に示すように有機膜１４を設けられた構成であっても良いのは言うまでもない。
以上のように、実施の形態３による半導体光素子は、第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層である能動層２０とを有する半導体光素子において、リッジ部２０は、能動層２０に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、能動層２０における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成となっている。この構成により、光閉じ込め層２０へ加わるストレス緩和を実現し、更に所望の光閉じ込め、デバイス抵抗等の諸特性を満たすことが出来る半導体光素子が実現できる。
実施の形態４．
図１６は、実施の形態４による半導体光集積素子の構成を示す平面図である。図１６に示す半導体光集積素子は、ＤＦＢ半導体レーザ（ＤＦＢ−ＬＤ）１００から出力されたレーザ光を電界吸収型半導体光変調器（ＥＡＭ）２００で高速変調して、半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）３００で増幅して出力する構成となっており、半導体レーザ送信器を構成している。ＤＦＢ−ＬＤ１００の光軸に垂直な断面、すなわちＡ−Ａ断面の構成は、図１〜３、あるいは図７〜９のいずれかの構成となっている。ＥＡＭ２００の光軸に垂直な断面、すなわちＢ−Ｂ断面の構成は、図１３〜１５のいずれかの構成となっている。また、ＳＯＡ３００は、材料、特に能動層２０の材料はＥＡＭ２００と異なるが、ＳＯＡ３００の光軸に垂直な断面、すなわちＣ−Ｃ断面の構成は、図１３〜１５のいずれかの構成となっている。さらに、ＤＦＢ−ＬＤ１００とＥＡＭ２００の間、ＥＡＭ２００とＳＯＡ３００の間は、単なる光導波路であり、その断面構成は、例えば、図１３〜１５のいずれかの構成となっている。
特に、各半導体光素子を同一の半導体基板上に形成することで、各半導体光素子の第一のクラッド層を、同一の半導体基板１により構成することができる。このようにして、同一の半導体基板を用いて、それぞれ異なる複数の半導体光素子を集積した半導体光集積素子を構成することができる。
このように、リッジ型の構造を有する半導体光素子を集積した半導体光集積素子において、それぞれの半導体光素子を、実施の形態１から３で説明したいずれかの構成、すなわち第一のクラッド層（半導体基板１）と、リッジ形状に形成されたリッジ部２０を有する第二のクラッド層と、第一のクラッド層と第二のクラッド層の間に位置する、光を伝搬する光閉じ込め層（活性層２あるいは能動層２０）とを有する半導体光素子において、リッジ部２０は、光閉じ込め層に近い側から順に、リッジ下部５、リッジ中間部６、リッジ上部８を有し、リッジ中間部６は、光閉じ込め層における光伝搬方向である光軸に垂直な断面における幅が、リッジ下部５およびリッジ上部８よりも広い幅である構成とすることにより、リッジ下部へのストレス集中が緩和され、活性層２あるいは能動層２０などの光閉じ込め層の特性の劣化を抑制できるという効果を奏する。
本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ 半導体基板（第一のクラッド層）、２ 活性層（光閉じ込め層、第一半導体層）、４ 空洞、５ リッジ下部、６ リッジ中間部、７ 回折格子埋め込み領域、８ リッジ上部、１０ 絶縁膜、１２ 金めっき、１４ 有機膜、１６ 回折格子層、２０ リッジ部、２０ 能動層（光閉じ込め層）、５５ 第二半導体層、６６ 第三半導体層、８８ 第四半導体層、１６６ 第五半導体層

Claims (14)

  1. 第一のクラッド層と、リッジ形状に形成されたリッジ部を有する第二のクラッド層と、前記第一のクラッド層と前記第二のクラッド層との間に位置し、光を伝搬する光閉じ込め層とを有する半導体光素子において、
    前記リッジ部は、前記光閉じ込め層に近い側から順に、リッジ下部、リッジ中間部、リッジ上部を有し、前記リッジ中間部は、前記光閉じ込め層における光伝搬方向である光軸に垂直な断面における幅が、前記リッジ下部および前記リッジ上部よりも広い幅であり、前記リッジ下部の厚さが、前記リッジ部の厚さの１０％以上１５％以下の厚さである
    ことを特徴とする半導体光素子。
  2. 前記リッジ上部と前記リッジ下部とは同じ材料で形成され、前記リッジ中間部は前記リッジ上部とは異なる材料で形成されていることを特徴とする請求項１に記載の半導体光素子。
  3. 前記リッジ中間部の前記リッジ下部から張り出した部分と前記光閉じ込め層との間に空洞が形成されていることを特徴とする請求項１または２に記載の半導体光素子。
  4. 前記リッジ中間部の前記リッジ下部から張り出した部分と前記光閉じ込め層との間に有機膜が形成されていることを特徴とする請求項１または２に記載の半導体光素子。
  5. 前記リッジ部は、少なくとも一部が絶縁膜で覆われており、前記絶縁膜の外側が金属で覆われていることを特徴とする請求項１から４のいずれか１項に記載の半導体光素子。
  6. 前記光閉じ込め層が、電子および正孔を結合させて光を放出する活性層であることを特徴とする請求項１から５のいずれか１項に記載の半導体光素子。
  7. 前記リッジ中間部に回折格子が埋め込まれた領域を有することを特徴とする請求項６に記載の半導体光素子。
  8. 前記光閉じ込め層と前記リッジ下部との間に、回折格子が埋め込まれた回折格子層を有することを特徴とする請求項６に記載の半導体光素子。
  9. 前記光閉じ込め層が、電界を印加することにより光を吸収する能動層であることを特徴とする請求項１から５のいずれか１項に記載の半導体光素子。
  10. 前記光閉じ込め層が、光を伝搬する光導波路コア層であることを特徴とする請求項１から５のいずれか１項に記載の半導体光素子。
  11. 複数の半導体光素子が共通の半導体基板に配置されている半導体光集積素子であって、前記複数の半導体光素子のそれぞれが、請求項１から請求項１０に記載のいずれか１項の半導体光素子であり、前記複数の半導体光素子の、それぞれの前記第一のクラッド層が前記半導体基板で形成されていることを特徴とする半導体光集積素子。
  12. 請求項１に記載の半導体光素子の製造方法であって、
    前記第一のクラッド層となる半導体基板の片側に、順に、光閉じ込め層の材料による第一半導体層、前記リッジ下部の材料による第二半導体層、前記リッジ中間部の材料による第三半導体層、前記リッジ上部の材料による第四半導体層を形成する工程と、
    前記第四半導体層をエッチングして前記リッジ上部を形成する工程と、
    前記第三半導体層および前記第二半導体層をエッチングして、前記第三半導体層を前記リッジ中間部の幅、および前記第二半導体層を前記リッジ下部の幅に形成する工程と、
    を含むことを特徴とする半導体光素子の製造方法。
  13. 前記第三半導体層を形成した後、前記第三半導体層の一部を除去して回折格子埋め込み部を形成し、この回折格子埋め込み部に回折格子を埋め込み成長させる工程を含むことを特徴とする請求項１２に記載の半導体光素子の製造方法。
  14. 前記第二半導体層を形成する前に、前記第一半導体層の表面に、回折格子層の材料による第五半導体層を形成した後、前記第五半導体層の一部を除去して回折格子埋め込み部を形成し、この回折格子埋め込み部に回折格子を埋め込み成長させた後、前記第五半導体層の表面に前記第二半導体層を形成することを特徴とする請求項１２に記載の半導体光素子の製造方法。
JP2018533270A 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法 Active JP6385633B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/014095 WO2019193622A1 (ja) 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法

Publications (2)

Publication Number Publication Date
JP6385633B1 true JP6385633B1 (ja) 2018-09-05
JPWO2019193622A1 JPWO2019193622A1 (ja) 2020-04-30

Family

ID=63444240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018533270A Active JP6385633B1 (ja) 2018-04-02 2018-04-02 半導体光素子、半導体光集積素子、および半導体光素子の製造方法

Country Status (5)

Country Link
US (1) US11616342B2 (ja)
JP (1) JP6385633B1 (ja)
CN (1) CN111937259B (ja)
TW (1) TWI671967B (ja)
WO (1) WO2019193622A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6705554B1 (ja) * 2018-08-20 2020-06-03 三菱電機株式会社 半導体レーザ装置の製造方法
JP2020107900A (ja) * 2018-08-20 2020-07-09 三菱電機株式会社 半導体レーザ装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199791A (ja) * 1996-01-23 1997-07-31 Nec Corp 光半導体装置およびその製造方法
JP2001274510A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 導波路型光素子及びその製造方法
JP2010062273A (ja) * 2008-09-03 2010-03-18 Ricoh Co Ltd 半導体レーザアレイ素子
US20140328363A1 (en) * 2013-05-02 2014-11-06 Electronics And Telecommunications Research Institute Ridge waveguide semiconductor laser diode and method for manufacturing the same
JP2016184705A (ja) * 2015-03-26 2016-10-20 富士通株式会社 半導体光素子およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG74039A1 (en) * 1998-01-21 2000-07-18 Inst Materials Research & Eng A buried hetero-structure inp-based opto-electronic device with native oxidized current blocking layer
JP2003069154A (ja) * 2001-06-11 2003-03-07 Sharp Corp 半導体レーザ素子およびその製造方法
JP2004342719A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体レーザ装置及びその製造方法
US7319076B2 (en) * 2003-09-26 2008-01-15 Intel Corporation Low resistance T-shaped ridge structure
WO2005088790A1 (ja) * 2004-03-15 2005-09-22 Sanyo Electric Co., Ltd 半導体レーザ素子、およびその製造方法
JP3833674B2 (ja) * 2004-06-08 2006-10-18 松下電器産業株式会社 窒化物半導体レーザ素子
JP2006324427A (ja) 2005-05-18 2006-11-30 Mitsubishi Electric Corp 半導体レーザ
JP4721924B2 (ja) * 2005-12-09 2011-07-13 富士通株式会社 光導波路を伝搬する光と回折格子とを結合させた光素子
JP5378651B2 (ja) * 2007-01-31 2013-12-25 日本オクラロ株式会社 半導体レーザ素子及びその製造方法
JP5454381B2 (ja) 2010-06-22 2014-03-26 三菱電機株式会社 リッジ型半導体光素子の製造方法
JP5707772B2 (ja) * 2010-08-06 2015-04-30 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
US9991677B2 (en) * 2014-05-13 2018-06-05 California Institute Of Technology Index-coupled distributed-feedback semiconductor quantum cascade lasers fabricated without epitaxial regrowth
JP6365357B2 (ja) * 2015-03-11 2018-08-01 三菱電機株式会社 光半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199791A (ja) * 1996-01-23 1997-07-31 Nec Corp 光半導体装置およびその製造方法
JP2001274510A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 導波路型光素子及びその製造方法
JP2010062273A (ja) * 2008-09-03 2010-03-18 Ricoh Co Ltd 半導体レーザアレイ素子
US20140328363A1 (en) * 2013-05-02 2014-11-06 Electronics And Telecommunications Research Institute Ridge waveguide semiconductor laser diode and method for manufacturing the same
JP2016184705A (ja) * 2015-03-26 2016-10-20 富士通株式会社 半導体光素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6705554B1 (ja) * 2018-08-20 2020-06-03 三菱電機株式会社 半導体レーザ装置の製造方法
JP2020107900A (ja) * 2018-08-20 2020-07-09 三菱電機株式会社 半導体レーザ装置の製造方法

Also Published As

Publication number Publication date
CN111937259B (zh) 2022-08-02
TWI671967B (zh) 2019-09-11
TW201943164A (zh) 2019-11-01
JPWO2019193622A1 (ja) 2020-04-30
US11616342B2 (en) 2023-03-28
CN111937259A (zh) 2020-11-13
WO2019193622A1 (ja) 2019-10-10
US20210075194A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
US10534131B2 (en) Semiconductor optical integrated device having buried hetero structure waveguide and deep ridge waveguide
US7463663B2 (en) Semiconductor laser diode and integrated semiconductor optical waveguide device
JP3104789B2 (ja) 半導体光素子およびその製造方法
JP6385633B1 (ja) 半導体光素子、半導体光集積素子、および半導体光素子の製造方法
JP6213103B2 (ja) 半導体光素子および光モジュール
WO2020245935A1 (ja) 光デバイス
JP5108270B2 (ja) 変調器およびレーザの集積化構造およびその製造方法
US8630516B2 (en) Semiconductor optical function device
JP5029239B2 (ja) 半導体光素子およびその製造方法
US10725241B2 (en) Asymmetrical spot-size converter and method of manufacturing spot-size converter
US20100215071A1 (en) Semiconductor laser
JP2010278278A (ja) 光半導体装置
JP2907234B2 (ja) 半導体波長可変装置
JP2002057405A (ja) 半導体レーザ装置及びその製造方法
JP2003140100A (ja) 導波路型光素子、これを用いた集積化光導波路素子、及びその製造方法
JP2015056509A (ja) 半導体光共振器、半導体光素子及び光通信モジュール
EP4311042A1 (en) Opto-electronic device
WO2023276106A1 (ja) 半導体光デバイス
US10969543B2 (en) Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device
JP6499268B2 (ja) 半導体光素子及び光通信モジュール
JPH11163465A (ja) 光半導体素子及びその製造方法
JP2013157645A (ja) 半導体レーザ及び電界吸収型変調器集積分布帰還型レーザ
JP2005317659A (ja) 集積型半導体光デバイス及びその製造方法
JP2005043722A (ja) 半導体電界吸収型変調器
JPH10144996A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180622

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180622

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180807

R151 Written notification of patent or utility model registration

Ref document number: 6385633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250