JP2003069154A - 半導体レーザ素子およびその製造方法 - Google Patents

半導体レーザ素子およびその製造方法

Info

Publication number
JP2003069154A
JP2003069154A JP2002169102A JP2002169102A JP2003069154A JP 2003069154 A JP2003069154 A JP 2003069154A JP 2002169102 A JP2002169102 A JP 2002169102A JP 2002169102 A JP2002169102 A JP 2002169102A JP 2003069154 A JP2003069154 A JP 2003069154A
Authority
JP
Japan
Prior art keywords
ridge
layer
etching
semiconductor laser
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002169102A
Other languages
English (en)
Inventor
Masahiko Sakata
昌彦 阪田
Atsuisa Tsunoda
篤勇 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002169102A priority Critical patent/JP2003069154A/ja
Priority to US10/166,032 priority patent/US6870870B2/en
Publication of JP2003069154A publication Critical patent/JP2003069154A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers

Abstract

(57)【要約】 【課題】 工程を追加することなくリッジ側部の空洞形
成を制御し、リッジ幅を厳密に調整することによって、
良好な素子特性を有するリッジストライプ型半導体レー
ザ素子およびその製造方法を提供する。 【解決手段】 電流狭窄部である半導体層をエッチング
してリッジを形成する工程において、ドライエッチング
とウェットエッチングとを併用して等方性エッチングで
あるウェットエッチングの時間を短縮し、リッジ部のサ
イドエッチング量を調整する。これにより、リッジ側面
が略垂直な形状のリッジを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リッジストライプ
型半導体レーザ素子およびその製造方法に関する。
【０００２】
【従来の技術】従来のリッジストライプ型半導体レーザ
素子の構造の一例を図９に示す。ここでは、ＧａＡｓ／
ＡｌＧａＡｓ系リッジストライプ型半導体レーザ素子を
代表例として取り上げている。この半導体レーザ素子
は、ｎ型ＧａＡｓ基板１０１の上に、ｎ型Ａ1ＧａＡｓ
クラッド層１０３、量子井戸構造の活性層１０４、ｐ型
Ａ1ＧａＡｓクラッド層１０５、ｐ型Ａ1ＧａＡｓ半導体
層１０７、ｐ型ＧａＡｓキャップ層１０９およびｐ型Ｇ
ａＡｓコンタクト層１１１を順次積層した構造を備えて
いる。ｐ型ＡｌＧａＡｓ半導体層１０７およびｐ型Ｇａ
Ａｓキャップ層１０９はリッジ形状を有し、リッジの両
側には、高抵抗またはｎ型の電流ブロック層１１０が設
けられている。また、ｐ型ＡｌＧａＡｓクラッド層１０
５の上には、ＧａＡｓよりなるエッチングストップ層１
０６が形成されている。
【０００３】次に、該従来のリッジストライプ型半導体
レーザ素子におけるリッジ形成の製造工程を図１０に示
す。この図において、ｎ型ＧａＡｓ基板１０１、ｎ型Ａ
1ＧａＡｓクラッド層１０３および量子井戸構造の活性
層１０４は省略されている。まず、有機金属気相成長法
（ＭＯＶＰＥ法）によりｐ型ＧａＡｓキャップ層１０９
まで形成したウェハの表面上に、一般的なフォトレジス
ト膜を形成し、一般的なフォトリソグラフィー技術を用
いて、リッジパターンを形成するためのエッチングに対
するエッチングマスク１１３を形成する（図１０ａ）。
【０００４】次に、硫酸／過酸化水素系エッチング液を
用いて、ｐ型ＡｌＧａＡｓ半導体層１０７の途中までそ
のウェハをエッチングし（図１０ｂ）、引き続き、フッ
酸にてＧａＡｓエッチングストップ層１０６までエッチ
ングを行う。フッ酸はＡｌＧａＡｓを溶解するが、Ｇａ
Ａｓを溶解しないので、フッ酸を用いて残りのｐ型Ａｌ
ＧａＡｓ半導体層１０７をエッチングすることにより、
エッチングはＧａＡｓエッチングストップ層１０６で止
まる。さらにエッチングを継続してリッジ下部の幅が所
定の幅になるように調整する（図１０ｃ）。その後、有
機溶剤を用いてフォトレジスト膜であるエッチングマス
ク１１３を剥離し、リッジストライプを形成する（図１
０ｄ）。
【０００５】このようにしてリッジ形成が完了したウェ
ハの上に、再びＭＯＶＰＥ法にて電流ブロック層１１０
を形成する（図１０ｅ）。次いで、電流狭窄部であるリ
ッジストライプの上に成長した電流ブロック層１１０の
不要部分１１０ａを除去するために、フォトレジスト膜
を用いるフォトリソグラフィー処理により、不要部分１
１０ａ以外のウェハ表面をエッチングマスク１１４で被
覆する（図１０ｆ）。そして、ウェットエッチング処理
によりリッジストライプ上の不要部分１１０ａを除去し
（図１０ｇ）、次いで、有機溶剤にてエッチングマスク
１１４を除去する（図１０ｈ）。ウェハ表面を洗浄した
後、再度ＭＯＶＰＥ法にてｐ型ＧａＡｓコンタクト層１
１１を形成し、リッジストライプ型半導体レーザウェハ
を完成させる（図１０ｉ）。
【０００６】しかしながら、上述したウェットエッチン
グのみでリッジストライプを形成しようとした場合、以
下に示す問題が生じる。ウェットエッチングの場合、等
方性にてエッチングが進行するので、規定のエッジ幅に
仕上げるためには、サイドエッチング量を考慮して、エ
ッチングマスクのリッジパターンの幅を規定のエッジ幅
より広く設定する必要がある。
【０００７】また、サイドエッチングを考慮するとリッ
ジ高さに制約が生じる上、リッジ形状の厳密な制御も難
しい。リッジ高さについては、低い方がプロセス上簡便
で望ましいが、低すぎると活性層から広がった光がｐ型
ＧａＡｓキャップ層に吸収され、閾値電流の増加や微分
効率の低下といったレーザ素子特性の悪化につながる。
そのためリッジ高さは１．５μｍ以上が必要であり、さ
らに、活性層からの光の広がりが大きい高出力レーザで
はより高いリッジを形成することが望まれる。
【０００８】また、フッ酸を用いてｐ型ＡｌＧａＡｓ半
導体層１０７をエッチングするので、ＧａＡｓキャップ
層１０９はエッチングされず、ｐ型ＡｌＧａＡｓ半導体
層１０７のリッジ側面だけが選択的にエッチングされ
る。これにより、ｐ型ＧａＡｓキャップ層１０９とｐ型
ＡｌＧａＡｓ半導体層１０７との界面でｐ型ＡｌＧａＡ
ｓ半導体層１０７のサイドエッチングが進行する（図１
０ｃ）。
【０００９】かくして、エッチングマスクのリッジパタ
ーン幅を規定のリッジ幅よりも広く設定したことによ
り、ｐ型ＧａＡｓキャップ層１０９の幅は規定のリッジ
幅よりも広く、サイドエッチングによりｐ型ＧａＡｓキ
ャップ層１０９直下のｐ型ＡｌＧａＡｓ半導体層１０７
の上部は規定のリッジ幅より狭くなるため、リッジ上部
の両側にオーバーハングが形成され、傘の広いきのこ形
状のリッジストライプになる。
【００１０】ＭＯＶＰＥ法のごときエピタキシャル成長
技術により、このような形状のリッジを有するウェハの
上にｎ型電流ブロック層１１０を形成した場合、ｐ型Ｇ
ａＡｓキャップ層１０９のオーバーハングの直下はエピ
タキシャル成長が完全にならずに空洞１１２が生じ（図
１０ｅ）、その後の工程（図１０ｆ〜ｉ）においても空
洞は消滅することなく、完成したレーザ素子中に残存す
る。
【００１１】このようなリッジ側部の空洞の存在ならび
にリッジ幅のばらつきは、レーザ素子特性の微分効率の
低下、閾値や動作電流値の増加、キンクの発生等を生
じ、その結果、素子特性へ悪影響を与えている。
【００１２】特開平６−２６８３１７には、ウェットエ
ッチングによりリッジを形成した後に、ウェットエッチ
ングに対する誘電体マスク（ＳｉＯ２）をエッチング除
去して、規定のリッジストライプ幅よりも狭くすること
により、リッジストライプ形成時に誘電体マスク下部に
空洞が形成されることを抑制する方法が開示されてい
る。しかしながら、この方法は、リッジ側部の空洞形成
を抑制することには有効であるが、誘電体マスクサイズ
を調整するためのエッチング処理が必要であり、また、
そのエッチング制御精度は高くない。
【００１３】従来の高出力用リッジストライプ型半導体
レーザ素子の構造の一例を図１１に示す。ここでは、Ｇ
ａＡｓ／ＧａＩｎＰ／ＡｌＧａＩｎＰ系リッジストライ
プ型半導体レーザ素子を代表例として取り上げている。
この半導体レーザ素子は、ｎ型ＧａＡｓ基板１０１の上
に、ｎ型ＧａＩｎＰ中間層１０２、ｎ型ＡｌＧａＩｎＰ
クラッド層１０３、量子井戸構造の活性層１０４、ｐ型
ＡｌＧａＩｎＰクラッド層１０５、ｐ型ＡｌＧａＩｎＰ
半導体層１０７、ｐ型ＧａＩｎＰ中間層１０８、ｐ型Ｇ
ａＡｓキャップ層１０９およびｐ型ＧａＡｓコンタクト
層１１１を順次積層した構造を備えている。ｐ型ＡｌＧ
ａＩｎＰ半導体層１０７、ｐ型ＧａＩｎＰ中間層１０８
およびｐ型ＧａＡｓキャップ層１０９はリッジ形状を有
し、リッジの両側には、高抵抗またはｎ型の電流ブロッ
ク層１１０が設けられている。この電流ブロック層１１
０は、高出力化のためにＡｌＩｎＰを用いて形成され
る。また、ｐ型ＡｌＧａＩｎＰクラッド層１０５の上に
は、ＧａＩｎＰよりなるエッチングストップ層１０６が
形成されている。
【００１４】次に、該従来の高出力用リッジストライプ
型半導体レーザ素子におけるリッジ形成の製造工程を図
１２に示す。この図において、ｎ型ＧａＡｓ基板１０
１、ｎ型ＧａＩｎＰ中間層１０２、ｎ型ＡｌＧａＩｎＰ
クラッド層１０３および量子井戸構造の活性層１０４は
省略されている。まず、分子線エピタキシャル成長（Ｍ
ＢＥ）法によりｐ型ＧａＡｓキャップ層１０９まで形成
したウェハの表面上に酸化アルミニウム（Ａｌ２Ｏ３）
膜を形成後、一般的なフォトリソグラフィー処理および
ウェットエッチング処理を施して、リッジパターンを形
成するためのエッチングに対するＡｌ２Ｏ３エッチング
マスク１１３を形成する（図１２ａ）。
【００１５】次に、硫酸／過酸化水素系エッチング液を
用いて、ｐ型ＧａＡｓキャップ層１０９をエッチング
し、引続き、臭素／リン酸系エッチング液でｐ型ＡｌＧ
ＡＩｎＰ半導体層１０７の途中までエッチングし（図１
２ｂ）、最後に熱リン酸のエッチング液にて、エッチン
グストップ層１０６までエッチングを行い、リッジスト
ライプを形成させる（図１２ｃ）。
【００１６】このようにしてリッジ形成が完了したウェ
ハの上に、再びＭＢＥ法にて電流ブロック層１１０を形
成する（図１２ｄ）。次いで、電流狭窄部であるリッジ
ストライプの上に成長した電流ブロック層１１０の不要
部分１１０ａを除去するために、フォトレジスト膜を用
いるフォトリソグラフィー処理により、不要部分１１０
ａ以外のウェハ表面をエッチングマスク１１４で被覆す
る（図１２ｅ）。そして、ウェットエッチング処理によ
りリッジストライプ上の不要部分１１０ａを除去し（図
１２ｆ）、次いで、ＵＶオゾンアッシングにてレジスト
１１４を除去する（図１２ｇ）。ウェハ表面を洗浄した
後、再度ＭＢＥ法にてｐ型ＧａＡｓコンタクト層１１１
を形成し、リッジストライプ型半導体レーザウェハを完
成させる（図１２ｈ）。
【００１７】しかしながら、上述したウェットエッチン
グのみでリッジストライプを形成しようとした場合、以
下に示す問題が生じ、高出力化を図ることが難しい。レ
ーザ光の高出力化を図るために採用したリアルガイド構
造素子では、リッジ高さを高くかつ、その幅を細くする
ことが必要である。従来、ウェットエッチングのみでリ
ッジ形成を行っていたが、この従来の方法では、略垂直
なリッジ形状が得られずに台形形状となってしまうこと
から、上述のリッジ形状の作成が難しい。
【００１８】また、高出力化のために、ｎ型電流ブロッ
ク層１１０の組成をＧａＡｓからリン酸に対するエッチ
ングレートがより高いＡｌＩｎＰに変更したので、リッ
ジ上部に形成された電流ブロック層１１０の不要部分１
１０ａを熱リン酸によりエッチングする際に、リッジ側
部付近の電流ブロック層１１０が過剰にエッチングされ
（図１２ｆ）、電流ブロック層が適切に形成されず、レ
ーザ素子として機能しなくなるという問題が発生する。
【００１９】
【発明が解決しようとする課題】かくして、本発明の目
的は、上記問題に鑑み、工程を追加することなくリッジ
側部の空洞形成を制御し、リッジ幅を厳密に調整するこ
とによって、良好な素子特性を有するリッジストライプ
型半導体レーザ素子およびその製造方法を提供すること
にある。
【００２０】
【課題を解決するための手段】従来のリッジエッチング
はウェットエッチングのみで行っていたが、本願発明者
らは、ｎ型ＧａＡｓ基板の上に、発光用積層部、ｐ型Ａ
1ＧａＡｓ半導体層およびｐ型ＧａＡｓキャップ層まで
形成されたウェハをエッチングする際、まずドライエッ
チングを行った後にウェットエッチングを行うと、ウェ
ットエッチングの異方性が促進され、ウェットエッチン
グのみを用いてエッチングを行う場合よりも、半導体層
のサイドエッチング量が大きくなり、２種のエッチング
の条件（例えば、エッチング時間）を適宜調整すること
によってサイドエッチング量を大きく変化させることが
可能であることを見出した。そこで、本発明者らは、ウ
ェットエッチングとドライエッチングとを併用し、サイ
ドエッチング量を制御することによって、素子特性が改
善されたリッジストライプ型半導体レーザ素子を作製す
る方法を完成させた。
【００２１】本発明の第１実施形態において、ドライエ
ッチングとウェットエッチングとを併用することによ
り、等方性エッチングであるウェットエッチングの時間
を短縮し、ｐ型ＡｌＧａＡｓ半導体層のリッジ部のサイ
ドエッチング量を調整することができる。これにより、
ウェットエッチングのみの場合より、略垂直な形状のリ
ッジを形成することが可能となる。さらに、その結果と
して、リッジ側部の空洞形成を制御することが可能とな
り、空洞形成の防止または、そのサイズの適正化が図れ
る。
【００２２】また、本発明の第２実施形態において、エ
ッチングストップ層にＩｎを含む層を採用する。Ｉｎを
含む層は極度に小さなエッチングレートを有しているの
で、ドライエッチングに対してもエッチングストップ層
としての効果を顕著に向上させることができる。すなわ
ち、本発明のリッジストライプ型半導体レーザ装置の製
造方法によれば、ドライエッチングのみでリッジ形成す
ることが可能となり、ウェットエッチングが不要にな
る。その結果、リッジ側面が活性層表面となす角度がよ
り垂直に近く、しかもリッジ幅が厳密に制御されたリッ
ジを形成することができる。
【００２３】さらに、本発明の第３実施形態において、
高出力用半導体レーザ素子を作製する際、ドライエッチ
ングとウェットエッチングとを併用して、半導体層のリ
ッジ側部のサイドエッチング量を調整することにより、
リッジ上部の両側に適度な長さのオーバーハングを形成
する。リッジ上部の両側に適度な長さのオーバーハング
が形成されているので、該リッジを電流ブロック層で埋
め込む際に、該リッジの上部の側部に空洞が形成され
る。かく形成された空洞の一端は該リッジの側面に達
し、他端は該電流ブロック層の表面に開口している。
【００２４】前記したように、一般に、このような空洞
の存在はレーザ素子特性に悪影響を及ぼすが、本発明第
３の実施形態においては、意図的に開口した空洞を形成
する。これにより、リッジ上部に形成された電流ブロッ
ク層不要部分をエッチングするためのエッチングマスク
を形成する際、該空洞の中にフォトレジストが流れ込
み、リッジの側面にまでレジスト膜が形成されるので、
電流ブロック層の不要部分を熱リン酸等により除去する
際に、リッジ側部での電流ブロック層のオーバーエッチ
ングを防止することができる。かくして、電流ブロック
層を適切に形成し、高出力用リッジストライプ型半導体
レーザ素子を製造することができる。
【００２５】高出力用半導体レーザ素子は結晶成長方向
をずらしてウェハを成長させるため、キャップ層と半導
体層との間でエッチング選択性が小さくなり、リッジエ
ッチング時にサイドエッチングが進行しにくい。したが
って、ウェットエッチングのみでリッジエッチングを行
う従来の高出力用半導体レーザ素子の製造方法によれ
ば、上記したごとき電流ブロック層の表面に開口した空
洞を形成するのに充分な長さのオーバーハングが形成さ
れない。その結果、従来の方法においては、上記電流ブ
ロック層の不要部分以外の領域を完全に覆うフォトレジ
スト膜が形成されないので、リッジ側部で電流ブロック
層が過剰にエッチングされてしまう。
【００２６】本明細書において、「第１導電型クラッド
層」および「第２導電型クラッド層」とは、互いに異な
って、ｎ型クラッド層およびｐ型クラッド層を意味す
る。本明細書において、「リッジ高さ」とは、リッジ状
に形成された半導体層、ならびに該半導体層上に形成さ
れた中間層およびキャップ層の厚みの総和を意味する。
レーザ素子が中間層を有しない場合には、リッジ状に形
成された半導体層および該半導体層上に形成されたキャ
ップ層の厚みの総和を意味する。例えば、本発明の半導
体レーザ素子において、リッジ高さとは、エッチングス
トップ層６からキャップ層９の上面までの高さを意味す
る。本明細書において、「オーバーハング」とは、図７
に示したリッジの拡大断面図に見られるように、半導体
層上部に形成された中間層および／またはキャップ層の
周辺が該半導体層よりも突出している部分を意味し、
「オーバーハングの長さ」とは、該半導体層が該中間層
またはキャップ層に接する領域の外周から該中間層また
はキャップ層の外周までの距離を意味する。
【００２７】本明細書において、「リッジ側面が活性層
表面となす角度」とは、図７に示したリッジの拡大断面
図に見られるように、半導体層の下側の外周がエッチン
グストップ層と接する点と、半導体層の上側の外周がキ
ャップ層または中間層と接する点とを結ぶ直線が活性層
となす角度θを意味する。
【００２８】本発明のリッジストライプ型半導体レーザ
素子において、該リッジ側面が活性層表面となす角度は
９０±２０゜であることが好ましく、９０±２゜である
ことがより好ましい。あるいは、該リッジ側面が活性層
表面となす角度が上記範囲内にある場合、略垂直なリッ
ジ形状ということもある。本発明のリッジストライプ型
半導体レーザ素子における好ましいリッジ形状は、図７
に示すごとく、リッジ上部の幅ｘが０．５μｍ以上であ
り、リッジ下部の幅ｙが１．８〜２．９μｍである。リ
ッジ上部の幅ｘが０．５μｍ以上であれば、リッジ倒れ
や素子の高抵抗化が発生しないので好ましい。幅ｘの上
限は特になく、角度θが９０±２０゜の範囲にあるとき
にリッジ下部の幅が２．９μｍを超えることがない限り
問題はない。リッジ下部の幅ｙが１．８μｍ以上あれ
ば、リッジ幅を調整する際の追加ウェットエッチング時
にキャップ層側のリッジ幅が極端に細くなって、リッジ
倒れや素子の高抵抗化が発生することがないので好まし
く、２．９μｍ以下であれば、レーザ特性の横モードが
不安定になったりキンク不良が発生することがないので
好ましい。
【００２９】
【実施例】本発明のリッジストライプ型半導体レーザ素
子およびその製造方法を実施例により詳細に説明する
が、以下の実施例は本発明を限定するものではなく、本
発明の理解を容易にするために、単に本発明を例示する
ものである。したがって、当業者によく知られた構成、
成分または半導体製造技術を用いてなされた本発明の変
更または修飾は、本発明の範疇にあるものとみなされる
べきである。
【００３０】実施例１ 本発明の第１の実施形態の半導体レーザ素子構造および
その製造工程を図１および２を用いて説明する。まず、
ｎ型ＧａＡｓ基板１の上に、ｎ型ＡｌＧａＡｓクラッド
層３、量子井戸構造の活性層４、ｐ型ＡｌＧａＡｓクラ
ッド層５、ｐ型ＡｌＧａＡｓ半導体層７およびｐ型Ｇａ
Ａｓキャップ層９までＭＯＶＰＥ法によりエピタキシャ
ル成長させたウェハを作製した（ただし、図２のウェハ
において、ｎ型ＧａＡｓ基板１、ｎ型ＡｌＧａＡｓクラ
ッド層３および量子井戸構造の活性層４は省略してい
る）。ここで、ｎ型ＡｌＧａＡｓクラッド層３、量子井
戸構造の活性層４およびｐ型ＡｌＧａＡｓクラッド層５
は発光用積層部を構成する。また、ｐ型クラッド層５の
上にエッチングを止めるためのＧａＡｓエッチングスト
ップ層６を形成した。エッチングストップ層が光吸収す
ると素子特性に悪影響を及ぼすので、発光波長に対して
光吸収がなくなる量子効果が得られるように、エッチン
グストップ層６の膜厚を設定した。
【００３１】次いで、ｐ型ＧａＡｓキャップ層９の表面
上にスピンコート法でポジ型フォトレジストを塗布し、
約５,０００Å〜１μｍの厚みのフォトレジスト膜を形
成した。さらに、最終リッジ幅と同じか、またはリッジ
幅よりも０．５μｍ程度幅を広げたストライプ幅のフォ
トマスクを用い、一般的なフォトリソグラフィー技術に
より、露光および現像してリッジストライプパターンを
形成し、焼き付けた。その後９０℃〜１１０℃の温度で
１０分〜２０分ポストベーキングを実施し、リッジスト
ライプ形成のためのエッチングに対するエッチングマス
ク１３を形成した（図２ａ）。
【００３２】しかる後、以下の条件にて、ｐ型ＧａＡｓ
キャップ層９および、ｐ型ＡｌＧａＡｓ半導体層７の下
に形成されたエッチングストップ層６の上５００Å〜
３,５００Åの位置までｐ型ＡｌＧａＡｓ半導体層７を
ドライエッチングした（図２ｂ）。
【００３３】ドライエッチング法の例として、誘導結合
型プラズマ（ＩＣＰ）またはエレクトロン・サイクロト
ロン・レゾナンス（ＥＣＲ）プラズマを用いたドライエ
ッチング法があるが、この実施例においては、ＩＣＰに
よるドライエッチング法を用いた。
【００３４】エッチングガスとして、四塩化ケイ素（Ｓ
ｉＣｌ４）単独またはＳｉＣｌ４とヘリウムやアルゴン
との混合ガスを用いることができる。その時のエッチン
グガス圧力は０．１６Ｐａ〜１．３Ｐａ の範囲が好ま
しく、最適値としては０．２Ｐａ程度である。なお、エ
ッチングガスとしてＳｉＣｌ４の代わりに、塩素ガスも
しくは三塩化ホウ素ガスを用いてもよい。
【００３５】ＩＣＰによるドライエッチングにおいて、
正常なリッジ形状を形成するためにウェハセットステー
ジに負荷する適正なバイアス値を検討した。ウェハセッ
トステージへのバイアス電圧は、ＩＣＰコイルへの高周
波印加電力とウェハセットステージへの高周波印加電力
の２つの印加電力により決定される。
【００３６】まず、エッチング処理中にウェハ温度が１
００℃を超えると、フォトレジスト膜からなるエッチン
グマスクの形状が変形したり、エッチングマスクが焼失
してしまう可能性があるので、ＩＣＰを発生させるため
にＩＣＰコイルに印加する高周波印加電力設定値を１０
０〜１２０Ｗに設定して、ウェハ温度が１００℃を超え
ないようにした。
【００３７】ウェハセットステージへのバイアス電圧と
得られた半導体レーザ素子の発振閾値電流との関係を図
８に示す。図８には、バイアス電圧が増加するに従い、
ドライエッチング時のダメージによりレーザ素子の閾値
電流が増加し、バイアス電圧が１７０Ｖを超えると、発
振閾値電流の規格範囲である２７〜２９ｍＡを超えてし
まうことが明らかに示されている。そこで、ＩＣＰコイ
ルへの印加電力が１００〜１２０Ｗの範囲で、ウェハセ
ットステージに印加する高周波印加電力を変化させ、バ
イアス電圧が５０〜１７０Ｖ（０．１５〜０．５５Ｖ／
ｃｍ２）になるようにして、レーザ素子を作成した。こ
のとき、ウェハセットステージに印加する高周波印加電
力は５〜１５Ｗであった。その結果、バイアス値が１１
０Ｖ（〜０．３Ｖ／ｃｍ２）より小さくなるとエッチン
グレートが極端に小さくなり実用には適さないことが分
かった。以上のことから、ＩＣＰによるドライエッチン
グにおいて、ＩＣＰコイルに印加する高周波印加電力は
１００〜１２０Ｗの範囲が最適であり、ウェハステージ
へのバイアス電圧は１１０〜１７０Ｖ（０．３〜０．５
５Ｖ／ｃｍ２）の範囲が最適であることが明らかとなっ
た。
【００３８】ウェハの表面にレーザ光を照射した状態
で、ウェハ表面のエッチングが進行していくと、ウェハ
表面で反射してくる光の強度が変化し、その強度に波形
特性が現われる。その波形の振幅および波数とエッチン
グ深さとは相関関係があるため、波数を計測することに
よりエッチング深さを知ることができる。そこで、エッ
チングの終点検知はレーザ光をウェハ表面に当て、エッ
チングの進行によるその反射率変化をモニターすること
により行った。
【００３９】引き続き、ドライエッチングが完了したウ
ェハを１０℃程度に冷却したフッ酸を用いて、エッチン
グストップ層６までエッチングを実施した。ここで、発
光波長に対して光吸収が無くなる量子効果が得られる層
厚に形成されたＧａＡｓエッチングストップ層６は、フ
ッ酸に耐性があるため、この層の露出によりウェハ表面
に対して垂直方向のエッチングがストップする。あとは
所望のリッジ幅となるようにエッチング時間を調整し、
リッジエッチングを完了させた（図２ｃ）。その後、有
機溶剤もしくは、オゾンアッシングにて、不要になった
エッチングマスク１３の剥離を行った（図２ｄ）。
【００４０】ｐ型ＧａＡｓキャップ層７もフッ酸に対し
て耐性があるので、フッ酸エッチングの前にエッチング
マスク１３の剥離を行ってから、ウェットエッチング法
によりさらなるリッジエッチングを行うこともできる。
【００４１】このようにしてリッジ形成が完了したウェ
ハの上に、再びＭＯＶＰＥ法にて電流ブロック層１０を
形成した（図２ｅ）。次いで、電流狭窄部であるリッジ
ストライプの上に成長した電流ブロック層１０の不要部
分１０ａを除去するために、フォトレジスト膜を用いる
フォトリソグラフィー処理により、不要部分１０ａ以外
のウェハ表面をエッチングマスク１４で被覆した（図２
ｆ）。
【００４２】そして、ウェットエッチング処理によりリ
ッジストライプ上の不要部分１０ａを除去し（図２
ｇ）、次いで、有機溶剤にてエッチングマスク１４を除
去した（図２ｈ）。ウェハ表面を洗浄した後、再度ＭＯ
ＶＰＥ法にてｐ型ＧａＡｓコンタクト層１１を形成し、
リッジストライプ型半導体レーザウェハを完成させた
（図２ｉ）。
【００４３】このようにして形成されたリッジにおい
て、該リッジ側面が活性層表面となす角度は９０±２０
゜の範囲にあった。また、このようにして形成されたリ
ッジ上部のオーバーハングの長さは０．８μｍ以下に抑
えることができた。オーバーハングの長さが０．８μｍ
以下であれば、ｎ型電流ブロック層１０を成長させたと
き、空洞は発生しないか、もしくは発生したとしても極
く小さく素子特性へ悪影響を与えることはない。このオ
ーバーハングの低減は、この後のＭＯＶＰＥ法による電
流ブロック層形成時に発生する空洞形成の防止もしくは
空洞サイズの縮小化を可能にする。一方、従来の方法に
より形成されたリッジ上部のオーバーハングの長さは
２．０μｍ以上であり、ｎ型電流ブロック層１０を形成
する際に、オーバーハングの直下に空洞が形成されてし
まう。
【００４４】本発明によれば、等方性エッチングである
ウェットエッチングに代えて、異方性エッチングである
ドライエッチングでかなりの部分のｐ型ＡｌＧａＡｓ半
導体層７をエッチングすることによって、厳密なエッチ
ング制御が難しいウェットエッチング処理時間を大幅に
削減するため、リッジ幅の制御の精度が向上し、均一な
リッジ形状の形成が可能になる。これらの効果はレーザ
素子特性の改善や歩留まり向上につながる。
【００４５】なお、上記説明では、フォトレジスト膜を
エッチングマスク１３として用いたが、１，０００Å以
上の厚みのあるＳｉＯ２等の絶縁膜をエッチングマスク
として用いることもできる。この場合、併用されるウェ
ットエッチング時のフッ酸エッチングにてマスク除去も
同時に行われる。
【００４６】実施例２ 本発明の第２実施形態の半導体レーザ素子構造およびそ
の製造工程を図３および４を用いて説明する。第２実施
形態のリッジストライプ型半導体レーザ素子において、
エッチングストップ層にレーザ光を吸収しないバンドギ
ャップを有するか、または量子効果が得られるように設
計された層厚のＩｎを含む層で、例えばＧａＩｎＰもし
くはＡｌＧａＩｎＰでエッチングストップ層６を形成し
た（図３）。
【００４７】実施例１と同様に、ｎ型ＧａＡｓ基板１の
上に、ｐ型ＧａＡｓキャップ層９までＭＯＶＰＥ法によ
りエピタキシャル成長させたウェハを作製した（ただ
し、図４のウェハにおいて、ｎ型ＧａＡｓ基板１、ｎ型
ＡｌＧａＡｓクラッド層３および量子井戸構造の活性層
４は省略している）。次いで、ｐ型ＧａＡｓキャップ層
９の表面上にリッジストライプ形成のためのエッチング
に対するエッチングマスク１３を形成した（図４ａ）。
そして、そのウェハを実施例１で用いたエッチング条件
にてドライエッチングした。
【００４８】本発明の第２実施形態の半導体レーザ素子
において、エッチングストップ層６にＩｎを含む層を用
いるので、上記ドライエッチング条件では、そのエッチ
ングレートがｐ型ＡｌＧａＡｓ半導体層７およびｐ型Ｇ
ａＡｓキャップ層９のエッチングレートと比較して著し
く低下し、ドライエッチングはこのＩｎを含む層でほぼ
ストップする。その結果、ドライエッチングのみでリッ
ジエッチングを完了させることが可能となり、リッジ上
部のオーバーハングが全く無く、該リッジ側面が活性層
表面となす角度が９０±２゜であるリッジを形成するこ
とができた（図４ｃ）。すなわち、実施例１において説
明したようにウェットエッチングとドライエッチングと
を併用する場合より、さらに厳密なリッジ形成制御が可
能となる。
【００４９】このようにしてリッジ形成が完了したウェ
ハの上に、再びＭＯＶＰＥ法にて電流ブロック層１０を
形成する（図４ｄ）。次いで、電流狭窄部であるリッジ
ストライプの上に成長した電流ブロック層１０の不要部
分１０ａを除去するために、フォトレジスト膜を用いる
フォトリソグラフィー処理により、不要部分１０ａ以外
のウェハ表面をエッチングマスク１４で被覆した（図４
ｅ）。
【００５０】そして、ウェットエッチング処理によりリ
ッジストライプ上の不要部分１０ａを除去し（図４
ｆ）、次いで、有機溶剤にてエッチングマスク１４を除
去する（図４ｇ）。ウェハ表面を洗浄した後、再度ＭＯ
ＶＰＥ法にてｐ型ＧａＡｓコンタクト層１１を形成し、
リッジストライプ型半導体レーザウェハ製作が完了する
（図４ｈ）。
【００５１】以上、ＧａＡｓ／ＡｌＧａＡｓ系のダブル
ヘテロ構造のリッジストライプ型半導体レーザ素子につ
いて述べてきたが、本発明は、その他の材料系を用いた
半導体レーザ素子にも一部適応可能である。
【００５２】実施例３ 本発明の第３実施形態の素子構造および製造工程を図５
および図６を用いて説明する。本発明の第３実施形態は
高出力用半導体レーザ素子に好適に用いることができ
る。まずｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＩｎＰ中
間層２、ｎ型ＡｌＧａＩｎＰクラッド層３、量子井戸構
造の活性層４、ｐ型ＡｌＧａＩｎＰクラッド層５、ｐ型
ＡｌＧａＩｎＰ半導体層７、ｐ型ＧａＩｎＰ中間層８、
ｐ型ＧａＡｓキャップ層９まで分子線エピタキシャル成
長（ＭＢＥ）法によってエピタキシャル成長させたウェ
ハを作製した（ただし、図６のウェハにおいて、ｎ型Ｇ
ａＡｓ基板１、ｎ型ＧａＩｎＰ中間層２、ｎ型ＡｌＧａ
ＩｎＰクラッド層３および量子井戸構造の活性層４は省
略している）。ここで、ｎ型ＡｌＧａＩｎＰクラッド層
３、量子井戸構造の活性層４およびｐ型ＡｌＧａＩｎＰ
クラッド層５は発光用積層部を構成する。また、ｐ型ク
ラッド層５の上にエッチングを止めるためのＧａＩｎＰ
よりなるエッチングストップ層６を形成する。エッチン
グストップ層が光吸収すると、素子特性に悪影響を及ぼ
すので、発光波長に対して光吸収がなくなる量子効果が
得られるように、エッチングストップ層６の膜厚を設定
した。
【００５３】ｐ型ＧａＡｓキャップ層９に酸化アルミニ
ウム（Ａｌ２Ｏ３）膜等の絶縁膜を形成した後、一般的
なフォトリソグラフィー処理により該Ａｌ２Ｏ３膜上に
フォトレジストマスクを形成した。次いで、ウェットエ
ッチング処理により、リッジストライプ形成のためのエ
ッチングに対するＡｌ２Ｏ３エッチングマスク１３を形
成した後、ＵＶオゾンアッシングにより、フォトレジス
トを除去した（図６ａ）。この時のエッチングマスク１
３の厚みは、ドライエッチング時のウェハとエッチング
マスクとの選択比より決定される。例えば、リッジ高さ
が２μｍ程度の場合、エッチングマスク１３の厚みは１
５０ｎｍ以上必要である。
【００５４】しかる後、以下の条件にて、ｐ型ＧａＡｓ
キャップ層９、ｐ型ＧａＩｎＰ中間層８、およびｐ型Ａ
ｌＧａＩｎＰ半導体層７の下に形成されたエッチングス
トップ層６の上５００Å〜３,５００Åの位置までｐ型
ＡｌＧａＩｎＰ半導体層７をドライエッチングした（図
６ｂ）。
【００５５】ドライエッチング法の例として、誘導結合
型プラズマ（ＩＣＰ）またはエレクトロン・サイクロト
ロン・レゾナナンス（ＥＣＲ）プラズマを用いたドライ
エッチング法があるが、この実施例においては、ＩＣＰ
によるドライエッチング法を用いた。
【００５６】エッチングガスとして、ＳｉＣｌ４単独ま
たはＳｉＣｌ４とヘリウムやアルゴンとの混合ガスを用
いることができる。この実施例において、混合比がＳｉ
Ｃｌ ４：Ａｒ：Ｈｅ＝３：３：５である混合ガスをエッ
チングガスとして用いたが、これ以外の混合比の混合ガ
スを用いてドライエッチングを行うこともできる。その
時のエッチングガス圧力は０．１５Ｐａ〜０．３Ｐａの
範囲が好ましく、最適値としては０．２Ｐａ程度であ
る。
【００５７】ＩＣＰによるドライエッチングにおいて、
正常なリッジ形状を形成するためにウェハセットステー
ジに負荷する適正なバイアス値を検討した。ウェハセッ
トステージへのバイアス電圧は、ＩＣＰコイルへの高周
波印加電力とウェハセットステージへの高周波印加電力
の２つの印加電力により決定される。
【００５８】この実施例においては、高出力化のために
Ｉｎを含む半導体層を用いており、ＩＣＰによるドライ
エッチングに対するエッチングレートが低いため、エッ
チング温度はエッチングガス中のＣｌと反応したＩｎ原
子が結晶から容易に脱離し始める温度である２００℃以
上であることが好ましい。そこで、エッチング処理中に
ウェハ温度が２００℃以上に昇温するように、ＩＣＰを
発生させるためにＩＣＰコイルに印加する高周波印加電
力設定値を６００Ｗ以上とした。また、ドライエッチン
グ装置のシール部の保護のため、エッチング温度は３０
０℃を超えないようにすることが望ましい。
【００５９】次に、平滑なエッチング面状態および垂直
なリッジ形状を得るために、ウェハセットステージへの
バイアス電圧が２６５〜３００Ｖ（０．８４〜０．９５
Ｖ／ｃｍ２）になるような値の高周波電力１００Ｗを印
加した。
【００６０】ウェハの表面にレーザ光を照射した状態
で、ウェハ表面のエッチングが進行していくと、ウェハ
表面で反射してくる光の強度が変化し、その強度に波形
特性が現われる。その波形の振幅および波数とエッチン
グ深さとは相関関係があるため、波数を計測することに
よりエッチング深さを知ることができる。そこで、エッ
チングの終点検知はレーザ光をウェハ表面に当て、エッ
チングの進行によるその反射率変化をモニターすること
により行い、所望の深さまでエッチングされた時点でエ
ッチングを終了させた。
【００６１】引き続き、ドライエッチングが完了したウ
ェハを２０℃程度に恒温制御された臭素／リン酸系エッ
チング液にて４０〜６０秒エッチングした。次いで、水
洗し、乾燥させた後、７０℃のリン酸にてエッチングス
トップ層６までエッチングを実施する。ここで、ＧａＩ
ｎＰエッチングストップ層６は、熱リン酸に対するエッ
チングレートがかなり低いため、この層の露出によりウ
ェハ表面に対して垂直方向のエッチングがストップす
る。あとは所望のリッジ幅となるようにエッチング時間
を調整し、リッジエッチングを完了させる（図６ｃ）。
ただし、あまり長時間エッチングすると設計されたリッ
ジ幅から外れてしまうため、熱リン酸のエッチング時間
は６０秒以内にすることが望ましい。このようにして形
成されたリッジ上部の側部には、０．１３〜１．０μｍ
の長さのオーバーハングが形成された。
【００６２】また、本発明によれば、等方性エッチング
であるウェットエッチングに代えて、異方性エッチング
であるドライエッチングでかなりの部分のｐ型ＡｌＧａ
ＩｎＰ半導体層７をエッチングすることによって、厳密
なエッチング制御が難しいウェットエッチング処理時間
を大幅に削減するため、従来の方法で得られるリッジと
比較して、より高く、より細いリッジの形成が可能とな
った。これらの効果はレーザ素子特性の改善や歩留まり
向上につながる。
【００６３】このようにしてリッジ形成が完了したウェ
ハの上に再びＭＢＥ法にて電流ブロック層１０を形成す
る。該リッジ上部の側部には０．１３〜１．０μｍの長
さのオーバーハングが形成されているので、該電流ブロ
ック層１０の表面に開口し、他端が該リッジの側面に達
する空洞が、該オーバーハングの直下であって、該リッ
ジの上部の側部に形成された（図６ｄ）。次いで、電流
ブロック層１０の表面上にスピンコート法でレジストを
塗布して、レジスト膜を形成した。レジスト膜のＵＶオ
ゾンアッシングを行って、電流狭窄部であるリッジスト
ライプの上に成長した電流ブロック層１０の不要部分１
０ａを除去するために、不要部分１０ａ以外のウェハ表
面を被覆するエッチングマスク１４を作製した（図６
ｅ）。
【００６４】そして、ウェットエッチング処理によりリ
ッジストライプ上の不要部分１０ａを除去し（図６
ｆ）、さらにエッチングマスク１３および１４を除去し
た（図６ｇ）。次に、ウェハ表面を洗浄した後、再度Ｍ
ＢＥ法にてｐ型ＧａＡｓコンタクト層１１をエピタキシ
ャル成長させて、リッジストライプ型半導体レーザウェ
ハを完成させた（図６ｈ）。
【００６５】以上、ＧａＡｓ／ＧａＩｎＰ／ＡｌＧａＩ
ｎＰ系のダブルヘテロ構造のリッジストライプ型半導体
レーザ素子について述べてきたが、本発明は、その他の
材料系を用いた半導体レーザ素子にも一部適応可能であ
る。
【００６６】
【発明の効果】本発明により、リッジストライプ型半導
体レーザ素子において、微分効率の向上やビーム水平放
射角の均一化、キンクフリー等の素子特性の改善が図れ
る。また、本発明により、リッジストライプ型半導体レ
ーザ素子において、レーザ光高出力化等の素子特性の改
善が図れる。さらに、ウェハ面内およびウェハ間でのリ
ッジ形状が均一化されることで歩留まりが向上する。
【図面の簡単な説明】
【図１】 本発明の第１実施形態によるリッジストライ
プ型半導体レーザ素子の構造を示す断面図。
【図２】 本発明の第１実施形態によるリッジストライ
プ型半導体レーザ素子の製造工程を示す模式図。
【図３】 本発明の第２実施形態によるリッジストライ
プ型半導体レーザ素子の構造を示す断面図。
【図４】 本発明の第２実施形態によるリッジストライ
プ型半導体レーザ素子の製造工程を示す模式図。
【図５】 本発明の第３実施形態によるリッジストライ
プ型半導体レーザ素子の構造を示す断面図。
【図６】 本発明の第３実施形態によるリッジストライ
プ型半導体レーザ素子の製造工程を示す模式図。
【図７】 リッジストライプ型半導体素子におけるリッ
ジ形状の幾何学を説明するための概略図。
【図８】 誘導結合プラズマエッチング時のバイアス電
圧と閾値との関係を示すグラフ。
【図９】 従来のリッジストライプ型半導体レーザ素子
の構造を示す断面図。
【図１０】 従来のリッジストライプ型半導体レーザ素
子の製造工程を示す模式図。
【図１１】 従来の高出力用リッジストライプ型半導体
レーザ素子の構造を示す断面図。
【図１２】 従来の高出力用リッジストライプ型半導体
レーザ素子の製造工程を示す模式図。
【符号の説明】
１・・・ｎ型ＧａＡｓ基板、 ２・・・ｎ型中間層、 ３・・・ｎ型クラッド層、 ４・・・量子井戸構造の活性層、 ５・・・ｐ型クラッド層、 ６・・・エッチングストップ層、 ７・・・ｐ型半導体層、 ８・・・ｐ型中間層、 ９・・・ｐ型ＧａＡｓキャップ層、 １０・・・電流ブロック層、 １１・・・ｐ型ＧａＡｓコンタクト層、 １２・・・空洞、 １３・・・リッジ形成用エッチングマスク、 １４・・・不要部分除去用エッチングマスク、 １０１・・・ｎ型ＧａＡｓ基板、 １０２・・・ｎ型中間層、 １０３・・・ｎ型クラッド層、 １０４・・・量子井戸構造の活性層、 １０５・・・ｐ型クラッド層、 １０６・・・エッチングストップ層、 １０７・・・ｐ型半導体層、 １０８・・・ｐ型中間層、 １０９・・・ｐ型ＧａＡｓキャップ層、 １１０・・・電流ブロック層、 １１１・・・ｐ型ＧａＡｓコンタクト層、 １１２・・・空洞、 １１３・・・リッジ形成用エッチングマスク、 １１４・・・不要部分除去用エッチングマスク。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA06 BA14 DA13 DA22 DA23 DB19 EA10 5F043 AA16 BB06 5F073 AA11 AA22 AA53 AA74 BA04 CA14 CB02 DA22 DA26 EA15 EA16 EA23

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型クラッド層、活性層および第
    ２導電型クラッド層を順次積層して形成された発光用積
    層部と、該第２導電型クラッド層上に形成されたエッチ
    ングストップ層と、該エッチングストップ層上に形成さ
    れた半導体層とを有し、該半導体層がストライプ状のリ
    ッジに形成されている半導体レーザ素子において、該リ
    ッジ側面が該活性層表面となす角度が９０±２０゜であ
    ることを特徴とするリッジストライプ型半導体レーザ素
    子。
  2. 【請求項２】 該リッジ上部の側部にオーバーハングが
    形成され、該オーバーハングの長さはいずれも０．８μ
    ｍ以下であることを特徴とする請求項１記載のリッジス
    トライプ型半導体レーザ素子。
  3. 【請求項３】 該リッジの高さが１．５μｍ以上である
    ことを特徴とする請求項１または２記載のリッジストラ
    イプ型半導体レーザ素子。
  4. 【請求項４】 該エッチングストップ層はレーザ光を吸
    収しないバンドギャップを有し、かつ、Ｉｎを含むこと
    を特徴とする請求項１ないし３いずれか１記載のリッジ
    ストライプ型半導体レーザ素子。
  5. 【請求項５】 該エッチングストップ層がＧａＩｎＰま
    たはＡｌＧａＩｎＰを含む請求項４記載のリッジストラ
    イプ型半導体レーザ素子。
  6. 【請求項６】 基板上に、第１導電型クラッド層、活性
    層および第２導電型クラッド層を順次積層して発光用積
    層部を形成する工程と、該第２導電型クラッド層上にエ
    ッチングストップ層を形成する工程と、該エッチングス
    トップ層上に半導体層を形成する工程と、該半導体層を
    ストライプ状のリッジに形成する工程とを含むことを特
    徴とするリッジストライプ型半導体レーザ素子の製造方
    法。
  7. 【請求項７】 該半導体層をストライプ状のリッジに形
    成する工程を誘導結合型プラズマまたはエレクトロン・
    サイクロトロン・レゾナンスプラズマを用いたドライエ
    ッチング法により行う請求項６記載のリッジストライプ
    型半導体レーザ素子の製造方法。
  8. 【請求項８】 該半導体層をストライプ状のリッジに形
    成する工程において、該エッチングストップ層の上５０
    ０Å〜３，５００Åの位置までドライエッチングにより
    該半導体層をエッチングし、次いで、該エッチングスト
    ップ層が露出するまでウェットエッチングにより該半導
    体層をエッチングすることを特徴とする請求項７記載の
    リッジストライプ型半導体レーザ素子の製造方法。
  9. 【請求項９】 該半導体層をストライプ状のリッジに形
    成する工程を誘導結合型プラズマを用いたドライエッチ
    ング法により行い、ここに、ドライエッチング時のバイ
    アス値が０．３〜０．５５Ｖ／ｃｍ２であることを特徴
    とする請求項６ないし８いずれかに記載のリッジストラ
    イプ型半導体レーザ素子の製造方法。
  10. 【請求項１０】 第１導電型クラッド層、活性層および
    第２導電型クラッド層を順次積層して形成された発光用
    積層部と、該第２導電型クラッド層上に形成されたエッ
    チングストップ層と、該エッチングストップ層上に形成
    された半導体層とを有し、該半導体層がストライプ状の
    リッジに形成されている半導体レーザ素子において、該
    リッジ上部の側部にオーバーハングが形成され、該リッ
    ジは電流ブロック層で埋め込まれ、該オーバーハングの
    直下であって該リッジの上部の側部に空洞が形成され、
    ここに、該空洞の一端は該リッジの側面に達し、他端は
    該電流ブロック層の表面に開口していることを特徴とす
    るＡｌＧａＩｎＰ系リッジストライプ型半導体レーザ素
    子。
  11. 【請求項１１】 基板上に、第１導電型クラッド層、活
    性層および第２導電型クラッド層を順次積層して発光用
    積層部を形成する工程と、該第２導電型クラッド層上に
    エッチングストップ層を形成する工程と、該エッチング
    ストップ層上に半導体層を形成する工程と、該半導体層
    をストライプ状のリッジに形成する工程とを含み、ここ
    に、該リッジの上部の側部にオーバーハングが形成され
    ることを特徴とするＡｌＧａＩｎＰ系リッジストライプ
    型半導体レーザ素子の製造方法。
  12. 【請求項１２】 該半導体層をストライプ状のリッジに
    形成する工程を誘導結合型プラズマまたはエレクトロン
    ・サイクロトロン・レゾナンスプラズマを用いたドライ
    エッチング法により行う請求項１１記載のＡｌＧａＩｎ
    Ｐ系リッジストライプ型半導体レーザ素子の製造方法。
  13. 【請求項１３】 該半導体層をストライプ状のリッジに
    形成する工程において、該エッチングストップ層の上５
    ００Å〜３,５００Åの位置までドライエッチングによ
    り該半導体層をエッチングし、次いで、該エッチングス
    トップ層が露出するまでウェットエッチングにより該半
    導体層をエッチングすることを特徴とする請求項１２記
    載のＡｌＧａＩｎＰ系リッジストライプ型半導体レーザ
    素子の製造方法。
  14. 【請求項１４】 さらに、該リッジを電流ブロック層で
    埋め込む工程を含み、該リッジを電流ブロック層で埋め
    込む工程において該オーバーハングの直下であって該リ
    ッジの上部の側部に空洞を形成し、ここに、該空洞の一
    端は該リッジの側面に達し、他端は該電流ブロック層の
    表面に開口していることを特徴とする請求項１３記載の
    ＡｌＧａＩｎＰ系リッジストライプ型半導体レーザ素子
    の製造方法。
  15. 【請求項１５】 該ドライエッチングに用いるエッチン
    グガスとして、ＳｉＣｌ４、ＡｒおよびＨｅガスの混合
    ガスを用いることを特徴とする請求項１１記載のＡｌＧ
    ａＩｎＰ系リッジストライプ型半導体レーザ素子の製造
    方法。
  16. 【請求項１６】 該混合ガスの圧力が０．１５Ｐａ〜
    ０．３Ｐａであることを特徴とする請求項１５記載のＡ
    ｌＧａＩｎＰ系リッジストライプ型半導体レーザ素子の
    製造方法。
  17. 【請求項１７】 該ドライエッチング中の温度がプラズ
    マの輻射熱により、２００℃以上３００℃以下であるこ
    とを特徴とする請求項１１記載の製造方法。
  18. 【請求項１８】 該ドライエッチングを誘導結合型プラ
    ズマを用いて行い、ここに、誘導結合型プラズマ発生コ
    イルに印加する高周波印加電力設定値が６００Ｗ以上で
    あることを特徴とする請求項１１いずれかに記載のＡｌ
    ＧａＩｎＰ系リッジストライプ型半導体レーザ素子の製
    造方法。
  19. 【請求項１９】 該ドライエッチング時のバイアス値が
    ０．８４〜０．９５Ｖ/ｃｍ２の範囲にあることを特徴
    とする請求項１８記載のＡｌＧａＩｎＰ系リッジストラ
    イプ型半導体レーザ素子の製造方法。
JP2002169102A 2001-06-11 2002-06-10 半導体レーザ素子およびその製造方法 Pending JP2003069154A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002169102A JP2003069154A (ja) 2001-06-11 2002-06-10 半導体レーザ素子およびその製造方法
US10/166,032 US6870870B2 (en) 2001-06-11 2002-06-11 Semiconductor laser device and process for producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001175452 2001-06-11
JP2001-175452 2001-06-11
JP2002169102A JP2003069154A (ja) 2001-06-11 2002-06-10 半導体レーザ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003069154A true JP2003069154A (ja) 2003-03-07

Family

ID=26616688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002169102A Pending JP2003069154A (ja) 2001-06-11 2002-06-10 半導体レーザ素子およびその製造方法

Country Status (2)

Country Link
US (1) US6870870B2 (ja)
JP (1) JP2003069154A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109102A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp モノリシック半導体レーザおよびその製造方法
US7479400B2 (en) 2004-07-15 2009-01-20 Sharp Kabushiki Kaisha Method of manufacturing semiconductor laser element by formation and removal of ridge part protrusion
US7852892B2 (en) 2005-01-18 2010-12-14 Panasonic Corporation Semiconductor laser device and method for manufacturing the same
JP2011096700A (ja) * 2009-10-27 2011-05-12 Sumitomo Precision Prod Co Ltd プラズマエッチング方法
JP2011211240A (ja) * 2011-07-25 2011-10-20 Opnext Japan Inc 光半導体素子の製造方法
WO2021033612A1 (ja) * 2019-08-22 2021-02-25 東京エレクトロン株式会社 クリーニング方法及びマイクロ波プラズマ処理装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627132B2 (ja) * 2001-09-13 2011-02-09 シャープ株式会社 半導体レーザ装置および光ディスク記録再生装置
JP2004055975A (ja) * 2002-07-23 2004-02-19 Sharp Corp 半導体発光装置およびその製造方法
FR2851692B1 (fr) * 2003-02-20 2005-12-09 Alcatel Optronics France Composant optoelectronique comportant une structure verticale semi-conductrice
KR20050001605A (ko) * 2003-06-26 2005-01-07 삼성전기주식회사 반도체 레이저 소자 및 그 제조방법
US7065116B2 (en) * 2003-11-25 2006-06-20 Sharp Kabushiki Kaisha Semiconductor laser element and manufacturing method for the same
US7547627B2 (en) * 2004-11-29 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100594108B1 (ko) * 2005-01-21 2006-06-30 삼성전자주식회사 단일 모드 분포 귀환 레이저
US7833695B2 (en) * 2007-05-31 2010-11-16 Corning Incorporated Methods of fabricating metal contact structures for laser diodes using backside UV exposure
GB2451456B (en) * 2007-07-31 2011-03-02 Filtronic Compound Semiconductors Ltd An optical waveguide structure and method of manufacture thereof
JP6385633B1 (ja) * 2018-04-02 2018-09-05 三菱電機株式会社 半導体光素子、半導体光集積素子、および半導体光素子の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267780A (ja) * 1991-02-15 1992-09-24 Furukawa Electric Co Ltd:The 磁気ディスク用ブランク材の梱包方法
JPH06291093A (ja) * 1993-02-18 1994-10-18 Northern Telecom Ltd 半導体のエッチング方法および半導体装置
JPH08250801A (ja) * 1995-03-08 1996-09-27 Mitsubishi Electric Corp 半導体レーザ装置とその製造方法
JPH09331117A (ja) * 1996-02-28 1997-12-22 Sharp Corp 半導体エッチング方法および半導体レーザ装置
JPH10173278A (ja) * 1996-12-12 1998-06-26 Nec Corp 半導体レーザの製造方法
JPH1117269A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体レーザ装置及びその製造方法
JPH1174609A (ja) * 1997-08-20 1999-03-16 Lg Electron Inc レーザダイオード及びその製造方法
JP2000244066A (ja) * 1999-02-22 2000-09-08 Sharp Corp 半導体レーザ素子及びその製造方法
JP2001274513A (ja) * 1999-09-27 2001-10-05 Sanyo Electric Co Ltd 半導体レーザ素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207583A (ja) 1989-02-07 1990-08-17 Oki Electric Ind Co Ltd 半導体レーザの製造方法
JP3109059B2 (ja) 1991-07-23 2000-11-13 ソニー株式会社 ドライエッチング方法
JPH06268317A (ja) 1993-03-12 1994-09-22 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP3963233B2 (ja) 1996-03-07 2007-08-22 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US5970080A (en) * 1996-03-07 1999-10-19 Sharp Kabushiki Kaisha Gallium nitride compound semiconductor light emitting element and method for fabricating the same
JP3523432B2 (ja) 1996-11-28 2004-04-26 シャープ株式会社 半導体レーザ装置の製造方法
JPH1126885A (ja) * 1997-06-30 1999-01-29 Victor Co Of Japan Ltd 半導体レ−ザ装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267780A (ja) * 1991-02-15 1992-09-24 Furukawa Electric Co Ltd:The 磁気ディスク用ブランク材の梱包方法
JPH06291093A (ja) * 1993-02-18 1994-10-18 Northern Telecom Ltd 半導体のエッチング方法および半導体装置
JPH08250801A (ja) * 1995-03-08 1996-09-27 Mitsubishi Electric Corp 半導体レーザ装置とその製造方法
JPH09331117A (ja) * 1996-02-28 1997-12-22 Sharp Corp 半導体エッチング方法および半導体レーザ装置
JPH10173278A (ja) * 1996-12-12 1998-06-26 Nec Corp 半導体レーザの製造方法
JPH1117269A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体レーザ装置及びその製造方法
JPH1174609A (ja) * 1997-08-20 1999-03-16 Lg Electron Inc レーザダイオード及びその製造方法
JP2000244066A (ja) * 1999-02-22 2000-09-08 Sharp Corp 半導体レーザ素子及びその製造方法
JP2001274513A (ja) * 1999-09-27 2001-10-05 Sanyo Electric Co Ltd 半導体レーザ素子及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109102A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp モノリシック半導体レーザおよびその製造方法
US7479400B2 (en) 2004-07-15 2009-01-20 Sharp Kabushiki Kaisha Method of manufacturing semiconductor laser element by formation and removal of ridge part protrusion
US7852892B2 (en) 2005-01-18 2010-12-14 Panasonic Corporation Semiconductor laser device and method for manufacturing the same
JP2011096700A (ja) * 2009-10-27 2011-05-12 Sumitomo Precision Prod Co Ltd プラズマエッチング方法
US8673781B2 (en) 2009-10-27 2014-03-18 Sumitomo Precision Products Co., Ltd. Plasma etching method
JP2011211240A (ja) * 2011-07-25 2011-10-20 Opnext Japan Inc 光半導体素子の製造方法
WO2021033612A1 (ja) * 2019-08-22 2021-02-25 東京エレクトロン株式会社 クリーニング方法及びマイクロ波プラズマ処理装置

Also Published As

Publication number Publication date
US20020187577A1 (en) 2002-12-12
US6870870B2 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
JP2003069154A (ja) 半導体レーザ素子およびその製造方法
US6266354B1 (en) Semiconductor laser device with ridge structure
US7371595B2 (en) Method for manufacturing semiconductor laser device
US8617969B2 (en) Method for producing semiconductor optical device
JP3791589B2 (ja) 端面非注入型半導体レーザおよびその製造方法
JP4755090B2 (ja) 半導体レーザ装置及びその製造方法
US20230291179A1 (en) Dfb laser manufacturing method based on dielectric laterally coupled grating with deterministic grating coupling coefficient
JPH08148752A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JP2863677B2 (ja) 半導体レーザ及びその製造方法
JPH05259574A (ja) 半導体レーザ装置及びその製造方法
US6395573B1 (en) Laser diode and method for fabricating the same
JP4537549B2 (ja) 化合物半導体装置の製造方法
JP2005317572A (ja) 半導体装置およびその製造方法
JP2005005696A (ja) リッジ導波路型半導体レーザ素子の製造方法及びリッジ導波路型半導体レーザ素子
JP4415480B2 (ja) 構造基板および半導体装置の製造方法
JP2004281815A (ja) エッチング方法
JPH09283505A (ja) 化合物半導体のエッチング方法、半導体レーザ素子およびその製造方法
JPH10294528A (ja) 面発光型半導体レーザの製造方法
JPH1174624A (ja) レーザダイオード及びその製造方法
JP3026389B2 (ja) 半導体装置とその製造方法
KR100198595B1 (ko) 레이저 다이오드 제조방법
JP3154185B2 (ja) 半導体レーザの製造方法
CN115733051A (zh) 一种半导体激光器的制备方法
JP2525776B2 (ja) 半導体装置の製造方法
JP2007081118A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924