JP3523432B2 - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法Info
- Publication number
- JP3523432B2 JP3523432B2 JP31719696A JP31719696A JP3523432B2 JP 3523432 B2 JP3523432 B2 JP 3523432B2 JP 31719696 A JP31719696 A JP 31719696A JP 31719696 A JP31719696 A JP 31719696A JP 3523432 B2 JP3523432 B2 JP 3523432B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor laser
- laser device
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光ディスク装置な
どに用いられる半導体レーザ装置の製造方法に関する。
どに用いられる半導体レーザ装置の製造方法に関する。
【０００２】
【従来の技術】リッジにより光導波路を形成するリッジ
導波型半導体レーザ装置においては、近年高性能化への
要求が高まっており、しきい値電流低減のためのリッジ
幅挟化や低屈折率埋め込み層を用いた実屈折率導波構造
を実現するためそれぞれプロセス技術が提案されてい
る。そこで以下に、リッジ導波型半導体レーザ装置の一
般的な製造方法について説明する。
導波型半導体レーザ装置においては、近年高性能化への
要求が高まっており、しきい値電流低減のためのリッジ
幅挟化や低屈折率埋め込み層を用いた実屈折率導波構造
を実現するためそれぞれプロセス技術が提案されてい
る。そこで以下に、リッジ導波型半導体レーザ装置の一
般的な製造方法について説明する。
【０００３】図２に、一般的なリッジ導波型半導体レー
ザ装置の断面図を示す。この半導体レーザ装置は、ｎ型
ＧａＡｓ基板２１上に、ｎ型ＡｌＧａＡｓ第１クラッド
層２２、ＡｌＧａＡｓ活性層２３、ｐ型ＡｌＧａＡｓ第
２クラッド層２４が形成されている。ｐ型ＡｌＧａＡｓ
第２クラッド層２４上にはｐ型ＡｌＧａＡｓ第３クラッ
ド層２５がメサストライプ状凸型に形成され、ｐ型Ａｌ
ＧａＡｓ第２クラッド層２４上のｐ型ＡｌＧａＡｓ第３
クラッド層２５両外側には、ｐ型ＡｌＧａＡｓ第３クラ
ッド層２５より低屈折率のｎ型ＡｌＧａＡｓ電流阻止層
２６が形成されている。さらにその上には、ｐ型ＧａＡ
ｓコンタクト層２７が形成されている。
ザ装置の断面図を示す。この半導体レーザ装置は、ｎ型
ＧａＡｓ基板２１上に、ｎ型ＡｌＧａＡｓ第１クラッド
層２２、ＡｌＧａＡｓ活性層２３、ｐ型ＡｌＧａＡｓ第
２クラッド層２４が形成されている。ｐ型ＡｌＧａＡｓ
第２クラッド層２４上にはｐ型ＡｌＧａＡｓ第３クラッ
ド層２５がメサストライプ状凸型に形成され、ｐ型Ａｌ
ＧａＡｓ第２クラッド層２４上のｐ型ＡｌＧａＡｓ第３
クラッド層２５両外側には、ｐ型ＡｌＧａＡｓ第３クラ
ッド層２５より低屈折率のｎ型ＡｌＧａＡｓ電流阻止層
２６が形成されている。さらにその上には、ｐ型ＧａＡ
ｓコンタクト層２７が形成されている。
【０００４】このような半導体レーザ装置の製造方法に
ついて、第１の従来の半導体レーザ装置の作製方法を図
３に示す。まず、第１回目の結晶成長により、ｎ型Ｇａ
Ａｓ基板２１の（１００）主面上にｎ型ＡｌＧａＡｓ第
１クラッド層２２、ＡｌＧａＡｓ活性層２３、ｐ型Ａｌ
ＧａＡｓ第２クラッド層２４およびｐ型ＡｌＧａＡｓ第
３クラッド層２５を順次積層する。ここまでの工程の断
面図を図３（ａ）に示す。
ついて、第１の従来の半導体レーザ装置の作製方法を図
３に示す。まず、第１回目の結晶成長により、ｎ型Ｇａ
Ａｓ基板２１の（１００）主面上にｎ型ＡｌＧａＡｓ第
１クラッド層２２、ＡｌＧａＡｓ活性層２３、ｐ型Ａｌ
ＧａＡｓ第２クラッド層２４およびｐ型ＡｌＧａＡｓ第
３クラッド層２５を順次積層する。ここまでの工程の断
面図を図３（ａ）に示す。
【０００５】次いで、公知のフォトリソグラフィ技術を
用いてｐ型ＡｌＧａＡｓ第３クラッド層２５上に絶縁膜
マスク３０を形成し、公知のエッチング技術を用いてｐ
型ＡｌＧａＡｓ第３クラッド層２５をメサストライプ状
凸型となる形状にエッチングする。このとき、エッチン
グ方法としては半導体結晶に欠陥などを導入しない方法
としてウェットエッチングが適用され、エッチング溶液
としては硫酸系水溶液やフッ化水素酸水溶液などが用い
られる。ここまでの工程の断面図を図３（ｂ）に示す。
用いてｐ型ＡｌＧａＡｓ第３クラッド層２５上に絶縁膜
マスク３０を形成し、公知のエッチング技術を用いてｐ
型ＡｌＧａＡｓ第３クラッド層２５をメサストライプ状
凸型となる形状にエッチングする。このとき、エッチン
グ方法としては半導体結晶に欠陥などを導入しない方法
としてウェットエッチングが適用され、エッチング溶液
としては硫酸系水溶液やフッ化水素酸水溶液などが用い
られる。ここまでの工程の断面図を図３（ｂ）に示す。
【０００６】続いて、第２回目の結晶成長によりｐ型Ａ
ｌＧａＡｓ第２クラッド層２４上のｐ型ＡｌＧａＡｓ第
３クラッド層２５両外側にｎ型ＡｌＧａＡｓ電流阻止層
２６を形成する。ｎ型ＡｌＧａＡｓ電流阻止層２６は、
ｐ型ＡｌＧａＡｓ第２、第３クラッド層２４、２５での
光の閉じ込めを高効率に行うため、ｐ型ＡｌＧａＡｓ第
３クラッド層２５より低屈折率の高Ａｌ混晶比のＡｌＧ
ａＡｓ層が用いられる。またこのとき、いわゆる選択成
長により絶縁膜マスク３０上には結晶成長されず、ｎ型
ＡｌＧａＡｓ電流阻止層２６はリッジ状のｐ型ＡｌＧａ
Ａｓ第３クラッド層２５両側のみを埋めるように積層さ
れる。ここまでの工程の断面図を図２（ｃ）に示す。
ｌＧａＡｓ第２クラッド層２４上のｐ型ＡｌＧａＡｓ第
３クラッド層２５両外側にｎ型ＡｌＧａＡｓ電流阻止層
２６を形成する。ｎ型ＡｌＧａＡｓ電流阻止層２６は、
ｐ型ＡｌＧａＡｓ第２、第３クラッド層２４、２５での
光の閉じ込めを高効率に行うため、ｐ型ＡｌＧａＡｓ第
３クラッド層２５より低屈折率の高Ａｌ混晶比のＡｌＧ
ａＡｓ層が用いられる。またこのとき、いわゆる選択成
長により絶縁膜マスク３０上には結晶成長されず、ｎ型
ＡｌＧａＡｓ電流阻止層２６はリッジ状のｐ型ＡｌＧａ
Ａｓ第３クラッド層２５両側のみを埋めるように積層さ
れる。ここまでの工程の断面図を図２（ｃ）に示す。
【０００７】その後、絶縁膜マスク３０を除去して第３
回目の結晶成長により、基板全面にｐ型ＧａＡｓコンタ
クト層２７を形成する。以上により図２（ｄ）に示す半
導体レーザ装置が完成する。
回目の結晶成長により、基板全面にｐ型ＧａＡｓコンタ
クト層２７を形成する。以上により図２（ｄ）に示す半
導体レーザ装置が完成する。
【０００８】また、従来の第２の半導体レーザ装置の作
製工程を図４に示す。まず、第１回目の結晶成長によ
り、ｎ型ＧａＡｓ基板４１（１００）主面上にｎ型Ａｌ
ＧａＡｓ第１クラッド層４２、ＡｌＧａＡｓ活性層４
３、ｐ型ＡｌＧａＡｓ第２クラッド層４４を順次積層し
た後、基板全面に絶縁膜マスク４５を形成する。ここま
での工程の断面図を図４（ａ）に示す。
製工程を図４に示す。まず、第１回目の結晶成長によ
り、ｎ型ＧａＡｓ基板４１（１００）主面上にｎ型Ａｌ
ＧａＡｓ第１クラッド層４２、ＡｌＧａＡｓ活性層４
３、ｐ型ＡｌＧａＡｓ第２クラッド層４４を順次積層し
た後、基板全面に絶縁膜マスク４５を形成する。ここま
での工程の断面図を図４（ａ）に示す。
【０００９】次いで、絶縁膜マスク４５をｎ型ＧａＡｓ
基板４１（１００）主面上の［０−１−１］方向に平行
にしてストライプ状に除去する。ここまでの工程の断面
図を図４（ｂ）に示す。
基板４１（１００）主面上の［０−１−１］方向に平行
にしてストライプ状に除去する。ここまでの工程の断面
図を図４（ｂ）に示す。
【００１０】絶縁膜マスク４５を除去した部分に、第２
回目の結晶成長によってｐ型ＡｌＧａＡｓ第３クラッド
層４６およびｐ型ＧａＡｓコンタクト層４７を順次積層
する。このとき、成長に伴ってリッジ側面には（１１
１）Ｂ結晶面が形成され、リッジは三角形状に成長す
る。ここまでの工程での断面図を図４（ｃ）に示す。
回目の結晶成長によってｐ型ＡｌＧａＡｓ第３クラッド
層４６およびｐ型ＧａＡｓコンタクト層４７を順次積層
する。このとき、成長に伴ってリッジ側面には（１１
１）Ｂ結晶面が形成され、リッジは三角形状に成長す
る。ここまでの工程での断面図を図４（ｃ）に示す。
【００１１】その後、絶縁膜マスク４５を除去して第３
回目の結晶成長により、基板全面にｎ型ＡｌＧａＡｓ電
流阻止層４８及びｐ型ＧａＡｓコンタクト層４９を形成
する。ここまでの工程の断面図を図４（ｄ）に示す。以
上により半導体レーザ装置が完成する。
回目の結晶成長により、基板全面にｎ型ＡｌＧａＡｓ電
流阻止層４８及びｐ型ＧａＡｓコンタクト層４９を形成
する。ここまでの工程の断面図を図４（ｄ）に示す。以
上により半導体レーザ装置が完成する。
【００１２】第３の従来の半導体レーザ装置の作製方法
を図５に示す。第２の従来の半導体レーザ装置の製造工
程と同様にまず第１回目の結晶成長により、ｎ型ＧａＡ
ｓ基板５１の（１００）主面上にｎ型ＡｌＧａＡｓ第１
クラッド層５２、ＡｌＧａＡｓ活性層５３、ｐ型ＡｌＧ
ａＡｓ第２クラッド層５４を順次積層した後、ｎ型Ｇａ
Ａｓ基板全面に第１の絶縁膜マスク５５を形成する。こ
こまでの工程の断面図を図５（ａ）に示す。
を図５に示す。第２の従来の半導体レーザ装置の製造工
程と同様にまず第１回目の結晶成長により、ｎ型ＧａＡ
ｓ基板５１の（１００）主面上にｎ型ＡｌＧａＡｓ第１
クラッド層５２、ＡｌＧａＡｓ活性層５３、ｐ型ＡｌＧ
ａＡｓ第２クラッド層５４を順次積層した後、ｎ型Ｇａ
Ａｓ基板全面に第１の絶縁膜マスク５５を形成する。こ
こまでの工程の断面図を図５（ａ）に示す。
【００１３】次いで、第１の絶縁膜マスク５５を基板５
１（１００）主面上の［０１−１］方向に平行になるよ
うに、ストライプ状に除去する。ここまでの工程の断面
図を図５（ｂ）に示す。
１（１００）主面上の［０１−１］方向に平行になるよ
うに、ストライプ状に除去する。ここまでの工程の断面
図を図５（ｂ）に示す。
【００１４】第１の絶縁膜マスク５５を除去した部分
に、第２回目の結晶成長によってｐ型ＡｌＧａＡｓ第３
クラッド層５６およびｐ型ＧａＡｓコンタクト層５７を
順次積層する。このとき、リッジは逆台形状となる。こ
こまでの工程の断面図を図５（ｃ）に示す。
に、第２回目の結晶成長によってｐ型ＡｌＧａＡｓ第３
クラッド層５６およびｐ型ＧａＡｓコンタクト層５７を
順次積層する。このとき、リッジは逆台形状となる。こ
こまでの工程の断面図を図５（ｃ）に示す。
【００１５】その後、第２の絶縁膜マスク５８を基板全
面に積層し、リッジ上部以外の絶縁膜マスク５５、５８
をフォトリソグラフィ法を用いて除去する。ここまでの
工程の断面図を図５（ｄ）に示す。
面に積層し、リッジ上部以外の絶縁膜マスク５５、５８
をフォトリソグラフィ法を用いて除去する。ここまでの
工程の断面図を図５（ｄ）に示す。
【００１６】その後、第３回目の結晶成長により、リッ
ジ両外側にｎ型ＡｌＧａＡｓ電流阻止層５９およびｐ型
ＧａＡｓコンタクト層６０を順次積層する。ここまでの
工程の断面図を図５（ｅ）に示す。以上により半導体レ
ーザ装置が完成する。
ジ両外側にｎ型ＡｌＧａＡｓ電流阻止層５９およびｐ型
ＧａＡｓコンタクト層６０を順次積層する。ここまでの
工程の断面図を図５（ｅ）に示す。以上により半導体レ
ーザ装置が完成する。
【００１７】
【発明が解決しようとする課題】しかし、上記の従来の
半導体レーザ装置の製造方法には以下のような問題点が
ある。まず、第１の従来の半導体レーザ装置の製造方法
においては、ｐ型ＡｌＧａＡｓ第３クラッド層をエッチ
ングすることによってリッジを形成しているため、光導
波路および電流通路として重要なリッジ幅の制御が困難
となる。クラッド層材料であるＡｌＧａＡｓは３元系化
合物半導体で組成比のばらつきなどがあり、一方、エッ
チャントである硫酸系水溶液やフッ化水素酸水溶液は、
そのエッチング速度や形状がＡｌ混晶比に大きく依存す
るため、エッチング時間によるリッジ幅制御ではウェハ
面内で大きなばらつきを生じ、これがしきい値電流など
レーザの特性が不均一になる原因となる。従って、１枚
のウエハから複数の半導体レーザ素子を作製する際の歩
留まりが低下することになる。
半導体レーザ装置の製造方法には以下のような問題点が
ある。まず、第１の従来の半導体レーザ装置の製造方法
においては、ｐ型ＡｌＧａＡｓ第３クラッド層をエッチ
ングすることによってリッジを形成しているため、光導
波路および電流通路として重要なリッジ幅の制御が困難
となる。クラッド層材料であるＡｌＧａＡｓは３元系化
合物半導体で組成比のばらつきなどがあり、一方、エッ
チャントである硫酸系水溶液やフッ化水素酸水溶液は、
そのエッチング速度や形状がＡｌ混晶比に大きく依存す
るため、エッチング時間によるリッジ幅制御ではウェハ
面内で大きなばらつきを生じ、これがしきい値電流など
レーザの特性が不均一になる原因となる。従って、１枚
のウエハから複数の半導体レーザ素子を作製する際の歩
留まりが低下することになる。
【００１８】第２の従来の半導体レーザ装置において
は、リッジ幅は絶縁膜マスクの加工精度に依存し、第１
の従来の半導体レーザ装置にくらべてリッジ幅の精度お
よび均一性は向上する。ところが、リッジ形状が三角形
になるためリッジ幅の狭化を行うことに伴って、リッジ
高さの制限が生じてしまい、リッジ幅の狭化に伴ってＧ
ａＡｓコンタクト層と活性層との距離が短くなり、Ｇａ
Ａｓコンタクト層での光吸収による損失が生じる。また
電流注入部となるリッジ上方ほどリッジ幅が狭くなるた
め、素子抵抗が高くなるといった不都合が生じる。
は、リッジ幅は絶縁膜マスクの加工精度に依存し、第１
の従来の半導体レーザ装置にくらべてリッジ幅の精度お
よび均一性は向上する。ところが、リッジ形状が三角形
になるためリッジ幅の狭化を行うことに伴って、リッジ
高さの制限が生じてしまい、リッジ幅の狭化に伴ってＧ
ａＡｓコンタクト層と活性層との距離が短くなり、Ｇａ
Ａｓコンタクト層での光吸収による損失が生じる。また
電流注入部となるリッジ上方ほどリッジ幅が狭くなるた
め、素子抵抗が高くなるといった不都合が生じる。
【００１９】第３の従来の半導体レーザ装置の作製方法
においては、リッジ形状が逆台形となるのでリッジ高さ
の制限はないが、第３回目の結晶成長の際に必要となる
第２の絶縁膜マスク形成時のプロセスによってリッジ側
面が汚染され、そのため成長不良や特性不良を生じる可
能性がある。
においては、リッジ形状が逆台形となるのでリッジ高さ
の制限はないが、第３回目の結晶成長の際に必要となる
第２の絶縁膜マスク形成時のプロセスによってリッジ側
面が汚染され、そのため成長不良や特性不良を生じる可
能性がある。
【００２０】このように、リッジ導波型の半導体レーザ
装置においては、狭いリッジ幅を精度良く均一に形成す
ることは困難であった。本発明は、このような従来の半
導体レーザ装置の作製技術の課題を解決したものであ
り、狭いリッジ幅を精度良く均一に形成できる半導体レ
ーザ装置の製造方法を提供することを目的とする。
装置においては、狭いリッジ幅を精度良く均一に形成す
ることは困難であった。本発明は、このような従来の半
導体レーザ装置の作製技術の課題を解決したものであ
り、狭いリッジ幅を精度良く均一に形成できる半導体レ
ーザ装置の製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明は、半導体基板上
に第１導電型の第１クラッド層、活性層、第２導電型の
第２クラッド層、エピガイド層を順次形成する工程と、
前記エピガイド層の１部をエッチングして逆台形のスト
ライプ状溝部を形成する工程と、前記ストライプ状溝部
を埋めて第２クラッド層上に第２導電型の第３クラッド
層を積層する工程と、前記エピガイド層を除去する工程
と、前記第３クラッド層の両側部に電流阻止層を形成す
る工程と、を少なくとも有することを特徴とする。
に第１導電型の第１クラッド層、活性層、第２導電型の
第２クラッド層、エピガイド層を順次形成する工程と、
前記エピガイド層の１部をエッチングして逆台形のスト
ライプ状溝部を形成する工程と、前記ストライプ状溝部
を埋めて第２クラッド層上に第２導電型の第３クラッド
層を積層する工程と、前記エピガイド層を除去する工程
と、前記第３クラッド層の両側部に電流阻止層を形成す
る工程と、を少なくとも有することを特徴とする。
【００２２】また、半導体基板上に第１導電型の第１ク
ラッド層、活性層、第２導電型の第２クラッド層、エピ
ガイド層、第１の絶縁膜を順次形成する工程と、前記第
１の絶縁膜の１部をストライプ状に除去する工程と、前
記第１の絶縁膜をマスクとして前記エピガイド層の１部
をエッチングして逆台形のストライプ状溝部を形成する
工程と、前記ストライプ状溝部を埋めて第２クラッド層
上に第２導電型の第３クラッド層及び第１のコンタクト
層を順次積層する工程と、前記第１のコンタクト層上に
第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び
エピガイド層を除去する工程と、前記第３クラッド層の
両側部に電流阻止層を形成する工程と、前記電流阻止層
の上に第２のコンタクト層を形成する工程と、を少なく
とも有することを特徴とする。
ラッド層、活性層、第２導電型の第２クラッド層、エピ
ガイド層、第１の絶縁膜を順次形成する工程と、前記第
１の絶縁膜の１部をストライプ状に除去する工程と、前
記第１の絶縁膜をマスクとして前記エピガイド層の１部
をエッチングして逆台形のストライプ状溝部を形成する
工程と、前記ストライプ状溝部を埋めて第２クラッド層
上に第２導電型の第３クラッド層及び第１のコンタクト
層を順次積層する工程と、前記第１のコンタクト層上に
第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び
エピガイド層を除去する工程と、前記第３クラッド層の
両側部に電流阻止層を形成する工程と、前記電流阻止層
の上に第２のコンタクト層を形成する工程と、を少なく
とも有することを特徴とする。
【００２３】また、前記第１及び第２クラッド層はＡｌ
ＧａＡｓ化合物半導体であり、前記エピガイド層はＧａ
Ａｓ化合物半導体であることを特徴とする。
ＧａＡｓ化合物半導体であり、前記エピガイド層はＧａ
Ａｓ化合物半導体であることを特徴とする。
【００２４】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。尚、本発明は以下の実施
の形態に限定されるものではない。
図面を参照しながら説明する。尚、本発明は以下の実施
の形態に限定されるものではない。
【００２５】図１に、本発明の半導体レーザ装置製造工
程の各段階における断面図を示す。まずＭＯＣＶＤ法を
用いた第１回目の結晶成長により、ｎ型ＧａＡｓ基板１
０１上に、厚み０．５μｍのｎ型ＧａＡｓバッファ層１
０２、厚み１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓ第１ク
ラッド層１０３、厚み０．０８μｍのＡｌ0.14Ｇａ0.86
Ａｓ活性層１０４、厚み０．２５μｍのｐ型Ａｌ0.5Ｇ
ａ0.5Ａｓ第２クラッド層１０５、厚み０．００３μｍ
のｐ型ＧａＡｓ第１エッチングストップ層１０６、厚み
０．０１μｍのｐ型Ａｌ0.6Ｇａ0.4Ａｓ第２エッチング
ストップ層１０７および厚み２．０μｍのＧａＡｓエピ
ガイド層１０８を順次積層する。その後、ＧａＡｓエピ
ガイド層１０８上に、スパッタリング法などの公知の技
術を用いて絶縁膜であるＳｉＮX膜１０９を形成する。
以上の工程までに作製された半導体レーザ装置の工程断
面図を図１（ａ）に示す。
程の各段階における断面図を示す。まずＭＯＣＶＤ法を
用いた第１回目の結晶成長により、ｎ型ＧａＡｓ基板１
０１上に、厚み０．５μｍのｎ型ＧａＡｓバッファ層１
０２、厚み１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓ第１ク
ラッド層１０３、厚み０．０８μｍのＡｌ0.14Ｇａ0.86
Ａｓ活性層１０４、厚み０．２５μｍのｐ型Ａｌ0.5Ｇ
ａ0.5Ａｓ第２クラッド層１０５、厚み０．００３μｍ
のｐ型ＧａＡｓ第１エッチングストップ層１０６、厚み
０．０１μｍのｐ型Ａｌ0.6Ｇａ0.4Ａｓ第２エッチング
ストップ層１０７および厚み２．０μｍのＧａＡｓエピ
ガイド層１０８を順次積層する。その後、ＧａＡｓエピ
ガイド層１０８上に、スパッタリング法などの公知の技
術を用いて絶縁膜であるＳｉＮX膜１０９を形成する。
以上の工程までに作製された半導体レーザ装置の工程断
面図を図１（ａ）に示す。
【００２６】次に、通常のフォトリソグラフィ技術を用
いてレジストマスク１１０を形成し、バッファードフッ
化水素酸水溶液を用いてＳｉＮX膜１０９をウエットエ
ッチングする。このとき、ＳｉＮX膜１０９はｎ型Ｇａ
Ａｓ基板１０１の（１００）主面上の［０１−１］方向
に平行で、幅約２μｍのストライプ状にエッチングす
る。以上の工程までに作製された半導体レーザ装置を図
１（ｂ）に示す。
いてレジストマスク１１０を形成し、バッファードフッ
化水素酸水溶液を用いてＳｉＮX膜１０９をウエットエ
ッチングする。このとき、ＳｉＮX膜１０９はｎ型Ｇａ
Ａｓ基板１０１の（１００）主面上の［０１−１］方向
に平行で、幅約２μｍのストライプ状にエッチングす
る。以上の工程までに作製された半導体レーザ装置を図
１（ｂ）に示す。
【００２７】次に、ＧａＡｓエピガイド層１０８および
ｐ型Ａｌ0.6Ｇａ0.4Ａｓ第２エッチングストップ層１０
７を順次エッチング除去して逆台形のストライプ状溝部
１１１を形成する。まず、ＧａＡｓのエッチングレート
がＡｌＧａＡｓのエッチングレートよりも十分大きなエ
ッチング溶液、例えばアンモニア水溶液と過酸化水素水
の混合液により、ＧａＡｓエピガイド層１０８のみを選
択的にエッチング除去する。このとき、異方性エッチン
グによりＧａＡｓエピガイド層１０８のエッチング側面
には（１１１）Ａ面が露出し、この面は（１００）エッ
チング底面より５４．７°で傾斜する。従ってＳｉＮX
膜１０９を除去した溝部の幅及びエッチング溶液のＧａ
Ａｓエッチングレートより、所望のリッジ下部の幅に対
応するエッチング時間が導出される。本実施の形態にお
いては所望のリッジ下部の幅を１μｍとするようエッチ
ング条件を設定した。次いでＡｌＧａＡｓのエッチング
レートがＧａＡｓのエッチングレートよりも十分大きな
エッチング溶液、例えばフッ水素酸水溶液により、ｐ型
Ａｌ0.6Ｇａ0.4Ａｓ第２エッチングストップ層１０７の
みを選択的にエッチング除去する。
ｐ型Ａｌ0.6Ｇａ0.4Ａｓ第２エッチングストップ層１０
７を順次エッチング除去して逆台形のストライプ状溝部
１１１を形成する。まず、ＧａＡｓのエッチングレート
がＡｌＧａＡｓのエッチングレートよりも十分大きなエ
ッチング溶液、例えばアンモニア水溶液と過酸化水素水
の混合液により、ＧａＡｓエピガイド層１０８のみを選
択的にエッチング除去する。このとき、異方性エッチン
グによりＧａＡｓエピガイド層１０８のエッチング側面
には（１１１）Ａ面が露出し、この面は（１００）エッ
チング底面より５４．７°で傾斜する。従ってＳｉＮX
膜１０９を除去した溝部の幅及びエッチング溶液のＧａ
Ａｓエッチングレートより、所望のリッジ下部の幅に対
応するエッチング時間が導出される。本実施の形態にお
いては所望のリッジ下部の幅を１μｍとするようエッチ
ング条件を設定した。次いでＡｌＧａＡｓのエッチング
レートがＧａＡｓのエッチングレートよりも十分大きな
エッチング溶液、例えばフッ水素酸水溶液により、ｐ型
Ａｌ0.6Ｇａ0.4Ａｓ第２エッチングストップ層１０７の
みを選択的にエッチング除去する。
【００２８】このとき、ＳｉＮX膜１０９はレジストマ
スク１１０によって被覆されているため、エッチングさ
れない。以上の工程までに作製された半導体レーザ装置
の断面図を図１（ｃ）に示す。
スク１１０によって被覆されているため、エッチングさ
れない。以上の工程までに作製された半導体レーザ装置
の断面図を図１（ｃ）に示す。
【００２９】次に、レジストマスク１１０を除去し、Ｍ
ＯＣＶＤ法を用いた２回目の結晶成長により、厚み１．
０μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１１２
およびｐ型ＧａＡｓコンタクト層１１３を順次積層す
る。このとき、いわゆる選択成長によってＳｉＮX膜１
０９上には結晶が成長しないため、ｐ型Ａｌ0.5Ｇａ0.5
Ａｓ第３クラッド層１１２およびｐ型ＧａＡｓコンタク
ト層１１３はストライプ状溝部１１１内部にのみ成長
し、その形状はストライプ状溝部１１１と同形になる。
従ってリッジの形状はｐ型ＡｌＧａＡｓのＡｌ混晶比分
布などによらずウェハ内で均一なものとなる。ここで、
ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１１２の上に連
続してｐ型ＧａＡｓコンタクト層１１３を積層するの
は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１１２がＡ
ｌを含む層であるので、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３ク
ラッド層１１２を酸素を含む雰囲気にさらすと酸化され
ることによって、再成長の際にそこから結晶欠陥等の問
題を防ぐためである。以上までに作製された半導体レー
ザ装置の断面図を図１（ｄ）に示す。
ＯＣＶＤ法を用いた２回目の結晶成長により、厚み１．
０μｍのｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１１２
およびｐ型ＧａＡｓコンタクト層１１３を順次積層す
る。このとき、いわゆる選択成長によってＳｉＮX膜１
０９上には結晶が成長しないため、ｐ型Ａｌ0.5Ｇａ0.5
Ａｓ第３クラッド層１１２およびｐ型ＧａＡｓコンタク
ト層１１３はストライプ状溝部１１１内部にのみ成長
し、その形状はストライプ状溝部１１１と同形になる。
従ってリッジの形状はｐ型ＡｌＧａＡｓのＡｌ混晶比分
布などによらずウェハ内で均一なものとなる。ここで、
ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１１２の上に連
続してｐ型ＧａＡｓコンタクト層１１３を積層するの
は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３クラッド層１１２がＡ
ｌを含む層であるので、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第３ク
ラッド層１１２を酸素を含む雰囲気にさらすと酸化され
ることによって、再成長の際にそこから結晶欠陥等の問
題を防ぐためである。以上までに作製された半導体レー
ザ装置の断面図を図１（ｄ）に示す。
【００３０】次に、ＳｉＮX膜１０９およびｐ型ＧａＡ
ｓコンタクト層１１３上全面に再度ＳＩＮX膜１１４を
堆積した後、フォトリソグラフィ技術を用いてレジスト
マスク１１５を形成し、ＳｉＮX膜をｐ型ＧａＡｓコン
タクト層上部のみ残しエッチング除去する。このとき、
リッジ側面はＧａＡｓエピガイド層１０８によって被覆
されているため、ＳｉＮX膜を形成するプロセスによっ
て汚染されることはない。以上までの工程の半導体レー
ザ素子の断面図を図１（ｅ）に示す。
ｓコンタクト層１１３上全面に再度ＳＩＮX膜１１４を
堆積した後、フォトリソグラフィ技術を用いてレジスト
マスク１１５を形成し、ＳｉＮX膜をｐ型ＧａＡｓコン
タクト層上部のみ残しエッチング除去する。このとき、
リッジ側面はＧａＡｓエピガイド層１０８によって被覆
されているため、ＳｉＮX膜を形成するプロセスによっ
て汚染されることはない。以上までの工程の半導体レー
ザ素子の断面図を図１（ｅ）に示す。
【００３１】次に、ＧａＡｓエピガイド層１０８および
ｐ型Ａｌ0.6Ｇａ0.4Ａｓ第２エッチングストップ層１０
７の残部を順次エッチング除去して逆台形のストライプ
状リッジ部１１６を露出させる。エッチング溶液などの
条件はストライプ状溝部を形成する場合と同じである。
以上までの工程の半導体レーザ素子の断面図を図１
（ｆ）に示す。
ｐ型Ａｌ0.6Ｇａ0.4Ａｓ第２エッチングストップ層１０
７の残部を順次エッチング除去して逆台形のストライプ
状リッジ部１１６を露出させる。エッチング溶液などの
条件はストライプ状溝部を形成する場合と同じである。
以上までの工程の半導体レーザ素子の断面図を図１
（ｆ）に示す。
【００３２】次に、レジストマスク１１５を除去し、Ｍ
ＯＣＶＤ法を用いた３回目の結晶成長により、厚み０．
６μｍのｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層１１７およ
び厚み１．４μｍのｐ型ＧａＡｓコンタクト層１１８を
順次積層する。このときも、いわゆる選択成長によって
ＳｉＮX膜１１４上には結晶が成長しないため、ｎ型Ａ
ｌ0.7Ｇａ0.3Ａｓ電流阻止層１１７およびｐ型ＧａＡｓ
コンタクト層１１８はストライプ状リッジ部１１６の両
外側のみを埋め込むように成長させる。以上までの工程
の半導体レーザ素子の断面図を図１（ｇ）に示す。ここ
では、ｐ型ＧａＡｓコンタクト層１１３とｐ型ＧａＡｓ
コンタクト層１１８との間に境界線を引いているが、特
にｐ型ＧａＡｓコンタクト層１１３とｐ型ＧａＡｓコン
タクト層１１８との間が明確に区別されるとは限らな
い。
ＯＣＶＤ法を用いた３回目の結晶成長により、厚み０．
６μｍのｎ型Ａｌ0.7Ｇａ0.3Ａｓ電流阻止層１１７およ
び厚み１．４μｍのｐ型ＧａＡｓコンタクト層１１８を
順次積層する。このときも、いわゆる選択成長によって
ＳｉＮX膜１１４上には結晶が成長しないため、ｎ型Ａ
ｌ0.7Ｇａ0.3Ａｓ電流阻止層１１７およびｐ型ＧａＡｓ
コンタクト層１１８はストライプ状リッジ部１１６の両
外側のみを埋め込むように成長させる。以上までの工程
の半導体レーザ素子の断面図を図１（ｇ）に示す。ここ
では、ｐ型ＧａＡｓコンタクト層１１３とｐ型ＧａＡｓ
コンタクト層１１８との間に境界線を引いているが、特
にｐ型ＧａＡｓコンタクト層１１３とｐ型ＧａＡｓコン
タクト層１１８との間が明確に区別されるとは限らな
い。
【００３３】最後に、ＳＩＮX膜１１４を除去し、ｎ型
ＧａＡｓ基板１０１底面とｐ型ＧａＡｓコンタクト層１
１３、１１８上面に電極を形成する。以上により、半導
体レーザ装置が完成する。
ＧａＡｓ基板１０１底面とｐ型ＧａＡｓコンタクト層１
１３、１１８上面に電極を形成する。以上により、半導
体レーザ装置が完成する。
【００３４】本実施の形態に対する比較例１〜３とし
て、それぞれ前述した第１〜第３の従来の半導体レーザ
装置の作製方法でリッジを形成したこと以外は、本実施
形態と全く同様にして半導体レーザ装置を作製した。本
実施の形態および比較例１〜３の半導体レーザ装置につ
いて、劈開および端面コーティングの各プロセスを同一
条件で行った後、発光素子用ステムに実装した。これら
に対してＤＣ駆動による光出力５ｍＷでの特性評価、お
よび８０℃で１０００時間の寿命試験としてエージング
歩留まりの試験を行った結果を下表に示す。
て、それぞれ前述した第１〜第３の従来の半導体レーザ
装置の作製方法でリッジを形成したこと以外は、本実施
形態と全く同様にして半導体レーザ装置を作製した。本
実施の形態および比較例１〜３の半導体レーザ装置につ
いて、劈開および端面コーティングの各プロセスを同一
条件で行った後、発光素子用ステムに実装した。これら
に対してＤＣ駆動による光出力５ｍＷでの特性評価、お
よび８０℃で１０００時間の寿命試験としてエージング
歩留まりの試験を行った結果を下表に示す。
【００３５】
【表１】
【００３６】この表に示すように、本実施の形態による
半導体レーザ装置の製造方法は、従来の半導体レーザ装
置の比較例１〜３のいずれの製造方法と比較しても、素
子特性、歩留りおよび寿命が大きく改善されている。
半導体レーザ装置の製造方法は、従来の半導体レーザ装
置の比較例１〜３のいずれの製造方法と比較しても、素
子特性、歩留りおよび寿命が大きく改善されている。
【００３７】本発明において、ｐ型ＡｌＧａＡｓ第２ク
ラッド層１０５上にＧａＡｓエピガイド層１０８を設
け、ＧａＡｓエピガイド層１０８にストライプ状溝部を
形成した後ストライプ状溝部１１１の内部にリッジ構造
を形成する。ＧａＡｓは２元系の化合物半導体であるた
め、３元系混晶であるＡｌＧａＡｓに比べてウェハ内で
の結晶品質は均一である。また、エッチャントの選定に
よりエッチングの異方性やＡｌＧａＡｓとの選択性を制
御することが可能であるため、その加工精度や均一性も
ＡｌＧａＡｓクラッド層をエッチングする場合に比べて
格段に向上する。
ラッド層１０５上にＧａＡｓエピガイド層１０８を設
け、ＧａＡｓエピガイド層１０８にストライプ状溝部を
形成した後ストライプ状溝部１１１の内部にリッジ構造
を形成する。ＧａＡｓは２元系の化合物半導体であるた
め、３元系混晶であるＡｌＧａＡｓに比べてウェハ内で
の結晶品質は均一である。また、エッチャントの選定に
よりエッチングの異方性やＡｌＧａＡｓとの選択性を制
御することが可能であるため、その加工精度や均一性も
ＡｌＧａＡｓクラッド層をエッチングする場合に比べて
格段に向上する。
【００３８】リッジ高さの制御についても、リッジスト
ライプの方向をｎ型ＧａＡｓ基板（１００）主面上の
［０１−１］方向に平行に形成し、エピガイド層をＡｌ
ＧａＡｓ第３クラッド層１１２とＧａＡｓコンタクト層
１１３の層厚の和に等しい厚みに成長することにより任
意の高さに制御することができる。
ライプの方向をｎ型ＧａＡｓ基板（１００）主面上の
［０１−１］方向に平行に形成し、エピガイド層をＡｌ
ＧａＡｓ第３クラッド層１１２とＧａＡｓコンタクト層
１１３の層厚の和に等しい厚みに成長することにより任
意の高さに制御することができる。
【００３９】また、絶縁膜マスク形成時のプロセスにお
いても発生する汚染の問題も、絶縁膜マスク形成時には
リッジ側面はＧａＡｓエピガイド層１０８で被覆されて
いるため、汚染による成長不良やこれに起因する特性不
良を防止する上で有利である。 また、本実施の形態で
は、ＧａＡｓ系半導体レーザ装置について説明したが他
にＡｌＧａＩｎＰ系半導体レーザ装置でも構わない。
いても発生する汚染の問題も、絶縁膜マスク形成時には
リッジ側面はＧａＡｓエピガイド層１０８で被覆されて
いるため、汚染による成長不良やこれに起因する特性不
良を防止する上で有利である。 また、本実施の形態で
は、ＧａＡｓ系半導体レーザ装置について説明したが他
にＡｌＧａＩｎＰ系半導体レーザ装置でも構わない。
【００４０】
【発明の効果】本発明によれば、第２導電型の第２クラ
ッド層上にエピガイド層を設け、エピガイド層にストラ
イプ状溝部を形成した後ストライプ状溝部内部にリッジ
構造を形成するため、リッジ幅の加工精度や均一性もク
ラッド層を加工する場合に比べて格段に向上する。
ッド層上にエピガイド層を設け、エピガイド層にストラ
イプ状溝部を形成した後ストライプ状溝部内部にリッジ
構造を形成するため、リッジ幅の加工精度や均一性もク
ラッド層を加工する場合に比べて格段に向上する。
【００４１】また、リッジ高さの制御についても、リッ
ジストライプの方向を半導体結晶基板主面上の特定の方
向に形成し、エピガイド層を第３クラッド層とコンタク
ト層の層厚の和に等しい厚みに成長することによりリッ
ジ底面の幅によらず、任意のリッジ高さに制御すること
ができる。これによってコンタクト層での光吸収による
損失や、リッジ上部の幅が狭くなることによる素子の高
低抗化も生じない。また、絶縁膜マスク形成時のプロセ
スにおいても、リッジ側面はエピガイド層で被覆されて
いるため、汚染による成長不良やこれに起因する特性不
良を防止することが出来る。
ジストライプの方向を半導体結晶基板主面上の特定の方
向に形成し、エピガイド層を第３クラッド層とコンタク
ト層の層厚の和に等しい厚みに成長することによりリッ
ジ底面の幅によらず、任意のリッジ高さに制御すること
ができる。これによってコンタクト層での光吸収による
損失や、リッジ上部の幅が狭くなることによる素子の高
低抗化も生じない。また、絶縁膜マスク形成時のプロセ
スにおいても、リッジ側面はエピガイド層で被覆されて
いるため、汚染による成長不良やこれに起因する特性不
良を防止することが出来る。
【００４２】また、エピガイド層は加工の精度および均
一性に優れた材料からなるＧａＡｓ化合物半導体であ
り、エピガイド層を形成することによりＡｌを含む層の
表面の酸化等による結晶欠陥の発生の問題を抑制するこ
とができる。
一性に優れた材料からなるＧａＡｓ化合物半導体であ
り、エピガイド層を形成することによりＡｌを含む層の
表面の酸化等による結晶欠陥の発生の問題を抑制するこ
とができる。
【図１】実施の形態の半導体レーザ装置の製造方法にお
ける各工程の断面図である。
ける各工程の断面図である。
【図２】第１の従来の半導体レーザ装置の構造を示す断
面図である。
面図である。
【図３】第１の従来の半導体レーザ装置の製造方法にお
ける各工程の断面図である。
ける各工程の断面図である。
【図４】第２の従来の半導体レーザ装置の製造方法にお
ける各工程の断面図である。
ける各工程の断面図である。
【図５】第３の従来の半導体レーザ装置の製造方法にお
ける各工程の断面図である。
ける各工程の断面図である。
１０１ ｎ型ＧａＡｓ基板
１０２ ｎ型ＧａＡｓバッファ層
１０３ ｎ型ＡｌＧａＡｓ第１クラッド層
１０４ ＡｌＧａＡｓ活性層
１０５ ｐ型ＡｌＧａＡｓ第２クラッド層
１０６ ｐ型ＧａＡｓ第１エッチングストップ層
１０７ ｐ型ＡｌＧａＡｓ第２エッチングストップ層
１０８ ＧａＡｓエピガイド層
１０９、１１４ ＳｉＮX膜
１１０、１１５ レジストマスク
１１１ ストライプ状溝部
１１２ ｐ型ＡｌＧａＡｓ第３クラッド層
１１３ ｐ型ＧａＡｓコンタクト層
１１６ ストライプ状リッジ部
１１７ ｎ型ＡｌＧａＡｓ電流阻止層
１１８ ｐ型ＡｌＧａＡｓコンタクト層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
Claims (3)
- 【請求項１】 半導体基板上に第１導電型の第１クラッ
ド層、活性層、第２導電型の第２クラッド層、エピガイ
ド層を順次形成する工程と、 前記エピガイド層の１部をエッチングして逆台形のスト
ライプ状溝部を形成する工程と、 前記ストライプ状溝部を埋めて第２クラッド層上に第２
導電型の第３クラッド層を積層する工程と、 前記エピガイド層を除去する工程と、 前記第３クラッド層の両側部に電流阻止層を形成する工
程と、を少なくとも有することを特徴とする半導体レー
ザ装置の製造方法。 - 【請求項２】 半導体基板上に第１導電型の第１クラッ
ド層、活性層、第２導電型の第２クラッド層、エピガイ
ド層、第１の絶縁膜を順次形成する工程と、 前記第１の絶縁膜の１部をストライプ状に除去する工程
と、 前記第１の絶縁膜をマスクとして前記エピガイド層の１
部をエッチングして逆台形のストライプ状溝部を形成す
る工程と、 前記ストライプ状溝部を埋めて第２クラッド層上に第２
導電型の第３クラッド層及び第１のコンタクト層を順次
積層する工程と、 前記第１のコンタクト層上に第２の絶縁膜を形成する工
程と、 前記第１の絶縁膜及びエピガイド層を除去する工程と、 前記第３クラッド層の両側部に電流阻止層を形成する工
程と、 前記電流阻止層の上に第２のコンタクト層を形成する工
程を少なくとも有することを特徴とする半導体レーザ装
置の製造方法。 - 【請求項３】 前記第２及び第３クラッド層はＡｌＧａ
Ａｓ化合物半導体であり、前記エピガイド層はＧａＡｓ
化合物半導体であることを特徴とする請求項２に記載の
半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31719696A JP3523432B2 (ja) | 1996-11-28 | 1996-11-28 | 半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31719696A JP3523432B2 (ja) | 1996-11-28 | 1996-11-28 | 半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163560A JPH10163560A (ja) | 1998-06-19 |
| JP3523432B2 true JP3523432B2 (ja) | 2004-04-26 |
Family
ID=18085537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31719696A Expired - Fee Related JP3523432B2 (ja) | 1996-11-28 | 1996-11-28 | 半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3523432B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009396A (ja) * | 2000-06-22 | 2002-01-11 | Rohm Co Ltd | 半導体レーザの製造方法 |
| JP2003069154A (ja) | 2001-06-11 | 2003-03-07 | Sharp Corp | 半導体レーザ素子およびその製造方法 |
| JP3996778B2 (ja) * | 2002-01-22 | 2007-10-24 | シャープ株式会社 | ストライプ導波構造型半導体レーザ素子の製造方法 |
-
1996
- 1996-11-28 JP JP31719696A patent/JP3523432B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163560A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023880A (en) | Semiconductor laser device | |
| JPH09199790A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3523432B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2007088503A (ja) | 半導体発光素子 | |
| US20060222026A1 (en) | Semiconductor laser device and manufacturing method therefor | |
| KR970011146B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| KR20210056981A (ko) | 반도체 레이저 다이오드 소자 및 그 제조 방법 | |
| JP2944312B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| US11824322B2 (en) | Laser device with non-absorbing mirror, and method | |
| JP3999952B2 (ja) | 化合物半導体デバイス製造方法 | |
| JP3244312B2 (ja) | ＡｌＧａＩｎＰ系可視光半導体レーザ素子 | |
| JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
| JP2000091696A (ja) | 半導体素子、半導体発光素子およびその製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| EP1026799B1 (en) | Semiconductor laser and fabricating method therefor | |
| JPH04186687A (ja) | 半導体レーザ | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP4048044B2 (ja) | 半導体レーザ素子の製造方法 | |
| KR0162297B1 (ko) | 레이저 다이오드의 제조 방법 | |
| JPH0730190A (ja) | 半導体レーザおよびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |