JP3154185B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP3154185B2 JP3154185B2 JP26707591A JP26707591A JP3154185B2 JP 3154185 B2 JP3154185 B2 JP 3154185B2 JP 26707591 A JP26707591 A JP 26707591A JP 26707591 A JP26707591 A JP 26707591A JP 3154185 B2 JP3154185 B2 JP 3154185B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- diffusion
- semiconductor laser
- stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザに関し、と
くに埋めこみ構造の半導体レーザの製造方法に関する。
くに埋めこみ構造の半導体レーザの製造方法に関する。
【０００２】
【従来の技術】従来埋めこみ構造の半導体レーザには、
活性層を構成する量子井戸をＳｉ拡散によって無秩序化
して実質的な埋め込み構造とするものがある。かかる半
導体レーザの製造方法は特開平２−７７１８４号公報に
示されるように、Ｓｉ拡散を短時間で行うためｐ型Ｇａ
Ａｓキャップ層及びｐ型ＡｌＧａＡｓクラッド層にメサ
エッチングを施し、この後メサストライプの底部にのみ
ｎ型不純物材料であるＳｉを付着させ、さらにこのＳｉ
膜上にＳｉＮの保護膜を形成してから熱処理を行うた
め、簡便に拡散の際のＡｓの脱離を防ぐことができる。
活性層を構成する量子井戸をＳｉ拡散によって無秩序化
して実質的な埋め込み構造とするものがある。かかる半
導体レーザの製造方法は特開平２−７７１８４号公報に
示されるように、Ｓｉ拡散を短時間で行うためｐ型Ｇａ
Ａｓキャップ層及びｐ型ＡｌＧａＡｓクラッド層にメサ
エッチングを施し、この後メサストライプの底部にのみ
ｎ型不純物材料であるＳｉを付着させ、さらにこのＳｉ
膜上にＳｉＮの保護膜を形成してから熱処理を行うた
め、簡便に拡散の際のＡｓの脱離を防ぐことができる。
【０００３】
【発明が解決しようとする課題】しかしこのようにＳｉ
膜上にＳｉＮの保護膜を形成すると、保護膜と結晶の熱
膨張係数の違い等のストレスの影響のため、発光層とな
る活性層の熱変成が生じ、またしばしばＳｉ拡散領域が
メサストライプのリッジ頂部にまで達し、リッジ側面を
絶縁膜で覆っただけではＳｉ拡散領域の上面への露出を
抑えきれず、この部分に電流の漏れを生じてレーザの特
性を悪化させてしまう。
膜上にＳｉＮの保護膜を形成すると、保護膜と結晶の熱
膨張係数の違い等のストレスの影響のため、発光層とな
る活性層の熱変成が生じ、またしばしばＳｉ拡散領域が
メサストライプのリッジ頂部にまで達し、リッジ側面を
絶縁膜で覆っただけではＳｉ拡散領域の上面への露出を
抑えきれず、この部分に電流の漏れを生じてレーザの特
性を悪化させてしまう。
【０００４】そこで本発明は拡散の際のＡｓの脱離や活
性層の熱変成を防ぐとともに、メサストライプのリッジ
頂部における電流の漏れのないＳｉ拡散領域を形成する
ことのできる半導体レーザの製造方法を提供することを
課題とする。
性層の熱変成を防ぐとともに、メサストライプのリッジ
頂部における電流の漏れのないＳｉ拡散領域を形成する
ことのできる半導体レーザの製造方法を提供することを
課題とする。
【０００５】
【課題を解決するための手段】そこで本発明はｎ型Ｇａ
Ａｓ基板上にｎ型クラッド層を形成する工程と、このｎ
型クラッド層の上方に量子井戸を含む活性層を形成する
工程と、この活性層の上方にｐ型クラッド層を形成する
工程と、選択エッチングのためのストライプマスクを前
記ｐ型クラッド層の上方に形成する工程と、このストラ
イプマスクを用いて前記ｐ型クラッド層の一部をエッチ
ングすることによりメサストライプを形成する工程と、
このエッチング工程の後にｎ型不純物材料を蒸着する工
程と、この蒸着工程の後に前記ストライプマスクのみを
溶解することにより前記ストライプマスク上の前記蒸着
されたｎ型不純物材料を除去する工程と、前記蒸着され
たｎ型不純物材料上および前記メサストライプの頂部お
よび側面を覆うように保護膜を形成する工程と、この後
に熱処理することにより前記メサストライプ底部のみに
前記不純物を拡散する工程を含む半導体レーザの製造方
法において、前記保護膜が厚さが５００オングストロー
ム以下のＳｉＯ2とすることにより課題を解決する。
Ａｓ基板上にｎ型クラッド層を形成する工程と、このｎ
型クラッド層の上方に量子井戸を含む活性層を形成する
工程と、この活性層の上方にｐ型クラッド層を形成する
工程と、選択エッチングのためのストライプマスクを前
記ｐ型クラッド層の上方に形成する工程と、このストラ
イプマスクを用いて前記ｐ型クラッド層の一部をエッチ
ングすることによりメサストライプを形成する工程と、
このエッチング工程の後にｎ型不純物材料を蒸着する工
程と、この蒸着工程の後に前記ストライプマスクのみを
溶解することにより前記ストライプマスク上の前記蒸着
されたｎ型不純物材料を除去する工程と、前記蒸着され
たｎ型不純物材料上および前記メサストライプの頂部お
よび側面を覆うように保護膜を形成する工程と、この後
に熱処理することにより前記メサストライプ底部のみに
前記不純物を拡散する工程を含む半導体レーザの製造方
法において、前記保護膜が厚さが５００オングストロー
ム以下のＳｉＯ2とすることにより課題を解決する。
【０００６】
【作用】本発明においては、Ｓｉの拡散を行なうときの
保護膜を厚さが５００オングストローム以下のＳｉＯ2
とすることにより拡散保護膜のない場合のＡｓ脱離によ
るモフォロジーの劣化を防ぐとともに、熱処理時の拡散
保護膜と半導体層との熱膨張係数の違いによるストレス
を制御してＳｉ拡散領域をメサ・ストライプ側面の根元
部のみに限定し、リーク電流の少ない高効率の半導体レ
ーザを得ることができる。
保護膜を厚さが５００オングストローム以下のＳｉＯ2
とすることにより拡散保護膜のない場合のＡｓ脱離によ
るモフォロジーの劣化を防ぐとともに、熱処理時の拡散
保護膜と半導体層との熱膨張係数の違いによるストレス
を制御してＳｉ拡散領域をメサ・ストライプ側面の根元
部のみに限定し、リーク電流の少ない高効率の半導体レ
ーザを得ることができる。
【０００７】
【実施例】（実施例）本発明の実施例の半導体レーザ装
置の製造方法を図１〜６を用いて示す。まずＭＯＣＶＤ
法によりｎ−ＧａＡｓ基板（Ｓｉドープ：ｎ〜１×１０
18ｃｍ-3）１上にｎ−ＧａＡｓバッファ層（ｎ〜１×１
０18ｃｍ-3；厚さ〜０．２μｍ）２、ｎ−Ａｌ0.6Ｇａ
0.4Ａｓ下部クラッド層（ｎ〜１×１０18ｃｍ-3；厚さ
〜０．９μｍ）３、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ光閉じ込め
層（ｎ〜１×１０17ｃｍ-3；厚さ〜０．１μｍ）４、ｕ
ｎｄｏｐｅｄ−ＧａＡｓ／Ａｌ0.25Ｇａ0.75Ａｓ多重量
子井戸活性層（井戸層／障壁層：厚さ〜１００オングス
トローム／５０オングストローム；２周期）５、ｐ−Ａ
ｌ0.3Ｇａ0.7Ａｓ光閉じ込め層（ｐ〜１×１０17ｃ
ｍ-3；厚さ〜０．１μｍ）６、ｐ−Ａｌ0.6Ｇａ0.4Ａｓ
上部クラッド層（ｐ〜５×１０17ｃｍ-3；厚さ〜０．８
μｍ）７、ｐ−ＧａＡｓキャップ層（ｐ〜１×１０19ｃ
ｍ-3；厚さ〜０．１μｍ）８を順次積層する。この基板
上にフォトリソグラフィーによりフォトレジスト５１を
ストライプ状に残す（図１）。なお活性層５は他の層に
比べ薄いため図では一本の線として描かれている。
置の製造方法を図１〜６を用いて示す。まずＭＯＣＶＤ
法によりｎ−ＧａＡｓ基板（Ｓｉドープ：ｎ〜１×１０
18ｃｍ-3）１上にｎ−ＧａＡｓバッファ層（ｎ〜１×１
０18ｃｍ-3；厚さ〜０．２μｍ）２、ｎ−Ａｌ0.6Ｇａ
0.4Ａｓ下部クラッド層（ｎ〜１×１０18ｃｍ-3；厚さ
〜０．９μｍ）３、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ光閉じ込め
層（ｎ〜１×１０17ｃｍ-3；厚さ〜０．１μｍ）４、ｕ
ｎｄｏｐｅｄ−ＧａＡｓ／Ａｌ0.25Ｇａ0.75Ａｓ多重量
子井戸活性層（井戸層／障壁層：厚さ〜１００オングス
トローム／５０オングストローム；２周期）５、ｐ−Ａ
ｌ0.3Ｇａ0.7Ａｓ光閉じ込め層（ｐ〜１×１０17ｃ
ｍ-3；厚さ〜０．１μｍ）６、ｐ−Ａｌ0.6Ｇａ0.4Ａｓ
上部クラッド層（ｐ〜５×１０17ｃｍ-3；厚さ〜０．８
μｍ）７、ｐ−ＧａＡｓキャップ層（ｐ〜１×１０19ｃ
ｍ-3；厚さ〜０．１μｍ）８を順次積層する。この基板
上にフォトリソグラフィーによりフォトレジスト５１を
ストライプ状に残す（図１）。なお活性層５は他の層に
比べ薄いため図では一本の線として描かれている。
【０００８】このストライプ状のフォトレジスト５１を
エッチング・マスクとして硫酸系エッチャントで活性層
５の直前から０．２μｍまでｐ−ＧａＡｓキャップ層８
及びｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層７をエッチ
ング除去しメサ・ストライプ９を形成する。
エッチング・マスクとして硫酸系エッチャントで活性層
５の直前から０．２μｍまでｐ−ＧａＡｓキャップ層８
及びｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層７をエッチ
ング除去しメサ・ストライプ９を形成する。
【０００９】続いて拡散源であるＳｉ２１をＥＢ蒸着に
よってメサ・ストライプ９の側面に回り込まないように
堆積する（図２）。エッチング・マスクのフォトレジス
ト５１を除去すればメサ・ストライプ９の上に堆積して
いたＳｉもリフト・オフによって除去されメサ・ストラ
イプ９両側のｐ−ＡｌＧａＡｓクラッド層７の上にだけ
残る。
よってメサ・ストライプ９の側面に回り込まないように
堆積する（図２）。エッチング・マスクのフォトレジス
ト５１を除去すればメサ・ストライプ９の上に堆積して
いたＳｉもリフト・オフによって除去されメサ・ストラ
イプ９両側のｐ−ＡｌＧａＡｓクラッド層７の上にだけ
残る。
【００１０】ここで拡散源２１を覆うようにＳｉＯ2拡
散保護膜２２をＲＦスパッタリングにより５００オング
ストローム着膜した後、この試料を固体ヒ素と共に石英
アンプル内に封管し、電気炉中で８５０°Ｃ， ２０分
間， 拡散深さ〜０．５μｍのＳｉ熱拡散を行ない、Ｓ
ｉ拡散領域２３を形成する（図３）。このときＳｉ拡散
領域２３はメサ・ストライプの根元部から内側まで広が
り電流注入領域の幅’ｗ’がメサ・ストライプの幅より
も狭く形成することができるだけでなくメサ・ストライ
プ頂部方向あるいは活性層方向への異常拡散も生じな
い。さらにメサ・ストライプ９底部のモフォロジーの劣
化も生じない。
散保護膜２２をＲＦスパッタリングにより５００オング
ストローム着膜した後、この試料を固体ヒ素と共に石英
アンプル内に封管し、電気炉中で８５０°Ｃ， ２０分
間， 拡散深さ〜０．５μｍのＳｉ熱拡散を行ない、Ｓ
ｉ拡散領域２３を形成する（図３）。このときＳｉ拡散
領域２３はメサ・ストライプの根元部から内側まで広が
り電流注入領域の幅’ｗ’がメサ・ストライプの幅より
も狭く形成することができるだけでなくメサ・ストライ
プ頂部方向あるいは活性層方向への異常拡散も生じな
い。さらにメサ・ストライプ９底部のモフォロジーの劣
化も生じない。
【００１１】そしてＳｉ及びＳｉＯ2（２１及び２２）
をＣＦ4のプラズマ・エッチングにより除去してから、
再びフォト・リソグラフィ技術を用いてメサ・ストライ
プ９を除く上部全面にＳｉＯ2電流ブロック層１０を着
膜する（図４）。
をＣＦ4のプラズマ・エッチングにより除去してから、
再びフォト・リソグラフィ技術を用いてメサ・ストライ
プ９を除く上部全面にＳｉＯ2電流ブロック層１０を着
膜する（図４）。
【００１２】この後は通常の半導体レーザ作製プロセス
と同様に、ｎ−ＧａＡｓ基板１を研磨して１００μｍ程
度の厚さとし、ｐ型電極１１及びｎ型電極１２を蒸着し
（図５）、劈開によって長さ３００μｍ程度のファブリ
ペロー型共振器を形成する。このチップをヒートシンク
にマウントし、リード線を取り付けて完成する。
と同様に、ｎ−ＧａＡｓ基板１を研磨して１００μｍ程
度の厚さとし、ｐ型電極１１及びｎ型電極１２を蒸着し
（図５）、劈開によって長さ３００μｍ程度のファブリ
ペロー型共振器を形成する。このチップをヒートシンク
にマウントし、リード線を取り付けて完成する。
【００１３】このリッジ・ストライプ形埋め込みヘテロ
構造半導体レーザ装置の完成断面図を図６に示す。ｎ−
ＧａＡｓ基板１上にｎ−ＧａＡｓバッファ層２、ｎ−Ａ
ｌ0.6Ｇａ0.4Ａｓ下部クラッド層３、ｎ−Ａｌ0.3Ｇａ
0.7Ａｓ光閉じ込め層４、ｕｎｄｏｐｅｄ−ＧａＡｓ／
Ａｌ0.25Ｇａ0.75Ａｓ多重量子井戸活性層５、ｐ−Ａｌ
0.3Ｇａ0.7Ａｓ光閉じ込め層６、ｐ−Ａｌ0.6Ｇａ0.4Ａ
ｓ上部クラッド層７を順次積層し、さらにこのｐ−Ａｌ
0.6Ｇａ0.4Ａｓ上部クラッド層７上には幅３μｍ，長さ
約３００μｍのメサ・ストライプ９を形成する凸部上に
ｐ−ＧａＡｓキャップ層８を、このｐ−ＧａＡｓキャッ
プ層８の両側のｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層
７上にＳｉＯ2電流ブロック層（厚さ〜０．２μｍ）１
０が設けられ、そして上下にそれぞれ全面にｐ側電極１
１、ｎ側電極１２が設けられる。２３はＳｉ拡散領域で
ある。Ｓｉ拡散領域２３はメサ・ストライプ９の根元部
から内側まで広がり電流注入領域の幅’ｗ’がメサ・ス
トライプの幅よりも狭くなるように形成されている。
構造半導体レーザ装置の完成断面図を図６に示す。ｎ−
ＧａＡｓ基板１上にｎ−ＧａＡｓバッファ層２、ｎ−Ａ
ｌ0.6Ｇａ0.4Ａｓ下部クラッド層３、ｎ−Ａｌ0.3Ｇａ
0.7Ａｓ光閉じ込め層４、ｕｎｄｏｐｅｄ−ＧａＡｓ／
Ａｌ0.25Ｇａ0.75Ａｓ多重量子井戸活性層５、ｐ−Ａｌ
0.3Ｇａ0.7Ａｓ光閉じ込め層６、ｐ−Ａｌ0.6Ｇａ0.4Ａ
ｓ上部クラッド層７を順次積層し、さらにこのｐ−Ａｌ
0.6Ｇａ0.4Ａｓ上部クラッド層７上には幅３μｍ，長さ
約３００μｍのメサ・ストライプ９を形成する凸部上に
ｐ−ＧａＡｓキャップ層８を、このｐ−ＧａＡｓキャッ
プ層８の両側のｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層
７上にＳｉＯ2電流ブロック層（厚さ〜０．２μｍ）１
０が設けられ、そして上下にそれぞれ全面にｐ側電極１
１、ｎ側電極１２が設けられる。２３はＳｉ拡散領域で
ある。Ｓｉ拡散領域２３はメサ・ストライプ９の根元部
から内側まで広がり電流注入領域の幅’ｗ’がメサ・ス
トライプの幅よりも狭くなるように形成されている。
【００１４】この半導体レーザ装置では活性層５のうち
メサ・ストライプ９の下のみが主発光領域となる。すな
わち電流ブロック層１０がメサ・ストライプ９を囲むよ
うに形成されているため、注入された電流はメサ・スト
ライプ９に集中的に流れる。この時、エッチングによっ
て薄層化されたクラッド層部に拡がろうとする電流は、
拡散領域２３を越えることができず漏れ電流が抑制され
る。また、活性層の熱変成による発振波長の短波長側へ
のシフトも生じない。従って特性のそろった歩留りの良
い低しきい値の半導体レーザ装置を製造することができ
る。
メサ・ストライプ９の下のみが主発光領域となる。すな
わち電流ブロック層１０がメサ・ストライプ９を囲むよ
うに形成されているため、注入された電流はメサ・スト
ライプ９に集中的に流れる。この時、エッチングによっ
て薄層化されたクラッド層部に拡がろうとする電流は、
拡散領域２３を越えることができず漏れ電流が抑制され
る。また、活性層の熱変成による発振波長の短波長側へ
のシフトも生じない。従って特性のそろった歩留りの良
い低しきい値の半導体レーザ装置を製造することができ
る。
【００１５】（比較例）比較例としてＳｉの熱拡散の際
にＳｉＯ2拡散保護膜を設けない場合と、拡散保護膜の
厚さｈを５００オングストロームよりも大きくした場合
のＳｉ拡散領域の断面形状を、走査型電子顕微鏡写真の
模式図により示す（図７，８）。ＳｉＯ2の拡散保護膜
を設けない場合（図７）には、Ｓｉ拡散領域２３はメサ
・ストライプ側面の根元部のみに限定されるものの、Ｓ
ｉ拡散の生じた領域のモフォロジーが劣化し、拡散の熱
処理の後工程に起因する半導体レーザ装置の特性の低下
を生じる。
にＳｉＯ2拡散保護膜を設けない場合と、拡散保護膜の
厚さｈを５００オングストロームよりも大きくした場合
のＳｉ拡散領域の断面形状を、走査型電子顕微鏡写真の
模式図により示す（図７，８）。ＳｉＯ2の拡散保護膜
を設けない場合（図７）には、Ｓｉ拡散領域２３はメサ
・ストライプ側面の根元部のみに限定されるものの、Ｓ
ｉ拡散の生じた領域のモフォロジーが劣化し、拡散の熱
処理の後工程に起因する半導体レーザ装置の特性の低下
を生じる。
【００１６】ｈ＝１０００オングストロームの場合（図
８）には、Ｓｉ拡散領域２３がメサ・ストライプ頂部に
まで達し、電流ブロック層１０によって電流注入領域を
限定しても、Ｓｉ拡散領域２３を通って電流の漏れが発
生し、歩留りが著しく悪化し発振しないものも数多く見
られた。
８）には、Ｓｉ拡散領域２３がメサ・ストライプ頂部に
まで達し、電流ブロック層１０によって電流注入領域を
限定しても、Ｓｉ拡散領域２３を通って電流の漏れが発
生し、歩留りが著しく悪化し発振しないものも数多く見
られた。
【００１７】
【発明の効果】本発明によれば、Ｓｉの拡散に先立ち厚
さが５００オングストローム以下のＳｉＯ2から成る保
護膜を設けたことによりＳｉ拡散領域２３の境界をメサ
ストライプ部の頂部まで達させることなくメサ・ストラ
イプ側面の根元部のみに限定し電流注入領域の幅’ｗ’
をメサ・ストライプの幅よりも狭くなるようにすること
が可能なため、低しきい値のＧａＡｓ／ＡｌＧａＡｓ系
Ｓｉ−ＩＩＬＤ埋め込みヘテロ型半導体レーザ装置を容
易に得ることができる
さが５００オングストローム以下のＳｉＯ2から成る保
護膜を設けたことによりＳｉ拡散領域２３の境界をメサ
ストライプ部の頂部まで達させることなくメサ・ストラ
イプ側面の根元部のみに限定し電流注入領域の幅’ｗ’
をメサ・ストライプの幅よりも狭くなるようにすること
が可能なため、低しきい値のＧａＡｓ／ＡｌＧａＡｓ系
Ｓｉ−ＩＩＬＤ埋め込みヘテロ型半導体レーザ装置を容
易に得ることができる
【図１】本発明の実施例においてフォトレジストをスト
ライプ状に残したところ
ライプ状に残したところ
【図２】本発明の実施例においてＳｉを堆積したところ
【図３】本発明の実施例においてＳｉ拡散領域を形成し
たところ
たところ
【図４】本発明の実施例において電流ブロック層を着膜
したところ
したところ
【図５】本発明の実施例ｐ型電極とｎ型電極とを蒸着し
たところ
たところ
【図６】実施例のＳｉ−ＩＩＬＤ埋め込みヘテロ型半導
体レーザ装置の断面図
体レーザ装置の断面図
【図７】ＳｉＯ2拡散保護膜を設けない場合のＳｉ拡散
領域の形状の模式図
領域の形状の模式図
【図８】ＳｉＯ2拡散保護膜を厚さ１０００オングスト
ローム設けた場合のＳｉ拡散領域の形状の模式図
ローム設けた場合のＳｉ拡散領域の形状の模式図
１・・ｎ−ＧａＡｓ基板、２・・ｎ−ＧａＡｓバッファ
層、３・・ｎ−Ａｌ0.6Ｇａ0.4Ａｓ下部クラッド層、４
・・ｎ−Ａｌ0.3Ｇａ0.7Ａｓ光閉じ込め層、５・・ｕｎ
ｄｏｐｅｄ−ＧａＡｓ／Ａｌ0.25Ｇａ0.75Ａｓ多重量子
井戸活性層、６・・ｐ−Ａｌ0.3Ｇａ0.7Ａｓ光閉じ込め
層、７・・ｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層、８
・・ｐ−ＧａＡｓキャップ層、９・・メサ・ストライ
プ、１０・・ＳｉＯ2電流ブロック層（厚さ〜０．２μ
ｍ）、１１・・ｐ側電極、１２・・ｎ側電極、２３・・
Ｓｉ拡散領域、５１・・フォト・レジスト
層、３・・ｎ−Ａｌ0.6Ｇａ0.4Ａｓ下部クラッド層、４
・・ｎ−Ａｌ0.3Ｇａ0.7Ａｓ光閉じ込め層、５・・ｕｎ
ｄｏｐｅｄ−ＧａＡｓ／Ａｌ0.25Ｇａ0.75Ａｓ多重量子
井戸活性層、６・・ｐ−Ａｌ0.3Ｇａ0.7Ａｓ光閉じ込め
層、７・・ｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層、８
・・ｐ−ＧａＡｓキャップ層、９・・メサ・ストライ
プ、１０・・ＳｉＯ2電流ブロック層（厚さ〜０．２μ
ｍ）、１１・・ｐ側電極、１２・・ｎ側電極、２３・・
Ｓｉ拡散領域、５１・・フォト・レジスト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−194587（ＪＰ，Ａ) 特開 平１−225188（ＪＰ，Ａ) 特開 平２−77184（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (1)
- 【請求項１】ｎ型ＧａＡｓ基板上にｎ型クラッド層を形
成する工程と、このｎ型クラッド層の上方に量子井戸を
含む活性層を形成する工程と、この活性層の上方にｐ型
クラッド層を形成する工程と、選択エッチングのための
ストライプマスクを前記ｐ型クラッド層の上方に形成す
る工程と、このストライプマスクを用いて前記ｐ型クラ
ッド層の一部をエッチングすることによりメサストライ
プを形成する工程と、このエッチング工程の後にｎ型不
純物材料を蒸着する工程と、この蒸着工程の後に前記ス
トライプマスクのみを溶解することにより前記ストライ
プマスク上の前記蒸着されたｎ型不純物材料を除去する
工程と、前記蒸着されたｎ型不純物材料上および前記メ
サストライプの頂部および側面を覆うように保護膜を形
成する工程と、この後に熱処理することにより前記メサ
ストライプ底部のみに前記不純物を拡散する工程を含む
半導体レーザの製造方法において、前記保護膜が厚さが
５００オングストローム以下のＳｉＯ2から成ることを
特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26707591A JP3154185B2 (ja) | 1991-09-17 | 1991-09-17 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26707591A JP3154185B2 (ja) | 1991-09-17 | 1991-09-17 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136518A JPH05136518A (ja) | 1993-06-01 |
| JP3154185B2 true JP3154185B2 (ja) | 2001-04-09 |
Family
ID=17439682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26707591A Expired - Fee Related JP3154185B2 (ja) | 1991-09-17 | 1991-09-17 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154185B2 (ja) |
-
1991
- 1991-09-17 JP JP26707591A patent/JP3154185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136518A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7977701B2 (en) | Semiconductor device with SiO2 film formed on side surface of nitride based semiconductor layer | |
| US7687290B2 (en) | Method for manufacturing semiconductor optical device | |
| JP3316479B2 (ja) | 半導体素子、半導体発光素子および半導体素子の製造方法 | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| US7585688B2 (en) | Method for manufacturing semiconductor optical device | |
| US7369593B2 (en) | Semiconductor laser and method for manufacturing the same | |
| JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
| JPH1093192A (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| US7751456B2 (en) | Method for manufacturing semiconductor optical device | |
| JP3154185B2 (ja) | 半導体レーザの製造方法 | |
| JP4090337B2 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP4118025B2 (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP2674592B2 (ja) | 半導体レーザ | |
| JPH09275239A (ja) | 半導体レーザ素子 | |
| JP3328933B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JP3038186B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JP2003332691A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0818156A (ja) | 半導体発光装置 | |
| JP2001237499A (ja) | 半導体発光素子の製造方法 | |
| JPH05121823A (ja) | 半導体レーザ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |