JPH0818156A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPH0818156A JPH0818156A JP15313994A JP15313994A JPH0818156A JP H0818156 A JPH0818156 A JP H0818156A JP 15313994 A JP15313994 A JP 15313994A JP 15313994 A JP15313994 A JP 15313994A JP H0818156 A JPH0818156 A JP H0818156A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- light emitting
- type inp
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 温度変動による発振閾値電流の変動を低減す
ることができ、温度が上昇した時、固定バイアスで発振
遅延時間を短縮することができ、高速伝送を容易に実現
することができる。 【構成】 低温下で動作させた時にはキャリアの注入を
阻害し、かつ高温下で動作させた時にはキャリアの注入
を阻害しない障壁４を、活性領域のｐ側及びｎ側の少な
くともどちらか一方に、部分的に挿入してなる。
ることができ、温度が上昇した時、固定バイアスで発振
遅延時間を短縮することができ、高速伝送を容易に実現
することができる。 【構成】 低温下で動作させた時にはキャリアの注入を
阻害し、かつ高温下で動作させた時にはキャリアの注入
を阻害しない障壁４を、活性領域のｐ側及びｎ側の少な
くともどちらか一方に、部分的に挿入してなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光装置に係
り、詳しくは、閾値電流の温度特性を向上させることが
できる半導体レーザに適用することができ、特に、温度
変動による発振閾値電流の変動を低減することができ、
温度が上昇した時、固定バイアスで発振遅延時間を短縮
することができ、高速伝送を容易に実現することができ
る半導体発光装置に関する。
り、詳しくは、閾値電流の温度特性を向上させることが
できる半導体レーザに適用することができ、特に、温度
変動による発振閾値電流の変動を低減することができ、
温度が上昇した時、固定バイアスで発振遅延時間を短縮
することができ、高速伝送を容易に実現することができ
る半導体発光装置に関する。
【０００２】近年、光インターコネクションへの要求に
伴い、光デバイスの高性能化が要求されている。また、
光インターコネクションにおいては、高温までの無調整
化、回路の簡略化が重要な課題となっている。この光イ
ンターコネクションにおける高温までの無調整化及び回
路の簡略化を達成するためには、光源に使用される半導
体レーザのバイアス電流は、固定して保持することが望
ましい。
伴い、光デバイスの高性能化が要求されている。また、
光インターコネクションにおいては、高温までの無調整
化、回路の簡略化が重要な課題となっている。この光イ
ンターコネクションにおける高温までの無調整化及び回
路の簡略化を達成するためには、光源に使用される半導
体レーザのバイアス電流は、固定して保持することが望
ましい。
【０００３】しかしながら、光ファイバの低損失・低分
散領域である１μｍ帯半導体レーザの発振閾値電流は、
温度変動に伴う上昇が大きいことが知られている。この
ため、１μｍ帯半導体レーザのバイアスを室温の閾値程
度に固定した時には、高温下でバイアスが閾値の遥か下
になってしまい、発振遅延が大きくなってしまうという
問題が生じ易い。従って、光インターコネクションを実
現するためには、半導体レーザの発振閾値電流の温度に
よる変化を改善することが要求されている。
散領域である１μｍ帯半導体レーザの発振閾値電流は、
温度変動に伴う上昇が大きいことが知られている。この
ため、１μｍ帯半導体レーザのバイアスを室温の閾値程
度に固定した時には、高温下でバイアスが閾値の遥か下
になってしまい、発振遅延が大きくなってしまうという
問題が生じ易い。従って、光インターコネクションを実
現するためには、半導体レーザの発振閾値電流の温度に
よる変化を改善することが要求されている。
【０００４】
【従来の技術】図１３は従来の１．３μｍ帯半導体レー
ザの共振器方向に対して垂直方向の構造を示す断面図、
図１４は、図１３に示す１．３μｍ帯半導体レーザの共
振器方向の構造を示す断面図である。従来では、まず、
ｐ型ＩｎＰ基板１０００上にＭＯＶＰＥ法により、ｐ型
ＩｎＰバッファー層１００１、歪量子井戸活性層１００
２、ｎ型ＩｎＰクラッド層１００３を積層する。
ザの共振器方向に対して垂直方向の構造を示す断面図、
図１４は、図１３に示す１．３μｍ帯半導体レーザの共
振器方向の構造を示す断面図である。従来では、まず、
ｐ型ＩｎＰ基板１０００上にＭＯＶＰＥ法により、ｐ型
ＩｎＰバッファー層１００１、歪量子井戸活性層１００
２、ｎ型ＩｎＰクラッド層１００３を積層する。
【０００５】次に、このウエハを酸化膜等をマスクにし
て、ｎ型ＩｎＰクラッド層１００３、歪量子井戸活性層
１００２及びｐ型ＩｎＰバッファー層１００１をエッチ
ングしてメサストライプを形成し、２回のＬＰＥ法によ
り、ｐ型ＩｎＰ埋め込み層１００４、ｎ型ＩｎＰ埋め込
み層１００５、ｐ型ＩｎＰ埋め込み層１００６、ｎ型Ｉ
ｎＰ埋め込み層１００７及びｎ型ＩｎＧａＡｓＰ（１．
３μｍ）コンタクト層１００８を順次積層して埋め込
む。
て、ｎ型ＩｎＰクラッド層１００３、歪量子井戸活性層
１００２及びｐ型ＩｎＰバッファー層１００１をエッチ
ングしてメサストライプを形成し、２回のＬＰＥ法によ
り、ｐ型ＩｎＰ埋め込み層１００４、ｎ型ＩｎＰ埋め込
み層１００５、ｐ型ＩｎＰ埋め込み層１００６、ｎ型Ｉ
ｎＰ埋め込み層１００７及びｎ型ＩｎＧａＡｓＰ（１．
３μｍ）コンタクト層１００８を順次積層して埋め込
む。
【０００６】その後、ｎ型ＩｎＧａＡｓＰコンタクト層
１００８側にＴｉ／Ｐｔ／Ａｕ表面電極１００９を形成
し、ｐ型ＩｎＰ基板１０００側にＡｕＺｎ／Ａｕ裏面電
極１０１０を形成する。そして、これを劈開し、両端面
に高反射コートを施すことにより、図１３，１４に示す
ような半導体レーザを得ることができる。
１００８側にＴｉ／Ｐｔ／Ａｕ表面電極１００９を形成
し、ｐ型ＩｎＰ基板１０００側にＡｕＺｎ／Ａｕ裏面電
極１０１０を形成する。そして、これを劈開し、両端面
に高反射コートを施すことにより、図１３，１４に示す
ような半導体レーザを得ることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たような従来の１μｍ帯半導体レーザでは、一般に、図
１５の半導体レーザの電流−光出力特性に示す如く、温
度が上昇するのに伴って発振閾値電流が急激に上昇す
る。閾値電流Ｉthの温度特性を表す経験式Ｉth＝Ｉ tho
ｅｘｐ（Ｔ／Ｔo ）で規定される特性温度Ｔo は、約５
０〜６０Ｋ（２０℃から７０℃で約３倍）と、悪いこと
が知られている。
たような従来の１μｍ帯半導体レーザでは、一般に、図
１５の半導体レーザの電流−光出力特性に示す如く、温
度が上昇するのに伴って発振閾値電流が急激に上昇す
る。閾値電流Ｉthの温度特性を表す経験式Ｉth＝Ｉ tho
ｅｘｐ（Ｔ／Ｔo ）で規定される特性温度Ｔo は、約５
０〜６０Ｋ（２０℃から７０℃で約３倍）と、悪いこと
が知られている。
【０００８】また、仮に歪量子井戸活性層を用いても、
閾値電流Ｉthの絶対値（即ちＩtho）は小さくなるもの
の、特性温度Ｔo は、大幅な改善が見られないというこ
とも実験的に確かめられている。例えば光インターコネ
クションのように高温までバイアスを固定しなければな
らない時には、消光比を確保するために、バイアスを室
温の閾値電流値以下に設定しなければならない。従っ
て、温度上昇時には、図１５に示す如く、バイアスが閾
値より極端に小さくなるため、発振遅延時間が大きくな
り、高速伝送の障害になるという問題を生じていた。
閾値電流Ｉthの絶対値（即ちＩtho）は小さくなるもの
の、特性温度Ｔo は、大幅な改善が見られないというこ
とも実験的に確かめられている。例えば光インターコネ
クションのように高温までバイアスを固定しなければな
らない時には、消光比を確保するために、バイアスを室
温の閾値電流値以下に設定しなければならない。従っ
て、温度上昇時には、図１５に示す如く、バイアスが閾
値より極端に小さくなるため、発振遅延時間が大きくな
り、高速伝送の障害になるという問題を生じていた。
【０００９】そこで、本発明は、温度変動による発振閾
値電流の変動を低減することができ、温度が上昇した
時、固定バイアスでも発振遅延時間を短縮することがで
き、高速伝送を容易に実現することができる半導体発光
装置を提供することを目的としている。
値電流の変動を低減することができ、温度が上昇した
時、固定バイアスでも発振遅延時間を短縮することがで
き、高速伝送を容易に実現することができる半導体発光
装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
低温下で動作させた時にはキャリアの注入を阻害し、か
つ高温下で動作させた時にはキャリアの注入を阻害しな
い障壁を、活性領域のｐ側及びｎ側の少なくともどちら
か一方に、部分的に挿入してなることを特徴とするもの
である。
低温下で動作させた時にはキャリアの注入を阻害し、か
つ高温下で動作させた時にはキャリアの注入を阻害しな
い障壁を、活性領域のｐ側及びｎ側の少なくともどちら
か一方に、部分的に挿入してなることを特徴とするもの
である。
【００１１】請求項２記載の発明は、上記請求項１記載
の発明において、波長が１μｍ帯以上２μｍ以下の範囲
で発光することを特徴とするものである。請求項３記載
の発明は、上記請求項１，２記載の発明において、前記
活性領域は、量子井戸構造からなることを特徴とするも
のである。請求項４記載の発明は、上記請求項１乃至３
記載の発明において、前記障壁は、バンド不連続な材料
からなることを特徴とするものである。
の発明において、波長が１μｍ帯以上２μｍ以下の範囲
で発光することを特徴とするものである。請求項３記載
の発明は、上記請求項１，２記載の発明において、前記
活性領域は、量子井戸構造からなることを特徴とするも
のである。請求項４記載の発明は、上記請求項１乃至３
記載の発明において、前記障壁は、バンド不連続な材料
からなることを特徴とするものである。
【００１２】請求項５記載の発明は、上記請求項１乃至
３記載の発明において、前記障壁は、ドーピング濃度の
差を利用して形成してなることを特徴とするものであ
る。請求項６記載の発明は、上記請求項１乃至５記載の
発明において、前記障壁の幅は、１μｍ以上であること
を特徴とするものである。
３記載の発明において、前記障壁は、ドーピング濃度の
差を利用して形成してなることを特徴とするものであ
る。請求項６記載の発明は、上記請求項１乃至５記載の
発明において、前記障壁の幅は、１μｍ以上であること
を特徴とするものである。
【００１３】
【作用】活性領域へのキャリアの注入を阻害するような
障壁が、部分的に存在するような構造を想定し、以下具
体的に図面を用いて本発明の原理を説明する。図１〜６
は本発明の原理説明図である。図１は本発明に係る半導
体レーザの構造を示す断面図である。
障壁が、部分的に存在するような構造を想定し、以下具
体的に図面を用いて本発明の原理を説明する。図１〜６
は本発明の原理説明図である。図１は本発明に係る半導
体レーザの構造を示す断面図である。
【００１４】図１において、１は半導体レーザを構成す
る活性層であり、２，３は活性層１上に形成されたノン
ドープクラッド層、ｎ型又はｐ型のクラッド層であり、
４はノンドープクラッド層２内に部分的に形成された障
壁である。障壁４は、低温下で動作させた時にはキャリ
アを通さず注入を阻害し、かつ高温下で動作させた時に
はキャリアを通して注入を阻害しない。
る活性層であり、２，３は活性層１上に形成されたノン
ドープクラッド層、ｎ型又はｐ型のクラッド層であり、
４はノンドープクラッド層２内に部分的に形成された障
壁である。障壁４は、低温下で動作させた時にはキャリ
アを通さず注入を阻害し、かつ高温下で動作させた時に
はキャリアを通して注入を阻害しない。
【００１５】次に、図２，３は図１に示す半導体レーザ
における低温下でのキャリア注入の様子を示す図であ
る。図１に示す半導体レーザを低温下で動作させた時、
図２に示す如く、キャリアは、障壁４を越えることがで
きない。このため、図３に示す如く、障壁４のある領域
のキャリア密度は低く、利得は小さくなる。反対に障
壁４のない領域では、領域の障壁４を越えられない
キャリアも注入されるため、キャリア密度は高く、利得
は大きくなる。この障壁４のある領域の利得と障壁４
のない領域の利得の平均の利得を考えた時、障壁４の
ある領域の利得と障壁４のない領域の利得とが大き
く異なるため、その平均の利得の分布は、ブロードにな
り、その結果、閾値に達するキャリア密度は、均一にキ
ャリアを注入した時に比べ高くなる。
における低温下でのキャリア注入の様子を示す図であ
る。図１に示す半導体レーザを低温下で動作させた時、
図２に示す如く、キャリアは、障壁４を越えることがで
きない。このため、図３に示す如く、障壁４のある領域
のキャリア密度は低く、利得は小さくなる。反対に障
壁４のない領域では、領域の障壁４を越えられない
キャリアも注入されるため、キャリア密度は高く、利得
は大きくなる。この障壁４のある領域の利得と障壁４
のない領域の利得の平均の利得を考えた時、障壁４の
ある領域の利得と障壁４のない領域の利得とが大き
く異なるため、その平均の利得の分布は、ブロードにな
り、その結果、閾値に達するキャリア密度は、均一にキ
ャリアを注入した時に比べ高くなる。
【００１６】一方、図４，５は図１に示す半導体レーザ
における高温下でのキャリア注入の様子を示す図であ
る。図１に示す半導体レーザを高温下で動作させた時、
図４に示す如く、キャリアは、障壁４を越えることがで
きる。このため、キャリアはほぼ均一に注入されるの
で、障壁４のある領域の利得と障壁４のない領域の
利得の利得分布は近くなり、平均の利得の分布は急岐に
なる。その結果、障壁４が存在することによる閾値上昇
は、小さくなる。
における高温下でのキャリア注入の様子を示す図であ
る。図１に示す半導体レーザを高温下で動作させた時、
図４に示す如く、キャリアは、障壁４を越えることがで
きる。このため、キャリアはほぼ均一に注入されるの
で、障壁４のある領域の利得と障壁４のない領域の
利得の利得分布は近くなり、平均の利得の分布は急岐に
なる。その結果、障壁４が存在することによる閾値上昇
は、小さくなる。
【００１７】図６はこの時の電流−光出力特性を示す図
である。この図６に示す如く、本発明では、高温下での
閾値がほとんど上昇しない替わりに低温（室温）下での
閾値が相対的に上昇するために、閾値電流の温度依存性
は小さくなる。従って、本発明によれば、温度変化によ
る閾値電流の変動を低減することができるため、高温ま
で温度が上昇した場合に、固定バイアスでも発振遅延時
間を短縮することができ、高速伝送を容易に実現するこ
とができる等、システム上使い易い半導体レーザを実現
することができる。
である。この図６に示す如く、本発明では、高温下での
閾値がほとんど上昇しない替わりに低温（室温）下での
閾値が相対的に上昇するために、閾値電流の温度依存性
は小さくなる。従って、本発明によれば、温度変化によ
る閾値電流の変動を低減することができるため、高温ま
で温度が上昇した場合に、固定バイアスでも発振遅延時
間を短縮することができ、高速伝送を容易に実現するこ
とができる等、システム上使い易い半導体レーザを実現
することができる。
【００１８】なお、図２，４のＥ軸は、バンドダイアグ
ラムの伝導帯側を示す。このように、Ｅ軸を伝導帯と規
定すると、前述したクラッド層も規定されるため、価電
子帯でも上記と同様な効果を得ることができる。
ラムの伝導帯側を示す。このように、Ｅ軸を伝導帯と規
定すると、前述したクラッド層も規定されるため、価電
子帯でも上記と同様な効果を得ることができる。
【００１９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図７は本発明に係る一実施例の半導体発光装置の
共振器方向に対して垂直方向の構造を示す断面図、図８
は図７に示す半導体発光装置の共振器方向の構造を示す
断面図である。図示例は１．３μｍ帯半導体レーザに適
用することができる。
する。図７は本発明に係る一実施例の半導体発光装置の
共振器方向に対して垂直方向の構造を示す断面図、図８
は図７に示す半導体発光装置の共振器方向の構造を示す
断面図である。図示例は１．３μｍ帯半導体レーザに適
用することができる。
【００２０】本実施例では、まず、（１００）ｐ型Ｉｎ
Ｐ基板１１上にＭＯＶＰＥ法により、膜厚１μｍ程度の
ｐ型ＩｎＰバッファー層１２、歪量子井戸活性層１３、
膜厚０．１μｍ程度のノンドープＩｎＰクラッド層１
４、膜厚０．１μｍ程度のノンドープＡｌＧａＩｎＡｓ
障壁層１５を順次積層する。ここで、歪量子井戸活性層
１３は、例えば、下側から膜厚が８０ｎｍ程度のＩｎＧ
ａＡｓＰ層（１．１５μｍ組成）と、膜厚が４ｎｍ程度
のＩｎＧａＡｓＰ層（１．４８μｍ組成 歪量１％）
と、膜厚が１０ｎｍ程度のＩｎＧａＡｓＰ層（１．１５
μｍ組成）と、膜厚が４ｎｍ程度のＩｎＧａＡｓＰ層
（１．４８μｍ組成 歪量１％）と、膜厚が１０ｎｍ程
度のＩｎＧａＡｓＰ層（１．１５μｍ組成）と、膜厚が
４ｎｍ程度のＩｎＧａＡｓＰ層（１．４８μｍ組成 歪
量１％）と、膜厚が１０ｎｍ程度のＩｎＧａＡｓＰ層
（１．１５μｍ組成）と、膜厚が４ｎｍ程度のＩｎＧａ
ＡｓＰ層（１．４８μｍ組成 歪量１％）と、膜厚が８
０ｎｍ程度のＩｎＧａＡｓＰ層（１．１５μｍ組成）と
からなる多層膜で構成すればよい（何れもノンドー
プ）。
Ｐ基板１１上にＭＯＶＰＥ法により、膜厚１μｍ程度の
ｐ型ＩｎＰバッファー層１２、歪量子井戸活性層１３、
膜厚０．１μｍ程度のノンドープＩｎＰクラッド層１
４、膜厚０．１μｍ程度のノンドープＡｌＧａＩｎＡｓ
障壁層１５を順次積層する。ここで、歪量子井戸活性層
１３は、例えば、下側から膜厚が８０ｎｍ程度のＩｎＧ
ａＡｓＰ層（１．１５μｍ組成）と、膜厚が４ｎｍ程度
のＩｎＧａＡｓＰ層（１．４８μｍ組成 歪量１％）
と、膜厚が１０ｎｍ程度のＩｎＧａＡｓＰ層（１．１５
μｍ組成）と、膜厚が４ｎｍ程度のＩｎＧａＡｓＰ層
（１．４８μｍ組成 歪量１％）と、膜厚が１０ｎｍ程
度のＩｎＧａＡｓＰ層（１．１５μｍ組成）と、膜厚が
４ｎｍ程度のＩｎＧａＡｓＰ層（１．４８μｍ組成 歪
量１％）と、膜厚が１０ｎｍ程度のＩｎＧａＡｓＰ層
（１．１５μｍ組成）と、膜厚が４ｎｍ程度のＩｎＧａ
ＡｓＰ層（１．４８μｍ組成 歪量１％）と、膜厚が８
０ｎｍ程度のＩｎＧａＡｓＰ層（１．１５μｍ組成）と
からなる多層膜で構成すればよい（何れもノンドー
プ）。
【００２１】次に、＜０１−１＞方向に平行な幅１０μ
ｍ、１０μｍ間隔のレジスト等をマスクにして、ノンド
ープＡｌＧａＩｎＡｓ障壁層１５を選択的にエッチング
する。次に、マスクを除去した後、例えばＭＯＶＰＥ法
により、膜厚０．１μｍ程度のノンドープＩｎＰクラッ
ド層１６、膜厚０．５μｍ程度のｎ型ＩｎＰクラッド層
１７を再成長する。
ｍ、１０μｍ間隔のレジスト等をマスクにして、ノンド
ープＡｌＧａＩｎＡｓ障壁層１５を選択的にエッチング
する。次に、マスクを除去した後、例えばＭＯＶＰＥ法
により、膜厚０．１μｍ程度のノンドープＩｎＰクラッ
ド層１６、膜厚０．５μｍ程度のｎ型ＩｎＰクラッド層
１７を再成長する。
【００２２】次に、このウエハを＜０１１＞方向に長い
ＳｉＯ2 膜等をマスクにして、ｎ型ＩｎＰクラッド層１
７からｐ型ＩｎＰバッファ層１２までをエッチングし、
メサストライプを形成する。次いで、このメサストライ
プを例えばＬＰＥ法により、膜厚０．５μｍ程度のｐ型
ＩｎＰ埋め込み層１８、膜厚０．５μｍ程度のｎ型Ｉｎ
Ｐ埋め込み層１９、膜厚０．５μｍ程度のｐ型ＩｎＰ埋
め込み層２０で埋め込む。
ＳｉＯ2 膜等をマスクにして、ｎ型ＩｎＰクラッド層１
７からｐ型ＩｎＰバッファ層１２までをエッチングし、
メサストライプを形成する。次いで、このメサストライ
プを例えばＬＰＥ法により、膜厚０．５μｍ程度のｐ型
ＩｎＰ埋め込み層１８、膜厚０．５μｍ程度のｎ型Ｉｎ
Ｐ埋め込み層１９、膜厚０．５μｍ程度のｐ型ＩｎＰ埋
め込み層２０で埋め込む。
【００２３】次に、マスクを除去した後、例えばＬＰＥ
法によりｐ型ＩｎＰ埋め込み層２０及びｎ型ＩｎＰクラ
ッド層１７上に膜厚１μｍ程度のｎ型ＩｎＰ埋め込み層
２１、膜厚０．５μｍ程度のｎ型ＩｎＧａＡｓＰ（１．
３μｍ組成）コンタクト層２２を成長する。その後、蒸
着法等によりｎ型ＩｎＧａＡｓＰコンタクト層２２側に
膜厚５００Å程度のＡｕＧｅ表面電極２３を形成し、ｐ
型ＩｎＰ基板１１側に膜厚５００Å／５００Å程度のＡ
ｕＺｎ／Ａｕ裏面電極２４を形成する。そして、これを
劈開し、両端面に高反射コートを施すことにより、図
７，８に示すような構造の半導体レーザを得ることがで
きる。
法によりｐ型ＩｎＰ埋め込み層２０及びｎ型ＩｎＰクラ
ッド層１７上に膜厚１μｍ程度のｎ型ＩｎＰ埋め込み層
２１、膜厚０．５μｍ程度のｎ型ＩｎＧａＡｓＰ（１．
３μｍ組成）コンタクト層２２を成長する。その後、蒸
着法等によりｎ型ＩｎＧａＡｓＰコンタクト層２２側に
膜厚５００Å程度のＡｕＧｅ表面電極２３を形成し、ｐ
型ＩｎＰ基板１１側に膜厚５００Å／５００Å程度のＡ
ｕＺｎ／Ａｕ裏面電極２４を形成する。そして、これを
劈開し、両端面に高反射コートを施すことにより、図
７，８に示すような構造の半導体レーザを得ることがで
きる。
【００２４】ここで、活性領域は、本実施例のような歪
量子井戸でなく、例えばバルク活性層で構成しても良い
が、量子井戸構造を導入すれば、閾値の絶対値、即ちＩ
thoを小さくすることができるため、本実施例のよう
に、低閾値かつ温度特性の良いレーザを実現することが
できる。なお、温度特性は、量子井戸構造のみを導入し
たのみでは改善されないが、障壁層１５と量子井戸構造
を組み合わせることではじめて温度特性を改善すること
ができる。
量子井戸でなく、例えばバルク活性層で構成しても良い
が、量子井戸構造を導入すれば、閾値の絶対値、即ちＩ
thoを小さくすることができるため、本実施例のよう
に、低閾値かつ温度特性の良いレーザを実現することが
できる。なお、温度特性は、量子井戸構造のみを導入し
たのみでは改善されないが、障壁層１５と量子井戸構造
を組み合わせることではじめて温度特性を改善すること
ができる。
【００２５】また、本実施例では、ノンドープＡｌＧａ
ＩｎＡｓ障壁層１５を共振器方向に分布して存在するよ
うに構成するため、前述のキャリアの不均一注入を起こ
すことができるため、閾値電流の温度依存性を改善する
ことができる。本実施例では、障壁は伝導帯に生じる。
この障壁の高さは、例えば２０℃ではキャリアが越える
ことができず、８０℃では越えることができるように、
約３５ｍｅＶとした。この時、ノンドープＡｌＧａＩｎ
Ａｓ障壁層１５の組成は、Ａｌ：２５％、Ｇａ：２５
％、Ｉｎ：５０％である。ここでのバンド構造の概略
は、図９に示す通りである。図９に示す如く、価電子帯
は、井戸状になるが、ｎ側電極側であるため、正孔は殆
ど存在しないので、問題にならない。
ＩｎＡｓ障壁層１５を共振器方向に分布して存在するよ
うに構成するため、前述のキャリアの不均一注入を起こ
すことができるため、閾値電流の温度依存性を改善する
ことができる。本実施例では、障壁は伝導帯に生じる。
この障壁の高さは、例えば２０℃ではキャリアが越える
ことができず、８０℃では越えることができるように、
約３５ｍｅＶとした。この時、ノンドープＡｌＧａＩｎ
Ａｓ障壁層１５の組成は、Ａｌ：２５％、Ｇａ：２５
％、Ｉｎ：５０％である。ここでのバンド構造の概略
は、図９に示す通りである。図９に示す如く、価電子帯
は、井戸状になるが、ｎ側電極側であるため、正孔は殆
ど存在しないので、問題にならない。
【００２６】なお、上記実施例では、ノンドープＡｌＧ
ａＩｎＡｓ障壁層１５を伝導帯に障壁を生じる材料で構
成する場合について説明したが、本発明はこれのみに限
定されるものではなく、例えば価電子帯側に障壁を生じ
る材料で構成してもよい。ここでのバンド構造の概略
は、図１０に示す通りである。図１０では、価電子帯だ
けに障壁ができる適当な材料がないため、ＩｎＰを障壁
とし、クラッドをＩｎＧａＡｓＰにした。価電子帯側の
障壁が３５ｍｅＶとした時、障壁層の組成は、Ａｓ：８
％、Ｇａ：４％である。但し、この障壁層は、前述の実
施例とは逆に、ｐ側に挿入しなければならない。
ａＩｎＡｓ障壁層１５を伝導帯に障壁を生じる材料で構
成する場合について説明したが、本発明はこれのみに限
定されるものではなく、例えば価電子帯側に障壁を生じ
る材料で構成してもよい。ここでのバンド構造の概略
は、図１０に示す通りである。図１０では、価電子帯だ
けに障壁ができる適当な材料がないため、ＩｎＰを障壁
とし、クラッドをＩｎＧａＡｓＰにした。価電子帯側の
障壁が３５ｍｅＶとした時、障壁層の組成は、Ａｓ：８
％、Ｇａ：４％である。但し、この障壁層は、前述の実
施例とは逆に、ｐ側に挿入しなければならない。
【００２７】この材料系では、活性層とクラッド層のバ
ンドギャップ差が小さくなり不利だが、移動度の小さい
（回り込みの小さい）正孔に分布を付けることができる
ため、障壁による効果を大きくすることができる。但
し、伝導帯側も障壁状になるが、電子は殆ど存在しない
ため、注入に影響はない。当然、上記の伝導帯側及び価
電子帯側の障壁を両方挿入すれば、工程は多くなるもの
の、障壁による効果をより大きくすることができる。
ンドギャップ差が小さくなり不利だが、移動度の小さい
（回り込みの小さい）正孔に分布を付けることができる
ため、障壁による効果を大きくすることができる。但
し、伝導帯側も障壁状になるが、電子は殆ど存在しない
ため、注入に影響はない。当然、上記の伝導帯側及び価
電子帯側の障壁を両方挿入すれば、工程は多くなるもの
の、障壁による効果をより大きくすることができる。
【００２８】次に、ノンドープＡｌＧａＩｎＡｓ障壁層
１５は、単にキャリア注入を阻害するだけなので、必ず
しも共振器方向に垂直に形成しなくてもよく、例えば、
斜めに形成して構成してもよい。また、必ずしも周期的
に形成する必要もなく、例えば共振器と平行方向に障壁
を形成して構成してもよい。以下、具体的に図面を用い
て説明する。
１５は、単にキャリア注入を阻害するだけなので、必ず
しも共振器方向に垂直に形成しなくてもよく、例えば、
斜めに形成して構成してもよい。また、必ずしも周期的
に形成する必要もなく、例えば共振器と平行方向に障壁
を形成して構成してもよい。以下、具体的に図面を用い
て説明する。
【００２９】ここでは、前述した図１０の価電子帯の障
壁を用いた。図１１は本発明に適用できる半導体発光装
置の共振器方向に対して垂直方向の構造を示す断面図、
図１２は図１１に示す半導体発光装置の共振器方向の構
造を示す断面図である。図１１，１２において、３１は
ｐ型ＩｎＰ基板、３２はｐ型ＩｎＧａＡｓＰバッファー
層、３３はノンドープＩｎＧａＡｓＰクラッド層、３４
はノンドープＩｎＰ障壁層、３５はノンドープＩｎＧａ
ＡｓＰクラッド層、３６は歪量子井戸活性層、３７はｎ
型ＩｎＧａＡｓＰクラッド層、３８はｐ型ＩｎＰ埋め込
み層、３９はｎ型ＩｎＰ埋め込み層、４０はｐ型ＩｎＰ
埋め込み層、４１はｎ型ＩｎＰ埋め込み層、４２はｎ型
ＩｎＧａＡｓＰ（１．３μｍ組成）コンタクト層、４３
はＡｕＧｅ表面電極、４４はＡｕＺｎ／Ａｕ裏面電極で
ある。
壁を用いた。図１１は本発明に適用できる半導体発光装
置の共振器方向に対して垂直方向の構造を示す断面図、
図１２は図１１に示す半導体発光装置の共振器方向の構
造を示す断面図である。図１１，１２において、３１は
ｐ型ＩｎＰ基板、３２はｐ型ＩｎＧａＡｓＰバッファー
層、３３はノンドープＩｎＧａＡｓＰクラッド層、３４
はノンドープＩｎＰ障壁層、３５はノンドープＩｎＧａ
ＡｓＰクラッド層、３６は歪量子井戸活性層、３７はｎ
型ＩｎＧａＡｓＰクラッド層、３８はｐ型ＩｎＰ埋め込
み層、３９はｎ型ＩｎＰ埋め込み層、４０はｐ型ＩｎＰ
埋め込み層、４１はｎ型ＩｎＰ埋め込み層、４２はｎ型
ＩｎＧａＡｓＰ（１．３μｍ組成）コンタクト層、４３
はＡｕＧｅ表面電極、４４はＡｕＺｎ／Ａｕ裏面電極で
ある。
【００３０】ｐ型ＩｎＧａＡｓＰバッファー層３２、ノ
ンドープＩｎＧａＡｓＰクラッド層３３、ノンドープＩ
ｎＧａＡｓＰクラッド層３５及びｎ型ＩｎＧａＡｓＰク
ラッド層３７の組成は、前述した図１０に示す通りであ
る。作製方法は、１回目の成長でノンドープＩｎＰ障壁
層３４までを積層して、＜０１１＞方向に平行にストラ
イプ状にエッチングし、２回目の成長でノンドープＩｎ
ＧａＡｓＰクラッド層３５以降を積層するということ以
外は、図７，８の上記実施例と同様である。
ンドープＩｎＧａＡｓＰクラッド層３３、ノンドープＩ
ｎＧａＡｓＰクラッド層３５及びｎ型ＩｎＧａＡｓＰク
ラッド層３７の組成は、前述した図１０に示す通りであ
る。作製方法は、１回目の成長でノンドープＩｎＰ障壁
層３４までを積層して、＜０１１＞方向に平行にストラ
イプ状にエッチングし、２回目の成長でノンドープＩｎ
ＧａＡｓＰクラッド層３５以降を積層するということ以
外は、図７，８の上記実施例と同様である。
【００３１】この実施例では、ドーピングするとバンド
が曲がることを考慮し、障壁高さの設計を容易にするた
めに、ノンドープＩｎＰ障壁層３４及びこのノンドープ
ＩｎＰ障壁層３４上下のクラッド層３３，３５をノンド
ープとしてある。しかしながら、このように、ノンドー
プＩｎＰ障壁層３４及びクラッド層３３，３５をノンド
ープにすると、キャリアが拡散して進むために、拡散で
進むと遅いので高速変調時の応答が悪くなり、高速特性
に悪影響が生じ易い。この対策として、ドーピングする
場合には、障壁層３４のみこのノンドープＩｎＰ障壁層
３４の上下のクラッド層に比べて低ドーピング或いはノ
ンドープにする等すればよい。このように、ドーピング
によるバンドの曲がりを積極的に障壁の形成に利用して
もよい。
が曲がることを考慮し、障壁高さの設計を容易にするた
めに、ノンドープＩｎＰ障壁層３４及びこのノンドープ
ＩｎＰ障壁層３４上下のクラッド層３３，３５をノンド
ープとしてある。しかしながら、このように、ノンドー
プＩｎＰ障壁層３４及びクラッド層３３，３５をノンド
ープにすると、キャリアが拡散して進むために、拡散で
進むと遅いので高速変調時の応答が悪くなり、高速特性
に悪影響が生じ易い。この対策として、ドーピングする
場合には、障壁層３４のみこのノンドープＩｎＰ障壁層
３４の上下のクラッド層に比べて低ドーピング或いはノ
ンドープにする等すればよい。このように、ドーピング
によるバンドの曲がりを積極的に障壁の形成に利用して
もよい。
【００３２】上記各実施例は、障壁層１５，３４による
障壁をバンド不連続な材料から構成する場合について説
明したが、本発明はこれのみに限定されるものではな
く、例えばドーピング濃度差を利用し形成して構成して
もよい。次に、障壁層３４が小さすぎると、障壁の下で
キャリアが回り込み、均一化してしまうため、幅はキャ
リアの拡散長以上必要である。このため、電子の拡散長
が３〜４μｍ、正孔の拡散長が１μｍであることを考慮
すると、障壁の幅は、１μｍ以上が好ましい。また、障
壁層３４中では、キャリアは拡散で移動するため、厚さ
が拡散長以上あると、高温でもキャリアが注入されな
い。このため、障壁の厚さは、１μｍ以下が好ましい。
障壁をバンド不連続な材料から構成する場合について説
明したが、本発明はこれのみに限定されるものではな
く、例えばドーピング濃度差を利用し形成して構成して
もよい。次に、障壁層３４が小さすぎると、障壁の下で
キャリアが回り込み、均一化してしまうため、幅はキャ
リアの拡散長以上必要である。このため、電子の拡散長
が３〜４μｍ、正孔の拡散長が１μｍであることを考慮
すると、障壁の幅は、１μｍ以上が好ましい。また、障
壁層３４中では、キャリアは拡散で移動するため、厚さ
が拡散長以上あると、高温でもキャリアが注入されな
い。このため、障壁の厚さは、１μｍ以下が好ましい。
【００３３】なお、上記各実施例では、波長１．３μｍ
帯で発光する半導体レーザを例示して説明したが、本発
明はこれのみには限定されず、温度特性が元々悪い半導
体レーザを考慮すると、波長１〜２μｍ帯で発光する半
導体レーザが好適である。
帯で発光する半導体レーザを例示して説明したが、本発
明はこれのみには限定されず、温度特性が元々悪い半導
体レーザを考慮すると、波長１〜２μｍ帯で発光する半
導体レーザが好適である。
【００３４】
【発明の効果】本発明によれば、温度変動による発振閾
値電流の変動を低減することができ、温度が上昇した
時、固定バイアスで発振遅延時間を短縮することがで
き、高速伝送を容易に実現することができるという効果
がある。
値電流の変動を低減することができ、温度が上昇した
時、固定バイアスで発振遅延時間を短縮することがで
き、高速伝送を容易に実現することができるという効果
がある。
【図１】本発明の原理説明図である。
【図２】本発明の原理説明図である。
【図３】本発明の原理説明図である。
【図４】本発明の原理説明図である。
【図５】本発明の原理説明図である。
【図６】本発明の原理説明図である。
【図７】本発明に係る一実施例の半導体発光装置の共振
器方向に対して垂直方向の構造を示す断面図である。
器方向に対して垂直方向の構造を示す断面図である。
【図８】図７に示す半導体発光装置の共振器方向の構造
を示す断面図である。
を示す断面図である。
【図９】図７，８に示す半導体発光装置のｐ型ＩｎＰバ
ッファー層からノンドープＩｎＰクラッド層までのバン
ド構造を示す図である。
ッファー層からノンドープＩｎＰクラッド層までのバン
ド構造を示す図である。
【図１０】本発明に適用できる障壁層を価電子帯側に障
壁を生じる材料で構成する場合のバンド構造を示す図で
ある。
壁を生じる材料で構成する場合のバンド構造を示す図で
ある。
【図１１】本発明に適用できる半導体発光装置の共振器
方向に対して垂直方向の構造を示す断面図である。
方向に対して垂直方向の構造を示す断面図である。
【図１２】図１１に示す半導体発光装置の共振器方向の
構造を示す断面図である。
構造を示す断面図である。
【図１３】従来の１．３μｍ帯半導体レーザの共振器方
向に対して垂直方向の構造を示す断面図である。
向に対して垂直方向の構造を示す断面図である。
【図１４】図１３に示す１．３μｍ帯半導体レーザの共
振器方向の構造を示す断面図である。
振器方向の構造を示す断面図である。
【図１５】従来例の課題を示す図である。
１ 活性層 ２ ノンドープクラッド層 ３ クラッド層 ４ 障壁層 １１ ｐ型ＩｎＰ基板 １２ ｐ型ＩｎＰバッファー層 １３ 歪量子井戸活性層 １４ ノンドープＩｎＰクラッド層 １５ ノンドープＡｌＧａＩｎＡｓ障壁層 １６ ノンドープＩｎＰクラッド層 １７ ｎ型ＩｎＰクラッド層 １８ ｐ型ＩｎＰ埋め込み層 １９ ｎ型ＩｎＰ埋め込み層 ２０ ｐ型ＩｎＰ埋め込み層 ２１ ｎ型ＩｎＰ埋め込み層 ２２ ｎ型ＩｎＧａＡｓＰコンタクト層 ２３ ＡｕＧｅ表面電極 ２４ ＡｕＺｎ／Ａｕ裏面電極 ３１ ｐ型ＩｎＰ基板 ３２ ｐ型ＩｎＧａＡｓＰバッファー層 ３３ ノンドープＩｎＧａＡｓＰクラッド層 ３４ ノンドープＩｎＰ障壁層 ３５ ノンドープＩｎＧａＡｓＰクラッド層 ３６ 歪量子井戸活性層 ３７ ｎ型ＩｎＧａＡｓＰクラッド層 ３８ ｐ型ＩｎＰ埋め込み層 ３９ ｎ型ＩｎＰ埋め込み層 ４０ ｐ型ＩｎＰ埋め込み層 ４１ ｎ型ＩｎＰ埋め込み層 ４２ ｎ型ＩｎＧａＡｓＰコンタクト層 ４３ ＡｕＧｅ表面電極 ４４ ＡｕＺｎ／Ａｕ裏面電極
Claims (6)
- 【請求項１】低温下で動作させた時にはキャリアの注入
を阻害し、かつ高温下で動作させた時にはキャリアの注
入を阻害しない障壁（４）を、活性領域のｐ側及びｎ側
の少なくともどちらか一方に、部分的に挿入してなるこ
とを特徴とする半導体発光装置。 - 【請求項２】波長が１μｍ帯以上２μｍ帯以下の範囲で
発光することを特徴とする請求項１記載の半導体発光装
置。 - 【請求項３】前記活性領域は、量子井戸構造からなるこ
とを特徴とする請求項１，２記載の半導体発光装置。 - 【請求項４】前記障壁（４）は、バンド不連続な材料か
らなることを特徴とする請求項１乃至３記載の半導体発
光装置。 - 【請求項５】前記障壁（４）は、ドーピング濃度の差を
利用して形成してなることを特徴とする請求項１乃至３
記載の半導体発光装置。 - 【請求項６】前記障壁（４）の幅は、１μｍ以上である
ことを特徴とする請求項１乃至５記載の半導体発光装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15313994A JPH0818156A (ja) | 1994-07-05 | 1994-07-05 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15313994A JPH0818156A (ja) | 1994-07-05 | 1994-07-05 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818156A true JPH0818156A (ja) | 1996-01-19 |
Family
ID=15555870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15313994A Withdrawn JPH0818156A (ja) | 1994-07-05 | 1994-07-05 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327201B1 (ko) * | 1998-03-07 | 2002-04-17 | 윤종용 | 화상신호송수신방법및장치 |
| US8644399B2 (en) | 2006-06-23 | 2014-02-04 | Sony Corporation | Transmission apparatus, transmission method, reception apparatus, reception method, and transmission system |
-
1994
- 1994-07-05 JP JP15313994A patent/JPH0818156A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327201B1 (ko) * | 1998-03-07 | 2002-04-17 | 윤종용 | 화상신호송수신방법및장치 |
| US8644399B2 (en) | 2006-06-23 | 2014-02-04 | Sony Corporation | Transmission apparatus, transmission method, reception apparatus, reception method, and transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481458B2 (ja) | 半導体レーザ | |
| JP2004179274A (ja) | 光半導体装置 | |
| JPH07235732A (ja) | 半導体レーザ | |
| JP2000216492A (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| JPS6014482A (ja) | 半導体レ−ザ装置 | |
| JPH11274635A (ja) | 半導体発光装置 | |
| JP2008091713A (ja) | 二波長半導体レーザ装置 | |
| US5556804A (en) | Method of manufacturing semiconductor laser | |
| JP4295776B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| KR20050076825A (ko) | 반도체 레이저 장치 및 이것을 이용한 광 픽업 장치 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2980302B2 (ja) | 半導体レーザ | |
| JP2009302582A (ja) | 二波長半導体レーザ装置 | |
| JP2697615B2 (ja) | 多重量子井戸半導体レーザ | |
| JP3658048B2 (ja) | 半導体レーザ素子 | |
| US6842471B2 (en) | Semiconductor laser device having a current non-injection area | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JPH0818156A (ja) | 半導体発光装置 | |
| JP4652712B2 (ja) | 半導体装置 | |
| JP2009076640A (ja) | 半導体発光素子 | |
| JP4983791B2 (ja) | 光半導体素子 | |
| JP2748838B2 (ja) | 量子井戸半導体レーザ装置 | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2723924B2 (ja) | 半導体レーザ素子 | |
| JPH11233874A (ja) | 半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |