JP2004281815A - エッチング方法 - Google Patents
エッチング方法 Download PDFInfo
- Publication number
- JP2004281815A JP2004281815A JP2003072543A JP2003072543A JP2004281815A JP 2004281815 A JP2004281815 A JP 2004281815A JP 2003072543 A JP2003072543 A JP 2003072543A JP 2003072543 A JP2003072543 A JP 2003072543A JP 2004281815 A JP2004281815 A JP 2004281815A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- output
- etching method
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】製造工程を簡素化できると共に、メサ側壁に与えるダメージを軽減して、リーク電流が低減された半導体素子を製造できるエッチング方法を提供する。
【解決手段】まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）をチャンバ１３内のサセプタ１１に移載し、チャンバ１３内にＣＨ４／Ｈ２／Ｃｌ２混合ガスを供給する。また、制御系１００の制御信号により高周波電源１７及び１９を運転し、チャンバ１３内に高周波誘導プラズマ（ＩＣＰ）を形成せしめると共にサセプタ１１に交流バイアス電圧を印加することにより、化合物半導体層２０ａのドライエッチングを行う。このとき、制御系１００は、予め記憶された情報等に基づいて、形成されるＰＩＮフォトダイオード１のリーク電流が許容値以下となるように、高周波電源１７及び１９の出力（バイアス出力及びＩＣＰ出力）をそれぞれ調整する。
【選択図】 図２
【解決手段】まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）をチャンバ１３内のサセプタ１１に移載し、チャンバ１３内にＣＨ４／Ｈ２／Ｃｌ２混合ガスを供給する。また、制御系１００の制御信号により高周波電源１７及び１９を運転し、チャンバ１３内に高周波誘導プラズマ（ＩＣＰ）を形成せしめると共にサセプタ１１に交流バイアス電圧を印加することにより、化合物半導体層２０ａのドライエッチングを行う。このとき、制御系１００は、予め記憶された情報等に基づいて、形成されるＰＩＮフォトダイオード１のリーク電流が許容値以下となるように、高周波電源１７及び１９の出力（バイアス出力及びＩＣＰ出力）をそれぞれ調整する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、エッチング方法に関する。
【０００２】
【従来の技術】
従来、フォトダイオード（ＰＤ）や半導体レーザ（ＬＤ）等の半導体素子をメサ状に形成する場合のエッチング方法としては、エッチレートや素子へのエッチングダメージの観点から、一般にウェットエッチングが多用されている。
【０００３】
また、本発明者らは、ウェットエッチングに比して、形成されるメサの幅及びエッチング深さの制御性を改善できる方法として、ドライエッチングによる方法を提案している。この方法においては、電子サイクロトロン共鳴反応性イオン（ドライ）エッチング（ＥＣＲ−ＲＩＥ）を用いてＩｎＰサイドウォールを形成すべく、ＣＨ４／Ｈ２ガスによるＲＩＥプロセスを実施した後に、Ｏ２プラズマにより改質処理を行う（非特許文献１）。
【０００４】
【非特許文献１】
‘Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ’，２００２年，Ｖｏｌ．４１，ｐ．１０７２−１０７５
【０００５】
【発明が解決しようとする課題】
しかし、メサ形成にウェットエッチングを用いると、サイドウォール形成時に、化合物半導体層のサイドエッチ量や深さ方向のエンドポイントを所望にコントロールするのが困難であり、メサ幅やエッチング深さのばらつきが本来的に増大してしまう。
【０００６】
一方、ドライエッチングを用いると、一般に、エッチングにより半導体素子が受けるダメージがウェットエッチングに比して増大する傾向にある。特に、メサ側壁がダメージを受けると、半導体素子のリーク電流の増大、すなわち、例えばＰＤであれば暗電流の増大、或いはＬＤであれば無効電流の増大に起因する閾値電流の増加を招くおそれがある。上記ＥＣＲ−ＲＩＥを用いたドライエッチングでは、そのようなダメージを極力低減すべくＥＣＲをいう比較的穏やかな条件のエッチングが可能な手法を用いているにもかかわらず、Ｏ２プラズマ処理による炭素原子及び酸素原子の除去を必要としている。
【０００７】
このため、従来のドライエッチングでは、製造工程が複雑になり、その結果、工程数の増加により、経済性が低下してしまうという問題がある。また、Ｏ２プラズマ処理の時間が長いほど改質効果が高められる傾向にあるものの、その時間が過度に長いと、メサ側壁へのダメージが不都合な程度に大きくなってしまい、却ってリーク電流の増大を引き起こしてしまう。
【０００８】
そこで、本発明は、かかる事情に鑑みてなされたものであり、製造工程を簡素化できるばかりでなく、メサ側壁に与えるダメージを軽減して、リーク電流が低減された半導体素子を製造できるエッチング方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明者は鋭意研究を重ねた結果、メサ形成に誘導結合方式のプラズマドライエッチングを用いた際に、プロセスパラメータと素子の電流リーク特性とが密接に関係していることを見出し、本発明を完成するに至った。
【００１０】
すなわち、本発明によるエッチング方法は、基体上に設けられた化合物半導体層を含み且つメサを有する半導体素子を形成する方法であって、化合物半導体層が設けられた基体が収容されたチャンバ内にエッチングガスを供給するガス供給工程と、チャンバ内に高周波電力を印加して高周波誘導プラズマ（以下、「ＩＣＰ」という。）を形成せしめるプラズマ生成工程と、基体にバイアス電圧を印加するバイアス印加工程と、半導体素子のリーク電流が所定の許容値以下となるように、高周波電力及びバイアス電圧のうち少なくともいずれか一方を調整する制御工程とを備える。
【００１１】
このエッチング方法では、高周波出力及びバイアス電圧の両方、或いはいずれか一方を調整することによって、最終的に製造される半導体素子のリーク電流が所定の許容値以下となるようなドライエッチング処理が実現される。これにより、従来のＥＣＲ−ＲＩＥで必要であったＯ２プラズマ処理が省略され、半導体素子の製造工程を簡素化しつつ、リーク電流を充分に低減することができる。
【００１２】
また、ドライ方式であるため、ウェット方式に比して化合物半導体層のサイドエッチや深さ方向のエンドポイントの制御性が高められる。さらに、高周波誘導プラズマ反応性イオン（ドライ）エッチング（ＩＣＰ−ＲＩＥ）による方法であるため、他の放電形式によるプラズマ形成に比して活性種密度（濃度）ひいては反応性が高められる。よって、サイドエッチング効率が高められ、しかもプラズマ条件を適量変化させることにより、サイドエッチング量の微妙な制御を行い易い。
【００１３】
また、本発明者の知見によれば、ＩＣＰによるドライエッチングにおいて、膜（層）中の炭素原子及び／又は酸素原子濃度とリーク電流が有意な相関を示すことが明らかとなった。そこで具体的には、制御工程において、予め取得しておいた半導体素子のメサ側壁に垂直な方向における炭素原子及び酸素原子の含有割合のうち少なくともいずれか一方の分布状態と高周波電力及びバイアス電圧との関係に基づいてリーク電流が許容値以下となるように決定された高周波電力及びバイアス電圧を用いることができる。なお、制御工程において、この「関係」を取得するステップを実行してもよい。
【００１４】
より具体的には、制御工程においては、高周波電力を好ましくは５００〜２３００Ｗ、より好ましくは１０００〜２０００Ｗ、更に好ましくは１２００〜１７００Ｗの範囲内の値に調整することが望ましい。こうすれば、炭素原子等の不都合な濃度増加が抑えられ、且つ、格子欠陥の発生が抑止され、リーク電流の低減効果が顕著となる。
【００１５】
また、制御工程においては、バイアス電圧として交流を用い、且つ、基体におけるそのバイアス電圧に基づく電力密度を好ましくは０．２Ｗ／ｃｍ２ 、より好ましくは０．１５Ｗ／ｃｍ２以下に調整することが望ましい。このようにしても、炭素原子等の不都合な濃度増加が抑えられ、且つ、格子欠陥の発生が抑止され、リーク電流の低減効果が顕著となる。あわせて、高周波電力を上記好適な範囲内の値に調整すれば、リーク電流を一層低減できる。
【００１６】
さらに、エッチングガスとしてアルカンを含むもの、例えばＣＨ４ガス、Ｃ２Ｈ６ガス等を含むものを用いると好適である。具体的には、ＣＨ４／Ｈ２混合ガス等が挙げられる。なお、アルカンとしては、置換又は未置換のものを使用でき、置換体としては、ＣＨＸＣｌ４−Ｘ、ＣＨＸＦ４−Ｘガスのように分子中のＨ原子の少なくとも一部が置換されたガスが挙げられる。またさらに、エッチングガスとして塩素ガスを含むもの、例えばＣＨ４／Ｃｌ２混合ガス、ＣＨ４／Ｈ２／Ｃｌ２混合ガス等を用いるとより好適である。
【００１７】
さらにまた、化合物半導体層が主としてＩＩＩ−Ｖ族化合物半導体を含有して成るものである場合に本発明は特に有用であり、殊に、化合物半導体層がＩｎを含むものであると一層有用である。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、図面の説明においては同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は図示の値に限定されず、また説明のものと必ずしも一致しない。さらに、上下左右等の位置関係については、特に明示しない限り、図面における位置関係に基づくものとする。
【００１９】
図１は、本発明のエッチング方法に用いられる装置の一実施形態を模式的に示す構成図（一部断面図）である。エッチング装置１０は、その内部にＩＣＰを発生させるためのチャンバ１３を備えるものである。このチャンバ１３の内部には、半導体基板１２（基体）が載置されるサセプタ１１が設けられている。また、チャンバ１３は、ガス導入口Ｋｉｎ、ガス排出口Ｋｏｕｔ、及び高周波導入窓１４を有している。
【００２０】
ガス導入口Ｋｉｎは、ＣＨ４ガス、Ｈ２ガス、及びＣｌ２ガスから成るエッチングガスをチャンバ１３内に導入するための開口部である。このガス導入口Ｋｉｎには、各ガスの供給源及びそれらの個々に接続された質量流入コントローラー（ＭＦＣ）を有するガス導入系Ｇ（ガス供給部）が接続されている。また、ガス排出口Ｋｏｕｔは、チャンバ１３内のガスを排気するための開口部である。このガス排出口Ｋｏｕｔには、ターボポンプ及び排気コンダクタンスを調整する排気量調整バルブを含む図示しない排気系が接続されている。
【００２１】
さらに、サセプタ１１は図示しないヒータを内蔵するとともに冷却材循環パイプ１１０が接続されている。これらにより、サセプタ１１が所望の一定温度に加熱保持されたり、所望の一定温度以下に冷却維持されたりするようになっている。またさらに、サセプタ１１には、サセプタ１１にバイアス用の高周波電力を印加するための高周波電源１７（バイアス出力用電源）がインピーダンス整合器（マッチングネットワーク）１６を介して接続されている。また、チャンバ１３の上壁を成す高周波導入窓１４は、誘電体で形成されており、チャンバ１３外に設置された誘導コイル１５（高周波誘導コイル）により発生した高周波電磁場をチャンバ１３内へと透過させるためのものである。この誘導コイル１５には、誘導コイル１５に高周波電力を印加するための高周波電源１９（ＩＣＰ出力用電源）がインピーダンス整合器１８を介して接続されている。高周波電源１７，１９は、それぞれ所定の同電位に接地されている。
【００２２】
さらにまた、ガス導入系Ｇの各ＭＦＣ、及び高周波電源１７，１９には、制御系１００（制御部）が接続されている。制御系１００は、各ＭＦＣの流量調整弁の開度、及び高周波電源１７，１９の出力を独立に制御するためのものであり、それぞれの運転レシピ（条件）が予め入力又は記憶されており、又は入力手段（図示せず）によって適宜入力される。
【００２３】
このように構成されたエッチング装置１０を用いた本発明によるエッチング方法について説明する。
【００２４】
図２（Ａ）〜（Ｃ）は、本発明によるエッチング方法を用いてメサを有する半導体素子を製造している状態を示す工程図である。本実施形態においては、半導体素子としてＰＩＮフォトダイオードが製造される。
【００２５】
まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）上に、所定の大きさのパターンを有する絶縁体マスクＭ１を形成する（図２（Ａ）参照）。ここで、化合物半導体層２０ａは、ｎ型ＩｎＰ層２２ａ、ノンドープのＩ型ＩｎＰ層２４ａ、ｐ型ＩｎＰ層２６ａ、及びｐ型ＩｎＧａＡｓ層２８ａが、この順番にｎ型ＩｎＰ基板９０ａ側から積層されて成るものである。各層は、例えば有機金属気相成長法（ＯＭＶＰＥ又はＭＯＣＶＤ）等によって、所定の層厚になるまでエピタキシャル成長されたものである。
【００２６】
次いで、このｎ型ＩｎＰ基板９０ａをチャンバ１３内のサセプタ１１上に移載し、化合物半導体層２０ａを高周波誘導プラズマ反応性イオンドライエッチング（ＩＣＰ−ＲＩＥ）に供してメサを形成する。ここでは、ＣＨ４ガス、Ｈ２ガス、及びＣｌ２ガス供給源を有するガス導入系Ｇを使用する。まず、排気系を運転してチャンバ内を所定の圧力に減圧する。圧力が安定した後、制御系１００から、ガス導入系ＧのＣＨ４ガス供給源、Ｈ２ガス供給源、及びＣｌ２ガス供給源にそれぞれ接続された各ＭＦＣに、所定の弁開度信号を送出する。これにより、チャンバ１３内に、一定の混合比でＣＨ４／Ｈ２／Ｃｌ２混合ガスを供給すると共に、排気系の運転を継続しチャンバ１３内圧力を一定に保持する（ガス供給工程）。
【００２７】
その後、制御系１００の制御信号により高周波電源１９を運転し、誘導コイル１５に高周波電力を印加する。これにより、チャンバ１３内のサセプタ１１上方の空間にＩＣＰが形成されてＣＨ４活性種、Ｈ２活性種、及び塩素活性種が生じる（プラズマ生成工程）。一方、制御系１００からの制御信号により高周波電源１７を運転し、サセプタ１１に高周波電力を印加する（バイアス印加工程）。これにより、サセプタ１１に印加された交流バイアス電圧によってＩＣＰ中のイオン活性種が化合物半導体層２０ａ上に入射し、化合物半導体層２０ａのドライエッチングが行われる。
【００２８】
ここで、制御系１００は、予め記憶された情報、又はプロセス毎に適宜の入力手法により入力された情報に基づいて、高周波電源１９の出力（ＩＣＰ出力）及び高周波電源１７の出力（バイアス出力）をそれぞれ調整する（制御工程）。具体的には、例えば、ＩＣＰ出力及び／又はバイアス出力は、予め測定されたリーク電流とＩＣＰ出力との関係、及びリーク電流とバイアス出力との関係に基づいて、形成されるＰＩＮフォトダイオード１のリーク電流が所定の許容値以下となるように予め又は制御工程においてその都度調整される。さらに、後述するように、メサ側壁中の炭素濃度及び／又は酸素濃度デプスプロファイルとリーク電流との関係に基づいて選択されるＩＣＰ出力及び／又はバイアス出力を用いることもできる。
【００２９】
かかるドライエッチングにおいて化合物半導体層２０ａは、マスクＭ１に覆われていない表面部分から入射するイオン活性種により、ｐ型ＩｎＧａＡｓ層２８ａ、ｐ型ＩｎＰ層２６ａ、Ｉ型ＩｎＰ層２４ａ及びｎ型ＩｎＰ層２２ａの順にエッチングされる。これにより、ｐ型ＩｎＧａＡｓ層２８ａ、ｐ型ＩｎＰ層２６ａ、Ｉ型ＩｎＰ層２４ａ及びｎ型ＩｎＰ層２２ａのうち所定部位がメサエッチングされ、それぞれコンタクト層２８、Ｐ層２６、Ｉ層２４及びＮ層２２が形成される。コンタクト層２８、Ｐ層２６、Ｉ層２４及びＮ層２２は、各々が裾広がりのメサ状を成し、積層体全体として１つのメサ構造が形成される（図２（Ｂ）参照）。
【００３０】
それから、ｎ型ＩｎＰ基板９０ａの上層の一部がエッチングされてｎ型半導体基板９０が形成された時点でエッチングを終了し、絶縁体マスクＭ１を選択除去した後、コンタクト層２８上にＳｉＮ膜を一様に形成する。次いで、そのＳｉＮ膜上にフォトレジストを形成し、コンタクト層２８上部に所定の大きさの円形開口部が形成されるようにパターニングを施す。次に、このレジスト膜をマスクとして例えばドライエッチングを行い、コンタクト層２８上に円形開口部を有する絶縁体層６０を形成する。それから、コンタクト層２８のうち円形開口部に露出している部分から絶縁体層６０の開口部周辺にかけて金属膜を堆積させて、ｐ型オーミック電極５０を形成する。一方、ｎ型半導体基板９０の下面には、ｎ型オーミック電極５２を形成してＰＩＮフォトダイオード１を得る（図２（Ｃ）参照）。
【００３１】
ここでＰＩＮフォトダイオード１の各層の厚さ等として、例えは以下を例示できる。
絶縁体層６０：０．２μｍ、
コンタクト層２８：０．５μｍ、
Ｐ層２６：０．２μｍ、
Ｉ層２４：０．１μｍ、
Ｎ層２２：０．２μｍ、
メサ径：２００μｍ
【００３２】
本発明者は、このようなＩＣＰ−ＲＩＥによるエッチング方法において、種々のプロセスパラメータを用いて形成されるＰＩＮフォトダイオード１のリーク電流（暗電流）を測定したところ、プラズマ形成とエッチング効率に関わるプロセス量のうち、バイアス出力及びＩＣＰ出力がリーク電流の大小に影響を与えることを見出した。すなわち、バイアス出力を増大させると、リーク電流が指数関数的に増大する傾向にあることが確認された。また、ＩＣＰ出力を過度に減少又は増大させると、いずれの場合もリーク電流が指数関数的に増大する傾向にあることが確認された。
【００３３】
図３は、ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のバイアス出力との関係の一例を示すグラフである。同図において、縦軸はリーク電流（ｎＡ）を示し、横軸はバイアス出力（Ｗ／ｃｍ２）を示す。このバイアス出力は、バイアス用の高周波電力（高周波電源１７の供給電力）を電極面積つまりサセプタ１１の有効面積で除した値であり、電力密度単位で表されるものである。
【００３４】
また、メサエッチングは、以下の固定条件でバイアス出力を５０Ｗ、１００Ｗ、及び１７５Ｗと変化させて実施し、上述した例示寸法のＰＩＮフォトダイオード１を得た。
ＣＨ４ガス流量：１０ｓｃｃｍ、
Ｈ２ガス流量：５ｓｃｃｍ、
Ｃｌ２ガス流量：９ｓｃｃｍ、
チャンバ１３内圧力：０．４Ｐａ、
サセプタ１１温度：６０℃、
サセプタ１１有効径：２００ｍｍ
ＩＣＰ出力：１２５０Ｗ
【００３５】
この結果より、バイアス出力が大きくなるにつれてリーク電流が指数関数的に増大する上述した傾向が理解される。よって、このグラフに基づいてＰＩＮフォトダイオード１のリーク電流が所定の許容値以下となるようにバイアス出力を適宜調整することができる。例えば、リーク電流の許容値を４ｎＡとすれば、図３の結果より、バイアス出力を０．２Ｗ／ｃｍ２以下に調整するように制御工程を実行すればよい。或いは、許容値を更に低下させて１ｎＡとした場合には、バイアス出力を０．１５Ｗ／ｃｍ２以下に調整すると有効である。
【００３６】
また、図４は、上記図３に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。グラフの両縦軸は、それぞれエッチングレート（μｍ／ｍｉｎ）及び直流バイアス電圧（Ｖ）を示し、横軸はバイアス出力（Ｗ）を示す。図示曲線Ａ１，Ａ２は、それぞれエッチングレート及び直流バイアス電圧を示す目安線である。これらの結果より、バイアス出力の増加に伴ってエッチングレート及び直流バイアス電圧が共に増加することが確認された。また、バイアス出力が数１０Ｗ以上であれば、実用上充分なエッチングレートが実現されることが判明した。よって、ＰＩＮフォトダイオード１のリーク電流を抑えるべく、バイアス出力（密度）を、例えば０．１５Ｗ／ｃｍ２ 以下としても、エッチングレートは０．３μｍ／ｍｉｎ程度であり、スループットの低下を防止できる。
【００３７】
参考に、図３及び図４にプロットしたデータ値をまとめて表１に示す。
【００３８】
【表１】
【００３９】
一方、図５は、ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のＩＣＰ出力との関係の一例を示すグラフである。同図において、縦軸はリーク電流（ｎＡ）を示し、横軸はＩＣＰ出力（Ｗ）を示す。また、図示曲線Ｌ１は、各データ点に基づく目安線である。このときのエッチング条件は、バイアス出力を５０Ｗ固定し、ＩＣＰ出力を５００Ｗ、７５０Ｗ、１２５０Ｗ、及び２５００Ｗと変化させたこと以外は図３に示すリーク電流測定と同条件とした。
【００４０】
この結果から、ＩＣＰ出力が１０００〜２０００Ｗ付近でリーク電流が極小値を示すことがうかがえ、ＩＣＰ出力が過小及び過大となると、いずれの場合にもリーク電流が増大することが判明した。このグラフに基づいて、ＰＩＮフォトダイオード１のリーク電流が所定の許容値以下となるようにＩＣＰ出力を適宜調整することができる。例えば、リーク電流の許容値を４ｎＡとすれば、ＩＣＰ出力を５００〜２３００Ｗ程度に調整するように制御工程を実行すればよい。或いは、許容値を１ｎＡとした場合には、ＩＣＰ出力を１０００〜２０００Ｗ程度に調整すればよく、許容値を更に低下させて０．４ｎＡ程度とした場合には、ＩＣＰ出力を１２００Ｗ〜１７００Ｗ程度に調整すると有用である。
【００４１】
また、図６は、上記図５に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。図示両縦軸及び横軸は、図４に示すのと同じである。また、曲線Ｂ１，Ｂ２は、それぞれエッチングレート及び直流バイアス電圧を示す目安線である。これらの結果より、ＩＣＰ出力の増加に伴ってエッチングレートは増加する一方で、直流バイアス電圧は減少することが確認された。また、ＩＣＰ出力が５００Ｗ以上であれば、実用上充分なエッチングレートが実現されることが判明した。
【００４２】
参考までに、図５及び図６にプロットしたデータ値をまとめて表２に示す。
【００４３】
【表２】
【００４４】
ここで、本発明者は、図３及び図５に示すリーク電流の主要因を見極めるべく、メサエッチされたＰＩＮ構造のＩｎＰ膜中の化学組成に着目し、種々の含有成分（元素）の濃度分布を評価した。図７及び図８は、フォトダイオード１のメサ側壁におけるそれぞれ炭素原子及び酸素原子のデプスプロファイル（メサ側壁面に垂直な方向における原子の分布）を示すグラフである。同図において、縦軸は炭素原子の濃度（％）を示し、横軸はメサ側壁面からの深さ（ｎｍ）を示す。
【００４５】
また、図示曲線Ｃ１〜Ｃ３及びＤ１〜Ｄ３は、それぞれＩＣＰ出力及びバイアス出力を下記条件とした場合の測定データを結ぶ目安線である。
曲線Ｃ１，Ｄ１：５００Ｗ／５０Ｗ（ＩＣＰ出力／バイアス出力）、
曲線Ｃ２，Ｄ２：１２５０Ｗ／５０Ｗ、
曲線Ｃ３，Ｄ３：１２５０Ｗ／１７５Ｗ
【００４６】
なお、曲線Ｃ４，Ｄ４は、標準試料として用意したｎ−ＩｎＰのベアウェハ（自然酸化膜付）についてのデプスプロファイルを示す。また、ＩＣＰ出力及びバイアス出力以外のエッチングパラメータは、図３及び図５における値と同じである。さらに、原子定量は、メサ側壁をＡｒガスでドライエッチングを施しながら、そのエッチ面に対してオージェ電子分光法（ＡＥＳ）による非接触分析を適用して実施した。このＡＥＳの測定条件は、メサ側壁に対する電子線の入射角を約３０°、電子線の加速電圧を５ｋＶ、電子線のビーム径を約６０ｎｍとした。
【００４７】
これらの結果より、全体の傾向としては、メサ側壁面に近い（浅い）部位ほど、炭素原子及び酸素原子の含有濃度が高められており、ベアウェハに対する値よりも有意に高い濃度である。また、曲線Ｃ１〜Ｃ３，Ｄ１〜Ｄ３を比較すると、バイアス出力が一定の条件下では、ＩＣＰ出力が小さいほど、メサ側壁のより深いところまで炭素原子及び酸素原子が比較的高濃度で分布していることが確認された。これは、ＩＣＰ出力が過小となるとリーク電流が増大することを示す図５の傾向と整合するものである。これより、ＩＣＰ出力が過度に小さくなると、メサ側壁のより深い部位まで炭素原子及び酸素原子のマイグレーション等が生じ、それらの濃度が高められることにより、リーク電流が急激に増大することが示唆される。
【００４８】
このような事象が引き起こされる詳細な機構は未だ解明されていないものの、Ｉｎ−Ｐ結合の一部において、炭素原子及び酸素原子によるＩｎ又はＰの置換が生じ、これにより、ストイキオメトリが崩れた言わば欠損領域が結晶中に生じ、そのような結晶欠陥に起因して、リーク電流が発生し易くなることが要因の一つと考えられる。但し、作用はこれに限定されない。
【００４９】
ところで、図５に示す結果では、ＩＣＰ出力が過大となった場合にも、リーク電流の有意かつ急峻な増加が認められた。これに対し、ＩＣＰ出力を２５００Ｗとして図７及び図８に示すデプスプロファイルを測定したところ、より深い位置における炭素原子及び酸素原子濃度の極端な増大は認められなかった。これは、ＩＣＰ出力が過大となると、ＩｎＰ結晶にプラズマによるエッチングダメージが顕著となったり、結晶がアモルファス化してしまったりすることにより、結果として、化学量論比が損なわれて結晶欠陥が生じてしまうことが一因と推定される。
【００５０】
また、曲線Ｃ１〜Ｃ３，Ｄ１〜Ｄ３の比較より、ＩＣＰ出力が一定の条件下では、バイアス出力が大きいほど、メサ側壁のより深いところまで炭素原子及び酸素原子が比較的高濃度で分布していることが確認された。これは、バイアス出力が過大となると、リーク電流が増大することを示す図３の傾向と整合する。これより、バイアス出力が過度に大きくなると、メサ側壁のより深い部位まで炭素原子及び酸素原子が侵入し、それらの濃度が高められることにより、リーク電流が急峻に増大することが示唆される。ＩＣＰ−ＲＩＥエッチングは、メサ側壁のエッチング制御に優れるものの、バイアス出力の増大によってサイドエッチ効果が変化し、炭素原子及び酸素原子の流入、置換が促進されることが一因と考えられる。また、そうなると、ＩＣＰ出力が過小となった場合と同様に、ＩｎＰ結晶に欠損領域が生じてしまうことが直接的な要因と推定される。但し、作用はこれらに限定されない。
【００５１】
したがって、リーク電流を許容値以下に抑えるには、メサ側壁のデプスプロファイルにおいて、炭素原子又は酸素原子濃度が一定の値以下となるようなＩＣＰ出力及びバイアス出力を決定すると有用である。この場合、炭素原子及び酸素原子濃度の基準値としては、デバイスに要求されるリーク電流を考慮して、ある所定の深さにおける閾値を設定することが可能である。例えば、所定の深さを１５ｎｍとし、それ以深における炭素濃度が略５Ａｔｏｍ％以下となり、かつ酸素原子濃度が略１Ａｔｏｍ％以下となるようなＩＣＰ出力／バイアス出力条件を任意に選択できる。
【００５２】
また、メサ側壁の所定深さとしては、例えば、ＩｎＰを構成するＩｎ及びＰのいずれか一方の欠損深さとリーク電流との関係に基づいて決定することが可能である。すなわち、先述したように、ＩＣＰ出力を過度に増大させると、ＩｎＰ結晶へのダメージが顕著となってしまう傾向にある。例えば、図５に示す条件では、ＩＣＰ出力が２５００Ｗのときにはリーク電流が過大であり、一方、１２５０Ｗ程度では、リーク電流は充分に低く抑えられる。
【００５３】
そして、本発明者が、ＩＣＰ出力２５００Ｗ及び１２５０Ｗの条件で得たＰＩＮフォトダイオードのメサ側壁におけるＩｎ及びＰのデプスプロファイルを上記と同様にしてＡＥＳで測定したところ、前者におけるＩｎの欠損深さは、２５ｎｍ程度であり、後者では８ｎｍ程度であった。よって、この場合には、欠損深さが１５ｎｍ程度以下であれば、リーク電流の不都合な増大は抑止される。したがって、この程度の深さで炭素原子等の不純物濃度を判定すれば、それに起因する格子欠陥をも有効に防止し得る。
【００５４】
なお、図８における曲線Ｄ４では、約７ｎｍよりも深いところでは、酸素原子濃度が略ゼロとなっている。このことから、ここで標準試料として用いたベアウェハのへき開面に形成された自然酸化膜の層厚が７ｎｍ程度であることが理解される。この自然酸化膜よりも酸素濃度が高いと、リーク電流が増大する要因となる。
【００５５】
さらに、本発明者の知見によれば、このようなＩｎＰのエッチングにおけるＩｎ又はＰの欠損によって引き起こされるＩｎ／Ｐの組成比のずれがリーク電流を増大させる要因と考えられる。すなわち、ＩｎＰをＣＨ４／Ｈ２／Ｃｌ２系のガスでエッチングをした場合にはＩｎ／Ｐの組成比がＰ過剰側にずれる傾向にある一方で、ＣＨ４／Ｈ２系のガスでエッチングをした場合にはＩｎ過剰側にずれる傾向にあることが上述したようなＡＥＳ分析で明らかになっており、そのようなＩｎ又はＰの欠損が生じたメサを有するＰＩＮフォトダイオード１では、リーク電流の有意かつ顕著な増大が生じることが確認された。
【００５６】
さらに、エッチャントガスが異なるこれらのケースで、減損される元素が異なる点、つまり、例えば上述した体系ではＣｌ２ガスの添加により比較的揮発し易いインジウム塩化物等を生じる化学エッチングの割合が高められるといった点、に鑑みると、ＩＣＰ出力及び／又はバイアス出力を適宜に調整してリーク電流を低減させることが可能な本発明は、種々のエッチング条件に応じた汎用性の高い優れた手法と言える。
【００５７】
そして、このような本発明のエッチング方法によれば、制御工程においてＩＣＰ出力及びバイアス出力を適宜調整することによって、ＰＩＮフォトダイオード１のリーク電流を所定の許容値以下に低減することができる。このため、Ｏ２プラズマ処理等を必要としないので、製造工程を簡素化して経済性を向上できる。
【００５８】
また、ドライエッチングによる方法であるため、化合物半導体層のサイドエッチや深さ方向のエンドポイントの制御性が高いエッチングが実現される。さらに、ＩＣＰ−ＲＩＥによるエッチング方法であるため、ＥＣＲ−ＲＩＥ等の他の放電形式によるプラズマ形成に比して活性種密度（濃度）ひいては反応性が高められる。よって、サイドエッチング効率が高められ、しかもプラズマ条件を変化させてサイドエッチング量の微妙な制御を行い易い。
【００５９】
以上、本発明をその実施形態に基づいて詳細に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。例えば、本発明は、ＰＩＮフォトダイオード１のみならず、他の半導体素子、例えば半導体レーザ、光増幅器、受光素子、発光素子、マッハツェンダ型変調器、光導波器、合波器、分波器などの製造にも有効である。
【００６０】
【実施例】
本発明のエッチング方法について、実施例に基づいてさらに詳細に説明する。
【００６１】
＜実施例１＞
図９（Ａ）及び（Ｂ）は、本発明によるエッチング方法を用いてＰＩＮフォトダイオードを製造している状態の一例を示す工程図である。まず、Ｆｅ−ＩｎＰ基板９２ａ（基体）を用意し、その上にｎ型ＩｎＧａＡｓ層３２ａを０．５μｍ成長させた。次いで、その上にノンドープのＩ型ＩｎＧａＡｓ層３４ａを２μｍ成長させ、その上にさらにｐ型ＩｎＧａＡｓ層３６ａを０．３μｍ成長させ、層３２ａ，３４ａ及び３６ａから構成される化合物半導体層３０ａを形成した。なお、各層３２ａ，３４ａ，３６ａの成長には、ＯＭＶＰＥ法を用いた。
【００６２】
次いで、化合物半導体層３０ａ上にＳｉＮ絶縁膜を被着させ、フォトリソグラフィーにより直径２００μｍの円形パターンを有するマスクＭ２を形成した（図９（Ａ）参照）。次に、図１に示すエッチング装置１０を用いてＩＣＰ−ＲＩＥによるドライエッチングを下記のエッチング条件で実施した。
ＣＨ４ガス流量：１０ｓｃｃｍ、
Ｈ２ガス流量：５ｓｃｃｍ、
Ｃｌ２ガス流量：９ｓｃｃｍ、
チャンバ１３内圧力：０．４Ｐａ、
サセプタ１１温度：６０℃
【００６３】
なお、制御系１００では、予め記憶したリーク電流とバイアス出力との関係、及びリーク電流とＩＣＰ出力との関係に基づいて、リーク電流が許容値（ここでは４ｎＡ）以下となるようなバイアス出力及びＩＣＰ出力の値が決定され、制御系１００からの制御信号によって高周波電源１７及び１９の出力を調整するようにした。具体的には、本実施例では、バイアス出力を５０Ｗ、ＩＣＰ出力を１２５０Ｗに調整した。なお、バイアス電圧印加用の電極直径（サセプタ有効径）は２００ｍｍとした。
【００６４】
それから、化合物半導体層３０ａ、及び基体９２ａの一部が除去されたところでエッチングを終了した。これにより、ｐ型ＩｎＧａＡｓ層３６ａ、Ｉ型ＩｎＧａＡｓ層３４ａ及びｎ型ＩｎＧａＡｓ層３２ａがメサエッチングされ、それぞれＰ層３６、Ｉ層３４及びＮ層３２が形成されて、メサの全高が３．５μｍとされた。
【００６５】
その後、マスクＭ２を除去し、Ｐ層３６上に絶縁体層６０及びｐ型オーミック電極５０を形成すると共に、基板９２の下面にｎ型オーミック電極５２を形成して、ＰＩＮフォトダイオード２を得た（図９（Ｂ）参照）。このＰＩＮフォトダイオード２のリーク電流（暗電流）を測定したところ、０．５ｎＡと充分に低減されていることが確認された。
【００６６】
＜実施例２＞
図１０は、本発明によるエッチング方法を用いて製造される他の半導体装置の構成の一例を示す模式断面図である。半導体装置３００は、１つのｎ型半導体基板９４上に、複数の半導体レーザ３がトレンチＴで分離されて集積配置されたものである。各半導体レーザ３は、ｎ型ＩｎＰからなるｎ型半導体基板９４上の一側上に順次被着されたｎ型ＩｎＰからなるバッファ層４１、ＩｎＧａＡｓＰからなる多重量子井戸を有する活性層４２、ｐ型ＩｎＰからなる上部クラッド層４３、及びＩｎＧａＡｓからなるキャップ層４４を備えている。層４２，４３及び４４はいずれもメサ型のＩＩＩ−Ｖ族化合物半導体層であり、これらの層からＩＩＩ−Ｖ族半導体多層膜からなるストライプ状メサ構造が構成されている。
【００６７】
活性層４２、上部クラッド層４３、及びキャップ層４４の両側面は、ｐ型ＩｎＰからなる埋込層４５及びその上に積層されたｎ型ＩｎＰからなる埋込層４６で覆われている。更にその上には、ＩｎＧａＡｓからなるコンタクト層４７が被着されている。また、コンタクト層４７の上面からｎ型半導体基板９４面にかけて、コンタクト層４７の一部に開口部を有する絶縁体層６２が被着されており、更にその上に上部電極としてのｐ型オーミック電極層５４が設けられている。さらに、ｎ型半導体基板９４の下面には、下部電極としてのｎ型オーミック電極層５６が設けられている。
【００６８】
図１１（Ａ）〜（Ｅ）は、本発明によるエッチング方法を用いて図１０に示す半導体装置３００を製造している状態の一例を示す工程図である。まず、ｎ型ＩｎＰ基板９４ａ（基体）を用意し、その上に１μｍのｎ型ＩｎＰ層４１ａ、０．２μｍのＩｎＧａＡｓＰ層４２ａ、０．２μｍのｐ型ＩｎＰ層４３ａ、及び０．２μｍのＩｎＧａＡｓ層４４ａをＯＭＶＰＥ法により順次成長させ、化合物半導体層４０ａを形成せしめた（図１１（Ａ）参照）。
【００６９】
それらが、化合物半導体層４０ａ上にＳｉＮ絶縁膜を被着させ、フォトリソグラフィーにより幅１μｍのストライプパターンを有するマスクＭ３を形成した。次に、ＩＣＰ出力及びバイアス出力を制御系１００によってそれぞれ１０００Ｗ及び２５Ｗに調整したこと以外は実施例１と同様にして、ドライエッチングを行った。
【００７０】
そして、ＩｎＧａＡｓ層４４ａ、ｐ型ＩｎＰ層４３ａ及びＩｎＧａＡｓＰ層４２ａ、並びにｎ型ＩｎＰ層４１ａの一部が除去されたところでエッチングを終了した。これにより、ＩｎＧａＡｓ層４４ａ、ｐ型ＩｎＰ層４３ａ及びＩｎＧａＡｓＰ層４２ａの一部が除去され、キャップ層４４、上部クラッド層４３及び活性層４２が形成された（図１１（Ｂ）参照）。
【００７１】
さらに、ｎ型ＩｎＰ層４１ａのうちエッチングにより除去されなかった部分の上にｐ型ＩｎＰ層４５ａを、またｐ型ＩｎＰ層４５ａ上にｎ型ＩｎＰ層４６ａをＯＭＶＰＥ法によりそれぞれ０．５μｍずつ成長させた。次いで、マスクＭ３を除去した後、キャップ層４４及びｎ型ＩｎＰ層４６ａ上にＩｎＧａＡｓ層４７ａを０．５μｍ成長させた。これにより、ストライプ状メサ構造が埋め込まれた構造を形成した（図１１（Ｃ）参照）。
【００７２】
さらに、ＩｎＧａＡｓ層４７ａ上に、ＳｉＮ絶縁膜を被着させ、幅８μｍのストライプパターンを有するマスクＭ４を形成した。それから、ＩＣＰ出力及びバイアス出力を制御系１００によってそれぞれ１５００Ｗ及び５０Ｗに調整したこと以外は、実施例１と同様にしてドライエッチングを実施した。
【００７３】
そして、層４７ａ，４６ａ，４５ａ及び４１ａ、並びに基体９４ａの一部が除去されたところでエッチングを終了した。これにより、コンタクト層４７、埋込層４６、埋込層４５及びバッファ層４１を形成した。このメサの高さは５μｍであった（図１１（Ｄ）参照）。
【００７４】
次いで、マスクＭ４を除去し、形成されたメサ及び基板９４の全体を覆うようにＳｉＯ２絶縁膜を被着させた後、コンタクト層４７上にストライプ状の開口部を有する絶縁体層６２をフォトリソグラフィーにより形成した。また、絶縁体層６２上及び基板９４の下面に、それぞれＴｉ／Ｐｔ／Ａｕ電極からなるｐ型オーミック電極５４及びｎ型オーミック電極５６を形成して、複数の半導体レーザ３を有する半導体装置３００を得た（図１１（Ｅ）、図１０参照）。得られた半導体レーザ３の閾値電流を測定したところ、共振器長３００μｍにおいて１０ｍＡであり、良好な特性を示す半導体レーザ３が得られることが確認された。
【００７５】
【発明の効果】
本発明によるエッチング方法によれば、高周波出力及びバイアス電圧の両方、或いはいずれか一方を調整することにより形成されるフォトダイオードやレーザ等の半導体素子のリーク電流を所望の許容値以下とすることができる。よって、従来のドライエッチングで用いられているＯ２プラズマ処理等を必要としないため、半導体素子の製造工程を簡素化しつつ、リーク電流を充分に低減させることができる。
【００７６】
また、ドライエッチングによる方法であるため、ウェットエッチングに比して化合物半導体層のサイドエッチや深さ方向のエンドポイントの制御性を高めることができる。さらに、ＩＣＰ−ＲＩＥによる方法であるため、他の放電形式によるプラズマ形成に比して活性種密度（濃度）ひいては反応性を高めてスループットを増大できる。また、それによりサイドエッチング効率を向上できると共に、しかもそのサイドエッチング量の微妙な制御を行い易い利点がある。
【図面の簡単な説明】
【図１】本発明のエッチング方法に用いられる装置の一実施形態を模式的に示す構成図（一部断面図）である。
【図２】（Ａ）〜（Ｃ）は、本発明によるエッチング方法を用いてメサを有する半導体素子を製造している状態を示す工程図である。
【図３】ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のバイアス出力との関係の一例を示すグラフである。
【図４】図３に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。
【図５】ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のＩＣＰ出力との関係の一例を示すグラフである。
【図６】図５に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。
【図７】フォトダイオード１のメサ側壁における炭素原子のデプスプロファイル（メサ側壁面に垂直な方向における原子の分布）を示すグラフである。
【図８】フォトダイオード１のメサ側壁における酸素原子のデプスプロファイル（メサ側壁面に垂直な方向における原子の分布）を示すグラフである。
【図９】（Ａ）及び（Ｂ）は、本発明によるエッチング方法を用いてＰＩＮフォトダイオードを製造している状態の一例を示す工程図である。
【図１０】本発明によるエッチング方法を用いて製造される他の半導体装置の構成の一例を示す模式断面図である。
【図１１】（Ａ）〜（Ｅ）は、本発明によるエッチング方法を用いて図１０に示す半導体装置３００を製造している状態の一例を示す工程図である。
【符号の説明】
１，２…ＰＩＮフォトダイオード、３…半導体レーザ、１０…エッチング装置、１１…サセプタ、１２…半導体基板、１３…チャンバ、１４…高周波導入窓、１５…誘導コイル、１６，１８…インピーダンス整合器、１７…高周波電源（バイアス出力用電源）、１９…高周波電源（ＩＣＰ出力用電源）、２０ａ…化合物半導体層、２２…Ｎ層、２２ａ…ｎ型ＩｎＰ層、２４…Ｉ層、２４ａ…Ｉ型ＩｎＰ層、２６…Ｐ層、２６ａ…ｐ型ＩｎＰ層、２８…コンタクト層、２８ａ…ｐ型ＩｎＧａＡｓ層、３０ａ…化合物半導体層、３２…Ｎ層、３２ａ…ｎ型ＩｎＧａＡｓ層、３４…Ｉ層、３４ａ…Ｉ型ＩｎＧａＡｓ層、３６…Ｐ層、３６ａ…ｐ型ＩｎＧａＡｓ層、４０ａ…化合物半導体層、４１…バッファ層、４１ａ…ｎ型ＩｎＰ層、４２…活性層、４２ａ…ＩｎＧａＡｓＰ層、４３…上部クラッド層、４３ａ…ｐ型ＩｎＰ層、４４…キャップ層、４４ａ…ＩｎＧａＡｓ層、４５，４６…埋込層、４５ａ…ｐ型ＩｎＰ層、４６ａ…ｎ型ＩｎＰ層、４７…コンタクト層、４７ａ…ＩｎＧａＡｓ層、５０，５４…ｐ型オーミック電極、５２，５６…ｎ型オーミック電極、６０，６２…絶縁体層、９０，９２，９４…ｎ型半導体基板、９０ａ，９４ａ…ｎ型ＩｎＰ基板（基体）、９２ａ…Ｆｅ−ＩｎＰ基板（基体）、１００…制御系、１１０…冷却材循環パイプ、３００…半導体装置、Ｇ…ガス導入系、Ｋｉｎ…ガス導入口、Ｋｏｕｔ…ガス排出口、Ｍ１〜Ｍ４…マスク、Ｔ…トレンチ。
【発明の属する技術分野】
本発明は、エッチング方法に関する。
【０００２】
【従来の技術】
従来、フォトダイオード（ＰＤ）や半導体レーザ（ＬＤ）等の半導体素子をメサ状に形成する場合のエッチング方法としては、エッチレートや素子へのエッチングダメージの観点から、一般にウェットエッチングが多用されている。
【０００３】
また、本発明者らは、ウェットエッチングに比して、形成されるメサの幅及びエッチング深さの制御性を改善できる方法として、ドライエッチングによる方法を提案している。この方法においては、電子サイクロトロン共鳴反応性イオン（ドライ）エッチング（ＥＣＲ−ＲＩＥ）を用いてＩｎＰサイドウォールを形成すべく、ＣＨ４／Ｈ２ガスによるＲＩＥプロセスを実施した後に、Ｏ２プラズマにより改質処理を行う（非特許文献１）。
【０００４】
【非特許文献１】
‘Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ’，２００２年，Ｖｏｌ．４１，ｐ．１０７２−１０７５
【０００５】
【発明が解決しようとする課題】
しかし、メサ形成にウェットエッチングを用いると、サイドウォール形成時に、化合物半導体層のサイドエッチ量や深さ方向のエンドポイントを所望にコントロールするのが困難であり、メサ幅やエッチング深さのばらつきが本来的に増大してしまう。
【０００６】
一方、ドライエッチングを用いると、一般に、エッチングにより半導体素子が受けるダメージがウェットエッチングに比して増大する傾向にある。特に、メサ側壁がダメージを受けると、半導体素子のリーク電流の増大、すなわち、例えばＰＤであれば暗電流の増大、或いはＬＤであれば無効電流の増大に起因する閾値電流の増加を招くおそれがある。上記ＥＣＲ−ＲＩＥを用いたドライエッチングでは、そのようなダメージを極力低減すべくＥＣＲをいう比較的穏やかな条件のエッチングが可能な手法を用いているにもかかわらず、Ｏ２プラズマ処理による炭素原子及び酸素原子の除去を必要としている。
【０００７】
このため、従来のドライエッチングでは、製造工程が複雑になり、その結果、工程数の増加により、経済性が低下してしまうという問題がある。また、Ｏ２プラズマ処理の時間が長いほど改質効果が高められる傾向にあるものの、その時間が過度に長いと、メサ側壁へのダメージが不都合な程度に大きくなってしまい、却ってリーク電流の増大を引き起こしてしまう。
【０００８】
そこで、本発明は、かかる事情に鑑みてなされたものであり、製造工程を簡素化できるばかりでなく、メサ側壁に与えるダメージを軽減して、リーク電流が低減された半導体素子を製造できるエッチング方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明者は鋭意研究を重ねた結果、メサ形成に誘導結合方式のプラズマドライエッチングを用いた際に、プロセスパラメータと素子の電流リーク特性とが密接に関係していることを見出し、本発明を完成するに至った。
【００１０】
すなわち、本発明によるエッチング方法は、基体上に設けられた化合物半導体層を含み且つメサを有する半導体素子を形成する方法であって、化合物半導体層が設けられた基体が収容されたチャンバ内にエッチングガスを供給するガス供給工程と、チャンバ内に高周波電力を印加して高周波誘導プラズマ（以下、「ＩＣＰ」という。）を形成せしめるプラズマ生成工程と、基体にバイアス電圧を印加するバイアス印加工程と、半導体素子のリーク電流が所定の許容値以下となるように、高周波電力及びバイアス電圧のうち少なくともいずれか一方を調整する制御工程とを備える。
【００１１】
このエッチング方法では、高周波出力及びバイアス電圧の両方、或いはいずれか一方を調整することによって、最終的に製造される半導体素子のリーク電流が所定の許容値以下となるようなドライエッチング処理が実現される。これにより、従来のＥＣＲ−ＲＩＥで必要であったＯ２プラズマ処理が省略され、半導体素子の製造工程を簡素化しつつ、リーク電流を充分に低減することができる。
【００１２】
また、ドライ方式であるため、ウェット方式に比して化合物半導体層のサイドエッチや深さ方向のエンドポイントの制御性が高められる。さらに、高周波誘導プラズマ反応性イオン（ドライ）エッチング（ＩＣＰ−ＲＩＥ）による方法であるため、他の放電形式によるプラズマ形成に比して活性種密度（濃度）ひいては反応性が高められる。よって、サイドエッチング効率が高められ、しかもプラズマ条件を適量変化させることにより、サイドエッチング量の微妙な制御を行い易い。
【００１３】
また、本発明者の知見によれば、ＩＣＰによるドライエッチングにおいて、膜（層）中の炭素原子及び／又は酸素原子濃度とリーク電流が有意な相関を示すことが明らかとなった。そこで具体的には、制御工程において、予め取得しておいた半導体素子のメサ側壁に垂直な方向における炭素原子及び酸素原子の含有割合のうち少なくともいずれか一方の分布状態と高周波電力及びバイアス電圧との関係に基づいてリーク電流が許容値以下となるように決定された高周波電力及びバイアス電圧を用いることができる。なお、制御工程において、この「関係」を取得するステップを実行してもよい。
【００１４】
より具体的には、制御工程においては、高周波電力を好ましくは５００〜２３００Ｗ、より好ましくは１０００〜２０００Ｗ、更に好ましくは１２００〜１７００Ｗの範囲内の値に調整することが望ましい。こうすれば、炭素原子等の不都合な濃度増加が抑えられ、且つ、格子欠陥の発生が抑止され、リーク電流の低減効果が顕著となる。
【００１５】
また、制御工程においては、バイアス電圧として交流を用い、且つ、基体におけるそのバイアス電圧に基づく電力密度を好ましくは０．２Ｗ／ｃｍ２ 、より好ましくは０．１５Ｗ／ｃｍ２以下に調整することが望ましい。このようにしても、炭素原子等の不都合な濃度増加が抑えられ、且つ、格子欠陥の発生が抑止され、リーク電流の低減効果が顕著となる。あわせて、高周波電力を上記好適な範囲内の値に調整すれば、リーク電流を一層低減できる。
【００１６】
さらに、エッチングガスとしてアルカンを含むもの、例えばＣＨ４ガス、Ｃ２Ｈ６ガス等を含むものを用いると好適である。具体的には、ＣＨ４／Ｈ２混合ガス等が挙げられる。なお、アルカンとしては、置換又は未置換のものを使用でき、置換体としては、ＣＨＸＣｌ４−Ｘ、ＣＨＸＦ４−Ｘガスのように分子中のＨ原子の少なくとも一部が置換されたガスが挙げられる。またさらに、エッチングガスとして塩素ガスを含むもの、例えばＣＨ４／Ｃｌ２混合ガス、ＣＨ４／Ｈ２／Ｃｌ２混合ガス等を用いるとより好適である。
【００１７】
さらにまた、化合物半導体層が主としてＩＩＩ−Ｖ族化合物半導体を含有して成るものである場合に本発明は特に有用であり、殊に、化合物半導体層がＩｎを含むものであると一層有用である。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、図面の説明においては同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は図示の値に限定されず、また説明のものと必ずしも一致しない。さらに、上下左右等の位置関係については、特に明示しない限り、図面における位置関係に基づくものとする。
【００１９】
図１は、本発明のエッチング方法に用いられる装置の一実施形態を模式的に示す構成図（一部断面図）である。エッチング装置１０は、その内部にＩＣＰを発生させるためのチャンバ１３を備えるものである。このチャンバ１３の内部には、半導体基板１２（基体）が載置されるサセプタ１１が設けられている。また、チャンバ１３は、ガス導入口Ｋｉｎ、ガス排出口Ｋｏｕｔ、及び高周波導入窓１４を有している。
【００２０】
ガス導入口Ｋｉｎは、ＣＨ４ガス、Ｈ２ガス、及びＣｌ２ガスから成るエッチングガスをチャンバ１３内に導入するための開口部である。このガス導入口Ｋｉｎには、各ガスの供給源及びそれらの個々に接続された質量流入コントローラー（ＭＦＣ）を有するガス導入系Ｇ（ガス供給部）が接続されている。また、ガス排出口Ｋｏｕｔは、チャンバ１３内のガスを排気するための開口部である。このガス排出口Ｋｏｕｔには、ターボポンプ及び排気コンダクタンスを調整する排気量調整バルブを含む図示しない排気系が接続されている。
【００２１】
さらに、サセプタ１１は図示しないヒータを内蔵するとともに冷却材循環パイプ１１０が接続されている。これらにより、サセプタ１１が所望の一定温度に加熱保持されたり、所望の一定温度以下に冷却維持されたりするようになっている。またさらに、サセプタ１１には、サセプタ１１にバイアス用の高周波電力を印加するための高周波電源１７（バイアス出力用電源）がインピーダンス整合器（マッチングネットワーク）１６を介して接続されている。また、チャンバ１３の上壁を成す高周波導入窓１４は、誘電体で形成されており、チャンバ１３外に設置された誘導コイル１５（高周波誘導コイル）により発生した高周波電磁場をチャンバ１３内へと透過させるためのものである。この誘導コイル１５には、誘導コイル１５に高周波電力を印加するための高周波電源１９（ＩＣＰ出力用電源）がインピーダンス整合器１８を介して接続されている。高周波電源１７，１９は、それぞれ所定の同電位に接地されている。
【００２２】
さらにまた、ガス導入系Ｇの各ＭＦＣ、及び高周波電源１７，１９には、制御系１００（制御部）が接続されている。制御系１００は、各ＭＦＣの流量調整弁の開度、及び高周波電源１７，１９の出力を独立に制御するためのものであり、それぞれの運転レシピ（条件）が予め入力又は記憶されており、又は入力手段（図示せず）によって適宜入力される。
【００２３】
このように構成されたエッチング装置１０を用いた本発明によるエッチング方法について説明する。
【００２４】
図２（Ａ）〜（Ｃ）は、本発明によるエッチング方法を用いてメサを有する半導体素子を製造している状態を示す工程図である。本実施形態においては、半導体素子としてＰＩＮフォトダイオードが製造される。
【００２５】
まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）上に、所定の大きさのパターンを有する絶縁体マスクＭ１を形成する（図２（Ａ）参照）。ここで、化合物半導体層２０ａは、ｎ型ＩｎＰ層２２ａ、ノンドープのＩ型ＩｎＰ層２４ａ、ｐ型ＩｎＰ層２６ａ、及びｐ型ＩｎＧａＡｓ層２８ａが、この順番にｎ型ＩｎＰ基板９０ａ側から積層されて成るものである。各層は、例えば有機金属気相成長法（ＯＭＶＰＥ又はＭＯＣＶＤ）等によって、所定の層厚になるまでエピタキシャル成長されたものである。
【００２６】
次いで、このｎ型ＩｎＰ基板９０ａをチャンバ１３内のサセプタ１１上に移載し、化合物半導体層２０ａを高周波誘導プラズマ反応性イオンドライエッチング（ＩＣＰ−ＲＩＥ）に供してメサを形成する。ここでは、ＣＨ４ガス、Ｈ２ガス、及びＣｌ２ガス供給源を有するガス導入系Ｇを使用する。まず、排気系を運転してチャンバ内を所定の圧力に減圧する。圧力が安定した後、制御系１００から、ガス導入系ＧのＣＨ４ガス供給源、Ｈ２ガス供給源、及びＣｌ２ガス供給源にそれぞれ接続された各ＭＦＣに、所定の弁開度信号を送出する。これにより、チャンバ１３内に、一定の混合比でＣＨ４／Ｈ２／Ｃｌ２混合ガスを供給すると共に、排気系の運転を継続しチャンバ１３内圧力を一定に保持する（ガス供給工程）。
【００２７】
その後、制御系１００の制御信号により高周波電源１９を運転し、誘導コイル１５に高周波電力を印加する。これにより、チャンバ１３内のサセプタ１１上方の空間にＩＣＰが形成されてＣＨ４活性種、Ｈ２活性種、及び塩素活性種が生じる（プラズマ生成工程）。一方、制御系１００からの制御信号により高周波電源１７を運転し、サセプタ１１に高周波電力を印加する（バイアス印加工程）。これにより、サセプタ１１に印加された交流バイアス電圧によってＩＣＰ中のイオン活性種が化合物半導体層２０ａ上に入射し、化合物半導体層２０ａのドライエッチングが行われる。
【００２８】
ここで、制御系１００は、予め記憶された情報、又はプロセス毎に適宜の入力手法により入力された情報に基づいて、高周波電源１９の出力（ＩＣＰ出力）及び高周波電源１７の出力（バイアス出力）をそれぞれ調整する（制御工程）。具体的には、例えば、ＩＣＰ出力及び／又はバイアス出力は、予め測定されたリーク電流とＩＣＰ出力との関係、及びリーク電流とバイアス出力との関係に基づいて、形成されるＰＩＮフォトダイオード１のリーク電流が所定の許容値以下となるように予め又は制御工程においてその都度調整される。さらに、後述するように、メサ側壁中の炭素濃度及び／又は酸素濃度デプスプロファイルとリーク電流との関係に基づいて選択されるＩＣＰ出力及び／又はバイアス出力を用いることもできる。
【００２９】
かかるドライエッチングにおいて化合物半導体層２０ａは、マスクＭ１に覆われていない表面部分から入射するイオン活性種により、ｐ型ＩｎＧａＡｓ層２８ａ、ｐ型ＩｎＰ層２６ａ、Ｉ型ＩｎＰ層２４ａ及びｎ型ＩｎＰ層２２ａの順にエッチングされる。これにより、ｐ型ＩｎＧａＡｓ層２８ａ、ｐ型ＩｎＰ層２６ａ、Ｉ型ＩｎＰ層２４ａ及びｎ型ＩｎＰ層２２ａのうち所定部位がメサエッチングされ、それぞれコンタクト層２８、Ｐ層２６、Ｉ層２４及びＮ層２２が形成される。コンタクト層２８、Ｐ層２６、Ｉ層２４及びＮ層２２は、各々が裾広がりのメサ状を成し、積層体全体として１つのメサ構造が形成される（図２（Ｂ）参照）。
【００３０】
それから、ｎ型ＩｎＰ基板９０ａの上層の一部がエッチングされてｎ型半導体基板９０が形成された時点でエッチングを終了し、絶縁体マスクＭ１を選択除去した後、コンタクト層２８上にＳｉＮ膜を一様に形成する。次いで、そのＳｉＮ膜上にフォトレジストを形成し、コンタクト層２８上部に所定の大きさの円形開口部が形成されるようにパターニングを施す。次に、このレジスト膜をマスクとして例えばドライエッチングを行い、コンタクト層２８上に円形開口部を有する絶縁体層６０を形成する。それから、コンタクト層２８のうち円形開口部に露出している部分から絶縁体層６０の開口部周辺にかけて金属膜を堆積させて、ｐ型オーミック電極５０を形成する。一方、ｎ型半導体基板９０の下面には、ｎ型オーミック電極５２を形成してＰＩＮフォトダイオード１を得る（図２（Ｃ）参照）。
【００３１】
ここでＰＩＮフォトダイオード１の各層の厚さ等として、例えは以下を例示できる。
絶縁体層６０：０．２μｍ、
コンタクト層２８：０．５μｍ、
Ｐ層２６：０．２μｍ、
Ｉ層２４：０．１μｍ、
Ｎ層２２：０．２μｍ、
メサ径：２００μｍ
【００３２】
本発明者は、このようなＩＣＰ−ＲＩＥによるエッチング方法において、種々のプロセスパラメータを用いて形成されるＰＩＮフォトダイオード１のリーク電流（暗電流）を測定したところ、プラズマ形成とエッチング効率に関わるプロセス量のうち、バイアス出力及びＩＣＰ出力がリーク電流の大小に影響を与えることを見出した。すなわち、バイアス出力を増大させると、リーク電流が指数関数的に増大する傾向にあることが確認された。また、ＩＣＰ出力を過度に減少又は増大させると、いずれの場合もリーク電流が指数関数的に増大する傾向にあることが確認された。
【００３３】
図３は、ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のバイアス出力との関係の一例を示すグラフである。同図において、縦軸はリーク電流（ｎＡ）を示し、横軸はバイアス出力（Ｗ／ｃｍ２）を示す。このバイアス出力は、バイアス用の高周波電力（高周波電源１７の供給電力）を電極面積つまりサセプタ１１の有効面積で除した値であり、電力密度単位で表されるものである。
【００３４】
また、メサエッチングは、以下の固定条件でバイアス出力を５０Ｗ、１００Ｗ、及び１７５Ｗと変化させて実施し、上述した例示寸法のＰＩＮフォトダイオード１を得た。
ＣＨ４ガス流量：１０ｓｃｃｍ、
Ｈ２ガス流量：５ｓｃｃｍ、
Ｃｌ２ガス流量：９ｓｃｃｍ、
チャンバ１３内圧力：０．４Ｐａ、
サセプタ１１温度：６０℃、
サセプタ１１有効径：２００ｍｍ
ＩＣＰ出力：１２５０Ｗ
【００３５】
この結果より、バイアス出力が大きくなるにつれてリーク電流が指数関数的に増大する上述した傾向が理解される。よって、このグラフに基づいてＰＩＮフォトダイオード１のリーク電流が所定の許容値以下となるようにバイアス出力を適宜調整することができる。例えば、リーク電流の許容値を４ｎＡとすれば、図３の結果より、バイアス出力を０．２Ｗ／ｃｍ２以下に調整するように制御工程を実行すればよい。或いは、許容値を更に低下させて１ｎＡとした場合には、バイアス出力を０．１５Ｗ／ｃｍ２以下に調整すると有効である。
【００３６】
また、図４は、上記図３に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。グラフの両縦軸は、それぞれエッチングレート（μｍ／ｍｉｎ）及び直流バイアス電圧（Ｖ）を示し、横軸はバイアス出力（Ｗ）を示す。図示曲線Ａ１，Ａ２は、それぞれエッチングレート及び直流バイアス電圧を示す目安線である。これらの結果より、バイアス出力の増加に伴ってエッチングレート及び直流バイアス電圧が共に増加することが確認された。また、バイアス出力が数１０Ｗ以上であれば、実用上充分なエッチングレートが実現されることが判明した。よって、ＰＩＮフォトダイオード１のリーク電流を抑えるべく、バイアス出力（密度）を、例えば０．１５Ｗ／ｃｍ２ 以下としても、エッチングレートは０．３μｍ／ｍｉｎ程度であり、スループットの低下を防止できる。
【００３７】
参考に、図３及び図４にプロットしたデータ値をまとめて表１に示す。
【００３８】
【表１】
一方、図５は、ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のＩＣＰ出力との関係の一例を示すグラフである。同図において、縦軸はリーク電流（ｎＡ）を示し、横軸はＩＣＰ出力（Ｗ）を示す。また、図示曲線Ｌ１は、各データ点に基づく目安線である。このときのエッチング条件は、バイアス出力を５０Ｗ固定し、ＩＣＰ出力を５００Ｗ、７５０Ｗ、１２５０Ｗ、及び２５００Ｗと変化させたこと以外は図３に示すリーク電流測定と同条件とした。
【００４０】
この結果から、ＩＣＰ出力が１０００〜２０００Ｗ付近でリーク電流が極小値を示すことがうかがえ、ＩＣＰ出力が過小及び過大となると、いずれの場合にもリーク電流が増大することが判明した。このグラフに基づいて、ＰＩＮフォトダイオード１のリーク電流が所定の許容値以下となるようにＩＣＰ出力を適宜調整することができる。例えば、リーク電流の許容値を４ｎＡとすれば、ＩＣＰ出力を５００〜２３００Ｗ程度に調整するように制御工程を実行すればよい。或いは、許容値を１ｎＡとした場合には、ＩＣＰ出力を１０００〜２０００Ｗ程度に調整すればよく、許容値を更に低下させて０．４ｎＡ程度とした場合には、ＩＣＰ出力を１２００Ｗ〜１７００Ｗ程度に調整すると有用である。
【００４１】
また、図６は、上記図５に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。図示両縦軸及び横軸は、図４に示すのと同じである。また、曲線Ｂ１，Ｂ２は、それぞれエッチングレート及び直流バイアス電圧を示す目安線である。これらの結果より、ＩＣＰ出力の増加に伴ってエッチングレートは増加する一方で、直流バイアス電圧は減少することが確認された。また、ＩＣＰ出力が５００Ｗ以上であれば、実用上充分なエッチングレートが実現されることが判明した。
【００４２】
参考までに、図５及び図６にプロットしたデータ値をまとめて表２に示す。
【００４３】
【表２】
ここで、本発明者は、図３及び図５に示すリーク電流の主要因を見極めるべく、メサエッチされたＰＩＮ構造のＩｎＰ膜中の化学組成に着目し、種々の含有成分（元素）の濃度分布を評価した。図７及び図８は、フォトダイオード１のメサ側壁におけるそれぞれ炭素原子及び酸素原子のデプスプロファイル（メサ側壁面に垂直な方向における原子の分布）を示すグラフである。同図において、縦軸は炭素原子の濃度（％）を示し、横軸はメサ側壁面からの深さ（ｎｍ）を示す。
【００４５】
また、図示曲線Ｃ１〜Ｃ３及びＤ１〜Ｄ３は、それぞれＩＣＰ出力及びバイアス出力を下記条件とした場合の測定データを結ぶ目安線である。
曲線Ｃ１，Ｄ１：５００Ｗ／５０Ｗ（ＩＣＰ出力／バイアス出力）、
曲線Ｃ２，Ｄ２：１２５０Ｗ／５０Ｗ、
曲線Ｃ３，Ｄ３：１２５０Ｗ／１７５Ｗ
【００４６】
なお、曲線Ｃ４，Ｄ４は、標準試料として用意したｎ−ＩｎＰのベアウェハ（自然酸化膜付）についてのデプスプロファイルを示す。また、ＩＣＰ出力及びバイアス出力以外のエッチングパラメータは、図３及び図５における値と同じである。さらに、原子定量は、メサ側壁をＡｒガスでドライエッチングを施しながら、そのエッチ面に対してオージェ電子分光法（ＡＥＳ）による非接触分析を適用して実施した。このＡＥＳの測定条件は、メサ側壁に対する電子線の入射角を約３０°、電子線の加速電圧を５ｋＶ、電子線のビーム径を約６０ｎｍとした。
【００４７】
これらの結果より、全体の傾向としては、メサ側壁面に近い（浅い）部位ほど、炭素原子及び酸素原子の含有濃度が高められており、ベアウェハに対する値よりも有意に高い濃度である。また、曲線Ｃ１〜Ｃ３，Ｄ１〜Ｄ３を比較すると、バイアス出力が一定の条件下では、ＩＣＰ出力が小さいほど、メサ側壁のより深いところまで炭素原子及び酸素原子が比較的高濃度で分布していることが確認された。これは、ＩＣＰ出力が過小となるとリーク電流が増大することを示す図５の傾向と整合するものである。これより、ＩＣＰ出力が過度に小さくなると、メサ側壁のより深い部位まで炭素原子及び酸素原子のマイグレーション等が生じ、それらの濃度が高められることにより、リーク電流が急激に増大することが示唆される。
【００４８】
このような事象が引き起こされる詳細な機構は未だ解明されていないものの、Ｉｎ−Ｐ結合の一部において、炭素原子及び酸素原子によるＩｎ又はＰの置換が生じ、これにより、ストイキオメトリが崩れた言わば欠損領域が結晶中に生じ、そのような結晶欠陥に起因して、リーク電流が発生し易くなることが要因の一つと考えられる。但し、作用はこれに限定されない。
【００４９】
ところで、図５に示す結果では、ＩＣＰ出力が過大となった場合にも、リーク電流の有意かつ急峻な増加が認められた。これに対し、ＩＣＰ出力を２５００Ｗとして図７及び図８に示すデプスプロファイルを測定したところ、より深い位置における炭素原子及び酸素原子濃度の極端な増大は認められなかった。これは、ＩＣＰ出力が過大となると、ＩｎＰ結晶にプラズマによるエッチングダメージが顕著となったり、結晶がアモルファス化してしまったりすることにより、結果として、化学量論比が損なわれて結晶欠陥が生じてしまうことが一因と推定される。
【００５０】
また、曲線Ｃ１〜Ｃ３，Ｄ１〜Ｄ３の比較より、ＩＣＰ出力が一定の条件下では、バイアス出力が大きいほど、メサ側壁のより深いところまで炭素原子及び酸素原子が比較的高濃度で分布していることが確認された。これは、バイアス出力が過大となると、リーク電流が増大することを示す図３の傾向と整合する。これより、バイアス出力が過度に大きくなると、メサ側壁のより深い部位まで炭素原子及び酸素原子が侵入し、それらの濃度が高められることにより、リーク電流が急峻に増大することが示唆される。ＩＣＰ−ＲＩＥエッチングは、メサ側壁のエッチング制御に優れるものの、バイアス出力の増大によってサイドエッチ効果が変化し、炭素原子及び酸素原子の流入、置換が促進されることが一因と考えられる。また、そうなると、ＩＣＰ出力が過小となった場合と同様に、ＩｎＰ結晶に欠損領域が生じてしまうことが直接的な要因と推定される。但し、作用はこれらに限定されない。
【００５１】
したがって、リーク電流を許容値以下に抑えるには、メサ側壁のデプスプロファイルにおいて、炭素原子又は酸素原子濃度が一定の値以下となるようなＩＣＰ出力及びバイアス出力を決定すると有用である。この場合、炭素原子及び酸素原子濃度の基準値としては、デバイスに要求されるリーク電流を考慮して、ある所定の深さにおける閾値を設定することが可能である。例えば、所定の深さを１５ｎｍとし、それ以深における炭素濃度が略５Ａｔｏｍ％以下となり、かつ酸素原子濃度が略１Ａｔｏｍ％以下となるようなＩＣＰ出力／バイアス出力条件を任意に選択できる。
【００５２】
また、メサ側壁の所定深さとしては、例えば、ＩｎＰを構成するＩｎ及びＰのいずれか一方の欠損深さとリーク電流との関係に基づいて決定することが可能である。すなわち、先述したように、ＩＣＰ出力を過度に増大させると、ＩｎＰ結晶へのダメージが顕著となってしまう傾向にある。例えば、図５に示す条件では、ＩＣＰ出力が２５００Ｗのときにはリーク電流が過大であり、一方、１２５０Ｗ程度では、リーク電流は充分に低く抑えられる。
【００５３】
そして、本発明者が、ＩＣＰ出力２５００Ｗ及び１２５０Ｗの条件で得たＰＩＮフォトダイオードのメサ側壁におけるＩｎ及びＰのデプスプロファイルを上記と同様にしてＡＥＳで測定したところ、前者におけるＩｎの欠損深さは、２５ｎｍ程度であり、後者では８ｎｍ程度であった。よって、この場合には、欠損深さが１５ｎｍ程度以下であれば、リーク電流の不都合な増大は抑止される。したがって、この程度の深さで炭素原子等の不純物濃度を判定すれば、それに起因する格子欠陥をも有効に防止し得る。
【００５４】
なお、図８における曲線Ｄ４では、約７ｎｍよりも深いところでは、酸素原子濃度が略ゼロとなっている。このことから、ここで標準試料として用いたベアウェハのへき開面に形成された自然酸化膜の層厚が７ｎｍ程度であることが理解される。この自然酸化膜よりも酸素濃度が高いと、リーク電流が増大する要因となる。
【００５５】
さらに、本発明者の知見によれば、このようなＩｎＰのエッチングにおけるＩｎ又はＰの欠損によって引き起こされるＩｎ／Ｐの組成比のずれがリーク電流を増大させる要因と考えられる。すなわち、ＩｎＰをＣＨ４／Ｈ２／Ｃｌ２系のガスでエッチングをした場合にはＩｎ／Ｐの組成比がＰ過剰側にずれる傾向にある一方で、ＣＨ４／Ｈ２系のガスでエッチングをした場合にはＩｎ過剰側にずれる傾向にあることが上述したようなＡＥＳ分析で明らかになっており、そのようなＩｎ又はＰの欠損が生じたメサを有するＰＩＮフォトダイオード１では、リーク電流の有意かつ顕著な増大が生じることが確認された。
【００５６】
さらに、エッチャントガスが異なるこれらのケースで、減損される元素が異なる点、つまり、例えば上述した体系ではＣｌ２ガスの添加により比較的揮発し易いインジウム塩化物等を生じる化学エッチングの割合が高められるといった点、に鑑みると、ＩＣＰ出力及び／又はバイアス出力を適宜に調整してリーク電流を低減させることが可能な本発明は、種々のエッチング条件に応じた汎用性の高い優れた手法と言える。
【００５７】
そして、このような本発明のエッチング方法によれば、制御工程においてＩＣＰ出力及びバイアス出力を適宜調整することによって、ＰＩＮフォトダイオード１のリーク電流を所定の許容値以下に低減することができる。このため、Ｏ２プラズマ処理等を必要としないので、製造工程を簡素化して経済性を向上できる。
【００５８】
また、ドライエッチングによる方法であるため、化合物半導体層のサイドエッチや深さ方向のエンドポイントの制御性が高いエッチングが実現される。さらに、ＩＣＰ−ＲＩＥによるエッチング方法であるため、ＥＣＲ−ＲＩＥ等の他の放電形式によるプラズマ形成に比して活性種密度（濃度）ひいては反応性が高められる。よって、サイドエッチング効率が高められ、しかもプラズマ条件を変化させてサイドエッチング量の微妙な制御を行い易い。
【００５９】
以上、本発明をその実施形態に基づいて詳細に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。例えば、本発明は、ＰＩＮフォトダイオード１のみならず、他の半導体素子、例えば半導体レーザ、光増幅器、受光素子、発光素子、マッハツェンダ型変調器、光導波器、合波器、分波器などの製造にも有効である。
【００６０】
【実施例】
本発明のエッチング方法について、実施例に基づいてさらに詳細に説明する。
【００６１】
＜実施例１＞
図９（Ａ）及び（Ｂ）は、本発明によるエッチング方法を用いてＰＩＮフォトダイオードを製造している状態の一例を示す工程図である。まず、Ｆｅ−ＩｎＰ基板９２ａ（基体）を用意し、その上にｎ型ＩｎＧａＡｓ層３２ａを０．５μｍ成長させた。次いで、その上にノンドープのＩ型ＩｎＧａＡｓ層３４ａを２μｍ成長させ、その上にさらにｐ型ＩｎＧａＡｓ層３６ａを０．３μｍ成長させ、層３２ａ，３４ａ及び３６ａから構成される化合物半導体層３０ａを形成した。なお、各層３２ａ，３４ａ，３６ａの成長には、ＯＭＶＰＥ法を用いた。
【００６２】
次いで、化合物半導体層３０ａ上にＳｉＮ絶縁膜を被着させ、フォトリソグラフィーにより直径２００μｍの円形パターンを有するマスクＭ２を形成した（図９（Ａ）参照）。次に、図１に示すエッチング装置１０を用いてＩＣＰ−ＲＩＥによるドライエッチングを下記のエッチング条件で実施した。
ＣＨ４ガス流量：１０ｓｃｃｍ、
Ｈ２ガス流量：５ｓｃｃｍ、
Ｃｌ２ガス流量：９ｓｃｃｍ、
チャンバ１３内圧力：０．４Ｐａ、
サセプタ１１温度：６０℃
【００６３】
なお、制御系１００では、予め記憶したリーク電流とバイアス出力との関係、及びリーク電流とＩＣＰ出力との関係に基づいて、リーク電流が許容値（ここでは４ｎＡ）以下となるようなバイアス出力及びＩＣＰ出力の値が決定され、制御系１００からの制御信号によって高周波電源１７及び１９の出力を調整するようにした。具体的には、本実施例では、バイアス出力を５０Ｗ、ＩＣＰ出力を１２５０Ｗに調整した。なお、バイアス電圧印加用の電極直径（サセプタ有効径）は２００ｍｍとした。
【００６４】
それから、化合物半導体層３０ａ、及び基体９２ａの一部が除去されたところでエッチングを終了した。これにより、ｐ型ＩｎＧａＡｓ層３６ａ、Ｉ型ＩｎＧａＡｓ層３４ａ及びｎ型ＩｎＧａＡｓ層３２ａがメサエッチングされ、それぞれＰ層３６、Ｉ層３４及びＮ層３２が形成されて、メサの全高が３．５μｍとされた。
【００６５】
その後、マスクＭ２を除去し、Ｐ層３６上に絶縁体層６０及びｐ型オーミック電極５０を形成すると共に、基板９２の下面にｎ型オーミック電極５２を形成して、ＰＩＮフォトダイオード２を得た（図９（Ｂ）参照）。このＰＩＮフォトダイオード２のリーク電流（暗電流）を測定したところ、０．５ｎＡと充分に低減されていることが確認された。
【００６６】
＜実施例２＞
図１０は、本発明によるエッチング方法を用いて製造される他の半導体装置の構成の一例を示す模式断面図である。半導体装置３００は、１つのｎ型半導体基板９４上に、複数の半導体レーザ３がトレンチＴで分離されて集積配置されたものである。各半導体レーザ３は、ｎ型ＩｎＰからなるｎ型半導体基板９４上の一側上に順次被着されたｎ型ＩｎＰからなるバッファ層４１、ＩｎＧａＡｓＰからなる多重量子井戸を有する活性層４２、ｐ型ＩｎＰからなる上部クラッド層４３、及びＩｎＧａＡｓからなるキャップ層４４を備えている。層４２，４３及び４４はいずれもメサ型のＩＩＩ−Ｖ族化合物半導体層であり、これらの層からＩＩＩ−Ｖ族半導体多層膜からなるストライプ状メサ構造が構成されている。
【００６７】
活性層４２、上部クラッド層４３、及びキャップ層４４の両側面は、ｐ型ＩｎＰからなる埋込層４５及びその上に積層されたｎ型ＩｎＰからなる埋込層４６で覆われている。更にその上には、ＩｎＧａＡｓからなるコンタクト層４７が被着されている。また、コンタクト層４７の上面からｎ型半導体基板９４面にかけて、コンタクト層４７の一部に開口部を有する絶縁体層６２が被着されており、更にその上に上部電極としてのｐ型オーミック電極層５４が設けられている。さらに、ｎ型半導体基板９４の下面には、下部電極としてのｎ型オーミック電極層５６が設けられている。
【００６８】
図１１（Ａ）〜（Ｅ）は、本発明によるエッチング方法を用いて図１０に示す半導体装置３００を製造している状態の一例を示す工程図である。まず、ｎ型ＩｎＰ基板９４ａ（基体）を用意し、その上に１μｍのｎ型ＩｎＰ層４１ａ、０．２μｍのＩｎＧａＡｓＰ層４２ａ、０．２μｍのｐ型ＩｎＰ層４３ａ、及び０．２μｍのＩｎＧａＡｓ層４４ａをＯＭＶＰＥ法により順次成長させ、化合物半導体層４０ａを形成せしめた（図１１（Ａ）参照）。
【００６９】
それらが、化合物半導体層４０ａ上にＳｉＮ絶縁膜を被着させ、フォトリソグラフィーにより幅１μｍのストライプパターンを有するマスクＭ３を形成した。次に、ＩＣＰ出力及びバイアス出力を制御系１００によってそれぞれ１０００Ｗ及び２５Ｗに調整したこと以外は実施例１と同様にして、ドライエッチングを行った。
【００７０】
そして、ＩｎＧａＡｓ層４４ａ、ｐ型ＩｎＰ層４３ａ及びＩｎＧａＡｓＰ層４２ａ、並びにｎ型ＩｎＰ層４１ａの一部が除去されたところでエッチングを終了した。これにより、ＩｎＧａＡｓ層４４ａ、ｐ型ＩｎＰ層４３ａ及びＩｎＧａＡｓＰ層４２ａの一部が除去され、キャップ層４４、上部クラッド層４３及び活性層４２が形成された（図１１（Ｂ）参照）。
【００７１】
さらに、ｎ型ＩｎＰ層４１ａのうちエッチングにより除去されなかった部分の上にｐ型ＩｎＰ層４５ａを、またｐ型ＩｎＰ層４５ａ上にｎ型ＩｎＰ層４６ａをＯＭＶＰＥ法によりそれぞれ０．５μｍずつ成長させた。次いで、マスクＭ３を除去した後、キャップ層４４及びｎ型ＩｎＰ層４６ａ上にＩｎＧａＡｓ層４７ａを０．５μｍ成長させた。これにより、ストライプ状メサ構造が埋め込まれた構造を形成した（図１１（Ｃ）参照）。
【００７２】
さらに、ＩｎＧａＡｓ層４７ａ上に、ＳｉＮ絶縁膜を被着させ、幅８μｍのストライプパターンを有するマスクＭ４を形成した。それから、ＩＣＰ出力及びバイアス出力を制御系１００によってそれぞれ１５００Ｗ及び５０Ｗに調整したこと以外は、実施例１と同様にしてドライエッチングを実施した。
【００７３】
そして、層４７ａ，４６ａ，４５ａ及び４１ａ、並びに基体９４ａの一部が除去されたところでエッチングを終了した。これにより、コンタクト層４７、埋込層４６、埋込層４５及びバッファ層４１を形成した。このメサの高さは５μｍであった（図１１（Ｄ）参照）。
【００７４】
次いで、マスクＭ４を除去し、形成されたメサ及び基板９４の全体を覆うようにＳｉＯ２絶縁膜を被着させた後、コンタクト層４７上にストライプ状の開口部を有する絶縁体層６２をフォトリソグラフィーにより形成した。また、絶縁体層６２上及び基板９４の下面に、それぞれＴｉ／Ｐｔ／Ａｕ電極からなるｐ型オーミック電極５４及びｎ型オーミック電極５６を形成して、複数の半導体レーザ３を有する半導体装置３００を得た（図１１（Ｅ）、図１０参照）。得られた半導体レーザ３の閾値電流を測定したところ、共振器長３００μｍにおいて１０ｍＡであり、良好な特性を示す半導体レーザ３が得られることが確認された。
【００７５】
【発明の効果】
本発明によるエッチング方法によれば、高周波出力及びバイアス電圧の両方、或いはいずれか一方を調整することにより形成されるフォトダイオードやレーザ等の半導体素子のリーク電流を所望の許容値以下とすることができる。よって、従来のドライエッチングで用いられているＯ２プラズマ処理等を必要としないため、半導体素子の製造工程を簡素化しつつ、リーク電流を充分に低減させることができる。
【００７６】
また、ドライエッチングによる方法であるため、ウェットエッチングに比して化合物半導体層のサイドエッチや深さ方向のエンドポイントの制御性を高めることができる。さらに、ＩＣＰ−ＲＩＥによる方法であるため、他の放電形式によるプラズマ形成に比して活性種密度（濃度）ひいては反応性を高めてスループットを増大できる。また、それによりサイドエッチング効率を向上できると共に、しかもそのサイドエッチング量の微妙な制御を行い易い利点がある。
【図面の簡単な説明】
【図１】本発明のエッチング方法に用いられる装置の一実施形態を模式的に示す構成図（一部断面図）である。
【図２】（Ａ）〜（Ｃ）は、本発明によるエッチング方法を用いてメサを有する半導体素子を製造している状態を示す工程図である。
【図３】ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のバイアス出力との関係の一例を示すグラフである。
【図４】図３に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。
【図５】ＰＩＮフォトダイオード１のリーク電流とメサエッチング時のＩＣＰ出力との関係の一例を示すグラフである。
【図６】図５に対応する各エッチング条件においてエッチングレート及び直流バイアス電圧を測定した結果を示すグラフである。
【図７】フォトダイオード１のメサ側壁における炭素原子のデプスプロファイル（メサ側壁面に垂直な方向における原子の分布）を示すグラフである。
【図８】フォトダイオード１のメサ側壁における酸素原子のデプスプロファイル（メサ側壁面に垂直な方向における原子の分布）を示すグラフである。
【図９】（Ａ）及び（Ｂ）は、本発明によるエッチング方法を用いてＰＩＮフォトダイオードを製造している状態の一例を示す工程図である。
【図１０】本発明によるエッチング方法を用いて製造される他の半導体装置の構成の一例を示す模式断面図である。
【図１１】（Ａ）〜（Ｅ）は、本発明によるエッチング方法を用いて図１０に示す半導体装置３００を製造している状態の一例を示す工程図である。
【符号の説明】
１，２…ＰＩＮフォトダイオード、３…半導体レーザ、１０…エッチング装置、１１…サセプタ、１２…半導体基板、１３…チャンバ、１４…高周波導入窓、１５…誘導コイル、１６，１８…インピーダンス整合器、１７…高周波電源（バイアス出力用電源）、１９…高周波電源（ＩＣＰ出力用電源）、２０ａ…化合物半導体層、２２…Ｎ層、２２ａ…ｎ型ＩｎＰ層、２４…Ｉ層、２４ａ…Ｉ型ＩｎＰ層、２６…Ｐ層、２６ａ…ｐ型ＩｎＰ層、２８…コンタクト層、２８ａ…ｐ型ＩｎＧａＡｓ層、３０ａ…化合物半導体層、３２…Ｎ層、３２ａ…ｎ型ＩｎＧａＡｓ層、３４…Ｉ層、３４ａ…Ｉ型ＩｎＧａＡｓ層、３６…Ｐ層、３６ａ…ｐ型ＩｎＧａＡｓ層、４０ａ…化合物半導体層、４１…バッファ層、４１ａ…ｎ型ＩｎＰ層、４２…活性層、４２ａ…ＩｎＧａＡｓＰ層、４３…上部クラッド層、４３ａ…ｐ型ＩｎＰ層、４４…キャップ層、４４ａ…ＩｎＧａＡｓ層、４５，４６…埋込層、４５ａ…ｐ型ＩｎＰ層、４６ａ…ｎ型ＩｎＰ層、４７…コンタクト層、４７ａ…ＩｎＧａＡｓ層、５０，５４…ｐ型オーミック電極、５２，５６…ｎ型オーミック電極、６０，６２…絶縁体層、９０，９２，９４…ｎ型半導体基板、９０ａ，９４ａ…ｎ型ＩｎＰ基板（基体）、９２ａ…Ｆｅ−ＩｎＰ基板（基体）、１００…制御系、１１０…冷却材循環パイプ、３００…半導体装置、Ｇ…ガス導入系、Ｋｉｎ…ガス導入口、Ｋｏｕｔ…ガス排出口、Ｍ１〜Ｍ４…マスク、Ｔ…トレンチ。
Claims (8)
- 基体上に設けられた化合物半導体層を含み且つメサを有する半導体素子を形成する方法であって、
前記化合物半導体層が設けられた前記基体が収容されたチャンバ内にエッチングガスを供給するガス供給工程と、
前記チャンバ内に高周波電力を印加して高周波誘導プラズマを形成せしめるプラズマ生成工程と、
前記基体にバイアス電圧を印加するバイアス印加工程と、
前記半導体素子のリーク電流が所定の許容値以下となるように、前記高周波電力及び前記バイアス電圧のうち少なくともいずれか一方を調整する制御工程と、
を備えるエッチング方法。 - 前記制御工程においては、予め取得しておいた、前記半導体素子のメサ側壁に垂直な方向における炭素原子及び酸素原子の含有割合のうち少なくともいずれか一方の分布状態と、前記高周波電力及び前記バイアス電圧との関係に基づいて、前記リーク電流が前記許容値以下となるように決定された高周波電力及びバイアス電圧を用いる、
請求項１記載のエッチング方法。 - 前記制御工程においては、前記高周波電力を５００〜２３００Ｗの範囲内の値に調整する、
請求項１又は２に記載のエッチング方法。 - 前記制御工程においては、前記バイアス電圧として交流を用い、且つ、前記基体における該バイアス電圧に基づく電力密度を０．２Ｗ／ｃｍ２ 以下に調整する、
請求項１〜３のいずれか一項に記載のエッチング方法。 - 前記エッチングガスとしてアルカンを含むものを用いる、
請求項１〜４のいずれか一項に記載のエッチング方法。 - 前記エッチングガスとして塩素ガスを含むものを用いる、
請求項５記載のエッチング方法。 - 前記化合物半導体層が主としてＩＩＩ−Ｖ族化合物半導体を含有して成るものである、
請求項１〜６のいずれか一項に記載のエッチング方法。 - 前記化合物半導体層がＩｎを含むものである、
請求項７に記載のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072543A JP2004281815A (ja) | 2003-03-17 | 2003-03-17 | エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072543A JP2004281815A (ja) | 2003-03-17 | 2003-03-17 | エッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281815A true JP2004281815A (ja) | 2004-10-07 |
Family
ID=33288715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003072543A Pending JP2004281815A (ja) | 2003-03-17 | 2003-03-17 | エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004281815A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208134A (ja) * | 2006-02-03 | 2007-08-16 | Sumitomo Electric Ind Ltd | 化合物半導体光デバイスを作製する方法 |
| KR100759808B1 (ko) | 2005-12-08 | 2007-09-20 | 한국전자통신연구원 | Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 |
| JP2017011168A (ja) * | 2015-06-24 | 2017-01-12 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
| WO2020100885A1 (ja) * | 2018-11-12 | 2020-05-22 | 国立大学法人名古屋大学 | エッチング方法およびエッチング装置 |
-
2003
- 2003-03-17 JP JP2003072543A patent/JP2004281815A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759808B1 (ko) | 2005-12-08 | 2007-09-20 | 한국전자통신연구원 | Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 |
| US7776752B2 (en) | 2005-12-08 | 2010-08-17 | Electronics And Telecommunications Research Institute | Method of etching for multi-layered structure of semiconductors in group III-V and method for manufacturing vertical cavity surface emitting laser device |
| JP2007208134A (ja) * | 2006-02-03 | 2007-08-16 | Sumitomo Electric Ind Ltd | 化合物半導体光デバイスを作製する方法 |
| JP2017011168A (ja) * | 2015-06-24 | 2017-01-12 | 住友電気工業株式会社 | 半導体受光素子を作製する方法 |
| WO2020100885A1 (ja) * | 2018-11-12 | 2020-05-22 | 国立大学法人名古屋大学 | エッチング方法およびエッチング装置 |
| JP2020080349A (ja) * | 2018-11-12 | 2020-05-28 | 国立大学法人名古屋大学 | エッチング方法およびエッチング装置 |
| JP7184252B2 (ja) | 2018-11-12 | 2022-12-06 | 国立大学法人東海国立大学機構 | エッチング方法およびエッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| US8617969B2 (en) | Method for producing semiconductor optical device | |
| US20120058582A1 (en) | Method for etching insulating film and method for manufacturing semiconductor optical device | |
| US11961773B2 (en) | Semiconductor etching methods | |
| JP5458920B2 (ja) | 半導体光デバイスの製造方法 | |
| US5304514A (en) | Dry etching method | |
| JP2003069154A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2004281815A (ja) | エッチング方法 | |
| EP0795893A1 (en) | Method of etching a III-V semiconductor by means of a plasma generated in SiC14 | |
| Yoshikawa et al. | Smooth etching of various III/V and II/VI semiconductors by Cl2 reactive ion beam etching | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| JP6178990B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP2010192888A (ja) | 半導体レーザの製造方法 | |
| JP4052145B2 (ja) | エッチング方法 | |
| JP2013165262A (ja) | 光半導体素子の製造方法 | |
| JP2008159684A (ja) | Ｉｉｉ族窒化物半導体のエッチング方法 | |
| JP4985411B2 (ja) | 半導体光素子を作製する方法 | |
| JP2005129943A (ja) | 電気光学素子のためのｉｉｉ−ｖ族ベースの化合物による側壁にエッチングを施すための方法 | |
| JP2006013183A (ja) | 半導体光素子とその製造方法 | |
| JPH09283505A (ja) | 化合物半導体のエッチング方法、半導体レーザ素子およびその製造方法 | |
| Liu et al. | Etch-stop process for precisely controlling the vertical cavity length of GaN-based devices | |
| JP2010040777A (ja) | 半導体装置の製造方法およびプラズマエッチング装置 | |
| JPH10294528A (ja) | 面発光型半導体レーザの製造方法 | |
| US7955880B2 (en) | Method of producing semiconductor optical device | |
| JP5239543B2 (ja) | 半導体光素子を作製する方法 |