JP5458920B2 - 半導体光デバイスの製造方法 - Google Patents

半導体光デバイスの製造方法 Download PDF

Info

Publication number
JP5458920B2
JP5458920B2 JP2010020613A JP2010020613A JP5458920B2 JP 5458920 B2 JP5458920 B2 JP 5458920B2 JP 2010020613 A JP2010020613 A JP 2010020613A JP 2010020613 A JP2010020613 A JP 2010020613A JP 5458920 B2 JP5458920 B2 JP 5458920B2
Authority
JP
Japan
Prior art keywords
silicon
layer
resin layer
containing resin
diffraction grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010020613A
Other languages
English (en)
Other versions
JP2010199573A (ja
Inventor
幸洋 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010020613A priority Critical patent/JP5458920B2/ja
Publication of JP2010199573A publication Critical patent/JP2010199573A/ja
Application granted granted Critical
Publication of JP5458920B2 publication Critical patent/JP5458920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

本発明は、回折格子を有する半導体光デバイスの製造方法に関する。
下記特許文献１には、メタンガス又はエタンガスを用いた反応性イオンエッチング法によって回折格子を形成する工程を含む光半導体装置の製造方法が記載されている。この製造方法によれば、光半導体装置の製造工程の初期の段階で、最終的に得られる光半導体装置の特性の良否判定が可能であることが記載されている。
下記非特許文献１には、プラズマエッチング装置によって、シリコン非含有レジスト層／シリコン含有レジスト層の２層レジストを微細加工する方法が記載されている。具体的には、シリコンウェハ上に、１．２μｍ厚のシリコン非含有レジスト層とシリコン含有レジスト層からなる２層レジストを塗布し、上層のシリコン含有レジスト層をラインアンドスペースパターンに加工後、これをマスクとして窒素ガス添加の酸素プラズマにより下層のシリコン非含有レジスト層をエッチングしている。このエッチングの際、シリコン基板を冷却することにより、シリコン非含有レジスト層のパターンのサイドエッチングが抑制されることが記載されている。このような方法によって、シリコン非含有レジスト層を、ライン幅２５０ｎｍ、スペース幅２５０ｎｍのラインアンドスペースパターンに微細加工している。
特開平５−６７８４８号公報
木下治久、他２名、「Ｎ２添加Ｏ２スーパーマグネトロンプラズマによるクォーターミクロンレジストパターンのエッチング形状制御」、信学技報、社団法人電子情報通信学会、ＳＤＭ９４−１１４（１９９４−１０）、ｐ．２１−２６
分布帰還型半導体レーザ等の回折格子を有する半導体光デバイスの製造のために、所定のパターンを有する回折格子を高精度で再現性よく形成することが重要である。回折格子の形成方法としては、干渉露光方法やＥＢ露光法が知られている。これらの方法では、回折格子パターンを半導体層上の１層のレジスト層に形成し、このパターンを半導体層に転写する。
ところで、回折格子を有する半導体光デバイスの製造に用いる化合物半導体基板の表面は、完全な平坦ではなく、０．１μｍ程度の凹凸（表面粗さ）を有する場合がある。このような凹凸を有する化合物半導体基板の表面に１層のレジスト層を用いて回折格子を形成すると、基板の凹凸の影響で回折格子のパターン幅にバラツキが生じる。この回折格子のパターン幅のバラツキを低減し、回折格子のパターン形状の精度を向上させるために、シリコン非含有レジスト層及びシリコン含有レジスト層からなる２層レジストを使用する回折格子の製造方法を検討した。
具体的には、回折格子を形成する半導体層上に、絶縁層を形成し、さらにその絶縁層上にシリコン非含有レジスト層及びシリコン含有レジスト層からなる２層レジストを塗布する。そして、上層のシリコン含有レジストを回折格子に対応する形状（ラインアンドスペースパターン）にパターニングした後に、そのシリコン含有レジスト層をマスクとして、反応性イオンエッチング法によって下層のシリコン非含有レジスト層をエッチングすることにより、シリコン非含有レジスト層を回折格子に対応する形状にパターニングする。そして、パターニングされたシリコン非含有レジスト層をマスクとして絶縁層をエッチングし、絶縁層を回折格子に対応する形状にパターニングする。その後、２層レジストを除去し、パターニングされた絶縁層をマスクとして半導体層ををエッチングすることにより、この半導体層に回折格子を形成する。
シリコン非含有レジスト層を絶縁層の表面に平坦に形成することで、化合物半導体基板の表面の凹凸の影響を緩和できる。この平坦な表面を有するシリコン非含有レジスト層上に、シリコン含有レジスト層を形成し、回折格子パターンを形成することで凹凸を有する化合物半導体基板上に、パターン幅のバラツキが低減された回折格子を形成することができる。このような回折格子の製造方法においては、半導体層の表面に直接２層レジストマスクを形成するのではなく、あらかじめ絶縁層を半導体層表面に形成し、その上に２層レジストマスクを形成する方法を採用している。この理由は、半導体層上に直接２層レジストマスクを形成すると、その２層マスクを除去する際に、半導体層の表面に２層マスクの一部が残留してしまう場合があるためである。
しかしながら、回折格子の製造方法として上述の２層レジストを使用する製造方法を採用した場合、回折格子の凹凸の深さや周期（ピッチ）等の形状に、ばらつきが生じてしまうという課題があることを発明者らは見出した。この回折格子の凹凸の深さや周期（ピッチ）等の形状のばらつきは、シリコン非含有レジスト層をエッチングする際に、絶縁層上等に酸化シリコンが付着することに起因していることを発明者らは見出した。さらに、この絶縁層上等に付着する酸化シリコンは、酸素ガスをエッチングガスとして用いてシリコン非含有レジスト層をエッチングする際、シリコン含有レジスト層内のシリコンと酸素ガスが反応して生成されたものであることを発明者らは見出した。
このような酸化シリコンの生成に伴う不具合を抑制する方法として、エッチングガスにＣＦ４ガスを混合する方法が考えられる。このような方法によれば、生成された酸化シリコンは、プラズマ化したＣＦ４ガスとの反応によってある程度除去される。しかしながら、酸素ガスをエッチングガスとして用いると、等方的なエッチングになる傾向があるため、パターニングされたシリコン非含有レジスト層の側面もエッチングされてしまう（サイドエッチング）。そのため、このようなサイドエッチングに起因して、形成される回折格子の凹凸の幅、深さや周期（ピッチ）等の形状には、ばらつきが生じてしまう。
このようなサイドエッチングを抑制しながら２層レジストの下層であるシリコン非含有レジスト層をパターニングする方法として、上記非特許文献１に記載された方法を採用することも考えられる。しかしながら、本発明者らは鋭意研究を重ねた結果、上記非特許文献１に記載された方法でサイドエッチングが抑制されるのは、２層レジストの下層であるシリコン非含有レジスト層がエッチングされる際、パターニングされたシリコン非含有レジスト層の側面に、炭素原子と窒素ガスとの反応生成物が５０〜１００ｎｍ程度付着し、この付着した反応生成物が保護層となり、シリコン非含有レジスト層パターンのサイドエッチングが抑制されるためであることを見出した。
そのため、上記非特許文献１に記載された方法でパターニングした２層レジストをマスクとして絶縁層をエッチングし、絶縁層にラインアンドスペースパターンを形成すると、保護層の厚さの分だけ実質的なライン幅は増加しスペース幅は減少する。そのため、その状態で絶縁層をエッチングすると、絶縁層のパターン形状（凹凸の幅、深さや周期（ピッチ）等）は、シリコン非含有レジスト層に形成したパターン形状と比較して、ばらつきが生じてしまう。分布帰還型半導体レーザ等の回折格子のパターンのライン幅とスペース幅は、例えば１００ｎｍ程度であるため、上述のような保護層の存在に起因するパターン形状のばらつきは無視できない。
また、上記非特許文献１に記載されているような大きさのラインアンドスペースパターン（ライン幅２５０ｎｍ、スペース幅２５０ｎｍ）を形成する場合であれば、２層レジストの上層のシリコン非含有レジスト層のパターン形状を、保護層の厚さの分だけ調節して所望の形状の回折格子を形成する方法も考えられる。しかしながら、このような方法では、保護層の厚さの正確な制御は困難であるため、形成される回折格子の凹凸の幅、深さや周期（ピッチ）等の形状にはばらつきが生じる上、分布帰還型半導体レーザ等の回折格子のパターン形状（ラインアンドスペースパターンのライン幅やスペース幅）は、保護層の厚さと同程度であるため、このような方法を分布帰還型半導体レーザ等の回折格子の形成に採用することは困難である。
本発明はこのような課題に鑑みてなされたものであり、回折格子を有する半導体光デバイスの製造方法であって、回折格子の形状のばらつきを抑制することが可能な半導体光デバイスの製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る半導体光デバイスの製造方法は、回折格子を有する半導体光デバイスの製造方法であって、半導体基板上に、回折格子が形成されるべき半導体層を形成する工程と、半導体層上に絶縁層を形成する工程と、絶縁層上にシリコン非含有樹脂層を形成する工程と、シリコン非含有樹脂層上に、回折格子の周期構造に対応した周期構造パターンを有するシリコン含有樹脂層を形成し、シリコン非含有樹脂層の積層面の一部をシリコン含有樹脂層でマスクする工程と、酸素ガスと窒素ガスの混合ガスをエッチングガスとして用いた反応性イオンエッチング法によって、シリコン含有樹脂層をマスクとしてシリコン非含有樹脂層をエッチングすることにより、回折格子の周期構造に対応した周期構造パターンを有するようにシリコン非含有樹脂層をパターニングし、絶縁層の積層面の一部を露出させるシリコン非含有樹脂層パターニング工程と、パターニングされたシリコン非含有樹脂層をマスクとして絶縁層をエッチングすることにより、回折格子の周期構造に対応した周期構造パターンを有するように絶縁層をパターニングし、半導体層の積層面の一部を露出させる工程と、パターニングされた絶縁層をマスクとして半導体層をエッチングすることにより、半導体層に回折格子を形成する工程とを備え、シリコン非含有樹脂層パターニング工程は、シリコン非含有樹脂層をエッチングする際に、炭素原子と窒素ガスとの反応生成物の揮発温度より低い温度にシリコン非含有樹脂層を冷却することにより、エッチングされたシリコン非含有樹脂層の側面に上記反応生成物からなる保護層を形成する保護層形成工程と、絶縁層の積層面の一部が露出した後に、シリコン非含有樹脂層の温度を上記反応生成物の揮発温度以上とすることにより、保護層を揮発させる工程とを含むことを特徴とする。
本発明の半導体光デバイスの製造方法によれば、シリコン非含有樹脂層パターニング工程において、反応性イオンエッチング法のエッチングガスとして、酸素ガスと窒素ガスの混合ガスを用いているため、酸素ガスのみを用いた場合と比較して、シリコン含有樹脂層内のシリコンと酸素ガスとの反応が抑制され、酸化シリコンの生成が抑制される。さらに、窒素ガスプラズマによるスパッタ効果により、生成された酸化シリコンの少なくとも一部は除去される。これらの結果、酸化シリコンの生成に起因する回折格子の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきが抑制される。
さらに、本発明の半導体光デバイスの製造方法によれば、シリコン非含有樹脂層パターニング工程において、エッチングされたシリコン非含有樹脂層の側面に、炭素原子と窒素ガスとの反応生成物からなる保護膜を形成しているため、酸素プラズマによるシリコン非含有樹脂層のサイドエッチングが抑制される。その結果、サイドエッチングに起因する回折格子の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきが抑制される。
さらに、本発明者らは、炭素原子と窒素ガスとの反応生成物からなる保護膜は、温度を上昇させることにより、揮発させることが可能であることを見出した。そこで、本発明の半導体光デバイスの製造方法では、シリコン非含有樹脂層パターニング工程において、シリコン非含有樹脂層のパターニング後に、シリコン非含有樹脂層の温度を反応生成物の揮発温度以上とすることによって保護層を除去している。そのため、その後の絶縁層のエッチングにおいて、保護層の存在に起因した絶縁層のパターンのばらつきは抑制されるため、回折格子の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきが抑制される。
以上の理由により、本発明の半導体光デバイスの製造方法によれば、回折格子の形状のばらつきを抑制することが可能である。
さらに、シリコン非含有樹脂層パターニング工程において、エッチングガスの酸素ガスと窒素ガスの混合比は、分圧比で１：１〜１：１０の範囲内であることが好ましい。これにより、酸素ガスプラズマとシリコン非含有樹脂層との反応の強さを十分に保ちつつ、酸素ガスとシリコン含有樹脂層内のシリコンとの反応を十分に弱めることが可能となる。その結果、シリコン非含有樹脂層のエッチングの容易さと、形成される回折格子の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきの抑制とを両立させることが可能となる。
さらに、保護層形成工程において、シリコン非含有樹脂層を０℃以下に冷却することが好ましい。これにより、エッチングされたシリコン非含有樹脂層の側面に保護膜がより形成され易くなる。
さらに、シリコン非含有樹脂層パターニング工程において、シリコン非含有樹脂層のエッチングは、０．１Ｐａ〜１Ｐａの範囲の圧力の環境下で行われることが好ましい。これにより、プラズマの放電を安定に保ちつつ、プラズマ中のイオンやラジカルの平均自由工程を十分に長くすることができる。その結果、サイドエッチングを抑制しながら、シリコン非含有樹脂層のエッチングを安定して行うことができる。
さらに、保護層形成工程では、シリコン非含有樹脂層をエッチングするための反応性イオンエッチング装置のチャンバ内で保護層を形成し、保護層を揮発させる工程では、保護層形成工程に引き続いてこのチャンバ内で保護層を揮発させることが好ましい。
これにより、保護層形成工程と保護層を揮発させる工程を連続的に行うことができるため、全体の工程が簡略化される。
さらに、絶縁層上にシリコン非含有樹脂層を形成する上記工程は、絶縁層上にシリコン非含有樹脂を形成する工程と、シリコン非含有樹脂をパターニングすることにより、回折格子の周期構造に対応した周期構造パターンを有するシリコン非含有樹脂層を形成する工程とを含み、シリコン非含有樹脂層の積層面の一部をシリコン含有樹脂層でマスクする上記工程は、シリコン非含有樹脂層上にシリコン含有樹脂を形成する工程と、シリコン非含有樹脂層の周期構造パターンの凸部表面が露出するまでシリコン含有樹脂をエッチングすることにより、シリコン非含有樹脂層の周期構造パターンの凹部に回折格子の周期構造に対応した周期構造パターンを有するシリコン含有樹脂層を形成する工程とを含むことが好ましい。
これにより、絶縁層のパターニングは、シリコン含有樹脂層、シリコン非含有樹脂層、及び、絶縁層の材料の違いを利用して、シリコン含有樹脂層、シリコン非含有樹脂層、及び、絶縁層を順にエッチングすることによって、行っている。そのため、半導体基板の主面の平坦性が悪く、その平坦性の悪さに起因して絶縁層の表面の平坦性が悪い場合であっても、シリコン含有樹脂層及びシリコン非含有樹脂層によって平坦度を補償することができる。その結果、半導体層に形成される回折格子の形状のばらつきを抑制することが可能となる。
さらに、絶縁層上にシリコン非含有樹脂を形成する上記工程では、絶縁層の表面のＲＭＳ粗さ以上の厚さのシリコン非含有樹脂を絶縁層上に形成し、絶縁層の表面のＲＭＳ粗さよりもシリコン非含有樹脂の表面のＲＭＳ粗さを小さくすることが好ましい。
これにより、半導体基板の主面の平坦性が悪く、その平坦性の悪さに起因して絶縁層の表面の平坦性が悪い場合であっても、シリコン含有樹脂層及びシリコン非含有樹脂層によって平坦度をより確実に補償することができる。
本発明によれば、回折格子を有する半導体光デバイスの製造方法であって、回折格子の形状のばらつきを抑制することが可能な半導体光デバイスの製造方法が提供される。
本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 反応性イオンエッチング装置の断面構造の模式図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。 本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。
以下、実施の形態に係る半導体光デバイスの製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
本実施形態の半導体光デバイスの製造方法として、分布帰還型半導体レーザの製造方法について説明する。図１〜図４及び図６〜図８は、本実施形態に係る分布帰還型半導体レーザの製造方法を示す模式的な断面図である。なお、図１及び図２以下の各図においては、必要に応じて直交座標系１０が示されている。
まず、図１（Ａ）に示すように、半導体基板１の主面上に、例えば有機金属気相成長法によって、下部クラッド層３、活性層５、及び、回折格子層７をこの順にエピタキシャル成長させる。なお、図１（Ａ）において、半導体基板１の主面と平行な方向にＸ軸及びＹ軸を設定している。
半導体基板１は、第１導電型（例えばｎ型）の半導体基板であり、例えばＳｎ（錫）がドープされたＩｎＰ基板等のＩＩＩ−Ｖ族化合物半導体基板である。下部クラッド層は、第１導電型の半導体層であり、例えばＳｉがドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体層である。活性層５は、例えば、ＭＱＷ（多重量子井戸）構造やＳＱＷ（単一量子井戸）構造を有する。活性層５は、例えば、ＧａＩｎＡｓＰやＡｌＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。回折格子層７は、後に回折格子が形成される第２導電型（第１導電型がｎ型の場合、ｐ型）の半導体層であり、例えば、ＺｎがドープされたＧａＩｎＡｓＰ等のＩＩＩ−Ｖ族化合物半導体層である。
次に、図１（Ｂ）に示すように、回折格子層７の積層面７ｍ上に、例えばプラズマ気相成長法によって、絶縁層９を形成する。絶縁層９の厚さは、例えば、２０ｎｍ〜５０ｎｍとすることができる。絶縁層９を構成する材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化酸化シリコン（ＳｉＯＮ）、や窒化シリコン（ＳｉＮ）を用いることができる。
続いて、図２（Ａ）に示すように、例えばスピン塗布法によって、絶縁層９の積層面９ｍ上に、シリコン非含有樹脂１１ａを形成する。シリコン非含有樹脂１１ａの厚さは、半導体基板１の主面の凹凸に起因して生じる絶縁層９の表面の凹凸を補償できる厚さ、即ち、絶縁層９の表面（積層面９ｍ）のＲＭＳ（二乗平均根）粗さ以上の厚さとすることが好ましい。
一般に、半導体基板１の主面の凹凸に起因して生じる絶縁層９の表面の凹凸（表面粗さ）は、ほぼ半導体基板１の主面の凹凸の大きさと同程度であり、例えば０．３μｍ程度である。また、シリコン非含有樹脂層１１の厚みの上限は、例えば１μｍ程度とすることができる。回折格子７ｇを形成するためのパターン幅は１００ｎｍ程度と非常に狭いが、シリコン非含有樹脂層１１の厚さが１μｍ以下である場合、エッチングガスをシリコン非含有樹脂層１１のエッチング溝に十分に到達させることができる。
これにより、シリコン非含有樹脂層１１のエッチングの際、半導体基板１の主面と平行な面内におけるエッチング深さの分布を十分に均一化することが可能となり、シリコン非含有樹脂層１１の一部がエッチングされずに残留し、露出させるべき絶縁層９の表面が完全に露出しないという不具合の発生を抑制することができる。その結果、シリコン非含有樹脂層１１の厚さが１μｍ以下である場合は、その後の絶縁層９のエッチングの際に、絶縁層９を面内で均一にエッチングすることが容易となる。
次に、図２（Ｂ）に示すように、シリコン非含有樹脂１１ａをパターニングすることにより、絶縁層９の積層面９ｍ上に、シリコン非含有樹脂層１１を形成する。このシリコン非含有樹脂層１１の積層面１１ｍには、回折格子層７に回折格子７ｇを形成するためのラインアンドスペースパターンが形成されている。シリコン非含有樹脂層１１は、例えば、絶縁層９の積層面９ｍ上にシリコン非含有樹脂をスピン塗布した後に、フォトリソグラフィ法やナノインプリント法によってラインアンドスペースパターンをパターニングすることにより、形成することができる。
このラインアンドスペースパターンは、Ｘ軸に沿って延びるライン部と、Ｘ軸に沿って延びるスペース部とからなり、ライン部とスペース部とが、Ｙ軸に沿って交互に周期的に配置されたパターンである。ライン部のＹ軸方向の幅Ｗ１１ｈは、後に形成される回折格子７ｇの凹部の幅Ｗ７ｈ（図７（Ａ）参照）と略同じであり、例えば、１００ｎｍ〜１２０ｎｍである。同様に、スペース部のＹ軸方向の幅Ｗ１１ｐは、後に形成される回折格子７ｇの凸部の幅Ｗ７ｐ（図７（Ａ）参照）と略同一であり、例えば、１００ｎｍ〜１２０ｎｍである。そして、ラインアンドスペースパターンの周期λ１１は、後に形成される回折格子７ｇの周期λ７（図７（Ａ）参照）と同一である。シリコン非含有樹脂層１１としては、例えば、アクリル系ＵＶ硬化樹脂を用いることができる。
続いて、図３（Ａ）に示すように、シリコン非含有樹脂層１１上に、例えばスピン塗布法によって、シリコン含有樹脂１３ａを形成する。
続いて、図３（Ｂ）に示すように、シリコン含有樹脂１３ａをエッチングすることにより、シリコン非含有樹脂層１１のラインアンドスペースパターンの凹部を埋めるように、シリコン含有樹脂層１３を形成する。シリコン含有樹脂層１３は、例えば以下のように形成することできる。まず、シリコン非含有樹脂層１１上全面にシリコン含有樹脂１１ａをスピン塗布する（図３（Ａ）参照）。その後、例えばＣＦ４ガスをエッチングガスとして用いた反応性イオンエッチング法によってシリコン非含有樹脂層１１のラインアンドスペースパターンの凸部であるライン部の表面１１Ｓが露出するまでシリコン含有樹脂１１ａをエッチングすることにより、シリコン含有樹脂層１３を形成することができる。このように形成されたシリコン含有樹脂層１３は、Ｙ軸に沿って周期的に並び、Ｘ軸に沿って延びる複数のラインパターンからなる。そして、シリコン含有樹脂層１３は、シリコン非含有樹脂層１１の積層面１１ｍの一部をマスクしている。
シリコン含有樹脂層１３のＹ軸方向の幅Ｗ１３ｐは、後に形成される回折格子７ｇの凸部の幅Ｗ７ｐ（図７（Ａ）参照）と略同一であり、例えば、１００ｎｍ〜１２０ｎｍである。そして、シリコン含有樹脂層１３のラインパターンの周期λ１３は、後に形成される回折格子７ｇの周期λ７（図７（Ａ）参照）と同一である。シリコン含有樹脂層１３としては、例えば、Ｓｉを組成比で２０％以上含んだ有機シリコン化合物を用いることができる。
次に、図４（Ａ）及び（Ｂ）に示すように、反応性イオンエッチング法によって、シリコン含有樹脂層１３をマスクとしてシリコン非含有樹脂層１１をエッチングする。図４（Ａ）は、シリコン非含有樹脂層１１をエッチングしている途中の状態を示しており、図４（Ｂ）は、シリコン非含有樹脂層１１のエッチングが完了した状態を示している。
本実施形態で採用する反応性イオンエッチング法について、図５を参照しながら詳細に説明する。図５は、反応性イオンエッチング装置の断面構造の模式図である。本実施形態の反応性イオンエッチング装置は、誘導結合型反応性イオンエッチング装置１００である。誘導結合型反応性イオンエッチング装置１００は、エッチング対象試料５１に反応性イオンエッチングを行う真空チャンバ５３を備えている。真空チャンバ５３の内部には、高周波放電を発生させるための下部電極５５と、上部電極５７が互いに対向して設けられている。上部電極５７は接地されている。エッチング対象試料５１は、下部電極５５と上部電極５７に挟まれるように、下部電極５５上に設けられている。下部電極５５には冷却機構が設けられており、これによってエッチング対象試料５１を冷却することができる。また、高周波電源５８は、整合回路７７を介して下部電極５５に接続されている。高周波電源５８によって、下部電極５５に高周波電圧が印加される。真空チャンバ５３の側面には、誘導コイル５９が巻かれている。誘導結合プラズマ電源６１は、整合回路７９を介して誘導コイル５９に接続されている。誘導結合プラズマ電源６１によって誘導コイル５９に高周波電力が供給される。その高周波電力に応じて真空チャンバ５３内に直流バイアス電界が生成される。
また、真空チャンバ５３には、内部にエッチングガスを供給するための２つのガス供給管６３、６５と、エッチングガスを外部に排出するための排気管７１とが設けられている。２つのガス供給管６３、６５を通して、真空チャンバ５３の内部に酸素ガス６７と窒素ガス６９が所定の混合比で供給される。また、排気管７１には真空ポンプが接続されており、真空チャンバ５３の内部を所定の真空度に保つことが可能となっている。
再び図４（Ａ）、図５（Ｂ）及び図５を参照しながら、シリコン非含有樹脂層１１のエッチング方法を説明する。シリコン非含有樹脂層１１をエッチングする際は、真空チャンバ５３内に酸素ガス６７と窒素ガス６９を供給する。すると、下部電極５５および上部電極５７間の高周波電界によって誘導結合プラズマ７３が生成される。誘導結合プラズマ７３中のイオン７５やラジカル７６は、誘導コイル５９によって生成されたバイアス電界によって加速され、エッチング対象試料５１に到達する。このようにして、図４（Ａ）に示すように、シリコン非含有樹脂層１１のシリコン含有樹脂層１３によってマスクされていない領域がエッチングされ始める。
シリコン非含有樹脂層１１がエッチングされ始めると、エッチングされたシリコン非含有樹脂層１１内の炭素原子と、エッチングガス内の窒素ガスとが反応し、反応生成物が生成される。そして、シリコン非含有樹脂層１１のエッチングの際は、冷却機構によって下部電極５５が冷却され、それによってシリコン非含有樹脂層１１は、炭素原子と窒素ガスとの反応生成物の揮発温度以下に冷却されている。このため、シリコン含有樹脂層１３の側面１３ｓと、エッチングによって形成されたシリコン非含有樹脂層１１の側面１１ｓには、図４（Ａ）に示すように、上記反応生成物からなる保護層１５が、Ｚ軸のプラス側からマイナス側に向かって徐々に形成される。
このようなシリコン非含有樹脂層１１のエッチングは、図４（Ｂ）に示すように、絶縁層９の積層面９ｍの一部が露出するまで行われる。これにより、シリコン非含有樹脂層１１は、後に形成される回折格子７ｇの周期構造に対応した周期構造パターンを有するようにパターニングされる。具体的には、パターニングされたシリコン非含有樹脂層１１は、Ｙ軸に沿って周期的に並び、Ｘ軸に沿って延びる複数のラインパターンからなる。そして、パターニングされたシリコン非含有樹脂層１１のＹ軸方向の幅Ｗ１１ｐは、後に形成される回折格子７ｇの凸部の幅Ｗ７ｐ（図７（Ａ）参照）と略同一であり、例えば、１００ｎｍ〜１２０ｎｍである。また、パターニングされたシリコン非含有樹脂層１１の周期λ１１は、後に形成される回折格子７ｇの周期λ７（図７（Ａ）参照）と同一である。
シリコン非含有樹脂層１１のエッチングの際、エッチングガスの酸素ガスと窒素ガスの混合比は、分圧比で１：１〜１：１０の範囲内であることが好ましい。何故なら、これらの混合比が１：１０であるか、又は、これらの混合比が１：１０であるときよりもエッチングガス中の酸素ガスの割合が大きいと、シリコン非含有樹脂層１１のエッチングの際に、酸素ガスのプラズマとシリコン非含有樹脂層１１とを十分に反応させることができ、シリコン非含有樹脂層１１を容易に所望量エッチングすることができるためである。また、これらの混合比が１：１であるか、又は、これらの混合比が１：１であるときよりもエッチングガス中の酸素ガスの割合が小さいと、シリコン非含有樹脂層１１のエッチングの際に、シリコン含有樹脂層１３中のシリコン原子と酸素ガスとの反応を十分に抑制することが可能であるため、酸化シリコンの生成を抑制できる。その結果、酸化シリコンが絶縁層９の積層面９ｍ等に付着してしまうことが原因で、後に形成される回折格子７ｇの凹凸の幅、深さや周期（ピッチ）等の形状がばらつくことを十分に抑制できるからである。
また、シリコン非含有樹脂層１１のエッチングは、０．１Ｐａ〜１Ｐａの範囲の圧力の環境下で行われることが好ましい。圧力が０．１Ｐａ以上であると、プラズマの放電を十分に安定化することができる。また、圧力が１Ｐａよりも小さいと、エッチングの際のプラズマ中のイオンやラジカルの平均自由工程が十分長くなるため、エッチングによって形成されたシリコン非含有樹脂層１１の側面１１ｓをエッチングし難くなる。そのため、シリコン非含有樹脂層１１のエッチングの際の圧力を０．１Ｐａ〜１Ｐａの範囲内に保てば、プラズマの放電を安定に保つと共に、サイドエッチングを抑制しながら、シリコン非含有樹脂層１１のエッチングを行うことができる。
なお、炭素原子と窒素ガスとの反応生成物は、具体的には、例えば、ＣＮラジカルが堆積して形成された窒化炭素膜等である。また、シリコン非含有樹脂層１１のエッチングする際のシリコン非含有樹脂層１１の冷却温度は、０℃以下であることが好ましい。何故なら、冷却温度が０℃以下であると、シリコン非含有樹脂層１１の側面１１ｓに保護膜が特に形成され易くなるためである。
その後、図６（Ａ）に示すように、シリコン非含有樹脂層１１の温度を上記反応生成物の揮発温度以上とすることにより、保護層１５を揮発させて除去する。シリコン非含有樹脂層１１の温度を上記反応生成物の揮発温度以上とする方法としては、例えば、冷却機構による下部電極５５（図５参照）の冷却を中止して、シリコン非含有樹脂層１１の温度を自然に上昇させる方法や、下部電極５５（図５参照）に加熱機構を設け、この加熱機構で下部電極５５を加熱することによって、シリコン非含有樹脂層１１の温度を上昇させる方法がある。
続いて、図６（Ｂ）に示すように、パターニングされたシリコン非含有樹脂層１１及びシリコン含有樹脂層１３をマスクとして、絶縁層９をエッチングする。このエッチングは、例えば、エッチングガスとしてＣＦ４ガスを用いた反応性イオンエッチング法によって行うことができる。
この絶縁層９のエッチングは、回折格子層７の積層面７ｍが露出するまで行う。これにより、絶縁層９は、後に形成される回折格子７ｇの周期構造に対応した周期構造パターンを有するようにパターニングされる。具体的には、パターニングされた絶縁層９は、Ｙ軸に沿って周期的に並び、Ｘ軸に沿って延びる複数のラインパターンからなる。そして、パターニングされた絶縁層９のＹ軸方向の幅Ｗ９ｐは、後に形成される回折格子７ｇの凸部の幅Ｗ７ｐ（図７（Ａ）参照）と略同一であり、例えば、１００ｎｍ〜１２０ｎｍである。また、パターニングされた絶縁層９の周期λ９は、後に形成される回折格子７ｇの周期λ７（図７（Ａ）参照）と同一である。なお、この絶縁層９のエッチングの際、シリコン含有樹脂層１３の一部又はシリコン含有樹脂層１３の全体も同時にエッチングされる。その後、シリコン非含有樹脂層１１を除去する。（シリコン含有樹脂層１３が残存している場合には、残存しているシリコン含有樹脂層１３とシリコン非含有樹脂層１１を除去する。）
次に、図７（Ａ）に示すように、パターニングされた絶縁層９をマスクとして、回折格子層７を、その厚さ方向の中間位置までエッチングする。このエッチングは、例えばエッチングガスとしてメタンガスと水素ガスの混合ガスを用いた反応性イオンエッチング法によって行うことができる。これにより、回折格子層７に、ラインアンドスペースパターンからなる回折格子７ｇが形成される。具体的には、回折格子７ｇのラインアンドスペースパターンは、Ｘ軸に沿って延びるライン部と、Ｘ軸に沿って延びるスペース部とからなり、ライン部とスペース部とが、Ｙ軸に沿って交互に周期的に配置されたパターンである。ライン部のＹ軸方向の幅Ｗ７ｐは、例えば、１００ｎｍ〜１２０ｎｍである。また、回折格子７ｇのラインアンドスペースパターンの周期λ７は、例えば、２００ｎｍ〜２４０ｎｍである。
続いて、図７（Ｂ）に示すように、回折格子層７上に、埋め込み層１９、コンタクト層２３、絶縁層２５、及び、レジスト層２７をこの順に形成する。
埋め込み層１９及びコンタクト層２３は、例えば有機金属気相成長法によって形成されたエピタキシャル膜である。埋め込み層１９は、回折格子７ｇを埋め込んでいる。埋め込み層１９は、例えば第２導電型の半導体層であり、例えばＺｎがドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体層である。また、埋め込み層１９は、上部クラッド層として機能する。コンタクト層２３は、例えば、第２導電型のＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。絶縁層２５は、例えばプラズマ気相成長法によって形成される。絶縁層は、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）からなる。レジスト層２７は、例えば、スピン塗布によって、絶縁層２５上に形成される。
次に、図８（Ａ）に示すように、フォトエッチング法によって、レジスト層２７をＹ軸に沿って延びるパターンにパターニングする。続いて、図８（Ｂ）に示すように、パターニングされたレジスト層２７をマスクとして絶縁層２５をＹ軸に沿って延びるパターンにパターニングし、レジスト層２７を除去する。
次に、図８（Ｃ）に示すように、パターニングされた絶縁層２５をマスクとして、コンタクト層２３の積層面から下部クラッド層３の厚さ方向の中間位置までエッチングを行う。これにより、半導体メサ構造２９が形成される。
次に、図９（Ａ）に示すように、例えば有機金属気相成長法によって、パターニングされた絶縁層２５をマスクとして用いて、ＩＩＩ−Ｖ族化合物半導体領域３１を選択成長する。これにより、ＩＩＩ−Ｖ族化合物半導体領域３１は、半導体メサ構造２９を埋め込む。ＩＩＩ−Ｖ族化合物半導体領域３１は、例えば、第２導電型のＩｎＰ層と、この上に積層された第１導電型のＩｎＰ層とを含むことができる。
次に、図９（Ｂ）に示すように、絶縁層２５を除去し、コンタクト層２３上に上部電極３３を形成し、半導体基板１の裏面に下部電極３５を形成することにより、基板生成物３７を形成する。
次に、図９（Ｃ）に示すように、基板生成物３７の切断を行ってチップ化することにより、分布帰還型半導体レーザ３７ａが完成する。
上述のような本実施形態に係る分布帰還型半導体レーザ３７ａの製造方法によれば、以下の理由により、回折格子の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきを抑制することが可能である。
まず、本実施形態に係る分布帰還型半導体レーザ３７ａの製造方法によれば、シリコン非含有樹脂層１１をパターニングする際、反応性イオンエッチング法のエッチングガスとして、酸素ガス６７と窒素ガス６９の混合ガスを用いている（図５参照）。そのため、酸素ガスのみを用いた場合と比較して、シリコン含有樹脂層１３内のシリコンと酸素ガス６７との反応が抑制されるため、酸化シリコンの生成が抑制される。さらに、窒素ガス６９のプラズマによるスパッタ効果により、生成された酸化シリコンの少なくとも一部は除去される。これらの結果、酸化シリコンの生成に起因する回折格子７ｇ（図７（Ａ）及び（Ｂ）参照）の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきが抑制される。
さらに、本実施形態に係る分布帰還型半導体レーザ３７ａの製造方法によれば、シリコン非含有樹脂層１１をパターニングする工程において、エッチングされたシリコン非含有樹脂層１１の側面１１ｓに、炭素原子と窒素ガス６９との反応生成物からなる保護層１５を形成している（図４（Ａ）及び（Ｂ）参照）。このため、シリコン非含有樹脂層１１をパターニングする際、酸素プラズマによるシリコン非含有樹脂層１１のサイドエッチングが抑制される。その結果、サイドエッチングに起因する回折格子７ｇ（図７（Ａ）及び（Ｂ）参照）の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきが抑制される。
さらに、本発明者らは、炭素原子と窒素ガス６９との反応生成物からなる保護層１５は、温度を上昇させることにより、揮発させることが可能であることを見出した。そこで、本実施形態に係る分布帰還型半導体レーザ３７ａの製造方法では、シリコン非含有樹脂層１１をパターニングする工程において、シリコン非含有樹脂層１１のパターニング後に、シリコン非含有樹脂層１１の温度を反応生成物の揮発温度以上とすることによって保護層１５を除去している（図４（Ｂ）及び図５（Ａ）参照）。そのため、その後の絶縁層９のエッチングにおいて、保護層１５の存在に起因した絶縁層９のパターンのばらつきは抑制されるため（図６（Ａ）及び図６（Ｂ）参照）、回折格子７ｇ（図７（Ａ）及び（Ｂ）参照）の凹凸の幅、深さや周期（ピッチ）等の形状のばらつきが抑制される。
以上の理由により、上述のような本実施形態に係る分布帰還型半導体レーザ３７ａの製造方法によれば、回折格子７ｇの凹凸の幅、深さや周期（ピッチ）等の形状のばらつきを抑制することが可能である。
また、上述の実施形態においては、保護層形成工程では、シリコン非含有樹脂層１１をエッチングするための誘導結合型反応性イオンエッチング装置１００のチャンバ５３内で保護層１５を形成し、保護層１５を揮発させる工程では、保護層形成工程に引き続いてこのチャンバ５３内で保護層１５を揮発させている（図４〜図６参照）。
これにより、保護層１５を形成する工程と保護層１５を揮発させる工程を同一チャンバ内で連続的に行うことができるため、全体の工程が簡略化されている。
また、上述の実施形態においては、絶縁層９上にシリコン非含有樹脂層１１を形成する上記工程（図２（Ｂ）参照）は、絶縁層９上にシリコン非含有樹脂１１ａを形成する工程（図２（Ａ）参照）と、シリコン非含有樹脂１１ａをパターニングすることにより、回折格子７ｇ（図７（Ａ）参照）の周期構造に対応した周期構造パターンを有するシリコン非含有樹脂層１１を形成する工程（図２（Ｂ）参照）とを含んでいる。また、上述の実施形態においては、シリコン非含有樹脂層１１の積層面１１ｍの一部をシリコン含有樹脂層１３でマスクする上記工程（図３（Ｂ）参照）は、シリコン非含有樹脂層１１上にシリコン含有樹脂１３ａを形成する工程（図３（Ａ）参照）と、シリコン非含有樹脂層１１の周期構造パターンの凸部表面１１Ｓが露出するまでシリコン含有樹脂１３ａをエッチングすることにより、シリコン非含有樹脂層１１の周期構造パターンの凹部に回折格子７ｇの周期構造に対応した周期構造パターンを有するシリコン含有樹脂層１３を形成する工程（図３（Ｂ）参照）とを含んでいる。
これにより、絶縁層９のパターニングは、シリコン含有樹脂層１３、シリコン非含有樹脂層１１、及び、絶縁層９の材料の違いを利用して、シリコン含有樹脂層１３、シリコン非含有樹脂層１１、及び、絶縁層９を順にエッチングすることによって、行っている（図２〜図４、及び、図６参照）。そのため、半導体基板１の主面の平坦性が悪く、その平坦性の悪さに起因して絶縁層９の表面の平坦性が悪い場合であっても、シリコン含有樹脂層１３及びシリコン非含有樹脂層１１によって平坦度を補償することができる。その結果、半導体層９に形成される回折格子７ｇの形状のばらつきを抑制することが可能となる。
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
例えば、上述の実施形態では、シリコン非含有樹脂層１１のエッチングは、誘導結合型反応性イオンエッチング装置１００を用いて行っているが（図５参照）、平行平板型反応性イオンエッチング装置や電子サイクロトロン共鳴型反応性イオンエッチング装置等の反応性イオンエッチング装置を用いて行ってもよい。
また、上述の実施形態では、絶縁層９の積層面９ｍ上に、シリコン非含有樹脂層１１を形成し、シリコン非含有樹脂層１１をラインアンドスペースパターンにパターニングした後に、ラインアンドスペースパターンの凹部を埋めるように、シリコン含有樹脂層１３を形成しているが（図２及び図３参照）、本発明はこのような態様に限られない。例えば、絶縁層９の積層面９ｍ上の全面に、シリコン非含有樹脂層とシリコン含有樹脂層とをこの順にそれぞれ形成し、さらにシリコン含有樹脂層を図３（Ａ）に示すようなラインアンドスペースパターンにパターニングした後に、図３（Ｂ）に示す工程を行ってもよい。
また、上述の実施形態では、活性層５よりも半導体基板１側とは反対側の回折格子層７内に回折格子７ｇを形成しているが（図７（Ｂ））、活性層５よりも半導体基板１側の半導体層内に回折格子７ｇを形成してもよい。
７ｇ・・・回折格子、９・・・絶縁層、１１・・・シリコン非含有樹脂層、１１ｓ・・・シリコン非含有樹脂層の側面、１３・・・シリコン含有樹脂層、１５・・・保護層、３７ａ・・・半導体光デバイス（分布帰還型半導体レーザ）６７・・・酸素ガス、６９・・・窒素ガス。

Claims (7)

  1. 回折格子を有する半導体光デバイスの製造方法であって、
    半導体基板上に、前記回折格子が形成されるべき半導体層を形成する工程と、
    前記半導体層上に絶縁層を形成する工程と、
    前記絶縁層上にシリコン非含有樹脂層を形成する工程と、
    前記シリコン非含有樹脂層上に、前記回折格子の周期構造に対応した周期構造パターンを有するシリコン含有樹脂層を形成し、前記シリコン非含有樹脂層の積層面の一部を前記シリコン含有樹脂層でマスクする工程と、
    酸素ガスと窒素ガスの混合ガスをエッチングガスとして用いた反応性イオンエッチング法によって、前記シリコン含有樹脂層をマスクとして前記シリコン非含有樹脂層をエッチングすることにより、前記回折格子の周期構造に対応した周期構造パターンを有するように前記シリコン非含有樹脂層をパターニングし、前記絶縁層の積層面の一部を露出させるシリコン非含有樹脂層パターニング工程と、
    パターニングされた前記シリコン非含有樹脂層をマスクとして前記絶縁層をエッチングすることにより、前記回折格子の周期構造に対応した周期構造パターンを有するように前記絶縁層をパターニングし、前記半導体層の積層面の一部を露出させる工程と、
    パターニングされた前記絶縁層をマスクとして前記半導体層をエッチングすることにより、前記半導体層に前記回折格子を形成する工程と、
    を備え、
    前記シリコン非含有樹脂層パターニング工程は、
    前記シリコン非含有樹脂層をエッチングする際に、炭素原子と前記窒素ガスとの反応生成物の揮発温度より低い温度に前記シリコン非含有樹脂層を冷却することにより、エッチングされた前記シリコン非含有樹脂層の側面に前記反応生成物からなる保護層を形成する保護層形成工程と、
    前記絶縁層の積層面の一部が露出した後に、前記シリコン非含有樹脂層の温度を前記反応生成物の揮発温度以上とすることにより、前記保護層を揮発させる工程と、
    を含むことを特徴とする半導体光デバイスの製造方法。
  2. 前記シリコン非含有樹脂層パターニング工程において、前記エッチングガスの酸素ガスと窒素ガスの混合比は、分圧比で１：１〜１：１０の範囲内であることを特徴とする請求項１に記載の半導体光デバイスの製造方法。
  3. 前記保護層形成工程において、前記シリコン非含有樹脂層を０℃以下に冷却することを特徴とする請求項１又は２に記載の半導体光デバイスの製造方法。
  4. 前記シリコン非含有樹脂層パターニング工程において、前記シリコン非含有樹脂層のエッチングは、０．１Ｐａ〜１Ｐａの範囲の圧力の環境下で行われることを特徴とする請求項１〜３のいずれか一項に記載の半導体光デバイスの製造方法。
  5. 前記保護層形成工程では、前記シリコン非含有樹脂層をエッチングするための反応性イオンエッチング装置のチャンバ内で前記保護層を形成し、前記保護層を揮発させる前記工程では、前記保護層形成工程に引き続いて前記チャンバ内で前記保護層を揮発させることを特徴とする請求項１〜４のいずれか一項に記載の半導体光デバイスの製造方法。
  6. 前記絶縁層上に前記シリコン非含有樹脂層を形成する前記工程は、
    前記絶縁層上にシリコン非含有樹脂を形成する工程と、
    前記シリコン非含有樹脂をパターニングすることにより、前記回折格子の周期構造に対応した周期構造パターンを有する前記シリコン非含有樹脂層を形成する工程と、
    を含み、
    前記シリコン非含有樹脂層の前記積層面の前記一部を前記シリコン含有樹脂層でマスクする前記工程は、
    前記シリコン非含有樹脂層上にシリコン含有樹脂を形成する工程と、
    前記シリコン非含有樹脂層の前記周期構造パターンの凸部表面が露出するまで前記シリコン含有樹脂をエッチングすることにより、前記シリコン非含有樹脂層の前記周期構造パターンの凹部に前記回折格子の周期構造に対応した周期構造パターンを有する前記シリコン含有樹脂層を形成する工程と、
    を含むことを特徴とする請求項１〜５のいずれか一項に記載の半導体光デバイスの製造方法。
  7. 前記絶縁層上に前記シリコン非含有樹脂を形成する前記工程では、前記絶縁層の表面のＲＭＳ粗さ以上の厚さの前記シリコン非含有樹脂を前記絶縁層上に形成し、前記絶縁層の表面のＲＭＳ粗さよりも前記シリコン非含有樹脂の表面のＲＭＳ粗さを小さくすることを特徴とする請求項１〜６のいずれか一項に記載の半導体光デバイスの製造方法。
JP2010020613A 2009-02-02 2010-02-01 半導体光デバイスの製造方法 Expired - Fee Related JP5458920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010020613A JP5458920B2 (ja) 2009-02-02 2010-02-01 半導体光デバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009021587 2009-02-02
JP2009021587 2009-02-02
JP2010020613A JP5458920B2 (ja) 2009-02-02 2010-02-01 半導体光デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2010199573A JP2010199573A (ja) 2010-09-09
JP5458920B2 true JP5458920B2 (ja) 2014-04-02

Family

ID=42398033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010020613A Expired - Fee Related JP5458920B2 (ja) 2009-02-02 2010-02-01 半導体光デバイスの製造方法

Country Status (2)

Country Link
US (1) US7977129B2 (ja)
JP (1) JP5458920B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499920B2 (ja) * 2010-06-09 2014-05-21 住友電気工業株式会社 半導体光デバイスの製造方法
JP5644192B2 (ja) * 2010-06-09 2014-12-24 住友電気工業株式会社 積層樹脂膜の形成方法及び半導体デバイスの製造方法
JP2012119522A (ja) * 2010-12-01 2012-06-21 Sumitomo Electric Ind Ltd 回折格子を有する半導体レーザ素子の製造方法
JP2014135323A (ja) * 2013-01-08 2014-07-24 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
US11899285B2 (en) * 2016-12-30 2024-02-13 Danmarks Tekniske Universitet Photothermal modification of high index dielectric structures
US10608412B2 (en) * 2017-06-19 2020-03-31 Sumitomo Electric Industries, Ltd. Quantum cascade laser, light emitting apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241338A (ja) * 1986-04-14 1987-10-22 Toshiba Corp パタ−ン形成方法
JPH0567848A (ja) 1991-09-05 1993-03-19 Fujitsu Ltd 光半導体装置の製造方法
JP3277422B2 (ja) * 1993-11-30 2002-04-22 ソニー株式会社 ドライエッチング方法
JPH09270419A (ja) * 1996-04-01 1997-10-14 Sony Corp プラズマエッチング方法
JP2001257156A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置の製造方法
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
US6962771B1 (en) * 2000-10-13 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process
JP2002270584A (ja) * 2001-03-08 2002-09-20 Toshiba Corp 半導体装置の製造方法
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
WO2008097278A2 (en) * 2006-09-19 2008-08-14 Molecular Imprints, Inc. Etch-enhanced technique for lift-off patterning
JP5000250B2 (ja) * 2006-09-29 2012-08-15 東京応化工業株式会社 パターン形成方法
JP2008098387A (ja) * 2006-10-12 2008-04-24 Sumitomo Electric Ind Ltd 回折格子の作製方法
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer

Also Published As

Publication number Publication date
US20100197057A1 (en) 2010-08-05
JP2010199573A (ja) 2010-09-09
US7977129B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP5458920B2 (ja) 半導体光デバイスの製造方法
CN102956473B (zh) 在升起特征上沉积高度共形无定形碳膜的方法
CN111627807A (zh) 等离子处理方法以及等离子处理装置
US8652862B2 (en) Method for etching insulating film and method for manufacturing semiconductor optical device
KR101465107B1 (ko) 플라즈마 에칭 방법
JP5499920B2 (ja) 半導体光デバイスの製造方法
TWI575605B (zh) 用於低蝕刻速率硬遮罩膜之具有氧摻雜之ｐｖｄ氮化鋁膜
JP2007123399A (ja) ドライエッチング方法
KR20160110421A (ko) 헤테로원자-도핑된 탄소 막들의 증착
JP5125863B2 (ja) 半導体装置の製造方法
US7553774B2 (en) Method of fabricating semiconductor optical device
JP2013165262A (ja) 光半導体素子の製造方法
US20220037152A1 (en) Plasma Pre-Treatment Method To Improve Etch Selectivity And Defectivity Margin
WO2010016249A1 (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP5070599B2 (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP2005150404A (ja) 化合物半導体から構成される多層膜のドライエッチング方法
JP4985411B2 (ja) 半導体光素子を作製する方法
US11658040B2 (en) Plasma processing method
JP2012126113A (ja) 金属デポジションを用いたナノインプリント金型の製造方法
JP2004281815A (ja) エッチング方法
JP5428636B2 (ja) 回折格子の形成方法
CN114496770A (zh) 半导体工艺方法、半导体器件
US7955880B2 (en) Method of producing semiconductor optical device
JP5076713B2 (ja) 化合物半導体光デバイスを作製する方法
JP2023538529A (ja) 低応力ホウ素含有層の堆積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees