JP3848070B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP3848070B2 JP3848070B2 JP2000294981A JP2000294981A JP3848070B2 JP 3848070 B2 JP3848070 B2 JP 3848070B2 JP 2000294981 A JP2000294981 A JP 2000294981A JP 2000294981 A JP2000294981 A JP 2000294981A JP 3848070 B2 JP3848070 B2 JP 3848070B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- resist
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造プロセスのリソグラフィー工程で使用されるパターン形成方法に係り、特に、多層レジストパターンの形成方法の改良に関する。
【０００２】
【従来の技術】
従来の多層レジストパターンの形成方法は、まず、被加工基体上に、下層レジスト、ＳＯＧ膜、上層レジストを順次形成し、次いで、上層レジスト５５をパターニングして上層レジストパターンを形成し、これをマスクにしてＳＯＧ膜、下層レジストを順次エッチングすることにより、多層レジストパターンを得るものである。
【０００３】
しかし、この従来の多層レジストパターンの形成方法では、上層レジストをパターニングする際、ＳＯＧ膜の膜厚変化によって上層レジストパターンの寸法が変動するという問題があった。
【０００４】
一方、他の従来の多層レジストパターンの形成方法として、このような３層構造ではなく、上層レジストにＳｉを含ませることにより下層レジストのエッチングに対する耐性を持たせた２層構造を用いる方法がある。
【０００５】
この方法では、下層レジストの上に直接上層レジストパターンを形成することが出来るので、ＳＯＧ膜が不要となる。このような２層レジストプロセスにおいては、３層レジストプロセスにおける寸法変動の問題は解消されるが、上層レジストに十分な下層レジストエッチング耐性を持たせようとしてＳｉの添加量を上げると、解像性に代表される上層レジストのリソグラフィー性能がしばしば損なわれ、その結果としてパターン変換差が大きくなるという問題があった。
【０００６】
このような問題を解決する方法として、本発明者は、先に、上層レジストパターン上にシリコンまたは金属を含む高分子膜を塗布法により形成し、次いで、フッ素系のガスによるＲＩＥ又はＣＭＰ法により高分子膜を途中までエッチングして、上層レジストパターンの凹部にのみ高分子膜を残し、形成された高分子膜パターンをマスクとして用いて、上層レジストパターンおよびその下の下層レジストをエッチングする、多層レジストプロセス法による反転マスクパターンの形成方法を提案した（特願平２０００−８８４１３号）。
【０００７】
【発明が解決しようとする課題】
しかし、この方法では、塗布法による高分子膜の形成工程と、ＲＩＥ又はＣＭＰ法による高分子膜のエッチング工程を、二つの異なる装置で行う必要があるため、製造工程が煩雑になり、生産性が低くなるという問題があった。
【０００８】
また、上述したフッ素系のガスを用いたＲＩＥの条件では、シリコンまたは金属を含有する高分子膜のエッチング速度が極めて高いために、エッチング量を微妙に制御することが困難であり、最終的に得られるマスクパターンの寸法精度も悪くなるという問題があった。
【０００９】
本発明は、このような事情の下になされ、多層レジストプロセス法によりマスクパターン、特に反転パターンを形成するリソグラフィー工程において、高精度に寸法制御および処理能力の向上を実現することを可能とするパターン形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、被加工基板上に、第１の膜として、レジスト膜を形成する工程、前記レジスト膜をパターニングしてレジストパターンを形成する工程、前記レジストパターン上に、塗布法により、シリコン又は金属を含む第２の膜を形成する工程、および前記第２の膜を前記レジストパターンの上面が露出するまでエッチングすることにより、前記レジストパターンの凹部にのみ前記第２の膜を残し、第２の膜パターンを形成する工程を具備するパターン形成方法において、前記第２の膜を、シリコン又は金属を含む高分子水溶液を塗布することにより形成し、前記第２の膜をエッチングする工程をウエットエッチングにより行い、かつ前記第２の膜の形成工程からエッチング工程までを、塗布膜形成手段とウエットエッチング手段とを備える装置により、連続的に行うことを特徴とするパターン形成方法を提供する。
【００１１】
以上のように構成される本発明のパターン形成方法は、具体的には、以下のように構成することが出来る。
【００１２】
（１）前記被加工基板と前記レジスト膜の間に、有機高分子からなる下層膜を形成する工程、および前記第２の膜パターンをマスクとして用いて、前記レジストパターンおよびその下の下層膜をエッチングにより除去する工程を更に具備すること。
【００１３】
（２）前記第２の膜をウエットエッチングする処理液として、水、又は酸性若しくはアルカリ性の水溶液を用いること。
【００１４】
（３）前記第２の膜を形成する工程と、前記第２の膜をエッチングする工程との間に、少なくとも一回の加熱処理を施すこと。
【００１５】
（４）前記第２の膜に含まれる金属は、ＡｌまたはＴｉであること。
【００１６】
以下、本発明のパターン形成方法について、より詳細に説明する。
【００１７】
まず、シリコン基板、または表面にシリコン酸化膜等が形成されたシリコン基板等の被処理基板上に、例えばノボラック系ＭＵＶレジストを回転塗布し、次いで、ベークすることにより、膜厚３００〜９００ｎｍ、例えば５００ｎｍの下層レジスト膜を形成する。なお、この下層レジスト膜は、場合によっては、形成しない構成をとることが出来る。
【００１８】
次に、この下層レジスト膜上に、ＤＵＶレジストを回転塗布し、次いで、ベークして上層レジスト膜を形成し、更にこの上層レジストを露光および現像することにより、膜厚１００〜４００ｎｍ、例えば２００ｎｍで、寸法０．１１〜０．２５μｍ、例えば０．１５μｍの上層レジストパターンを形成する。上層レジストのパターン露光に際しては、例えばＫｒＦエキシマレーザステッパを用いることが出来る。
【００１９】
その後、シリコンおよび／又は金属を含む高分子水溶液を塗布およびベークすることにより、上層レジストパターン上に、膜厚１００〜４００ｎｍ、例えば２００ｎｍのシリコンおよび／又は金属を含む高分子膜（以下、シリコン含有高分子膜と呼ぶ。）を形成する。
【００２０】
シリコン含有高分子としては、例えば、ポリシルセスキオキサンを用いることが出来る。ポリシルセスキオキサンは水溶性であり、水溶液として塗布法により塗布可能であるとともに、水や水溶液によりエッチング可能である。また、形成された膜は、レジストのような有機系の膜に対するエッチングマスクとして用いることが可能である。金属を含む高分子における金属としては、チタン、アルミニウムを挙げることが出来る。
【００２１】
シリコン含有高分子水溶液の塗布方法としては、スピンコート方式に限らず、スキャン塗布方式を用いることが出来る。スキャン塗布方式とは、基板を回転させて塗布膜を形成するスピンコート方式と異なり、静止した基板上でノズルを前後にスキャンさせながらシリコン含有高分子水溶液を滴下する方法である。このスキャン塗布方式により、段差のあるレジストパターン上においても欠陥の無い均質な塗布膜を得ることが可能である。
【００２２】
次いで、上記レジストパターンの凹部にのみシリコン含有高分子膜が残るように、シリコン含有高分子膜の表面を純水、又は酸性若しくはアルカリ性の水溶液を用いてウエットエッチングする。エッチングは、レジストパターンの上面が露出するまで行なえばよい。このようにして、シリコン含有高分子膜パターンを形成することが出来る。
【００２３】
この場合、一般にリソグラフィー工程で使用されるトラック（レジスト塗布・現像装置）を用いることにより、上述したシリコン含有高分子膜の塗布およびベーク工程ならびにウェットエッチング工程を、同一の装置内で連続的に行うことが出来る。
【００２４】
次に、酸素を含むガスを用いた反応性イオンエッチング（ＲＩＥ）法により、シリコン含有高分子膜パターンをマスク材として用いて、上層レジストパターンおよびその下の下層レジストをエッチングする。
【００２５】
このようにして、上層レジストパターンに対し反転したパターンを有する、高アスペクト比の、シリコン含有高分子膜パターンと下層レジストパターンとからなるマスクパターンを得ることが出来る。
【００２６】
以上のように、本発明のパターン形成方法では、シリコン含有高分子膜のエッチングを、制御性が容易で、コストの安いウエットエッチングで行うとともに、シリコン含有高分子膜の塗布からウェットエッチング工程までを同一の装置内で連続的に行うため、フッ素系のガスを用いたＲＩＥ法又はＣＭＰ法によりシリコン含有高分子膜をエッチングする反転多層レジストプロセスに比して、コスト、処理能力および生産性を大幅に向上させることが出来る。
【００２７】
また、本発明のパターン形成方法においては、シリコン含有高分子膜のベーク条件およびウエットエッチング処理液を適宜選択することにより、エッチング速度を自在に変えることが出来る。従って、シリコン含有高分子膜のエッチング量の制御が容易となり、結果として、高精度にパターン寸法を制御することが可能となる。
【００２８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態としての、実施例について説明する。
【００２９】
本実施例では、シリコンなどの半導体基板上に形成されたシリコン酸化膜等の層間絶縁膜を加工する場合を例として説明を行う。しかし、本発明はこれに限定されるものではない。
【００３０】
実施例１
本発明の第１の実施例に係るパターン形成方法について、図１および図２（ａ）を参照して説明する。
【００３１】
まず、図１（ａ）に示すように、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成した。次いで、シリコン酸化膜２上に、シクロヘキサノン溶媒に固形分１０ｗｔ％のポリ（２，６−ビフェニリレンエチレン）（Ｍｗ＝１００００、以下、ポリアリーレンと称する）を溶解した溶液を、スピンコート法にてウエハ上に塗布し、スピン乾燥を行い、下層レジスト３を形成した。スピンコートは、下層レジスト３を単層で形成した場合に膜厚９００ｎｍとなるような回転数（３０００ｒｐｍ）で行った。
【００３２】
次に、上記ポリアリーレン膜からなる下層膜３上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）の塗布膜を形成し、ＫｒＦエキシマレーザ露光装置（ＮＳＲ Ｓ２０３Ｂ：ニコン社製）にて、ＮＡ＝０．６８、σ＝０．７５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて、０．１３μｍＬ／Ｓのパターンを露光し、次いで現像し、上層レジストパターン４を形成した。露光量は１７ｍＪ／ｃｍ２ であった。
【００３３】
次いで、固形分濃度６ｗｔ％のポリシルセスキオキサン水溶液を膜厚３００ｎｍとなる回転数（２５００ｒｐｍ）で、スピンコート法にて、上層レジストパターン４上に塗布した後、８０℃で２分間のベーキング処理を行い、図１（ｂ）に示すように、上層レジストパターン４の凹部を埋めるポリシルセスキオキサン膜５を形成した。
【００３４】
その後、図２（ａ）に示すような装置を用い、スピンチャック１０によりシリコン基板１を５００ｒｐｍで回転させながら、スプレー式のノズル１１から２．３８％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１２を吹き付けることにより、ポリシルセスキオキサン膜５の表面をエッチングした。
【００３５】
エッチングは、上層レジストパターン４の表面が露出するまで行われ、それに要したエッチング時間は、４５秒であった。これにより、図１（ｃ）に示すように、上層レジストパターン４の凹部分にのみ、ポリシルセスキオキサン膜を残し、ポリシルセスキオキサン膜パターン６を形成することができた。
【００３６】
ここで、上述のポリシルセスキオキサン膜５の形成からＴＭＡＨ水溶液によるエッチングまでの工程を、スピンコーターユニット、ベーキングユニットおよびスプレー現象ユニットを備えたレジスト塗布・現像装置（クリーントラック Ａｃｔ８：東京エレクトロン社製）を用いて、連続的に行った。
【００３７】
その結果、３０分で２５枚の基板を処理することができた。これに対して、ポリシルセスキオキサン膜５のエッチングをＲＩＥ法により行った場合には、ポリルセスキオキサン膜５の形成とベーキングはクリーントラックで、エッチングはＲＩＥ装置でそれぞれ別別に行う必要があるため、同じ２５枚の基板を処理するのに、５０分以上の時間を要した。
【００３８】
その後、形成されたポリシルセスキオキサン膜パターン６をマスクとして用いて、ＲＩＥ装置内にてＮ２ ／Ｏ２ の混合ガスよりなるプラズマを用いてドライエッチングを行い、図１（ｄ）に示すように、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００３９】
このようにして得られた下層レジストパターン７は、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も５ｎｍ以下と良好であった。また、レジストエッチング後のポリシルセスキオキサン膜パターン６の残膜厚は、約３０ｎｍであった。
【００４０】
実施例２
図１および図２（ｂ）を参照して、本発明の第２の実施例について説明する。
【００４１】
まず、図１（ａ）に示すように、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成し、第１の実施例と同様の方法により、シリコン酸化膜２上に、ポリアリーレンよりなる下層レジスト３を形成し、更にその上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）を用いて、０．１３μｍＬ／Ｓの上層レジストパターン４を形成した。
【００４２】
その後、上層レジストパターン４上に、スキャン塗布方式が可能なレジスト塗布ユニットを備えたクリーントラックを用いて、スキャン塗布方式により、膜厚３００ｎｍのポリシルセスキオキサン膜５を形成した。
【００４３】
このスキャン塗布方式により、段差のあるレジストパターン４上においても欠陥の無い均質なポリシルセスキオキサン膜５を得ることができた。
【００４４】
次いで、同じクリーントラック内に搭載された現像ユニットを用いて、図２（ｂ）に示すように、ポリシルセスキオキサン膜５の表面に純水の液膜１３を形成した状態で６０秒静置することにより、上層レジストパターン４の表面が露出するまで、ポリシルセスキオキサン膜５をエッチングし、ポリシルセスキオキサン膜パターン６を形成した。
【００４５】
なお、本実施例では、実施例１の場合と異なり、ポリシルセスキオキサン膜５を形成した後に、ベーキング処理は行っていない。
【００４６】
その後、ポリシルセスキオキサン膜パターン６をマスクとして用いて、ＲＩＥ装置内にて、Ｎ２ ／Ｏ２ の混合ガスよりなるプラズマを用いて、ドライエッチングを行い、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００４７】
このようにして得られた下層レジストパターン７は、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も良好であった。
【００４８】
実施例３
図１および図２（ｂ）を参照して、本発明の第３の実施例について説明する。
【００４９】
まず、図１（ａ）に示すように、実施例１と同様にして、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成した。次いで、シリコン酸化膜２上に、シクロヘキサノンに固形分１ｗｔ％のポリアセナフテン（Ｍｗ＝２５００）を溶解した溶液よりなる下層レジスト３を、膜厚５００ｎｍとなるように形成し、次いでこの下層レジスト３上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）を用いて０．１３ｕｍＬ／Ｓの上層レジストパターン４を形成した。
【００５０】
次いで、東京エレクトロン社製のクリーントラックを用いて、ポリシルセスキオキサン水溶液のスキャン塗布（膜厚２００ｎｍ）、ベーキング処理（１００℃、３０秒）およびウエットエッチング処理を連続して行い、ポリシルセスキオキサン膜パターン６を形成した。ここで、ウエットエッチングの処理液としては濃度２ｗｔ％の酢酸水溶液を、また、液供給方式としては、実施例１で用いたのと同様のスプレー方式を用いた。
【００５１】
次いで、上層レジストパターン４の凹部分に残ったポリシルセスキオキサン膜パターン６をマスクとして用いて、ＲＩＥ装置内にてＮ２ ／Ｏ２ の混合ガスよりなるプラズマを用いてドライエッチングを行い、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００５２】
このようにして得た下層レジストパターン７も、実施例１および２で得たレジストパターンと同様、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も極めて小さい値を示した。
【００５３】
実施例４
本発明の第４の実施例に係るパターン形成方法について、図１および図２（ａ）を参照して説明する。
【００５４】
まず、図１（ａ）に示すように、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成した。次いで、シリコン酸化膜２上に、シクロヘキサノン溶媒に固形分１０ｗｔ％のポリ（２，６−ビフェニリレンエチレン）（Ｍｗ＝１００００、以下、ポリアリーレンと称する）を溶解した溶液を、スピンコート法にてウエハ上に塗布し、スピン乾燥を行い、下層レジスト３を形成した。スピンコートは、下層レジスト３を単層で形成した場合に膜厚９００ｎｍとなるような回転数（３０００ｒｐｍ）で行った。
【００５５】
次に、上記ポリアリーレン膜からなる下層膜３上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）の塗布膜を形成し、ＫｒＦエキシマレーザ露光装置（ＮＳＲ Ｓ２０３Ｂ：ニコン社製）にて、ＮＡ＝０．６８、σ＝０．７５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて、０．１３μｍＬ／Ｓのパターンを露光し、次いで現像し、上層レジストパターン４を形成した。露光量は１７ｍＪ／ｃｍ２ であった。
【００５６】
次いで、固形分濃度５ｗｔ％のＴｉまたはＡｌを含む水溶性高分子の水溶液を膜厚３００ｎｍとなる回転数（２５００ｒｐｍ）で、スピンコート法にて、上層レジストパターン４上に塗布した後、８０℃で２分間のベーキング処理を行い、図１（ｂ）に示すように、上層レジストパターン４の凹部を埋める水溶性高分子膜５を形成した。
【００５７】
その後、図２（ａ）に示すような装置を用い、スピンチャック１０によりシリコン基板１を５００ｒｐｍで回転させながら、スプレー式のノズル１１から２．３８％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１２を吹き付けることにより、水溶性高分子膜５の表面をエッチングした。
【００５８】
エッチングは、上層レジストパターン４の表面が露出するまで行われ、それに要したエッチング時間は、４５秒であった。これにより、図１（ｃ）に示すように、上層レジストパターン４の凹部分にのみ、水溶性高分子膜を残し、水溶性高分子膜パターン６を形成することができた。
【００５９】
ここで、上述の水溶性高分子膜５の形成からＴＭＡＨ水溶液によるエッチングまでの工程を、スピンコーターユニット、ベーキングユニットおよびスプレー現象ユニットを備えたレジスト塗布・現像装置（クリーントラック Ａｃｔ８：東京エレクトロン社製）を用いて、連続的に行った。
【００６０】
その結果、３０分で２５枚の基板を処理することができた。これに対して、水溶性高分子膜５のエッチングをＲＩＥ法により行った場合には、水溶性高分子膜５の形成とベーキングはクリーントラックで、エッチングはＲＩＥ装置でそれぞれ別別に行う必要があるため、同じ２５枚の基板を処理するのに、５０分以上の時間を要した。
【００６１】
その後、形成された水溶性高分子膜パターン６をマスクとして用いて、ＲＩＥ装置内にてＮ２ ／Ｏ２ の混合ガスよりなるプラズマを用いてドライエッチングを行い、図１（ｄ）に示すように、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００６２】
このようにして得られた下層レジストパターン７は、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も５ｎｍ以下と良好であった。また、レジストエッチング後の高分子膜パターン６の残膜厚は、約３０ｎｍであった。
【００６３】
【発明の効果】
以上、詳細に説明したように、本発明によると、シリコン又は金属を含む高分子膜を用いて反転パターンを形成する多層レジストプロセス法において、該高分子膜のエッチングをウエットエッチングにより行っているため、該高分子膜の形成工程からエッチング工程までを、塗布膜形成手段とウエットエッチング手段とを備える同一の装置により、連続的に行うことが可能であり、そのため、寸法制御を高精度に行うことが出来るとともに、コスト、処理能力および生産性を大幅に向上させることが出来る。
【図面の簡単な説明】
【図１】本発明の実施例に係るパターン形成プロセスを示す工程断面図。
【図２】本発明の実施例で用いたウエットエッチング方式を示す図。
【符号の説明】
１…シリコン基板
２…シリコン酸化膜
３…下層レジスト（ポリアリーレン膜）
４…上層レジストパターン
５…ポリシルセスキオキサン膜（水溶性高分子膜）
６…ポリシルセスキオキサン膜（水溶性高分子膜）パターン
７…下層レジストパターン
１０…スピンチャック
１１…スプレーノズル
１２…ＴＭＡＨ水溶液
１３…純水液膜
【発明の属する技術分野】
本発明は、半導体装置製造プロセスのリソグラフィー工程で使用されるパターン形成方法に係り、特に、多層レジストパターンの形成方法の改良に関する。
【０００２】
【従来の技術】
従来の多層レジストパターンの形成方法は、まず、被加工基体上に、下層レジスト、ＳＯＧ膜、上層レジストを順次形成し、次いで、上層レジスト５５をパターニングして上層レジストパターンを形成し、これをマスクにしてＳＯＧ膜、下層レジストを順次エッチングすることにより、多層レジストパターンを得るものである。
【０００３】
しかし、この従来の多層レジストパターンの形成方法では、上層レジストをパターニングする際、ＳＯＧ膜の膜厚変化によって上層レジストパターンの寸法が変動するという問題があった。
【０００４】
一方、他の従来の多層レジストパターンの形成方法として、このような３層構造ではなく、上層レジストにＳｉを含ませることにより下層レジストのエッチングに対する耐性を持たせた２層構造を用いる方法がある。
【０００５】
この方法では、下層レジストの上に直接上層レジストパターンを形成することが出来るので、ＳＯＧ膜が不要となる。このような２層レジストプロセスにおいては、３層レジストプロセスにおける寸法変動の問題は解消されるが、上層レジストに十分な下層レジストエッチング耐性を持たせようとしてＳｉの添加量を上げると、解像性に代表される上層レジストのリソグラフィー性能がしばしば損なわれ、その結果としてパターン変換差が大きくなるという問題があった。
【０００６】
このような問題を解決する方法として、本発明者は、先に、上層レジストパターン上にシリコンまたは金属を含む高分子膜を塗布法により形成し、次いで、フッ素系のガスによるＲＩＥ又はＣＭＰ法により高分子膜を途中までエッチングして、上層レジストパターンの凹部にのみ高分子膜を残し、形成された高分子膜パターンをマスクとして用いて、上層レジストパターンおよびその下の下層レジストをエッチングする、多層レジストプロセス法による反転マスクパターンの形成方法を提案した（特願平２０００−８８４１３号）。
【０００７】
【発明が解決しようとする課題】
しかし、この方法では、塗布法による高分子膜の形成工程と、ＲＩＥ又はＣＭＰ法による高分子膜のエッチング工程を、二つの異なる装置で行う必要があるため、製造工程が煩雑になり、生産性が低くなるという問題があった。
【０００８】
また、上述したフッ素系のガスを用いたＲＩＥの条件では、シリコンまたは金属を含有する高分子膜のエッチング速度が極めて高いために、エッチング量を微妙に制御することが困難であり、最終的に得られるマスクパターンの寸法精度も悪くなるという問題があった。
【０００９】
本発明は、このような事情の下になされ、多層レジストプロセス法によりマスクパターン、特に反転パターンを形成するリソグラフィー工程において、高精度に寸法制御および処理能力の向上を実現することを可能とするパターン形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、被加工基板上に、第１の膜として、レジスト膜を形成する工程、前記レジスト膜をパターニングしてレジストパターンを形成する工程、前記レジストパターン上に、塗布法により、シリコン又は金属を含む第２の膜を形成する工程、および前記第２の膜を前記レジストパターンの上面が露出するまでエッチングすることにより、前記レジストパターンの凹部にのみ前記第２の膜を残し、第２の膜パターンを形成する工程を具備するパターン形成方法において、前記第２の膜を、シリコン又は金属を含む高分子水溶液を塗布することにより形成し、前記第２の膜をエッチングする工程をウエットエッチングにより行い、かつ前記第２の膜の形成工程からエッチング工程までを、塗布膜形成手段とウエットエッチング手段とを備える装置により、連続的に行うことを特徴とするパターン形成方法を提供する。
【００１１】
以上のように構成される本発明のパターン形成方法は、具体的には、以下のように構成することが出来る。
【００１２】
（１）前記被加工基板と前記レジスト膜の間に、有機高分子からなる下層膜を形成する工程、および前記第２の膜パターンをマスクとして用いて、前記レジストパターンおよびその下の下層膜をエッチングにより除去する工程を更に具備すること。
【００１３】
（２）前記第２の膜をウエットエッチングする処理液として、水、又は酸性若しくはアルカリ性の水溶液を用いること。
【００１４】
（３）前記第２の膜を形成する工程と、前記第２の膜をエッチングする工程との間に、少なくとも一回の加熱処理を施すこと。
【００１５】
（４）前記第２の膜に含まれる金属は、ＡｌまたはＴｉであること。
【００１６】
以下、本発明のパターン形成方法について、より詳細に説明する。
【００１７】
まず、シリコン基板、または表面にシリコン酸化膜等が形成されたシリコン基板等の被処理基板上に、例えばノボラック系ＭＵＶレジストを回転塗布し、次いで、ベークすることにより、膜厚３００〜９００ｎｍ、例えば５００ｎｍの下層レジスト膜を形成する。なお、この下層レジスト膜は、場合によっては、形成しない構成をとることが出来る。
【００１８】
次に、この下層レジスト膜上に、ＤＵＶレジストを回転塗布し、次いで、ベークして上層レジスト膜を形成し、更にこの上層レジストを露光および現像することにより、膜厚１００〜４００ｎｍ、例えば２００ｎｍで、寸法０．１１〜０．２５μｍ、例えば０．１５μｍの上層レジストパターンを形成する。上層レジストのパターン露光に際しては、例えばＫｒＦエキシマレーザステッパを用いることが出来る。
【００１９】
その後、シリコンおよび／又は金属を含む高分子水溶液を塗布およびベークすることにより、上層レジストパターン上に、膜厚１００〜４００ｎｍ、例えば２００ｎｍのシリコンおよび／又は金属を含む高分子膜（以下、シリコン含有高分子膜と呼ぶ。）を形成する。
【００２０】
シリコン含有高分子としては、例えば、ポリシルセスキオキサンを用いることが出来る。ポリシルセスキオキサンは水溶性であり、水溶液として塗布法により塗布可能であるとともに、水や水溶液によりエッチング可能である。また、形成された膜は、レジストのような有機系の膜に対するエッチングマスクとして用いることが可能である。金属を含む高分子における金属としては、チタン、アルミニウムを挙げることが出来る。
【００２１】
シリコン含有高分子水溶液の塗布方法としては、スピンコート方式に限らず、スキャン塗布方式を用いることが出来る。スキャン塗布方式とは、基板を回転させて塗布膜を形成するスピンコート方式と異なり、静止した基板上でノズルを前後にスキャンさせながらシリコン含有高分子水溶液を滴下する方法である。このスキャン塗布方式により、段差のあるレジストパターン上においても欠陥の無い均質な塗布膜を得ることが可能である。
【００２２】
次いで、上記レジストパターンの凹部にのみシリコン含有高分子膜が残るように、シリコン含有高分子膜の表面を純水、又は酸性若しくはアルカリ性の水溶液を用いてウエットエッチングする。エッチングは、レジストパターンの上面が露出するまで行なえばよい。このようにして、シリコン含有高分子膜パターンを形成することが出来る。
【００２３】
この場合、一般にリソグラフィー工程で使用されるトラック（レジスト塗布・現像装置）を用いることにより、上述したシリコン含有高分子膜の塗布およびベーク工程ならびにウェットエッチング工程を、同一の装置内で連続的に行うことが出来る。
【００２４】
次に、酸素を含むガスを用いた反応性イオンエッチング（ＲＩＥ）法により、シリコン含有高分子膜パターンをマスク材として用いて、上層レジストパターンおよびその下の下層レジストをエッチングする。
【００２５】
このようにして、上層レジストパターンに対し反転したパターンを有する、高アスペクト比の、シリコン含有高分子膜パターンと下層レジストパターンとからなるマスクパターンを得ることが出来る。
【００２６】
以上のように、本発明のパターン形成方法では、シリコン含有高分子膜のエッチングを、制御性が容易で、コストの安いウエットエッチングで行うとともに、シリコン含有高分子膜の塗布からウェットエッチング工程までを同一の装置内で連続的に行うため、フッ素系のガスを用いたＲＩＥ法又はＣＭＰ法によりシリコン含有高分子膜をエッチングする反転多層レジストプロセスに比して、コスト、処理能力および生産性を大幅に向上させることが出来る。
【００２７】
また、本発明のパターン形成方法においては、シリコン含有高分子膜のベーク条件およびウエットエッチング処理液を適宜選択することにより、エッチング速度を自在に変えることが出来る。従って、シリコン含有高分子膜のエッチング量の制御が容易となり、結果として、高精度にパターン寸法を制御することが可能となる。
【００２８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態としての、実施例について説明する。
【００２９】
本実施例では、シリコンなどの半導体基板上に形成されたシリコン酸化膜等の層間絶縁膜を加工する場合を例として説明を行う。しかし、本発明はこれに限定されるものではない。
【００３０】
実施例１
本発明の第１の実施例に係るパターン形成方法について、図１および図２（ａ）を参照して説明する。
【００３１】
まず、図１（ａ）に示すように、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成した。次いで、シリコン酸化膜２上に、シクロヘキサノン溶媒に固形分１０ｗｔ％のポリ（２，６−ビフェニリレンエチレン）（Ｍｗ＝１００００、以下、ポリアリーレンと称する）を溶解した溶液を、スピンコート法にてウエハ上に塗布し、スピン乾燥を行い、下層レジスト３を形成した。スピンコートは、下層レジスト３を単層で形成した場合に膜厚９００ｎｍとなるような回転数（３０００ｒｐｍ）で行った。
【００３２】
次に、上記ポリアリーレン膜からなる下層膜３上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）の塗布膜を形成し、ＫｒＦエキシマレーザ露光装置（ＮＳＲ Ｓ２０３Ｂ：ニコン社製）にて、ＮＡ＝０．６８、σ＝０．７５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて、０．１３μｍＬ／Ｓのパターンを露光し、次いで現像し、上層レジストパターン４を形成した。露光量は１７ｍＪ／ｃｍ２ であった。
【００３３】
次いで、固形分濃度６ｗｔ％のポリシルセスキオキサン水溶液を膜厚３００ｎｍとなる回転数（２５００ｒｐｍ）で、スピンコート法にて、上層レジストパターン４上に塗布した後、８０℃で２分間のベーキング処理を行い、図１（ｂ）に示すように、上層レジストパターン４の凹部を埋めるポリシルセスキオキサン膜５を形成した。
【００３４】
その後、図２（ａ）に示すような装置を用い、スピンチャック１０によりシリコン基板１を５００ｒｐｍで回転させながら、スプレー式のノズル１１から２．３８％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１２を吹き付けることにより、ポリシルセスキオキサン膜５の表面をエッチングした。
【００３５】
エッチングは、上層レジストパターン４の表面が露出するまで行われ、それに要したエッチング時間は、４５秒であった。これにより、図１（ｃ）に示すように、上層レジストパターン４の凹部分にのみ、ポリシルセスキオキサン膜を残し、ポリシルセスキオキサン膜パターン６を形成することができた。
【００３６】
ここで、上述のポリシルセスキオキサン膜５の形成からＴＭＡＨ水溶液によるエッチングまでの工程を、スピンコーターユニット、ベーキングユニットおよびスプレー現象ユニットを備えたレジスト塗布・現像装置（クリーントラック Ａｃｔ８：東京エレクトロン社製）を用いて、連続的に行った。
【００３７】
その結果、３０分で２５枚の基板を処理することができた。これに対して、ポリシルセスキオキサン膜５のエッチングをＲＩＥ法により行った場合には、ポリルセスキオキサン膜５の形成とベーキングはクリーントラックで、エッチングはＲＩＥ装置でそれぞれ別別に行う必要があるため、同じ２５枚の基板を処理するのに、５０分以上の時間を要した。
【００３８】
その後、形成されたポリシルセスキオキサン膜パターン６をマスクとして用いて、ＲＩＥ装置内にてＮ２ ／Ｏ２ の混合ガスよりなるプラズマを用いてドライエッチングを行い、図１（ｄ）に示すように、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００３９】
このようにして得られた下層レジストパターン７は、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も５ｎｍ以下と良好であった。また、レジストエッチング後のポリシルセスキオキサン膜パターン６の残膜厚は、約３０ｎｍであった。
【００４０】
実施例２
図１および図２（ｂ）を参照して、本発明の第２の実施例について説明する。
【００４１】
まず、図１（ａ）に示すように、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成し、第１の実施例と同様の方法により、シリコン酸化膜２上に、ポリアリーレンよりなる下層レジスト３を形成し、更にその上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）を用いて、０．１３μｍＬ／Ｓの上層レジストパターン４を形成した。
【００４２】
その後、上層レジストパターン４上に、スキャン塗布方式が可能なレジスト塗布ユニットを備えたクリーントラックを用いて、スキャン塗布方式により、膜厚３００ｎｍのポリシルセスキオキサン膜５を形成した。
【００４３】
このスキャン塗布方式により、段差のあるレジストパターン４上においても欠陥の無い均質なポリシルセスキオキサン膜５を得ることができた。
【００４４】
次いで、同じクリーントラック内に搭載された現像ユニットを用いて、図２（ｂ）に示すように、ポリシルセスキオキサン膜５の表面に純水の液膜１３を形成した状態で６０秒静置することにより、上層レジストパターン４の表面が露出するまで、ポリシルセスキオキサン膜５をエッチングし、ポリシルセスキオキサン膜パターン６を形成した。
【００４５】
なお、本実施例では、実施例１の場合と異なり、ポリシルセスキオキサン膜５を形成した後に、ベーキング処理は行っていない。
【００４６】
その後、ポリシルセスキオキサン膜パターン６をマスクとして用いて、ＲＩＥ装置内にて、Ｎ２ ／Ｏ２ の混合ガスよりなるプラズマを用いて、ドライエッチングを行い、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００４７】
このようにして得られた下層レジストパターン７は、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も良好であった。
【００４８】
実施例３
図１および図２（ｂ）を参照して、本発明の第３の実施例について説明する。
【００４９】
まず、図１（ａ）に示すように、実施例１と同様にして、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成した。次いで、シリコン酸化膜２上に、シクロヘキサノンに固形分１ｗｔ％のポリアセナフテン（Ｍｗ＝２５００）を溶解した溶液よりなる下層レジスト３を、膜厚５００ｎｍとなるように形成し、次いでこの下層レジスト３上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）を用いて０．１３ｕｍＬ／Ｓの上層レジストパターン４を形成した。
【００５０】
次いで、東京エレクトロン社製のクリーントラックを用いて、ポリシルセスキオキサン水溶液のスキャン塗布（膜厚２００ｎｍ）、ベーキング処理（１００℃、３０秒）およびウエットエッチング処理を連続して行い、ポリシルセスキオキサン膜パターン６を形成した。ここで、ウエットエッチングの処理液としては濃度２ｗｔ％の酢酸水溶液を、また、液供給方式としては、実施例１で用いたのと同様のスプレー方式を用いた。
【００５１】
次いで、上層レジストパターン４の凹部分に残ったポリシルセスキオキサン膜パターン６をマスクとして用いて、ＲＩＥ装置内にてＮ２ ／Ｏ２ の混合ガスよりなるプラズマを用いてドライエッチングを行い、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００５２】
このようにして得た下層レジストパターン７も、実施例１および２で得たレジストパターンと同様、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も極めて小さい値を示した。
【００５３】
実施例４
本発明の第４の実施例に係るパターン形成方法について、図１および図２（ａ）を参照して説明する。
【００５４】
まず、図１（ａ）に示すように、シリコン基板１上に、被加工膜となる膜厚１μｍのシリコン酸化膜２を形成した。次いで、シリコン酸化膜２上に、シクロヘキサノン溶媒に固形分１０ｗｔ％のポリ（２，６−ビフェニリレンエチレン）（Ｍｗ＝１００００、以下、ポリアリーレンと称する）を溶解した溶液を、スピンコート法にてウエハ上に塗布し、スピン乾燥を行い、下層レジスト３を形成した。スピンコートは、下層レジスト３を単層で形成した場合に膜厚９００ｎｍとなるような回転数（３０００ｒｐｍ）で行った。
【００５５】
次に、上記ポリアリーレン膜からなる下層膜３上に、化学増幅型ポジレジストＪＳＲ ＫｒＦ Ｍ２０Ｇ（膜厚２００ｎｍ）の塗布膜を形成し、ＫｒＦエキシマレーザ露光装置（ＮＳＲ Ｓ２０３Ｂ：ニコン社製）にて、ＮＡ＝０．６８、σ＝０．７５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて、０．１３μｍＬ／Ｓのパターンを露光し、次いで現像し、上層レジストパターン４を形成した。露光量は１７ｍＪ／ｃｍ２ であった。
【００５６】
次いで、固形分濃度５ｗｔ％のＴｉまたはＡｌを含む水溶性高分子の水溶液を膜厚３００ｎｍとなる回転数（２５００ｒｐｍ）で、スピンコート法にて、上層レジストパターン４上に塗布した後、８０℃で２分間のベーキング処理を行い、図１（ｂ）に示すように、上層レジストパターン４の凹部を埋める水溶性高分子膜５を形成した。
【００５７】
その後、図２（ａ）に示すような装置を用い、スピンチャック１０によりシリコン基板１を５００ｒｐｍで回転させながら、スプレー式のノズル１１から２．３８％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１２を吹き付けることにより、水溶性高分子膜５の表面をエッチングした。
【００５８】
エッチングは、上層レジストパターン４の表面が露出するまで行われ、それに要したエッチング時間は、４５秒であった。これにより、図１（ｃ）に示すように、上層レジストパターン４の凹部分にのみ、水溶性高分子膜を残し、水溶性高分子膜パターン６を形成することができた。
【００５９】
ここで、上述の水溶性高分子膜５の形成からＴＭＡＨ水溶液によるエッチングまでの工程を、スピンコーターユニット、ベーキングユニットおよびスプレー現象ユニットを備えたレジスト塗布・現像装置（クリーントラック Ａｃｔ８：東京エレクトロン社製）を用いて、連続的に行った。
【００６０】
その結果、３０分で２５枚の基板を処理することができた。これに対して、水溶性高分子膜５のエッチングをＲＩＥ法により行った場合には、水溶性高分子膜５の形成とベーキングはクリーントラックで、エッチングはＲＩＥ装置でそれぞれ別別に行う必要があるため、同じ２５枚の基板を処理するのに、５０分以上の時間を要した。
【００６１】
その後、形成された水溶性高分子膜パターン６をマスクとして用いて、ＲＩＥ装置内にてＮ２ ／Ｏ２ の混合ガスよりなるプラズマを用いてドライエッチングを行い、図１（ｄ）に示すように、上層レジストパターン４に対し反転したパターンの下層レジストパターン７を得た。
【００６２】
このようにして得られた下層レジストパターン７は、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も５ｎｍ以下と良好であった。また、レジストエッチング後の高分子膜パターン６の残膜厚は、約３０ｎｍであった。
【００６３】
【発明の効果】
以上、詳細に説明したように、本発明によると、シリコン又は金属を含む高分子膜を用いて反転パターンを形成する多層レジストプロセス法において、該高分子膜のエッチングをウエットエッチングにより行っているため、該高分子膜の形成工程からエッチング工程までを、塗布膜形成手段とウエットエッチング手段とを備える同一の装置により、連続的に行うことが可能であり、そのため、寸法制御を高精度に行うことが出来るとともに、コスト、処理能力および生産性を大幅に向上させることが出来る。
【図面の簡単な説明】
【図１】本発明の実施例に係るパターン形成プロセスを示す工程断面図。
【図２】本発明の実施例で用いたウエットエッチング方式を示す図。
【符号の説明】
１…シリコン基板
２…シリコン酸化膜
３…下層レジスト（ポリアリーレン膜）
４…上層レジストパターン
５…ポリシルセスキオキサン膜（水溶性高分子膜）
６…ポリシルセスキオキサン膜（水溶性高分子膜）パターン
７…下層レジストパターン
１０…スピンチャック
１１…スプレーノズル
１２…ＴＭＡＨ水溶液
１３…純水液膜
Claims (5)
- 被加工基板上に、第１の膜として、レジスト膜を形成する工程、
前記レジスト膜をパターニングしてレジストパターンを形成する工程、
前記レジストパターン上に、塗布法により、シリコン又は金属を含む第２の膜を形成する工程、および
前記第２の膜を前記レジストパターンの上面が露出するまでエッチングすることにより、前記レジストパターンの凹部にのみ前記第２の膜を残し、第２の膜パターンを形成する工程
を具備するパターン形成方法において、
前記第２の膜を、シリコン又は金属を含む高分子水溶液を塗布することにより形成し、前記第２の膜をエッチングする工程をウエットエッチングにより行い、かつ前記第２の膜の形成工程からエッチング工程までを、塗布膜形成手段とウエットエッチング手段とを備える装置により、連続的に行うことを特徴とするパターン形成方法。 - 前記被加工基板と前記レジスト膜の間に、有機高分子からなる下層膜を形成する工程、および前記第２の膜パターンをマスクとして用いて、前記レジストパターンおよびその下の下層膜をエッチングにより除去する工程を更に具備することを特徴とする請求項１に記載のパターン形成方法。
- 前記第２の膜をウエットエッチングする処理液として、水、又は酸性若しくはアルカリ性の水溶液を用いることを特徴とする請求項１に記載のパターン形成方法。
- 前記第２の膜を形成する工程と、前記第２の膜をエッチングする工程との間に、少なくとも一回の加熱処理を施すことを特徴とする請求項１に記載のパターン形成方法。
- 前記第２の膜に含まれる金属は、ＡｌまたはＴｉであることを特徴とする請求項１に記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294981A JP3848070B2 (ja) | 2000-09-27 | 2000-09-27 | パターン形成方法 |
| US09/960,316 US6814879B2 (en) | 2000-09-27 | 2001-09-24 | Method for forming pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294981A JP3848070B2 (ja) | 2000-09-27 | 2000-09-27 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110510A JP2002110510A (ja) | 2002-04-12 |
| JP3848070B2 true JP3848070B2 (ja) | 2006-11-22 |
Family
ID=18777482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294981A Expired - Fee Related JP3848070B2 (ja) | 2000-09-27 | 2000-09-27 | パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6814879B2 (ja) |
| JP (1) | JP3848070B2 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067235B2 (en) * | 2002-01-15 | 2006-06-27 | Ming Huan Tsai | Bi-layer photoresist dry development and reactive ion etch method |
| JP3697426B2 (ja) | 2002-04-24 | 2005-09-21 | 株式会社東芝 | パターン形成方法および半導体装置の製造方法 |
| US6872663B1 (en) | 2002-11-22 | 2005-03-29 | Advanced Micro Devices, Inc. | Method for reworking a multi-layer photoresist following an underlayer development |
| US7323417B2 (en) * | 2004-09-21 | 2008-01-29 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
| US7186656B2 (en) | 2004-05-21 | 2007-03-06 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
| EP1614004B1 (en) * | 2003-03-25 | 2012-10-31 | Molecular Imprints, Inc. | Positive tone bi-layer imprint lithography method and compositions therefor |
| US7179396B2 (en) * | 2003-03-25 | 2007-02-20 | Molecular Imprints, Inc. | Positive tone bi-layer imprint lithography method |
| TWI281690B (en) * | 2003-05-09 | 2007-05-21 | Toshiba Corp | Pattern forming method, and manufacturing method for semiconductor using the same |
| US7045851B2 (en) * | 2003-06-20 | 2006-05-16 | International Business Machines Corporation | Nonvolatile memory device using semiconductor nanocrystals and method of forming same |
| JP3774713B2 (ja) * | 2003-10-15 | 2006-05-17 | 株式会社東芝 | コンタクトホールの形成方法 |
| JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20050155950A1 (en) * | 2004-01-20 | 2005-07-21 | Macronix International Co., Ltd. | Method of forming a micro pattern on a substrate |
| US7906180B2 (en) * | 2004-02-27 | 2011-03-15 | Molecular Imprints, Inc. | Composition for an etching mask comprising a silicon-containing material |
| JP4016009B2 (ja) * | 2004-03-24 | 2007-12-05 | 株式会社東芝 | パターン形成方法及び半導体装置の製造方法 |
| US20050253307A1 (en) * | 2004-05-11 | 2005-11-17 | Molecualr Imprints, Inc. | Method of patterning a conductive layer on a substrate |
| US7241395B2 (en) * | 2004-09-21 | 2007-07-10 | Molecular Imprints, Inc. | Reverse tone patterning on surfaces having planarity perturbations |
| US7252777B2 (en) * | 2004-09-21 | 2007-08-07 | Molecular Imprints, Inc. | Method of forming an in-situ recessed structure |
| US7041604B2 (en) * | 2004-09-21 | 2006-05-09 | Molecular Imprints, Inc. | Method of patterning surfaces while providing greater control of recess anisotropy |
| WO2006060757A2 (en) | 2004-12-01 | 2006-06-08 | Molecular Imprints, Inc. | Eliminating printability of sub-resolution defects in imprint lithography |
| US7112489B1 (en) * | 2004-12-03 | 2006-09-26 | Advanced Micro Devices, Inc. | Negative resist or dry develop process for forming middle of line implant layer |
| JP4247198B2 (ja) | 2005-03-31 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
| US7256131B2 (en) * | 2005-07-19 | 2007-08-14 | Molecular Imprints, Inc. | Method of controlling the critical dimension of structures formed on a substrate |
| US7482280B2 (en) * | 2005-08-15 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a lithography pattern |
| CN101278025A (zh) * | 2005-09-29 | 2008-10-01 | 陶氏康宁公司 | 从金属基底中剥离高温膜和/或器件的方法 |
| US20070077763A1 (en) * | 2005-09-30 | 2007-04-05 | Molecular Imprints, Inc. | Deposition technique to planarize a multi-layer structure |
| US7759253B2 (en) * | 2006-08-07 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and material for forming a double exposure lithography pattern |
| US7767570B2 (en) | 2006-03-22 | 2010-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy vias for damascene process |
| US7297636B1 (en) * | 2007-01-31 | 2007-11-20 | Advanced Micro Devices, Inc. | Methods for fabricating device features having small dimensions |
| US20100178620A1 (en) * | 2007-05-21 | 2010-07-15 | Jsr Corporation | Inverted pattern forming method and resin composition |
| JP5003279B2 (ja) * | 2007-05-21 | 2012-08-15 | Ｊｓｒ株式会社 | 反転パターン形成方法 |
| JP5144127B2 (ja) * | 2007-05-23 | 2013-02-13 | キヤノン株式会社 | ナノインプリント用のモールドの製造方法 |
| JP5067848B2 (ja) * | 2007-07-31 | 2012-11-07 | キヤノン株式会社 | パターンの形成方法 |
| JP5077569B2 (ja) * | 2007-09-25 | 2012-11-21 | 信越化学工業株式会社 | パターン形成方法 |
| WO2009078207A1 (ja) | 2007-12-14 | 2009-06-25 | Jsr Corporation | パターン形成方法 |
| JP5101541B2 (ja) * | 2008-05-15 | 2012-12-19 | 信越化学工業株式会社 | パターン形成方法 |
| FR2934709B1 (fr) * | 2008-08-01 | 2010-09-10 | Commissariat Energie Atomique | Structure d'echange thermique et dispositif de refroidissement comportant une telle structure. |
| US8415010B2 (en) * | 2008-10-20 | 2013-04-09 | Molecular Imprints, Inc. | Nano-imprint lithography stack with enhanced adhesion between silicon-containing and non-silicon containing layers |
| US8652393B2 (en) * | 2008-10-24 | 2014-02-18 | Molecular Imprints, Inc. | Strain and kinetics control during separation phase of imprint process |
| JP5438959B2 (ja) * | 2008-12-24 | 2014-03-12 | 東京応化工業株式会社 | パターン形成方法 |
| JP5438958B2 (ja) * | 2008-12-24 | 2014-03-12 | 東京応化工業株式会社 | パターン形成方法および反転パターン形成用材料 |
| US7977129B2 (en) * | 2009-02-02 | 2011-07-12 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor optical device |
| US8658341B2 (en) | 2009-04-24 | 2014-02-25 | Nissan Chemical Industries, Ltd. | Pattern reversal film forming composition and method of forming reversed pattern |
| JP5428636B2 (ja) * | 2009-06-17 | 2014-02-26 | 住友電気工業株式会社 | 回折格子の形成方法 |
| KR101674703B1 (ko) | 2009-10-30 | 2016-11-09 | 제이에스알 가부시끼가이샤 | 반전 패턴 형성 방법 및 폴리실록산 수지 조성물 |
| JP5663959B2 (ja) | 2010-05-28 | 2015-02-04 | Jsr株式会社 | 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料 |
| US8138097B1 (en) | 2010-09-20 | 2012-03-20 | Kabushiki Kaisha Toshiba | Method for processing semiconductor structure and device based on the same |
| US9165781B2 (en) | 2011-03-28 | 2015-10-20 | Nissan Chemical Industries, Ltd. | Composition for forming pattern reversal film and method for forming reversal pattern |
| JP5827939B2 (ja) | 2012-12-17 | 2015-12-02 | 東京エレクトロン株式会社 | 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置 |
| JP2014153665A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | マスク形成用材料および半導体装置の製造方法 |
| JP2014175357A (ja) | 2013-03-06 | 2014-09-22 | Tokyo Electron Ltd | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
| JP5871844B2 (ja) * | 2013-03-06 | 2016-03-01 | 東京エレクトロン株式会社 | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
| JP6269986B2 (ja) * | 2013-08-23 | 2018-01-31 | 日産化学工業株式会社 | レジストパターンに塗布される塗布液及び反転パターンの形成方法 |
| WO2016031563A1 (ja) | 2014-08-25 | 2016-03-03 | 日産化学工業株式会社 | Ｓｏｃパターン上でのパターン反転のための被覆用組成物 |
| CN105845546B (zh) * | 2015-01-15 | 2019-11-05 | 联华电子股份有限公司 | 照光的外延制作工艺 |
| JP6666164B2 (ja) * | 2016-02-17 | 2020-03-13 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理方法 |
| JP6742748B2 (ja) * | 2016-02-17 | 2020-08-19 | 株式会社Ｓｃｒｅｅｎホールディングス | 現像ユニット、基板処理装置、現像方法および基板処理方法 |
| WO2018066515A1 (ja) | 2016-10-04 | 2018-04-12 | 日産化学工業株式会社 | パターン反転のための被覆組成物 |
| US10032640B1 (en) * | 2017-06-20 | 2018-07-24 | Taiwan Semiconductor Manufacturing Co., Inc. | Formation of semiconductor structure with a photoresist cross link and de-cross link process |
| TWI748286B (zh) * | 2019-11-21 | 2021-12-01 | 華邦電子股份有限公司 | 半導體裝置以及其形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0313949A (ja) | 1989-06-13 | 1991-01-22 | Oki Electric Ind Co Ltd | レジストパターンの形成方法 |
| US5066566A (en) * | 1990-07-31 | 1991-11-19 | At&T Bell Laboratories | Resist materials |
| JP3041972B2 (ja) * | 1991-01-10 | 2000-05-15 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH065629A (ja) * | 1992-06-18 | 1994-01-14 | Nec Kansai Ltd | 半導体装置の製造方法 |
| JPH07135140A (ja) | 1993-06-25 | 1995-05-23 | Kawasaki Steel Corp | レジストパターン形成方法 |
| US5491376A (en) * | 1994-06-03 | 1996-02-13 | Texas Instruments Incorporated | Flat panel display anode plate having isolation grooves |
| US5952243A (en) * | 1995-06-26 | 1999-09-14 | Alliedsignal Inc. | Removal rate behavior of spin-on dielectrics with chemical mechanical polish |
| US5950106A (en) * | 1996-05-14 | 1999-09-07 | Advanced Micro Devices, Inc. | Method of patterning a metal substrate using spin-on glass as a hard mask |
| JP3924910B2 (ja) * | 1998-03-31 | 2007-06-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2000003029A (ja) | 1998-06-15 | 2000-01-07 | Hoya Corp | フォトマスク及びフォトマスクの製造方法 |
-
2000
- 2000-09-27 JP JP2000294981A patent/JP3848070B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 US US09/960,316 patent/US6814879B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110510A (ja) | 2002-04-12 |
| US6814879B2 (en) | 2004-11-09 |
| US20020036183A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848070B2 (ja) | パターン形成方法 | |
| US7960097B2 (en) | Methods of minimizing etch undercut and providing clean metal liftoff | |
| TWI582830B (zh) | 極紫外光光阻蝕刻耐久性改良及圖案崩塌減輕 | |
| JP2846761B2 (ja) | 伝導層パターン形成方法 | |
| KR100876808B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US8530147B2 (en) | Patterning process | |
| JP4004014B2 (ja) | レジストパターンの形成方法 | |
| US5545512A (en) | Method of forming a pattern of silylated planarizing photoresist | |
| US8758987B2 (en) | Methods of forming a reversed pattern in a substrate | |
| JPH0579980B2 (ja) | ||
| US4758305A (en) | Contact etch method | |
| KR100823847B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| TWI397108B (zh) | 可顯影之抗反射塗層的雙重圖形化方法 | |
| JP2007073684A (ja) | パターン形成方法 | |
| US4774164A (en) | Chrome mask etch | |
| JP2003218009A (ja) | エッチングパターン形成方法、及び微細パターン加工品 | |
| JPH07335519A (ja) | パタン形成方法 | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| WO2002043140A2 (en) | Imaging layer as hard mask for organic low-k materials | |
| JP2001326173A (ja) | パターン形成方法 | |
| CN112670175B (en) | Method for manufacturing semiconductor structure | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| JPH05102021A (ja) | 有機膜の高アスペクト比微細パターン形成方法 | |
| JPH05160105A (ja) | ウエットエッチング方法 | |
| Franzen et al. | Application of a bilayer silylated resist process in volume production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |