JPH07135140A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH07135140A JPH07135140A JP15500393A JP15500393A JPH07135140A JP H07135140 A JPH07135140 A JP H07135140A JP 15500393 A JP15500393 A JP 15500393A JP 15500393 A JP15500393 A JP 15500393A JP H07135140 A JPH07135140 A JP H07135140A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- pattern
- upper layer
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 レジストパターン成形方法を提供する。
【構成】 基板１上に下層レジスト２を塗布後ハードベ
ークし、上層レジスト４を塗布し、反転マスクを用いて
実際のパターンの反転パターンを形成し、ＳＯＧ膜８を
塗布した後、該ＳＯＧ膜８を上層レジスト４が露出する
までエッチバックした後、全面露光、現像を行って上層
レジスト４を除去することにより、微細パターンを簡易
でしかも精度よく転写することを可能にする。
ークし、上層レジスト４を塗布し、反転マスクを用いて
実際のパターンの反転パターンを形成し、ＳＯＧ膜８を
塗布した後、該ＳＯＧ膜８を上層レジスト４が露出する
までエッチバックした後、全面露光、現像を行って上層
レジスト４を除去することにより、微細パターンを簡易
でしかも精度よく転写することを可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、レジストパターン形成
方法に関する。
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、微
細なパターンを段差基板上に精度よく形成する技術が要
求されており、その技術の一つに多層レジスト法があ
る。この多層レジスト法の具体的な方法としては、たと
えば刊行物「Semiconductor World （プレジャーナル
社，1987年11月発行, p.101 〜105 参照) 」に記載され
ており、その主な例として３層レジストと２層レジスト
が紹介されている。
細なパターンを段差基板上に精度よく形成する技術が要
求されており、その技術の一つに多層レジスト法があ
る。この多層レジスト法の具体的な方法としては、たと
えば刊行物「Semiconductor World （プレジャーナル
社，1987年11月発行, p.101 〜105 参照) 」に記載され
ており、その主な例として３層レジストと２層レジスト
が紹介されている。
【０００３】図３は、３層レジスト法のプロセスの一例
を示したものである。まず、図３(a) に示すように、微
細加工したい下地である基板１の上に厚いレジスト層
（下層レジスト）２を形成する。その厚さはレジストが
基板１の段差を覆い、しかも基板面のすべての場所にお
いて基板のエッチングに耐えられるだけの厚さを持つよ
うに選ばれる。通常、この下層レジスト２は、ポジ型フ
ォトレジストを塗布し、それを200 ℃以上に加熱して作
られる。
を示したものである。まず、図３(a) に示すように、微
細加工したい下地である基板１の上に厚いレジスト層
（下層レジスト）２を形成する。その厚さはレジストが
基板１の段差を覆い、しかも基板面のすべての場所にお
いて基板のエッチングに耐えられるだけの厚さを持つよ
うに選ばれる。通常、この下層レジスト２は、ポジ型フ
ォトレジストを塗布し、それを200 ℃以上に加熱して作
られる。
【０００４】次に、この下層レジスト２の上に薄い酸化
シリコンの膜として、たとえばＳＯＧ（Spin On Glass)
膜を塗布することにより、中間層３を形成する。つい
で、この中間層３の上に、パターン形成用の上層レジス
ト４を塗布する。つぎに、図３(b) に示すように所定の
マスク５を介して上層レジスト４の露光を行って、露光
部６の領域と未露光部７の領域とを画成し、つづいて上
層レジスト４を現像して、図３(c) に示すように、露光
部６の領域を除去して未露光部７の領域のみによるレジ
ストパターンを形成する。
シリコンの膜として、たとえばＳＯＧ（Spin On Glass)
膜を塗布することにより、中間層３を形成する。つい
で、この中間層３の上に、パターン形成用の上層レジス
ト４を塗布する。つぎに、図３(b) に示すように所定の
マスク５を介して上層レジスト４の露光を行って、露光
部６の領域と未露光部７の領域とを画成し、つづいて上
層レジスト４を現像して、図３(c) に示すように、露光
部６の領域を除去して未露光部７の領域のみによるレジ
ストパターンを形成する。
【０００５】さらに、図３(d) に示すように、このレジ
ストパターンをマスクにして、中間層３をたとえばCHF3
＋C2F6＋Heを混合したエッチングガスを用いて異方性エ
ッチングを施す。次に、この中間層３のパターンをマス
クとして、図３(e) に示すように、厚い下層レジスト２
を酸素を主としたエッチングガスを用いて異方性ドライ
エッチングを施す。
ストパターンをマスクにして、中間層３をたとえばCHF3
＋C2F6＋Heを混合したエッチングガスを用いて異方性エ
ッチングを施す。次に、この中間層３のパターンをマス
クとして、図３(e) に示すように、厚い下層レジスト２
を酸素を主としたエッチングガスを用いて異方性ドライ
エッチングを施す。
【０００６】このような方法でパターンを形成した場
合、上層レジスト４のパターン形成時に下層レジスト２
によって基板１の段差や下地からの露光の反射の影響が
緩和され、さらに上層レジスト４は薄膜にできるため、
微細なパターンを段差面上にも形成することができる。
一方、２層レジスト法では、上層レジストに耐酸素ドラ
イエッチング性を持たせることによって中間層の役割を
もたせ、工程の簡略化を行ったものである。この上層の
耐酸素ドライエッチング性レジストとしては、多くの場
合、シリコン含有レジストが用いられている。このシリ
コン含有レジストは、酸素ドライエッチングの条件下で
酸素によって酸化され、その中に含まれるシリコンは酸
化シリコンとなってレジスト表面を覆う。この酸化シリ
コン膜は酸素によるエッチング耐性が大きいため、レジ
スト層はそれ以上エッチングされなくなり、エッチング
のマスクとしての役割を果たすのである。
合、上層レジスト４のパターン形成時に下層レジスト２
によって基板１の段差や下地からの露光の反射の影響が
緩和され、さらに上層レジスト４は薄膜にできるため、
微細なパターンを段差面上にも形成することができる。
一方、２層レジスト法では、上層レジストに耐酸素ドラ
イエッチング性を持たせることによって中間層の役割を
もたせ、工程の簡略化を行ったものである。この上層の
耐酸素ドライエッチング性レジストとしては、多くの場
合、シリコン含有レジストが用いられている。このシリ
コン含有レジストは、酸素ドライエッチングの条件下で
酸素によって酸化され、その中に含まれるシリコンは酸
化シリコンとなってレジスト表面を覆う。この酸化シリ
コン膜は酸素によるエッチング耐性が大きいため、レジ
スト層はそれ以上エッチングされなくなり、エッチング
のマスクとしての役割を果たすのである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た３層レジスト法では、ドライ現像法を２回用いること
になるため、エッチング条件によってはいわゆるクリテ
ィカル・ディメンション・ロス（Critical Dimension L
oss ；以下ＣＤロスという）の増大や面内均一性の悪化
をもたらし、これらの問題点をすべて制御したエッチン
グ条件を見つけることは非常に困難である。また、工程
数が増大してコストがかかるとか歩留りが低下するとい
う問題もあった。
た３層レジスト法では、ドライ現像法を２回用いること
になるため、エッチング条件によってはいわゆるクリテ
ィカル・ディメンション・ロス（Critical Dimension L
oss ；以下ＣＤロスという）の増大や面内均一性の悪化
をもたらし、これらの問題点をすべて制御したエッチン
グ条件を見つけることは非常に困難である。また、工程
数が増大してコストがかかるとか歩留りが低下するとい
う問題もあった。
【０００８】一方、２層レジスト法では、上層レジスト
に酸素ドライエッチング耐性を持たせるようにシリコン
を含有させた樹脂を用いるため、解像度の高いレジスト
材料がなく、微細パターンを精度よく得ることが困難で
ある。本発明は、上記のような従来技術の有する課題を
解決するためになされたものであって、中間層へのパタ
ーン転写をドライ現像を用いずに簡易でしかも高精度な
レジストパターン形成方法を提供することを目的とす
る。
に酸素ドライエッチング耐性を持たせるようにシリコン
を含有させた樹脂を用いるため、解像度の高いレジスト
材料がなく、微細パターンを精度よく得ることが困難で
ある。本発明は、上記のような従来技術の有する課題を
解決するためになされたものであって、中間層へのパタ
ーン転写をドライ現像を用いずに簡易でしかも高精度な
レジストパターン形成方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、多層レジスト
法を用いたレジストプロセスにおいて、平坦化層とされ
る下層レジストを塗布後、ハードベークする工程と、上
層レジストを塗布し、実際のパターンの反転パターンを
形成する工程と、ＳＯＧを塗布する工程と、該ＳＯＧを
前記上層レジストが露出するまでエッチバックする工程
と、前記上層レジストを全面露光し、現像により前記上
層レジストを除去する工程と、を順次行うことを特徴と
するレジストパターン形成方法である。
法を用いたレジストプロセスにおいて、平坦化層とされ
る下層レジストを塗布後、ハードベークする工程と、上
層レジストを塗布し、実際のパターンの反転パターンを
形成する工程と、ＳＯＧを塗布する工程と、該ＳＯＧを
前記上層レジストが露出するまでエッチバックする工程
と、前記上層レジストを全面露光し、現像により前記上
層レジストを除去する工程と、を順次行うことを特徴と
するレジストパターン形成方法である。
【００１０】なお、前記上層レジストとしてネガレジス
トを用いて、反転パターンを形成し、ＳＯＧ塗布・エッ
チバック後前記ネガレジストを除去することにより行う
ようにしてもよい。
トを用いて、反転パターンを形成し、ＳＯＧ塗布・エッ
チバック後前記ネガレジストを除去することにより行う
ようにしてもよい。
【００１１】
【作 用】本発明によれば、ＳＯＧ中間層へのパターン
転写がエッチングせずに行うことができ、これによって
ＣＤロスの増大や面内均一性の悪化を防ぎ、精度よく中
間層を加工することが可能となる。また、上層レジスト
には、シリコンを含有しない通常のレジストを使用する
ことができるので、高精度なパターンを得ることも可能
である。さらに、上層レジスト形成時に反転マスクを用
いることによって、従来、ポジレジストでは困難であっ
た微細なコンタクトホールの形成なども容易に行うこと
が可能である。
転写がエッチングせずに行うことができ、これによって
ＣＤロスの増大や面内均一性の悪化を防ぎ、精度よく中
間層を加工することが可能となる。また、上層レジスト
には、シリコンを含有しない通常のレジストを使用する
ことができるので、高精度なパターンを得ることも可能
である。さらに、上層レジスト形成時に反転マスクを用
いることによって、従来、ポジレジストでは困難であっ
た微細なコンタクトホールの形成なども容易に行うこと
が可能である。
【００１２】
【実施例】以下に、本発明の実施例について説明する。 〔実施例１〕 図１は本発明の第１の実施例を示す工程
図であり、露光光に電子ビームを用いて所望の反転パタ
ーンを露光する例を示したものである。まず、図１(a)
に示すように、微細加工したい基板１の上に平坦化層と
される下層レジスト２としてたとえば東京応化工業
（株）製のノボラック系レジスト（商品名；OFPR-800)
を１μm 程度の厚さで塗布し、図１(b) に示すようにホ
ットプレート10上で200 ℃, ３分間のハードベークを行
った後、図１(c) に示すように、上層レジスト４として
たとえば東京応化工業（株）製の電子線レジスト（商品
名；OEBR-1000)を0.4 μm 塗布する。ついで、図１(d)
に示すように、電子ビーム直接描画により、図１(e) の
ような所望の反転パターンを形成する。
図であり、露光光に電子ビームを用いて所望の反転パタ
ーンを露光する例を示したものである。まず、図１(a)
に示すように、微細加工したい基板１の上に平坦化層と
される下層レジスト２としてたとえば東京応化工業
（株）製のノボラック系レジスト（商品名；OFPR-800)
を１μm 程度の厚さで塗布し、図１(b) に示すようにホ
ットプレート10上で200 ℃, ３分間のハードベークを行
った後、図１(c) に示すように、上層レジスト４として
たとえば東京応化工業（株）製の電子線レジスト（商品
名；OEBR-1000)を0.4 μm 塗布する。ついで、図１(d)
に示すように、電子ビーム直接描画により、図１(e) の
ような所望の反転パターンを形成する。
【００１３】さらに、図１(f) に示すように、上層レジ
スト４の上からＳＯＧ膜８としてたとえば東京応化工業
（株）製の有機ＳＯＧ（商品名；OCD T-7 6000-R) を40
00Åの厚さにスピンコートする。このとき、レジスト表
面に残ったＳＯＧ膜を除去するため、図１(g) に示すよ
うに、CHF3＋C2F6＋Heの混合ガスのドライエッチングに
よって、表面のＳＯＧ膜８を上層レジスト４の未露光部
７の表面が露出するまでエッチバックする。
スト４の上からＳＯＧ膜８としてたとえば東京応化工業
（株）製の有機ＳＯＧ（商品名；OCD T-7 6000-R) を40
00Åの厚さにスピンコートする。このとき、レジスト表
面に残ったＳＯＧ膜を除去するため、図１(g) に示すよ
うに、CHF3＋C2F6＋Heの混合ガスのドライエッチングに
よって、表面のＳＯＧ膜８を上層レジスト４の未露光部
７の表面が露出するまでエッチバックする。
【００１４】次に、図１(h) に示すように、200 〜350
nmのdeepＵＶ光を全面露光し、図１(i) に示すように、
現像によって上層レジスト４の未露光部７を除去する。
最後に、このようにして形成したＳＯＧ８のパターンを
マスクとして下層レジスト２を酸素異方性ドライエッチ
ングによってパターニングして図１(j) に示す状態にす
る。 〔実施例２〕 つぎに、露光光にｉ線を用いてネガ型レ
ジストを使用する実施例について、図２を参照して説明
する。
nmのdeepＵＶ光を全面露光し、図１(i) に示すように、
現像によって上層レジスト４の未露光部７を除去する。
最後に、このようにして形成したＳＯＧ８のパターンを
マスクとして下層レジスト２を酸素異方性ドライエッチ
ングによってパターニングして図１(j) に示す状態にす
る。 〔実施例２〕 つぎに、露光光にｉ線を用いてネガ型レ
ジストを使用する実施例について、図２を参照して説明
する。
【００１５】微細加工したい基板１の上に平坦化層であ
る下層レジスト２としてたとえば東京応化工業（株）製
のノボラック系ｉ線用ダイレジスト（商品名；TSMR-CR5
0i10) を１μm 程度塗布する（図２(a))。このとき、ｉ
線用ダイレジストを用いたのは、ｉ線の吸収が大きいた
めである。この下層レジスト２をホットプレート10上で
230 ℃以上の温度で、３分間以上ベークする（図２
(b))。下層レジスト２を常温にさました後、上層レジス
ト４としてたとえば東京応化工業（株）製のｉ線ネガレ
ジスト（商品名；THMR-iN200) を0.4 μm 塗布する（図
２(c))。ｉ線による露光、現像によって所望パターンの
反転パターンを形成する（図２(d) ，図２(e) 。
る下層レジスト２としてたとえば東京応化工業（株）製
のノボラック系ｉ線用ダイレジスト（商品名；TSMR-CR5
0i10) を１μm 程度塗布する（図２(a))。このとき、ｉ
線用ダイレジストを用いたのは、ｉ線の吸収が大きいた
めである。この下層レジスト２をホットプレート10上で
230 ℃以上の温度で、３分間以上ベークする（図２
(b))。下層レジスト２を常温にさました後、上層レジス
ト４としてたとえば東京応化工業（株）製のｉ線ネガレ
ジスト（商品名；THMR-iN200) を0.4 μm 塗布する（図
２(c))。ｉ線による露光、現像によって所望パターンの
反転パターンを形成する（図２(d) ，図２(e) 。
【００１６】こうして形成した上層レジスト４のパター
ン上に、図２(f) に示すように、ＳＯＧ８として東京応
化工業（株）製の有機ＳＯＧ（商品名；OCD T-7 6000-
R) を4000Åの厚さに塗布する。このとき、レジスト表
面に残ったＳＯＧ膜を除去するため、図２(g) に示すよ
うに、CHF3＋C2F6＋Heの混合ガスのドライエッチングに
よって、表面のＳＯＧ層を上層レジスト表面が露出する
までエッチバックする。次に、図２(h) に示すように、
東京応化工業（株）製の剥離502Aによって上層レジスト
４の露光部６を除去する。このようにして形成したＳＯ
Ｇ８のパターンをマスクとして下層レジスト２を酸素異
方性ドライエッチングによってパターニングして図２
(i) に示す状態にする。
ン上に、図２(f) に示すように、ＳＯＧ８として東京応
化工業（株）製の有機ＳＯＧ（商品名；OCD T-7 6000-
R) を4000Åの厚さに塗布する。このとき、レジスト表
面に残ったＳＯＧ膜を除去するため、図２(g) に示すよ
うに、CHF3＋C2F6＋Heの混合ガスのドライエッチングに
よって、表面のＳＯＧ層を上層レジスト表面が露出する
までエッチバックする。次に、図２(h) に示すように、
東京応化工業（株）製の剥離502Aによって上層レジスト
４の露光部６を除去する。このようにして形成したＳＯ
Ｇ８のパターンをマスクとして下層レジスト２を酸素異
方性ドライエッチングによってパターニングして図２
(i) に示す状態にする。
【００１７】上記実施例においては、露光光として電子
線ビームまたはｉ線を用いるとして説明したが、本発明
はこれに限るものではなく、たとえばＸ線あるいはArF
, KrF , ｇ線などレジストが感光する光源であれば何
を使用してもかまわない。また、上層レジストについて
は、使用する光源に合ったものならば何を使用してもよ
く、またネガレジストに限ることなく、ポジレジストを
反転マスクを用いることにより希望するパターンの反転
パターンを形成して用いるようにしてもよい。
線ビームまたはｉ線を用いるとして説明したが、本発明
はこれに限るものではなく、たとえばＸ線あるいはArF
, KrF , ｇ線などレジストが感光する光源であれば何
を使用してもかまわない。また、上層レジストについて
は、使用する光源に合ったものならば何を使用してもよ
く、またネガレジストに限ることなく、ポジレジストを
反転マスクを用いることにより希望するパターンの反転
パターンを形成して用いるようにしてもよい。
【００１８】さらに、下層レジストについては、光源に
電子線ビームまたはＸ線を用いる場合は耐ドライエッチ
ング性のある樹脂であれば何でもよい。なお、ｉ線やｇ
線,またはKrF 等のＵＶ光を用いる場合は、耐ドライエ
ッチング性のほか、露光光の吸収が十分あるものを使用
することが望ましい。また、ＳＯＧについては、高温キ
ュアの必要のないもの、たとえば上記した実施例で示し
た有機ＳＯＧ等を用いるのが最適である。
電子線ビームまたはＸ線を用いる場合は耐ドライエッチ
ング性のある樹脂であれば何でもよい。なお、ｉ線やｇ
線,またはKrF 等のＵＶ光を用いる場合は、耐ドライエ
ッチング性のほか、露光光の吸収が十分あるものを使用
することが望ましい。また、ＳＯＧについては、高温キ
ュアの必要のないもの、たとえば上記した実施例で示し
た有機ＳＯＧ等を用いるのが最適である。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
多層レジストプロセス法における下層レジストの耐酸素
ドライエッチングマスクを、ドライ現像によるＳＯＧ加
工を必要とせずに形成することができる。したがって、
ＣＤロスの増大や面内均一性の悪化を防ぎ、高精度なレ
ジストパターン形成を実現することを可能とする。ま
た、上層レジストにはシリコンを含有しない通常のレジ
ストを使用することができるので、高精度なパターンを
得ることも可能であり、本発明の工業的価値は極めて高
い。
多層レジストプロセス法における下層レジストの耐酸素
ドライエッチングマスクを、ドライ現像によるＳＯＧ加
工を必要とせずに形成することができる。したがって、
ＣＤロスの増大や面内均一性の悪化を防ぎ、高精度なレ
ジストパターン形成を実現することを可能とする。ま
た、上層レジストにはシリコンを含有しない通常のレジ
ストを使用することができるので、高精度なパターンを
得ることも可能であり、本発明の工業的価値は極めて高
い。
【図１】本発明の第１の実施例を示す工程図である。
【図２】本発明の第２の実施例を示す工程図である。
【図３】従来例を示す工程図である。
１ 基板 ２ 下層レジスト ３ 中間層 ４ 上層レジスト ５ マスク ６ 露光部 ７ 未露光部 ８ ＳＯＧ膜 10 ホットプレート
Claims (2)
- 【請求項１】 多層レジスト法を用いたレジストプロ
セスにおいて、平坦化層とされる下層レジストを塗布
後、ハードベークする工程と、上層レジストを塗布し、
実際のパターンの反転パターンを形成する工程と、ＳＯ
Ｇを塗布する工程と、該ＳＯＧを前記上層レジストが露
出するまでエッチバックする工程と、前記上層レジスト
を全面露光し、現像により前記上層レジストを除去する
工程と、を順次行うことを特徴とするレジストパターン
形成方法。 - 【請求項２】 前記上層レジストとしてネガレジスト
を用いて、反転パターンを形成し、ＳＯＧ塗布・エッチ
バック後前記ネガレジストを除去することにより行うこ
とを特徴とする請求項１記載のレジストパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15500393A JPH07135140A (ja) | 1993-06-25 | 1993-06-25 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15500393A JPH07135140A (ja) | 1993-06-25 | 1993-06-25 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135140A true JPH07135140A (ja) | 1995-05-23 |
Family
ID=15596577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15500393A Pending JPH07135140A (ja) | 1993-06-25 | 1993-06-25 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135140A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6814879B2 (en) | 2000-09-27 | 2004-11-09 | Kabushiki Kaisha Toshiba | Method for forming pattern |
| US6986851B2 (en) | 2001-08-20 | 2006-01-17 | Tokyo Electron Limited | Dry developing method |
| US7026099B2 (en) | 2002-04-24 | 2006-04-11 | Kabushiki Kaisha Toshiba | Pattern forming method and method for manufacturing semiconductor device |
| JP2009038085A (ja) * | 2007-07-31 | 2009-02-19 | Canon Inc | パターンの形成方法 |
| US7575855B2 (en) | 2004-06-07 | 2009-08-18 | Samsung Electronics Co., Ltd. | Method of forming pattern |
| JP2009211036A (ja) * | 2007-09-25 | 2009-09-17 | Shin Etsu Chem Co Ltd | パターン形成方法 |
| JP2009223294A (ja) * | 2008-02-20 | 2009-10-01 | Shin Etsu Chem Co Ltd | レジストパターンの形成方法並びにこれに用いるポジ型レジスト材料 |
| JP2009301007A (ja) * | 2008-05-15 | 2009-12-24 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
| JP2011066273A (ja) * | 2009-09-18 | 2011-03-31 | Konica Minolta Holdings Inc | 微細マスクパターンの形成方法、ナノインプリントリソグラフィ方法および微細構造体の製造方法 |
| KR20140103857A (ko) | 2013-02-18 | 2014-08-27 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 패턴 형성 방법 및 패턴 반전막 재료 |
| US9201304B2 (en) | 2013-02-18 | 2015-12-01 | Shin-Etsu Chemical Co., Ltd. | Pattern forming process |
-
1993
- 1993-06-25 JP JP15500393A patent/JPH07135140A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6814879B2 (en) | 2000-09-27 | 2004-11-09 | Kabushiki Kaisha Toshiba | Method for forming pattern |
| US6986851B2 (en) | 2001-08-20 | 2006-01-17 | Tokyo Electron Limited | Dry developing method |
| US7026099B2 (en) | 2002-04-24 | 2006-04-11 | Kabushiki Kaisha Toshiba | Pattern forming method and method for manufacturing semiconductor device |
| CN100403167C (zh) * | 2002-04-24 | 2008-07-16 | 株式会社东芝 | 图案形成方法和半导体器件的制造方法 |
| US7842451B2 (en) | 2004-06-07 | 2010-11-30 | Samsung Electronics Co., Ltd. | Method of forming pattern |
| US7575855B2 (en) | 2004-06-07 | 2009-08-18 | Samsung Electronics Co., Ltd. | Method of forming pattern |
| JP2009038085A (ja) * | 2007-07-31 | 2009-02-19 | Canon Inc | パターンの形成方法 |
| JP2009211036A (ja) * | 2007-09-25 | 2009-09-17 | Shin Etsu Chem Co Ltd | パターン形成方法 |
| JP2009223294A (ja) * | 2008-02-20 | 2009-10-01 | Shin Etsu Chem Co Ltd | レジストパターンの形成方法並びにこれに用いるポジ型レジスト材料 |
| JP2009301007A (ja) * | 2008-05-15 | 2009-12-24 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
| JP2011066273A (ja) * | 2009-09-18 | 2011-03-31 | Konica Minolta Holdings Inc | 微細マスクパターンの形成方法、ナノインプリントリソグラフィ方法および微細構造体の製造方法 |
| KR20140103857A (ko) | 2013-02-18 | 2014-08-27 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 패턴 형성 방법 및 패턴 반전막 재료 |
| US9052603B2 (en) | 2013-02-18 | 2015-06-09 | Shin-Etsu Chemical Co., Ltd. | Pattern forming process |
| US9201304B2 (en) | 2013-02-18 | 2015-12-01 | Shin-Etsu Chemical Co., Ltd. | Pattern forming process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| US5286607A (en) | Bi-layer resist process for semiconductor processing | |
| JPH07135140A (ja) | レジストパターン形成方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| JP2004014652A (ja) | 微細パターンの形成方法 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JPH07226356A (ja) | 多層レジストを利用したパターン形成方法 | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| JP2000077317A (ja) | レジストパターン形成方法 | |
| JPH04249311A (ja) | 光リソグラフィーの限界解像度以下の微細パターン形成方法 | |
| JPH0536599A (ja) | パターン形成方法 | |
| JPH10333318A (ja) | 位相シフトフォトマスク及びその製造方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| KR950012541B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP3072917B2 (ja) | 位相シフト層を有するレクチルの製造方法 | |
| JPH0567566A (ja) | 多層レジスト及びそれを用いたレジストパターンの製造方法 | |
| JPH0468351A (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPH04306828A (ja) | パターニング方法 | |
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPH0562872A (ja) | パターン形成方法 | |
| JPS6224941B2 (ja) |