JPH0313949A - レジストパターンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明はレジストパターンの形成方法に関する。

〔従来の技術〕

従来、この種のレジストパターン形成方法を含む半導体
膜のバターニング方法について第３図により述べる。尚
、第３図は工程断面図を示す。

先ず、半導体基［２１上に被加工膜２２を蒸着等により
堆積させ、この上にレジスト２３を薄膜に塗布する（第
３図ａ）。

次に、上記レジスト２３に、図示略すマスクパターンを
マスクとして紫外光を照射し、レジスト２３を露光させ
、これを現像処理し、所定のレジストパターン２４に形
成する（第３図ｂ）。

その後、レジストパターン２４をマスクとして溶剤を用
いるウェットエツチングやガスを用いるドライエツチン
グにより被加工膜２２をパターン化する（第３図ｃ）。

最後に、不要となったレジストパターン２４を、剥離液
等を用いて全面除去することにより半導体基板２１上に
、被加工膜２２の所望のパターンを得ていた（第３図ｄ
）。

ところで、上述したレジスト２３のパターンは、半導体
回路の集積度向上及び性能向上の要求からますます微細
化が進んでいる。このため、使用するレジスト２３は解
像力の高いものが求められ、レジスト２３へのパターン
露光工程においても短波長光を用いる技術や電子ビーム
、Ｘ線或いはエキシマレーザを用いる技術が研究・開発
されている。

〔発明が解決しようとする課題〕

然し乍ら、上述した従来方法における高解像力を存する
レジスト２３は、被加工膜２２のドライ又はウェットエ
ツチング処理に対してエツチング耐性が低いため、エツ
チング処理時にレジストパターン２４のパターン寸法が
変動し、被加工！Ｉ２２に正確なパターンが形成できな
いという問題点があった。

勿論、レジスト２３のエツチング耐性を向上させるため
、レジストパターン２４全面に紫外光等を照射して表面
を硬化させる方法（ＵＶキュア法）等が提案されている
が、レジストパターン２４のエツチング耐性を充分に向
上させるに至っていないばかりか、ＵＶキュアのための
複雑な装置が必要となり、設備コストが嵩張るという問
題点があった。

本発明の目的は、上述の問題点に鑑み、低コストでエツ
チング耐性の良好なレジストパターンの形成方法を提供
するものである。

〔課題を解決するための手段〕

本発明は上述した目的を達成するため、半導体基板上の
被加工膜のパターン形成時にマスクとなるレジストパタ
ーンの形成方法において、上記被加工膜上に高解像力を
有する第１レジストを塗布した後、これをパターニング
して、第１レジストパターンを形成する工程上、上記第
１レジストパターン上に、上記第１レジストより耐エツ
チング性が高い第２レジストを、表面が上記第１レジス
トパターンを含む下地形状に影響されない程度に厚く塗
布する工程と、しかる後、上記第１レジストパターンよ
り上の上記第２レジストをエツチング除去し、引き続き
、上記第２レジストより耐エツチング性が低い上記第１
レジストパターンをエツチング除去し、上記第２レジス
トによる上記第１レジストパターンの反転パターンを形
成する工程とを含むものである。

〔作　用〕

本発明においては、第１レジストは高解像力を有するの
で、微細パターンが容易に形成される。

そして、その微細な第１レジストパターンの反転パター
ンが形成され、被加工膜のエツチングマスクとなる第２
レジストは、耐エツチング性が高いので、被加工膜のエ
ツチング処理時におけるパターン寸法の変動は生じない
、即ち、微細パターンが容易に形成され、而も耐エツチ
ング性の良好なレジストパターンが得られる。

〔実施例〕

本発明方法に係わる一実施例を第１図及び第２図に基づ
いて説明する。尚、第１図は形成工程断面図、第２図は
耐ドライエツチング性の特性図である。

先ず、半導体Ｓｉ基板１上に、例えば５ｉ０２等の被加
工膜２を、スパッタリング法等により約８０００〜１５
０００人厚形成する。その後、この被加工膜２上に、第
２レジスト３として、例えば高解像力を有し低耐ドライ
エツチング性を有するポジ型電子線用レジストのポリメ
チルメタクリレートＰＭＭＡ　（長瀬産業製）を、スピ
ンコードし、約１８０℃のホットプレートで約１２０秒
間ベータを行ない、約５ｏｏｏ〜１００００人厚程度の
薄膜に形成する（第１図ａ　）。

次に、上記第１レジスト３に、加速電圧２０ＫＶの電子
線を約５０ｐｃ／ｃｄのドーズ量で照射し、最終的に被
加工膜２に転写するパターンの反転１＜ターンを直接描
画露光する。続いて、クロロベンゼンをキシレンで、例
えばＡに希釈した現像液に、上記第１レジスト３を約１
２０秒間浸漬すこことにより現像処理し、その後、キシ
レンでリンスを行ない、電子線による第１レジストパタ
ーン４を形成する（第１図ｂ）。

その後、第１レジストパターン４を含む基板１上に、第
２レジスト５として、第２レジスト３より耐ドライエツ
チング性の高いノボラック型ポジ型ホトレジストＮＰＲ
８２０（長潮産業製）を、第１レジストパターン４を含
む下地形状が表面の平坦性に影響を及ぼさない程度の厚
膜、例えば２００００〜３００００人厚程度に形成する
。このとき、第１レジストパターン４と第２レジスト５
との境界部分には、第１レジストパターン４、つまりＰ
ＭＭＡ及び第２レジスト５、つまりＮｐＨ１８２０の両
者が通常に１：３の割合に混合したミキシング層、所謂
インターレイヤー６が生成される。かかるインターレイ
ヤー６はＰ）’ＩＭＡ及びＮＰＲ８２０の両者の性質を
有し、耐ドライエツチング性はＰＭＭＡより良好でＮＰ
Ｒ８２０より劣る（第１図Ｃ）。

しかる後、Ｃ，Ｐ、ガスをＣ！’ＩＦ　ｓガスとの混合
比が５＝１の混合ガス雰囲気中で、２．２　ＫＨの出力
を有する平行平板型アノードカップルエツチング装置を
用いて、第２レジストパターン４上の第２レジスト５を
全面エツチング除去する（第１図ｄ）。

引き続き、ＣｔＦｂガスとＣＨＦ５ガスとの混合ガス中
で同装置によりドライエツチングを行なう。このとき、
第２図に示す如く、第１レジストパターン４及びインタ
ーレイヤー６は、第２レジス、ト５より耐ドライエツチ
ング性が低いので、第ルジス。

ドパターン４及びインターレイヤー６はエツチング除去
され、第１レジストパターン４の反転パターンである第
２レジストパターン７が形成される（第１図ｅ）。

その後、更に、ドライエツチングを続けることにより第
２レジストパターン７をマスクとして被加工膜２はエツ
チングされ、パターン化される（第１図ｆ）。

最後に、酸素によるアシシングや濃硫酸と過酸化水素水
とを混合した溶液によって上記第２レジストパターン７
を全面除去することにより基板１上に被加工１ｆ！２の
所望パターンが得られる（第１図ｇ）。

〔発明の効果〕

以上説明したように本発明によれば、高解像力を有する
第１レジストに形成したパターンの反転パターンを、耐
エツチング性の違いを利用して耐エツチング性の高い第
２レジストに形成し、この第２レジストパターンを被加
工膜のエツチングマスクとするので、第１レジストに微
細パターンが容易に形成でき、而も第２レジストは耐エ
ツチング性が良好なので、被加工膜のエツチング処理時
におけるパターン寸法の変動が防止できる。

従って、被加工膜に微細パターンが確実に形成でき、素
子の高密度化が促進できる。又、本発明は第１及び第２
レジストの各々長所を利用するものであるため、複雑な
装置を必要とせず、安価なレジストパターンが得られる
等の特有の効果により上述した課題を解決し得る。

【図面の簡単な説明】

第１図及び第２図は本発明に係わる実施例を示すもので
、第１図は形成工程断面図、第２図はドライエツチング
耐性の特性図、第３図は従来方法の工程断面図である。 ｌ・・・半導体Ｓｉ基板、２・・・被加工膜、３・・・
第１レジスト、４・・・第２レジストパターン、５・・
・第２レジスト、６・・・インターレイヤー　７・・・
第２レジストパターン。 第 １ 図 混合季。 本を朗方泳α程図 第１図 第 図

Claims (1)

1. 【特許請求の範囲】 半導体基板上の被加工膜のパターン形成時にマスクとな
   るレジストパターンの形成方法において、上記被加工膜
   上に高解像力を有する第１レジストを塗布した後、これ
   をパターニングして、第１レジストパターンを形成する
   工程と、 上記第１レジストパターン上に、上記第１レジストより
   耐エッチング性の高い第２レジストを、表面の平坦性が
   上記第１レジストパターンを含む下地形状に影響されな
   い程度に厚く塗布する工程と、 しかる後、上記第１レジストパターンより上の上記第２
   レジストをエッチング除去し、引き続き、上記第２レジ
   ストより耐エッチング性が低い上記第１レジストパター
   ンをエッチング除去し、上記第２レジストによる上記第
   １レジストパターンの反転パターンを形成する工程とを
   含むことを特徴とするレジストパターンの形成方法。