JPH0620062B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH0620062B2
JPH0620062B2 JP62035964A JP3596487A JPH0620062B2 JP H0620062 B2 JPH0620062 B2 JP H0620062B2 JP 62035964 A JP62035964 A JP 62035964A JP 3596487 A JP3596487 A JP 3596487A JP H0620062 B2 JPH0620062 B2 JP H0620062B2
Authority
JP
Japan
Prior art keywords
resist
profile
silylated
silylation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62035964A
Other languages
English (en)
Other versions
JPS62232127A (ja
Inventor
ピーター・レオ・ブツハマン
ピーター・ヴエテイガー
バルト・ジヨゼフ・ヴアンゼブロツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62232127A publication Critical patent/JPS62232127A/ja
Publication of JPH0620062B2 publication Critical patent/JPH0620062B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、サブミクロンの横方向寸法を有する構造に使
用される側壁（sidewall）の処理技術、及びきわめて狭
いライン幅の構造を形成するためにその処理技術を利用
することに関する。本発明は時に、オプトエレクトロニ
クスの技術分野で使用されるような半導体デバイスの製
造に有用である。
Ｂ．従来技術 ここ１０年間で集積回路（ＩＣ）の利用は劇的に増加し
ており、これに伴つてＩＣにおけるより一層の複雑さ、
より速い動作速度及びより微細なデバイス寸法に対する
需要が高まつている。そして、主にフオトリソグラフ的
な欠陥頻度を低減することにより、相当な改良がはから
れてきている。例えば、上述の光輻射の代わりに電子ビ
ームあるいはＸ線露光法を利用することにより、より高
い分解能が達成された。一方、コストのかさむ電子ビー
ムあるいはＸ線露光法を利用することなく、慣用的なリ
ソグラフ処理技術を向上することによつて１μｍ及びそ
れ以下のきわめて狭いライン幅を達成しようとする尽力
もあつた。そしてさらに、金属をエツチングするために
プラズマまたは反応性イオン・エツチング技術を用いる
ことにより、一層狭いライン幅を形成することに発展が
もたらされ、このことは結局デバイスの性能向上につな
がつた。
さて、従来、サブミクロン範囲の寸法の構造を形成する
ことを可能ならしめる、いわゆる側壁技術について記述
する刊行物及び特許は多数ある。例えば、米国特許４２
５６５１４号には、シリコン基体に狭い幅の領域を形成
するための方法が記載されており、この方法はシリコン
基体に水平面とほぼ垂直な面をもつ領域を形成する工程
を有する。そして共形層（conformal layer）がその水
平面と垂直面の両方上に形成される。次に、反応性イオ
ン・エツチングが行なわれ、これにより水平層は除去さ
れるが、垂直層はほとんど除去されないまま残される。
これらの垂直側壁はシリコン基体にきわめて狭い幅の領
域を規定する。
米国特許４５０２９１４号は、さらに進んだ技術を開示
する。これにおいては、水平及び垂直な面をもつポリマ
層の構造体が先ず基板上に形成される。その後、窒化シ
リコンまたは酸化シリコンの共形層がプラズマ付着さ
れ、次に、反応性イオン・エツチングが行なわれる。こ
れにより、水平な領域とポリマ構造体が除去され、ポリ
マ構造体の垂直面に隣接して位置づけられていた窒化シ
リコンまたは酸化シリコンの狭い領域のみが残される。
次に垂直な側壁構造は、同一の寸法を有するが異なるマ
スク物質からなるマスクに変換される。
サブミクロン幅の側壁スタツド（柱体）を下層を処理す
るためのマスクとして使用するという基本概念、すなわ
ち“影像転写”が、ＩＢＭテクニカル・デイスクロジヤ
・ブルテイン（Technical Disclosure Bulletin（以下
ＴＤＢと略記））、Ｖｏｌ．２６、No．９、１９７４年
２月、pp.４５８７−４５８９．“側壁影像転写技術を
用いて構造中にサブミクロン寸法を形成するための方法
（Method for Making Sub-Micron Dimentions in Struc
tures Using Sidewall Image Transfer Techniques）”に記載されているような処理に適用され
る。この処理は、レジスト・パターン上に共形Si3N4層
を付着し、その後、レジストの垂直端面にきわめて精密
に制御された幅のSi3N4側壁を残すための反応性イオン
・エツチングを行う。そうして、レジストを除去する
と、例えばＦＥＴデバイスのサブミクロン・ゲート長を
規定するために使用することができる自立的な（self-s
tanding）スタツドが得られる。
サブミクロン構造を形成するために採用することのでき
る別の側壁技術がＩＢＭ ＴＤＢ Vol.２４、No．７
Ｂ、１９８４年１２月、pp.４１１５−４１１７．“Ｘ
線リソグラフイのためのサブミクロン精密マスク（Prec
ision-Sub-Micron-Dimentioned Mask for X-Ray Lithography）”に記載されている。これにおいては、
パターン化されたポリシリコン被膜の垂直壁面上に成長
された酸化物がマスクとして使用される。
プロフイールの垂直面上に側壁を形成するようにしたこ
れらの従来技術とは対照的に、本発明によつて開示され
る処理により形成される、サブミクロン寸法を規定する
ための側壁は、ポリマ・レジスト・プロフイールの垂直
面の内部に形成される。これらの側壁は、プロフイール
の露出されたポリマ物質のエツチング抵抗性を高めるシ
リル化（silylation）処理により形成される。このとき
の側壁の厚さは、シリル化処理のパラメータによつて決
定される。これによれば、熱的に安定なパターンを形成
しその後、側壁を得るための共形層を付着するというか
なり複雑な処理が不要になる。
シリル化は、−ＯＨ、−ＮＨ、−ＳＨなどの基の活性水
素をシリコン原子で置換することと定義される。有機化
合物のシリル化は約４０年も前から知られている技術で
あるが、シリコンを組み込むことによつてレジストの現
像速度を変更したり、Ｏ2プラズマにおける反応性イオ
ン・エツチングの抵抗性を改良したりするためにシリル
化技術を利用するようになつのとはごく最近である。
シリル化処理と、それに利用し得るポリマ物質及びシリ
ル化剤は実に多くの文献に記載されているが、ＩＣの製
造に適用し得るシリル化技術について述べた文献のうち
の代表的なものを幾つか以下に示す。
特開昭６１−１３８２５５号は、サブミクロンの解像度
を与えることのできるプラズマ現像可能な多層レジスト
を形成するための方法を記載する。これにおいては、パ
ターン化された輻射に露光された、ポリマ物質からなる
層の上部が、シリル化処理により、ドライ・エツチング
抵抗性に変換される。これには、使用し得るポリマ物質
も示されている。
米国特許４５５２８３３号は、ネガテイブ・レジスト影
像を形成するための処理に関する。この影像は、次のよ
うな一連の処理により形成される。すなわち、先ず、被
膜を輻射のパターンで露光する。この被膜は、輻射への
露光後、有機金属剤と反応するようなポリマを含むよう
な組成である。次に、露光された被膜を有機金属剤で処
理する。最後に、露光された被膜を酸素プラズマで処理
することにより、レリーフ影像を現像する。この文献に
は、好適なポリマと有機金属剤が示されている。
特願昭６０−２８３２０７号には、少くとも一層がエツ
チング抵抗性であるようなパターン化された多層被膜を
形成する方法が開示されている。この層は、パターン化
されたポリマ被膜を有機金属剤中でシリル化することに
より得られる。このパターンはその後、酸素プラズマ、
またはそれと同等のドライ・エツチング方法を用いて転
写される。
特願昭６０−２８９５３８号は、プラズマ抵抗性のポリ
マ物質を得るための処理と、その処理のリソグラフイに
おける使用について記述する。その物質は、ポリマ物質
を、ヘキサメチルシクロトリシラザン（ＨＭＴＣＳ）の
ような有機金属シリル化剤と反応させることによつて用
意される。
上述の文献は集積回路の製造にシリル化技術を使用する
ことを示している。これらの処理は、エツチング抵抗性
のシリル化されたレジスト層を形成するために使用され
るが、本発明で提示されるような側壁の形成への適用を
示唆するものではない。
Ｃ．発明が解決しようとする問題点 この発明の目的は、エツチング抵抗性のプロフイール面
を形成するためにシリル化技術を利用し、その後サブミ
クロンの側壁を形成するために異方性エツチング処理を
行うことにより、慣用的なリソグラフイ技術の用途をサ
ブミクロン範囲の寸法にまで拡げることにある。
Ｄ．問題点を解決するための手段 上記目的は、次のような工程からなる処理を用いること
によつて達成される。
(a) 基板上に、活性水素（−ＯＨ、−ＮＨ、−ＳＨ）
を有するポリマ・レジストからなるパターン化された層
を付着する。このレジストは、側壁を形成すべき箇所に
ほぼ垂直な端面をもつプロフイールを形成する。
(b) 活性水素をシリコン原子で置換するために、すな
わち、レジストのプロフイールの上面と垂直端面とを所
定の深さまでシリル化し以てプロフイールの表面を酸素
ドライ・エツチングに対する高い抵抗性を有するように
するために、レジストを反応性有機金属シリル化剤で処
理する。
(c) プロフイールの上面のシリル化されたレジスト及
びその後のシリル化されていないレジストを除去するた
めに異方性酸素ドライ・エツチングを行い、以て、実質
的にあまりエツチングされていない所望の側壁を形成す
る。プロフイールのほぼ垂直な端面を残す。
本発明の処理によつて提供される利点は、主として、慎
重な配慮を要する工程が少ないことである。
すなわち、低い温度の（１００℃以下）処理工程が採用
されているので、パターン化されたプロフイールを形成
するために標準的なレジストを使用することができる。
また、従来の処理において共形層を付着するために必要
であつた複雑で高温で時間のかかるＣＶＤ処理が、本発
明では、室温で実施し得る、あまり厳密な条件を要さな
いシリル化処理で置き換えられる。
すなわち、本発明による新規な処理は、従来知られてい
る処理と同等程度の解像度と再現性を与えることが出来
るにも拘らず、処理をより簡単にし、必要な用具の数を
減少し、処理時間の短縮を可能ならしめるので、相当な
コストの節約をもたらす。
Ｅ．実施例 第１図を参照すると、半導体基体１１上のサブミクロン
幅のメタライゼーシヨン・ライン１２Ｓからなるサブミ
クロン構造体１０が図示されている。これらのライン
は、シリル化技術を用いて側壁を形成する本発明の処理
を採用することにより形成される。その側壁は、金属ラ
インの位置及び横方向のサブミクロン寸法を規定するた
めのマスクとして働く。
尚、以下に記載する実施例においては、ラインは金属か
ら成つており、例えばＭＥＳＦＥＴの耐火性ゲートを形
成し得るものであるが、本発明は、非金属構造を形成す
るためにも利用することができる。
第２Ａ〜２Ｇ図には、第１図の構造を形成するために使
用される処理工程が図示されている。尚、以下の記載は
主として第１図に示す構造を形成することに関与する
が、この記載は、本発明の一例であるにすぎない。シリ
ル化技術を用いて側壁マスクを形成するこの処理にはさ
まざまな適用例があり、そのうちのいくつかについては
後述する。また、以下に記載する特定の処理のために選
択された厚さその他の寸法、使用される物質及び処理パ
ラメータは、説明を分かりやすくするために選ばれたも
のであつて、本発明に対して限定的な意味に解釈される
べきではないことに注意されたい。さらに、さまざまな
物質の付着、露光、現像及びエツチングなどの個々の処
理工程自体はよく知られており、慣用的な装置と技術を
用いて実施することができる。それゆえ、それらの個々
の処理についてはあまり詳しくは説明しない。
ここで、第２Ａ図を参照すると、製造処理は、直径約３
０ｍｍであり、０．２μｍ厚の金属層１２で覆われた半
導体ウエーハ１１から開始される。ここに記載された例
においては、ウエーハ１１は砒化ガリウム（GaAs）であ
り、金属層１２はケイ化タングステン（Wsix）である。
この構造体は、洗浄化され乾燥されると、後で金属層１
２を所望のサブミクロン・パターンに画定するために使
用される側壁を上面に形成するための“基板”として働
く。
第２Ｂ図に示された最初の工程では、約９００ｎｍの厚
さのポジ型フオトレジスト１３の層がスピン付着（６０
００rpm、３０秒）され、９０℃で２０分間プリベーク
され、次に光のパターン（波長３００ｎｍ、１０mW／cm
2、３０秒）に露光される。選択されたレジストは、広
く入手可能なShipley社の製品であるＡＺ４１１０であ
る。この処理には、ノボラツク樹脂を有するすべてのレ
ジスト、すなわちほとんどすべてのポジ型レジストが適
合する。
次に、第２の工程においては、１：４にＨ２Ｏで希釈さ
れたＡＺ ４００Ｋ現像液を用いて３０秒間現像が行な
われる。これにより、水平な上面とほぼ垂直な端面をも
つレジスト・プロフイール１３Ａ、１３ｂが得られる
（第２Ｃ図参照）。次に、ここまでで形成された構造体
がリンスされ（Ｈ２Ｏにより２分以上）これにより残留
する現像液が除去される。次に構造体は乾燥され、９０
℃で２０分間ベークされる。
次に第２Ｄ図を参照すると、構造体は、キシレン：ＨＭ
ＣＴＳ：ＮＭＰが８９：１０：１体積比のシリル化溶液
に２０℃で５分間浸漬される。この第３の工程は、レジ
スト・プロフイール１３Ａ、１３Ｂのすべての表面にお
ける０．１μｍの深さに達するシリル化をもたらし、こ
れによりシリル化されたレジストは、後の酸素エツチン
グ処理に対する抵抗性が実質的に高まる。
従来知られている側壁技術とは異なり、これらのエツチ
ング抵抗性シリル化層は、レジスト・プロフイール表面
に被着されるのではなく、レジスト・プロフイール内に
形成される。
上述の例で使用されるシリル化剤は、中性溶媒中で安定
であり製造用途として安全な、ヘキサメチルシクロトリ
シラザン（ＨＭＣＴＳ）である。そのシリル化剤は、レ
ジスト中に含まれるノボラツク樹脂と反応して架橋不溶
性ポリマを形成し、ポリマ・マトリツクス中にシリコン
を組み込んでＲＩＥ抵抗性を生じさせる。その反応は、
スピン付着されプリベークされたレジストにおいては、
おそらくは限定拡散であり、時間とシリル化剤の濃度と
温度に依存する。
尚、レジスト中の水素をシリコンで置換することに適切
である限り、さまざまな薬剤を使用することができる。
そのような薬剤は、例えば特願昭６０−２８９５３８号
に示されている。
シリル化剤溶液中のＮＭＰ（Ｎ−メチル・ピロリドン）
の量がシリル化処理の速度を実質的に決定する。例え
ば、ＮＭＰが１体積％であると、所望のシリル化深さに
応じて（２０℃で）５ないし２０分の範囲の処理時間が
必要である。このとき温度もまた重要な役割を果たす。
次に、プロフイール表面からシリコンを除去するために
プロフイールを室温で５秒間キシレン中でリンスした
後、プロフイールを乾燥窒素で乾燥し、９０℃で５分間
ポストベークする。
第４の工程では、第２Ｅ図の矢印２０で示すように、構
造体は圧力１．３パスカル、エネルギー密度０．３Ｗ／
ｃｍ2の条件下で、異方性反応性酸素イオン・エツチン
グにさらされる。これにより先ず、プロフイール１３
Ａ、１３Ｂの上面のシリル化レジスト１５Ｔが除去さ
れ、続いてシリル化されていないレジストが下方の金属
層１２まで除去される。このとき、プロフイールの上面
のシリル化された層のエツチング速度はゆるやかである
が、シリル化されていないレジストのエツチング速度は
より大きい。
このエツチング処理は、レーザー点検出（ＥＰＤ）技術
を利用して制御される。このために必要な時間は約３０
分であり、これには残留物、例えばシリコンを含むレジ
スト上面層からのレジスト物質を除去するための２０％
のオーバー・エツチング（ＥＰＤ＋２０％）が含まれ
る。
このＲＩＥ工程の後、構造体は第２Ｅ図に示す状態にあ
る。すなわち、レジスト・プロフイール１３Ａ、１３Ｂ
のシリル化垂直部分１５Ｓが、下層（この場合ＷSix層
１２）のサブミクロン横方向寸法を規定するためのマス
クとして使用することのできる所望の側壁を形成する。
第５の処理工程では、側壁の“影像”が、第２Ｆ図に示
されるように、ＷSix層に転写される。矢印２１で示さ
れる異方性エツチング処理においては、層１２の露出箇
所、すなわち側壁１５Ｓによつて覆われていない箇所が
除去される。このとき圧力１．３パスカルで、０．３Ｗ
／cm2の条件においてＳＦ６ＲＩＥエツチングを利用す
ることができる。
最後の第６の工程では、側壁１５Ｓが剥離される（８０
℃のＮＭＰ中で１０分間）。こうして得られた構造は、
第２Ｇ図に示すように、第１図の構造に対応する。
従来の側壁技術と同様に、上述の処理はプロフイールの
各垂直端面に側壁の形成をもたらす。しかし、その側壁
のすべてが後の影像転写に必要である訳ではない場合に
は、不要な側壁は（上記第４の工程における異方性エツ
チングに続く）トリミング処理で除去することができ
る。このことは、側壁を残すべき箇所を規定するための
トリム・マスクを用いて、Ｏ2を１０％含むＣＦ４ＲＩ
Ｅ処理中で実行される。そのようなトリム技術は当技術
分野で周知である。
上記記載から明らかなように、得られる側壁の厚さは、
シリル化の厚さ、すなわち酸素エツチングの耐性が高ま
るレジスト物質の厚さによつて決定される。高い精度
の、再現性のあるサブミクロン寸法を得るためには、シ
リル化処理、特にシリル化深さを好適に制御することが
最も重要である。
第３図は、シリル化時間、すなわちレジスト・プロフイ
ールがシリル化溶液にさらされる時間と、最終的に得ら
れる側壁の幅に対応するシリル化深さの間の関係をあら
わす。ＡＺ４１１０フオトレジストを用い、シリル化剤
がキシレン：ＨＭＣＴＳ：ＮＭＰ（８９：１０：１）
で、温度が２０℃の場合、測定値３２に基づき引かれた
ライン３１がほぼ直線の関係をあらわす。この図は、レ
ジスト・シリル化技術が信頼性高く、複雑で高価な装置
を要さない簡単な処理である。また、これは室温下の処
理である。
Ｆ．発明の効果 以上のように、この発明によれば、ＣＶＤなどの複雑な
処理を必要とせず、室温下で側壁を形成することのでき
るサブミクロン幅の側壁形成技術が提供される。この発
明の用途としては、例えば、耐火ゲートＭＥＳＦＥＴ構
造におけるサブミクロン・ゲートやレーザー構造の格子
の形成がある。
【図面の簡単な説明】
第１図は、本発明の処理により形成される構造を示す
図、 第２Ａ図ないし第２Ｇ図は、本発明の処理工程を示す
図、 第３図は、シリル化時間と側壁の幅との間の関係を示す
図である。 １１……基体、１２……金属層、１３……フオトレジス
ト、１５Ｓ、１５Ｔ……レジストのシリル化された領
域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バルト・ジヨゼフ・ヴアンゼブロツク スイス国チユーリツヒ8805、リヒタースビ ル、レイドホルツシユトラーセ26アー番地

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】(a) 基体上に活性水素を含むポリマ・レ
    ジストの層を付着し、 (b) 上記ポリマ・レジストの層を、ほぼ垂直な端面を
    もつプロフイールを形成するようにパターン化し、 (c) 上記パターン化されたレジストを、上記プロフイ
    ールの上面及び垂直端面を所定の深さまでシリル化し以
    てシリル化された部分の酸素ドライ・エツチング抵抗性
    を高めるために、上記活性水素をシリコン原子で置換す
    るための反応性有機金属シリル化剤で処理し、 (d) 上記プロフイールのシリル化された上面及びシリ
    ル化されていないレジストを除去し上記プロフイールの
    垂直端面におけるシリル化された部分を残すように、垂
    直方向の異方性酸素ドライ・エツチングを行う工程を有
    する半導体デバイスの製造方法。
  2. 【請求項２】上記反応性有機金属シリル化剤がヘキサメ
    チルシクロトリシラザン（ＨＭＣＴＳ）である特許請求
    の範囲第(1)項記載の方法。
  3. 【請求項３】上記レジストが、キシレンとＨＭＣＴＳと
    Ｎ−メチルピロリドン（ＮＭＰ）からなるシリル化溶液
    中で処理される特許請求の範囲第(2)項記載の方法。
  4. 【請求項４】上記シリル化溶液がキシレン、ＨＭＣＴＳ
    及びＮＭＰを、８９：１０：１の体積％で含む特許請求
    の範囲第(3)項記載の方法。
  5. 【請求項５】上記レジストのシリル化溶液による処理が
    １５〜２５℃の温度範囲で行なわれる特許請求の範囲第
    (4)項記載の方法。
JP62035964A 1986-03-27 1987-02-20 半導体デバイスの製造方法 Expired - Lifetime JPH0620062B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP86104217A EP0238690B1 (en) 1986-03-27 1986-03-27 Process for forming sidewalls
EP86104217.4 1986-03-27

Publications (2)

Publication Number Publication Date
JPS62232127A JPS62232127A (ja) 1987-10-12
JPH0620062B2 true JPH0620062B2 (ja) 1994-03-16

Family

ID=8195011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62035964A Expired - Lifetime JPH0620062B2 (ja) 1986-03-27 1987-02-20 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US4803181A (ja)
EP (1) EP0238690B1 (ja)
JP (1) JPH0620062B2 (ja)
BR (1) BR8700836A (ja)
DE (1) DE3682395D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862471B2 (en) 2021-01-28 2024-01-02 Kioxia Corporation Manufacturing method for semiconductor device

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186788A (en) * 1987-07-23 1993-02-16 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
US5171718A (en) * 1987-11-27 1992-12-15 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
JPH0670954B2 (ja) * 1988-01-26 1994-09-07 日本電気株式会社 半導体装置の製造方法
US5258219A (en) * 1989-01-12 1993-11-02 Seiko Epson Corporation Optimized thin film metal interconnects in integrated circuit structures of apparatus to reduce circuit operational delay
US4968552A (en) * 1989-10-13 1990-11-06 International Business Machines Corp. Versatile reactive ion etch barriers from polyamic acid salts
US5139925A (en) * 1989-10-18 1992-08-18 Massachusetts Institute Of Technology Surface barrier silylation of novolak film without photoactive additive patterned with 193 nm excimer laser
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
US5202272A (en) * 1991-03-25 1993-04-13 International Business Machines Corporation Field effect transistor formed with deep-submicron gate
US5240878A (en) * 1991-04-26 1993-08-31 International Business Machines Corporation Method for forming patterned films on a substrate
US5209815A (en) * 1991-06-06 1993-05-11 International Business Machines Corporation Method for forming patterned films on a substrate
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5292689A (en) * 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US6139483A (en) * 1993-07-27 2000-10-31 Texas Instruments Incorporated Method of forming lateral resonant tunneling devices
JP2803999B2 (ja) * 1993-11-10 1998-09-24 現代電子産業株式会社 半導体装置の微細パターン製造法
EP0661733A2 (en) * 1993-12-21 1995-07-05 International Business Machines Corporation One dimensional silicon quantum wire devices and the method of manufacture thereof
KR970002427B1 (en) * 1994-01-14 1997-03-05 Lg Semicon Co Ltd Fine patterning method of photoresist film
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US5665997A (en) * 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
US7118988B2 (en) 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US5667632A (en) * 1995-11-13 1997-09-16 Motorola, Inc. Method of defining a line width
US5716859A (en) * 1995-12-22 1998-02-10 The Whitaker Corporation Method of fabricating a silicon BJT
KR100524811B1 (ko) * 1996-06-27 2006-01-27 주식회사 하이닉스반도체 반도체장치의미세패턴형성방법
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6187694B1 (en) * 1997-11-10 2001-02-13 Intel Corporation Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
US6100014A (en) * 1998-11-24 2000-08-08 United Microelectronics Corp. Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
US6291137B1 (en) * 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6423475B1 (en) * 1999-03-11 2002-07-23 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US5989979A (en) * 1998-12-10 1999-11-23 Chartered Semiconductor Manufacturing Ltd. Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
US6124167A (en) 1999-08-06 2000-09-26 Micron Technology, Inc. Method for forming an etch mask during the manufacture of a semiconductor device
US6107177A (en) * 1999-08-25 2000-08-22 Siemens Aktienesellschaft Silylation method for reducing critical dimension loss and resist loss
AU7124100A (en) 1999-09-10 2001-04-10 Unaxis Usa Inc. Magnetic pole fabrication process and device
US6547975B1 (en) 1999-10-29 2003-04-15 Unaxis Usa Inc. Magnetic pole fabrication process and device
KR100620651B1 (ko) * 2000-06-22 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 미세패턴 제조방법
US6451656B1 (en) * 2001-02-28 2002-09-17 Advanced Micro Devices, Inc. CMOS inverter configured from double gate MOSFET and method of fabricating same
US6602794B1 (en) * 2001-03-09 2003-08-05 Advanced Micro Devices, Inc. Silylation process for forming contacts
KR100374228B1 (ko) * 2001-03-28 2003-03-03 주식회사 하이닉스반도체 금속배선 형성 방법
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device
US6733956B2 (en) * 2001-06-26 2004-05-11 Ovonyx, Inc. Method for making programmable resistance memory element
DE10142590A1 (de) 2001-08-31 2003-04-03 Infineon Technologies Ag Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße
US6862798B2 (en) 2002-01-18 2005-03-08 Hitachi Global Storage Technologies Netherlands B.V. Method of making a narrow pole tip by ion beam deposition
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
JPWO2005121019A1 (ja) * 2004-06-08 2008-04-10 独立行政法人理化学研究所 ナノ構造体の製造方法およびナノ構造体
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
JP4804028B2 (ja) * 2005-04-25 2011-10-26 東京応化工業株式会社 ナノ構造体の製造方法
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
FR2893018B1 (fr) * 2005-11-09 2008-03-14 Commissariat Energie Atomique Procede de formation de supports presentant des motifs, tels que des masques de lithographie.
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7838371B2 (en) * 2006-11-06 2010-11-23 Nxp B.V. Method of manufacturing a FET gate
US8017310B2 (en) * 2007-02-02 2011-09-13 Asml Netherlands B.V. Lithographic method
KR100976647B1 (ko) * 2007-04-25 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) * 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8012811B2 (en) * 2008-01-03 2011-09-06 International Business Machines Corporation Methods of forming features in integrated circuits
US8168542B2 (en) * 2008-01-03 2012-05-01 International Business Machines Corporation Methods of forming tubular objects
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8329385B2 (en) * 2008-06-10 2012-12-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US20100308409A1 (en) * 2009-06-08 2010-12-09 Globalfoundries Inc. Finfet structures with fins having stress-inducing caps and methods for fabricating the same
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656636A (en) * 1979-10-13 1981-05-18 Mitsubishi Electric Corp Processing method of fine pattern
US4377437A (en) * 1981-05-22 1983-03-22 Bell Telephone Laboratories, Incorporated Device lithography by selective ion implantation
US4389482A (en) * 1981-12-14 1983-06-21 International Business Machines Corporation Process for forming photoresists with strong resistance to reactive ion etching and high sensitivity to mid- and deep UV-light
US4445267A (en) * 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
GB2121198A (en) * 1982-05-26 1983-12-14 Philips Electronic Associated Plasma-etch resistant mask formation
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
CA1248402A (en) * 1983-09-16 1989-01-10 Larry E. Stillwagon Method of making articles using gas functionalized plasma developed layer
US4552833A (en) * 1984-05-14 1985-11-12 International Business Machines Corporation Radiation sensitive and oxygen plasma developable resist
US4601778A (en) * 1985-02-25 1986-07-22 Motorola, Inc. Maskless etching of polysilicon
US4613398A (en) * 1985-06-06 1986-09-23 International Business Machines Corporation Formation of etch-resistant resists through preferential permeation
US4657845A (en) * 1986-01-14 1987-04-14 International Business Machines Corporation Positive tone oxygen plasma developable photoresist

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862471B2 (en) 2021-01-28 2024-01-02 Kioxia Corporation Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
US4803181A (en) 1989-02-07
BR8700836A (pt) 1987-12-22
DE3682395D1 (de) 1991-12-12
EP0238690B1 (en) 1991-11-06
EP0238690A1 (en) 1987-09-30
JPS62232127A (ja) 1987-10-12

Similar Documents

Publication Publication Date Title
JPH0620062B2 (ja) 半導体デバイスの製造方法
US4871630A (en) Mask using lithographic image size reduction
US4707218A (en) Lithographic image size reduction
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
DE60106229T2 (de) Ozon-verstärktes silylierungsverfahren zur erhöhung des ätzwiderstands von dünnen resistschichten
US5460693A (en) Dry microlithography process
US6136723A (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
US4496419A (en) Fine line patterning method for submicron devices
US5304511A (en) Production method of T-shaped gate electrode in semiconductor device
US6100010A (en) Photoresist film and method for forming pattern thereof
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
JP3041625B2 (ja) マルチレベル・レジストの製造プロセス
US5139922A (en) Method of making resist pattern
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
EP0198280A2 (en) Dry development process for metal lift-off profile
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
US6156480A (en) Low defect thin resist processing for deep submicron lithography
CA1260627A (en) Lithographic image size reduction photomask
JPH07201889A (ja) 二重露光によるｔ形のゲートの製造方法
JPH02156244A (ja) パターン形成方法
JP3179068B2 (ja) パターン形成方法
KR910006544B1 (ko) 접속창 형성방법