JPS62232127A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPS62232127A JPS62232127A JP62035964A JP3596487A JPS62232127A JP S62232127 A JPS62232127 A JP S62232127A JP 62035964 A JP62035964 A JP 62035964A JP 3596487 A JP3596487 A JP 3596487A JP S62232127 A JPS62232127 A JP S62232127A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- profile
- silylation
- silylated
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 70
- 238000006884 silylation reaction Methods 0.000 claims description 31
- 239000003795 chemical substances by application Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 11
- WGGNJZRNHUJNEM-UHFFFAOYSA-N 2,2,4,4,6,6-hexamethyl-1,3,5,2,4,6-triazatrisilinane Chemical group C[Si]1(C)N[Si](C)(C)N[Si](C)(C)N1 WGGNJZRNHUJNEM-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 125000002524 organometallic group Chemical group 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 5
- 239000008096 xylene Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
- G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/111—Narrow masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/137—Resists
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、サブミクロンの横方向寸法全方する構造に使
用される側壁(sidewall )の処理技術、及び
きわめて狭いライン幅の構造を形成するためにその処理
技術を利用することに関する。本発明は特に、オプトエ
レクトロニクスの技術分野で使用されるような半導体デ
バイスの製造に有用である。
用される側壁(sidewall )の処理技術、及び
きわめて狭いライン幅の構造を形成するためにその処理
技術を利用することに関する。本発明は特に、オプトエ
レクトロニクスの技術分野で使用されるような半導体デ
バイスの製造に有用である。
B、従来技術
ここ10年間で集積回路(IC)の利用は劇的に増加し
ており、これに伴ってICにおけるより一層の複雑さ、
よシ速い動作速度及びよシ微細なデバイス寸法に対する
需要が高まっている。そして、“主にフォトリングラフ
的な欠陥頻度全低減することにより、相当な改良がはか
られてきている。
ており、これに伴ってICにおけるより一層の複雑さ、
よシ速い動作速度及びよシ微細なデバイス寸法に対する
需要が高まっている。そして、“主にフォトリングラフ
的な欠陥頻度全低減することにより、相当な改良がはか
られてきている。
例えば、上述の光輻射の代わシに電子ビームあるいはX
線露光法を利用することにより、より高い分解能が達成
された。一方、コストのかさむ電子ビームあるいはX線
露光法を利用することなく、慣用的なリングラフ処理技
術を向上することによって1μm及びそれ以下のきわめ
て狭いライン幅t−達成しようとする尽力もあった。そ
してさらに、金属をエツチングするためにプラズマまた
は反応性イオン・エツチング技術を用いることにより、
一層狭いライン幅を形成することに発展がもたらされ、
このことは結局デバイスの性能向上につながった。
線露光法を利用することにより、より高い分解能が達成
された。一方、コストのかさむ電子ビームあるいはX線
露光法を利用することなく、慣用的なリングラフ処理技
術を向上することによって1μm及びそれ以下のきわめ
て狭いライン幅t−達成しようとする尽力もあった。そ
してさらに、金属をエツチングするためにプラズマまた
は反応性イオン・エツチング技術を用いることにより、
一層狭いライン幅を形成することに発展がもたらされ、
このことは結局デバイスの性能向上につながった。
さて、従来、サブミクロン範囲の寸法の構造を形成する
ことを可能ならしめる、いわゆる側壁技術について記述
する刊行物及び特許は多数ある。
ことを可能ならしめる、いわゆる側壁技術について記述
する刊行物及び特許は多数ある。
例えば、米国特許4256514号には、シリコン基体
に狭い幅の領域を形成するための方法が記載されており
、この方法はシリコン基体に水平面とほぼ垂直な面をも
つ領域を形成する工程を有する。そして共形層(con
formal 1ayer )がその水平面と垂直面
の両方上に形成される。次に、反応性イオン・エツチン
グが行なわれ、これにより水平島は除去されるが、垂直
層はほとんど除去されないまま残される。これらの垂直
側壁はシリコン基体にきわめて狭い幅の領域を規定する
。
に狭い幅の領域を形成するための方法が記載されており
、この方法はシリコン基体に水平面とほぼ垂直な面をも
つ領域を形成する工程を有する。そして共形層(con
formal 1ayer )がその水平面と垂直面
の両方上に形成される。次に、反応性イオン・エツチン
グが行なわれ、これにより水平島は除去されるが、垂直
層はほとんど除去されないまま残される。これらの垂直
側壁はシリコン基体にきわめて狭い幅の領域を規定する
。
米国特許4502914号は、さらに進んだ技術を開示
する。これにおいては、水平及び垂直な面をもつポリマ
層の構造体が先ず基板上に形成される。その後、窒化シ
リコンまたは酸化シリコンの共形層がプラズマ付着され
、次に、反応性イオン・エツチングが行なわれる。これ
によシ、水平な領域とポリマ構造体が除去され、ポリマ
構造体の垂直面に隣接して位置づけられていた窒化シリ
コンまたは酸化シリコンの狭い領域のみが残される。次
に垂直な側壁構造は、同一の寸法を有するが異なるマス
ク物質からなるマスクに変換される。
する。これにおいては、水平及び垂直な面をもつポリマ
層の構造体が先ず基板上に形成される。その後、窒化シ
リコンまたは酸化シリコンの共形層がプラズマ付着され
、次に、反応性イオン・エツチングが行なわれる。これ
によシ、水平な領域とポリマ構造体が除去され、ポリマ
構造体の垂直面に隣接して位置づけられていた窒化シリ
コンまたは酸化シリコンの狭い領域のみが残される。次
に垂直な側壁構造は、同一の寸法を有するが異なるマス
ク物質からなるマスクに変換される。
サブミクロン幅の側壁スタッド(柱体)を下層を処理す
るためのマスクとして使用するという基本概念、すなわ
ち“影像転写”が、IBMテクニカル・ディスクロジャ
・プルティン(TechnicalDisclosur
e Bulletin(以下TDBと略記))Vol
、26、No、9.1984年2月、pp、4587−
4589.’側壁影像転写技術を用いて構造中にサブミ
クロン寸法を形成するための方法(Method f
or Making Sub−MicronDim
entions in 5tructures
UsingSidewall Image Tra
nsferTechniques )″に記載されてい
るような処理に通用される。この処理は、レジスト・パ
ターン上に共形Si3N4層を付着し、その後、レジス
トの垂直端面にきわめて精密に制御された幅の816N
4側壁を残すための反応性イオン・エツチングを行う。
るためのマスクとして使用するという基本概念、すなわ
ち“影像転写”が、IBMテクニカル・ディスクロジャ
・プルティン(TechnicalDisclosur
e Bulletin(以下TDBと略記))Vol
、26、No、9.1984年2月、pp、4587−
4589.’側壁影像転写技術を用いて構造中にサブミ
クロン寸法を形成するための方法(Method f
or Making Sub−MicronDim
entions in 5tructures
UsingSidewall Image Tra
nsferTechniques )″に記載されてい
るような処理に通用される。この処理は、レジスト・パ
ターン上に共形Si3N4層を付着し、その後、レジス
トの垂直端面にきわめて精密に制御された幅の816N
4側壁を残すための反応性イオン・エツチングを行う。
そうして、レジストを除去すると、例えばFETデバイ
スのサブミクロン・ゲート長を規定するために使用する
ことができる自立的な(self−standing
)スタッドが得られる。
スのサブミクロン・ゲート長を規定するために使用する
ことができる自立的な(self−standing
)スタッドが得られる。
サブミクロン構造を形成するために採用することのでき
る別の側壁技術がIBM TDB Vol。
る別の側壁技術がIBM TDB Vol。
24、No、7B、1984年12月、pp、4115
−4117. ”X線リソグラフィのためのサブ、ミ
クロン精密マスク(Precision−8ub−Mi
cron−Djmentjoned Mask f
or X−RayLithography)″に記載
されている。これにおいては、パターン化されたポリシ
リコン被膜の垂直壁面上に成長された酸化物がマスクと
して使用される。
−4117. ”X線リソグラフィのためのサブ、ミ
クロン精密マスク(Precision−8ub−Mi
cron−Djmentjoned Mask f
or X−RayLithography)″に記載
されている。これにおいては、パターン化されたポリシ
リコン被膜の垂直壁面上に成長された酸化物がマスクと
して使用される。
プロフィールの垂直面上に側壁を形成するようにしたこ
れらの従来技術とは対照的に、本発明によって開示され
る処理によシ形成される、サブミクロン寸法を規定する
ための側壁は、ポリマ・レジスト・プロフィールの垂直
面の内部に形成される。これらの側壁は、プロフィール
の露出されたポリマ物質のエツチング抵抗性を高めるシ
リル化(5ilyl1)(a)ion )処理により形
成される。このときの側壁の厚さは、シリル化処理のパ
ラメータによって決定される。これによれば、熱的に安
定なパターンを形成しその後、側壁を得るだめの共形層
を付着するというかなり複雑な処理が不要になる。
れらの従来技術とは対照的に、本発明によって開示され
る処理によシ形成される、サブミクロン寸法を規定する
ための側壁は、ポリマ・レジスト・プロフィールの垂直
面の内部に形成される。これらの側壁は、プロフィール
の露出されたポリマ物質のエツチング抵抗性を高めるシ
リル化(5ilyl1)(a)ion )処理により形
成される。このときの側壁の厚さは、シリル化処理のパ
ラメータによって決定される。これによれば、熱的に安
定なパターンを形成しその後、側壁を得るだめの共形層
を付着するというかなり複雑な処理が不要になる。
シリル化は、−OH,−NHl−3Hなどの基の活性水
素をシリコン原子で置換することと定義される。有機化
合物のシリル化は約40年も前から知られている技術で
あるが、シリコンを組み込むことKよってレジストの現
像速度を変更したり、02プラズマにおける反応性イオ
ン・エツチングの抵抗性を改良したシするためにシリル
化技術を利用するようになったのはごく最近である。
素をシリコン原子で置換することと定義される。有機化
合物のシリル化は約40年も前から知られている技術で
あるが、シリコンを組み込むことKよってレジストの現
像速度を変更したり、02プラズマにおける反応性イオ
ン・エツチングの抵抗性を改良したシするためにシリル
化技術を利用するようになったのはごく最近である。
シリル化処理と、それに利用し得るポリマ物質及びシリ
ル化剤は実に多くの文献に記載されているが、ICの製
造に適用し得るシリル化技術について述べた文献のうち
の代表的なものを幾つか以下に示す。
ル化剤は実に多くの文献に記載されているが、ICの製
造に適用し得るシリル化技術について述べた文献のうち
の代表的なものを幾つか以下に示す。
特開昭61−158255号は、サブミクロンの解像度
を与えることのできるプラズマ現像可能な多層レジスト
を形成するための方法を記載する。
を与えることのできるプラズマ現像可能な多層レジスト
を形成するための方法を記載する。
これにおいては、パターン化された輻射に露光された、
ポリマ物質からなる層の上部が、シリル化処理により、
ドライ・エッチング抵抗性に変換される。これには、使
用し得るポリマ物質も示されている。
ポリマ物質からなる層の上部が、シリル化処理により、
ドライ・エッチング抵抗性に変換される。これには、使
用し得るポリマ物質も示されている。
米国特許4552835号は、ネガティブ・レジスト影
像を形成するための処理に関する。この影像は、次のよ
うな一連の処理により形成される。
像を形成するための処理に関する。この影像は、次のよ
うな一連の処理により形成される。
すなわち、先ず、被膜を輻射のパターンで露光する。こ
の被膜は、輻射への露光後、有機金属剤と反応するよう
なポリマを含むような組成である。
の被膜は、輻射への露光後、有機金属剤と反応するよう
なポリマを含むような組成である。
次に、露光された被膜を有機金属剤で処理する。
最後に、露光された被膜を酸素プラズマで処理すること
により、レリーフ影像を現像する。この文献には、好適
なポリマと有機金属剤が示されている。
により、レリーフ影像を現像する。この文献には、好適
なポリマと有機金属剤が示されている。
特願昭60−283207号には、少くとも一層がエツ
チング抵抗性であるようなパターン化された多層被膜を
形成する方法が開示されている。
チング抵抗性であるようなパターン化された多層被膜を
形成する方法が開示されている。
この層は、パターン化されたポリマ被膜を有機金属剤中
でシリル化することにより得られる。このパターンはそ
の後、酸素プラズマ、またはそれと同等のドライ・エッ
チング方法を用いて転写される。
でシリル化することにより得られる。このパターンはそ
の後、酸素プラズマ、またはそれと同等のドライ・エッ
チング方法を用いて転写される。
特願昭60−289538号は、プラズマ抵抗性のポリ
マ物質を得るための処理と、その処理のリングラフィに
おける使用について記述する。その物質は、ポリマ物質
を、ヘキサメチルシクロトリシラザン(HMTC8)の
ような有機金属シリル化剤と反応させることによって用
意される。
マ物質を得るための処理と、その処理のリングラフィに
おける使用について記述する。その物質は、ポリマ物質
を、ヘキサメチルシクロトリシラザン(HMTC8)の
ような有機金属シリル化剤と反応させることによって用
意される。
上述の文献は集積回路の製造にシリル化技術を使用する
こと金示している。これらの処理は、エツチング抵抗性
のシリル化されたレジスト層全形成するために使用され
るが、本発明で提示されるような側壁の形成への適用を
示唆するものではない。
こと金示している。これらの処理は、エツチング抵抗性
のシリル化されたレジスト層全形成するために使用され
るが、本発明で提示されるような側壁の形成への適用を
示唆するものではない。
C6発明が解決しようとする問題点
この発明の目的は、エツチング抵抗性のプロフィール面
を形成するためにシリル化技術を利用し、その後サブミ
クロンの側壁を形成するために異方性エツチング処理を
行うことにより、慣用的なリングラフィ技術の用途をサ
ブミクロン範囲の寸法Kまで拡げることにある。
を形成するためにシリル化技術を利用し、その後サブミ
クロンの側壁を形成するために異方性エツチング処理を
行うことにより、慣用的なリングラフィ技術の用途をサ
ブミクロン範囲の寸法Kまで拡げることにある。
D1問題点を解決するための手段
上記目的は、次のような工程からなる処理を用いること
によって達成される。
によって達成される。
(al 基板上に、活性水素(−OH1−NHl−8
H)?有するポリマ・レジストからなるパターン化され
た層を付着する。このレジストは、側壁を形成すべき箇
所にほぼ垂直な端面をもつプロフィールを形成する。
H)?有するポリマ・レジストからなるパターン化され
た層を付着する。このレジストは、側壁を形成すべき箇
所にほぼ垂直な端面をもつプロフィールを形成する。
(b) 活性水素をシリコン原子で置換するために、
すなわち、レジストのプロフィールの上面と垂直端面と
を所定の深さまでシリル化し以てプロフィールの表面を
酸素ドライ・エッチングに対する高い抵抗性を有するよ
うにするために、レジストを反応性有機金属シリル化剤
で処理する。
すなわち、レジストのプロフィールの上面と垂直端面と
を所定の深さまでシリル化し以てプロフィールの表面を
酸素ドライ・エッチングに対する高い抵抗性を有するよ
うにするために、レジストを反応性有機金属シリル化剤
で処理する。
(c) プロフィールの上面のシリル化されたレジス
ト及びその後のシリル化されていないレジスト’を除去
するために異方性酸素ドライ・エッチングを行い\以て
、実質的にあまりエツチングされていない所望の側壁を
形成する、プロフィールのほぼ垂直な端面を残す。
ト及びその後のシリル化されていないレジスト’を除去
するために異方性酸素ドライ・エッチングを行い\以て
、実質的にあまりエツチングされていない所望の側壁を
形成する、プロフィールのほぼ垂直な端面を残す。
本発明の処理によって提供される利点は、主として、慎
重な配慮全装する工程が少ないことである。
重な配慮全装する工程が少ないことである。
すなわち、低い温度の(100℃以下)処理工程が採用
されているので、パターン化されたプロフィール金形成
するために標準的なレジスH−使用することができる。
されているので、パターン化されたプロフィール金形成
するために標準的なレジスH−使用することができる。
また、従来の処理において共形層を付着するために必要
であった複雑で高温で時間のかかるCVD処理が、本発
明では、室温で実施し得る、あまり厳密な条件を要さな
いシリル化処理で置き換えられる。
であった複雑で高温で時間のかかるCVD処理が、本発
明では、室温で実施し得る、あまり厳密な条件を要さな
いシリル化処理で置き換えられる。
すなわち、本発明による新規な処理は、従来知られてい
る処理と同等程度の解像度と再現性を与えることが出来
るにも拘らず、処理をより簡単にし、必要な用具の数を
減少し、処理時間の短縮全可能ならしめるので、相当な
コストの節約をもたらす。
る処理と同等程度の解像度と再現性を与えることが出来
るにも拘らず、処理をより簡単にし、必要な用具の数を
減少し、処理時間の短縮全可能ならしめるので、相当な
コストの節約をもたらす。
E、実施例
第1図を参照すると、半導体基体11上のサブミクロン
幅のメタライゼーション・ライン12Sからなるサブミ
クロン構造体10が図示されている。これらのラインは
、シリル化技術を用いて11111壁を形成する本発明
の処理を採用することにより形成される。その側壁は、
金属ラインの位置及び横方向のサブミクロン寸法を規定
するためのマスクとして働く。
幅のメタライゼーション・ライン12Sからなるサブミ
クロン構造体10が図示されている。これらのラインは
、シリル化技術を用いて11111壁を形成する本発明
の処理を採用することにより形成される。その側壁は、
金属ラインの位置及び横方向のサブミクロン寸法を規定
するためのマスクとして働く。
尚、以下に記載する実施例においては、ラインは金属か
ら成っており、例えばMESFETの耐火性ゲート金形
成し得るものであるが、本発明は、非金属構造全形成す
るためにも利用することができる。
ら成っており、例えばMESFETの耐火性ゲート金形
成し得るものであるが、本発明は、非金属構造全形成す
るためにも利用することができる。
第2A〜2G図には、第1図の構造を形成するために使
用される処理工程が図示されている。尚、以下の記載は
主として第1図に示す構造を形成することに関与するが
、この記載は、本発明の一例であるにすぎない。シリル
化技術を用いて側壁マスク金形成するこの処理にはさま
ざまな適用例があり、そのうちのいくつかについては後
述する。
用される処理工程が図示されている。尚、以下の記載は
主として第1図に示す構造を形成することに関与するが
、この記載は、本発明の一例であるにすぎない。シリル
化技術を用いて側壁マスク金形成するこの処理にはさま
ざまな適用例があり、そのうちのいくつかについては後
述する。
また、以下に記載する特定の処理のために選択された厚
さその他の寸法、使用される物質及び処理パラメータは
、説明金分かりやすくするために選ばれたものであって
、本発明に対して限定的な意味に解釈されるべきではな
いことに注意されたい。
さその他の寸法、使用される物質及び処理パラメータは
、説明金分かりやすくするために選ばれたものであって
、本発明に対して限定的な意味に解釈されるべきではな
いことに注意されたい。
さらに、さまざまな物質の付着、露光、現像及びエツチ
ングなどの個々の処理工程自体はよく知られており、慣
用的な装置と技術を用いて実施することができる。それ
ゆえ、それらの個々の処理についてはあまり詳しくは説
明しない。
ングなどの個々の処理工程自体はよく知られており、慣
用的な装置と技術を用いて実施することができる。それ
ゆえ、それらの個々の処理についてはあまり詳しくは説
明しない。
ここで、第2A図を参照すると、製造処理は、直径約5
0 mmであり、0.2μm厚の金属層12で覆われた
半導体ウェーハ11から開始される。ここに記載された
例においては、ウェー・・11は砒化ガリウム(GaA
a)であり、金属層12はケイ化タングステン(WSi
)である。この構造体は、洗浄化され乾燥されると
、後で金属層12を所望のサブミクロン・パターンに画
定するために使用される側壁を上面に形成するための“
基板”として働く。
0 mmであり、0.2μm厚の金属層12で覆われた
半導体ウェーハ11から開始される。ここに記載された
例においては、ウェー・・11は砒化ガリウム(GaA
a)であり、金属層12はケイ化タングステン(WSi
)である。この構造体は、洗浄化され乾燥されると
、後で金属層12を所望のサブミクロン・パターンに画
定するために使用される側壁を上面に形成するための“
基板”として働く。
第2B図に示された最初の工程では、約900nmの厚
さのポジ型フォトレジスト16の層がスピン付層(60
0Orpm、60秒)され、90℃で20分間プリベー
クされ、次に光のパターン(波長300 nm、10
mW/ 0m2.30秒)に露光される。選択されたレ
ジストは、広く入手可能な5hipley社の製品であ
るAZ4110である。
さのポジ型フォトレジスト16の層がスピン付層(60
0Orpm、60秒)され、90℃で20分間プリベー
クされ、次に光のパターン(波長300 nm、10
mW/ 0m2.30秒)に露光される。選択されたレ
ジストは、広く入手可能な5hipley社の製品であ
るAZ4110である。
この処理には、ノボラック樹脂全方するすべてのレジス
ト、すなわちほとんどすべてのポジ型レジストが適合す
る。
ト、すなわちほとんどすべてのポジ型レジストが適合す
る。
次に、第2の工程においては、1:4にH2Oで希釈さ
れたAZ 400に現像液を用いて30秒間現像が行
なわれる。これにより、水平な上面とほぼ垂直な端面を
もつレジスト・プロフィール13A、13Bが得られる
(第2C図参照)。次に、ここまでで形成された溝遺体
がリンスされ(H2Oにより2分以上)これにより残留
する現像液が除去される。次に構造体は乾燥され、90
℃で20分間ベークされる。
れたAZ 400に現像液を用いて30秒間現像が行
なわれる。これにより、水平な上面とほぼ垂直な端面を
もつレジスト・プロフィール13A、13Bが得られる
(第2C図参照)。次に、ここまでで形成された溝遺体
がリンスされ(H2Oにより2分以上)これにより残留
する現像液が除去される。次に構造体は乾燥され、90
℃で20分間ベークされる。
次に第2D図を参照すると、構造体は、キシレン:HM
CTS:NMPが89:10:1体積比のシリル化溶液
に20℃で5分間浸漬される。この第5の工程は、レジ
スト・プロフィール13A、13Bのすべての表面にお
ける0、1μmの深さに達するシリル化をもたらし、こ
れによりシリル化されたレジストは、後の酸素エツチン
グ処理に対する抵抗性が実質的に高まる。
CTS:NMPが89:10:1体積比のシリル化溶液
に20℃で5分間浸漬される。この第5の工程は、レジ
スト・プロフィール13A、13Bのすべての表面にお
ける0、1μmの深さに達するシリル化をもたらし、こ
れによりシリル化されたレジストは、後の酸素エツチン
グ処理に対する抵抗性が実質的に高まる。
従来知られている側壁技術とは異なり、これらのエツチ
ング抵抗性シリル化層は、レジスト°プロフィール表面
に破着されるのではなく、レジスト・プロフィール内に
形成される。
ング抵抗性シリル化層は、レジスト°プロフィール表面
に破着されるのではなく、レジスト・プロフィール内に
形成される。
上述の例で使用されるシリル化剤は、中性溶媒中で安定
であり製造用途として安全な、ヘキサメチルシクロトリ
シラザン(HMCTS)である。
であり製造用途として安全な、ヘキサメチルシクロトリ
シラザン(HMCTS)である。
そのシリル化剤は、レジスト中に含まれるノボラック樹
脂と反応して架橋不溶性ポリマ全形成し、ポリマ・マト
リックス中にシリコンを組み込んでRIE抵抗性を生じ
させる。その反応は、スピン付着されプリベークされた
レジストにおいては、おそらくは限定拡散であり、時間
とシリル化剤の濃度と温度に依存する。
脂と反応して架橋不溶性ポリマ全形成し、ポリマ・マト
リックス中にシリコンを組み込んでRIE抵抗性を生じ
させる。その反応は、スピン付着されプリベークされた
レジストにおいては、おそらくは限定拡散であり、時間
とシリル化剤の濃度と温度に依存する。
尚、レジスト中の水素をシリコンで置換することに適切
である限シ、さまざまな薬剤全使用することができる。
である限シ、さまざまな薬剤全使用することができる。
そのような薬剤は、例えばvf願昭60−289558
号に示されている。
号に示されている。
シリル化剤溶液中のNMP(N−メチル・ピロリドン)
の量がシリル化処理の速度を実質的に決定する。例えば
、NMPが1体積チであると、所望のシリル化深さに応
じて(20℃で)5ないし20分の範囲の処理時間が必
要である。このとき温度もまた重要な役割?来たす。
の量がシリル化処理の速度を実質的に決定する。例えば
、NMPが1体積チであると、所望のシリル化深さに応
じて(20℃で)5ないし20分の範囲の処理時間が必
要である。このとき温度もまた重要な役割?来たす。
次に、プロフィール表面からシリコンを除去するために
プロフィールを室温で5秒間キシレン中でリンスした後
、プロフィールを乾燥窒素で乾燥し、90’Cで5分間
ポストベークする。
プロフィールを室温で5秒間キシレン中でリンスした後
、プロフィールを乾燥窒素で乾燥し、90’Cで5分間
ポストベークする。
第4の工程では、第2E図の矢印2oで示すように、構
造体は圧力1.6パスカル、エネルギー密1北0.3
W/ c m 2の条件下で、異方性反応性酸素イオン
・エツチングにさらされる。これにより先ず、プロフィ
ール13A、13Bの上面のシリル化レジスト15Tが
除去され、続いてシリル化されていないレジストが下方
の金属jF12まで除去される。このとき、プロフィー
ルの上面のシリル化された層のエツチング速度はゆるや
かであるが、シリル化されていないレジストのエツチン
グ速度はより大きい。
造体は圧力1.6パスカル、エネルギー密1北0.3
W/ c m 2の条件下で、異方性反応性酸素イオン
・エツチングにさらされる。これにより先ず、プロフィ
ール13A、13Bの上面のシリル化レジスト15Tが
除去され、続いてシリル化されていないレジストが下方
の金属jF12まで除去される。このとき、プロフィー
ルの上面のシリル化された層のエツチング速度はゆるや
かであるが、シリル化されていないレジストのエツチン
グ速度はより大きい。
このエツチング処理は、レーザ一点検出(EPD)技術
を利用して制御される。このために必要な時間は約50
分であり、これには残留物、例えばシリコンを含むレジ
スト上面層からのレジスト物質を除去するための20%
のオーバー・エツチング(EPD+20%)が含まれる
。
を利用して制御される。このために必要な時間は約50
分であり、これには残留物、例えばシリコンを含むレジ
スト上面層からのレジスト物質を除去するための20%
のオーバー・エツチング(EPD+20%)が含まれる
。
このRIE工程の後、構造体は第2E図に示す状態にあ
る。すなわち、レジスト・プロフィール15A、15B
のシリル化垂直部分15Sが、下層(この場合WSi
層12)のサブミクロン横方内寸法を規定するだめの
マスクとして使用することのできる所望の側壁を形成す
る。
る。すなわち、レジスト・プロフィール15A、15B
のシリル化垂直部分15Sが、下層(この場合WSi
層12)のサブミクロン横方内寸法を規定するだめの
マスクとして使用することのできる所望の側壁を形成す
る。
第5の処理工程では、側壁の“影像″が、第2F図に示
されるようにW S i 層に転写される。矢印21
で示される異方性エツチング処理においては、層12の
露出箇所、すなわち側壁15Sによって覆われていない
箇所が除去される。このとき圧力1,3パスカルで、0
.5 W/ c rn2の条件に°おいてsF6 RI
Eエツチング?利用することができる。
されるようにW S i 層に転写される。矢印21
で示される異方性エツチング処理においては、層12の
露出箇所、すなわち側壁15Sによって覆われていない
箇所が除去される。このとき圧力1,3パスカルで、0
.5 W/ c rn2の条件に°おいてsF6 RI
Eエツチング?利用することができる。
最後の第6の工程では、側壁15Sが剥離される( s
oocのNMP中で10分間)。こうして得られた構
造は、第2G図に示すように、第1図の構造に対応する
。
oocのNMP中で10分間)。こうして得られた構
造は、第2G図に示すように、第1図の構造に対応する
。
従来の側壁技術と同様に、上述の処理はプロフィールの
各垂直端面に側壁の形成をもたらす。しかし、その側壁
のすべてが後の影像転写に必要である訳ではない場合に
は、不要な側壁は(上記第4の工程における異方性エツ
チングに続り)トリミング処理で除去することができる
。このことは、側壁を残すべき箇所を規定するためのト
リム・マスクを用いて、02を10%含むCF4RIE
処理中で実行される。そのようなトリム技術は当技術分
野で周知である。
各垂直端面に側壁の形成をもたらす。しかし、その側壁
のすべてが後の影像転写に必要である訳ではない場合に
は、不要な側壁は(上記第4の工程における異方性エツ
チングに続り)トリミング処理で除去することができる
。このことは、側壁を残すべき箇所を規定するためのト
リム・マスクを用いて、02を10%含むCF4RIE
処理中で実行される。そのようなトリム技術は当技術分
野で周知である。
上記記載から明らかなように、得られる側壁の厚さは、
シリル化の厚さ、すなわち酸素エツチングの耐性が高ま
るレジスト物質の厚さによって決定される。高い精度の
、再現性のあるサブミクロン寸法を得るためには、シリ
ル化処理、特にシリル化深さを好適に制御することが最
も重要である。
シリル化の厚さ、すなわち酸素エツチングの耐性が高ま
るレジスト物質の厚さによって決定される。高い精度の
、再現性のあるサブミクロン寸法を得るためには、シリ
ル化処理、特にシリル化深さを好適に制御することが最
も重要である。
第3図は、シリル化時間、すなわちレジスト・プロフィ
ールがシリル化溶液にさらされる時間と、最終的に得ら
れる側壁の幅に対応するシリル化深さの間の関係をあら
れす。AZ4110フォトレジストを用い、シリル化剤
がキシレン:HMCTS:NMP(89:10:1)で
、温度が20’Cの場合、測定値32に基づき引かれた
ライン61がほぼ直線の関係をあられす。この図は、レ
ジスト・シリル化技術が信頼性が高く、複雑で高価な装
置を要さない簡単な処理である。また、これは室温下の
処理である。
ールがシリル化溶液にさらされる時間と、最終的に得ら
れる側壁の幅に対応するシリル化深さの間の関係をあら
れす。AZ4110フォトレジストを用い、シリル化剤
がキシレン:HMCTS:NMP(89:10:1)で
、温度が20’Cの場合、測定値32に基づき引かれた
ライン61がほぼ直線の関係をあられす。この図は、レ
ジスト・シリル化技術が信頼性が高く、複雑で高価な装
置を要さない簡単な処理である。また、これは室温下の
処理である。
F9発明の効果
以上のように、この発明によれば、CVDなどの複雑な
処理を必要とせず、室温下で11111壁を形成するこ
とのできるサブミクロン幅の側壁形成技術が提供される
。この発明の用途としては、例えば、耐火ゲートMES
F’ET構造におけるサブミクロン・ゲートやレーザー
構造の格子の形成がある。
処理を必要とせず、室温下で11111壁を形成するこ
とのできるサブミクロン幅の側壁形成技術が提供される
。この発明の用途としては、例えば、耐火ゲートMES
F’ET構造におけるサブミクロン・ゲートやレーザー
構造の格子の形成がある。
第1図は、本発明の処理により形成される構造を示す図
、 第2A図ないし第2G図は、本発明の処理工程を示す図
、 第6図は、シリル化時間と側壁の幅との間の関係を示す
図である。 11・・・・基体、12・・・・金属層、13・・・・
フォトレジスト、15S、15T・・・・レジストのシ
リル化された領域。 出願人 インターナンヨカノいビジネス・マシーノズ
・コーポレーション代理人 弁理士 山 本
仁 朗(外1名) [今]
、 第2A図ないし第2G図は、本発明の処理工程を示す図
、 第6図は、シリル化時間と側壁の幅との間の関係を示す
図である。 11・・・・基体、12・・・・金属層、13・・・・
フォトレジスト、15S、15T・・・・レジストのシ
リル化された領域。 出願人 インターナンヨカノいビジネス・マシーノズ
・コーポレーション代理人 弁理士 山 本
仁 朗(外1名) [今]
Claims (5)
- (1)(a)基体上に活性水素を含むポリマ・レジスト
の層を付着し、 (b)上記ポリマ・レジストの層を、ほぼ垂直な端面を
もつプロフィールを形成するようにパターン化し、 (c)上記パターン化されたレジストを、上記プロフィ
ールの上面及び垂直端面を所定の深さまでシリル化し以
てシリル化された部分の酸素ドライ・エッチング抵抗性
を高めるために、上記活性水素をシリコン原子で置換す
るための反応性有機金属シリル化剤で処理し、 (d)上記プロフィールのシリル化された上面及びシリ
ル化されていないレジストを除去し上記プロフィールの
垂直端面におけるシリル化された部分を残すように、垂
直方向の異方性酸素ドライ・エッチングを行う工程を有
する半導体デバイスの製造方法。 - (2)上記反応性有機金属シリル化剤がヘキサメチルシ
クロトリシラザン(HMCTS)である特許請求の範囲
第(1)項記載の方法。 - (3)上記レジストが、キシレンとHMCTSとN−メ
チルピロリドン(NMP)からなるシリル化溶液中で処
理される特許請求の範囲第(2)項記載の方法。 - (4)上記シリル化溶液がキシレン、HMCTS及びN
MPを、89:10:1の体積%で含む特許請求の範囲
第(3)項記載の方法。 - (5)上記レジストのシリル化溶液による処理が15〜
25℃の温度範囲で行なわれる特許請求の範囲第(4)
項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP86104217A EP0238690B1 (en) | 1986-03-27 | 1986-03-27 | Process for forming sidewalls |
EP86104217.4 | 1986-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62232127A true JPS62232127A (ja) | 1987-10-12 |
JPH0620062B2 JPH0620062B2 (ja) | 1994-03-16 |
Family
ID=8195011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62035964A Expired - Lifetime JPH0620062B2 (ja) | 1986-03-27 | 1987-02-20 | 半導体デバイスの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4803181A (ja) |
EP (1) | EP0238690B1 (ja) |
JP (1) | JPH0620062B2 (ja) |
BR (1) | BR8700836A (ja) |
DE (1) | DE3682395D1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01189923A (ja) * | 1988-01-26 | 1989-07-31 | Nec Corp | 半導体装置の製造方法 |
JPWO2005121019A1 (ja) * | 2004-06-08 | 2008-04-10 | 独立行政法人理化学研究所 | ナノ構造体の製造方法およびナノ構造体 |
JP2008193076A (ja) * | 2007-02-02 | 2008-08-21 | Asml Netherlands Bv | リソグラフィ方法 |
JP2009507375A (ja) * | 2005-09-01 | 2009-02-19 | マイクロン テクノロジー, インク. | ピッチ増大用のスペーサを有するマスク・パターン、およびその形成方法 |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5186788A (en) * | 1987-07-23 | 1993-02-16 | Matsushita Electric Industrial Co., Ltd. | Fine pattern forming method |
US5171718A (en) * | 1987-11-27 | 1992-12-15 | Sony Corporation | Method for forming a fine pattern by using a patterned resist layer |
US5258219A (en) * | 1989-01-12 | 1993-11-02 | Seiko Epson Corporation | Optimized thin film metal interconnects in integrated circuit structures of apparatus to reduce circuit operational delay |
US4968552A (en) * | 1989-10-13 | 1990-11-06 | International Business Machines Corp. | Versatile reactive ion etch barriers from polyamic acid salts |
US5139925A (en) * | 1989-10-18 | 1992-08-18 | Massachusetts Institute Of Technology | Surface barrier silylation of novolak film without photoactive additive patterned with 193 nm excimer laser |
US5420067A (en) * | 1990-09-28 | 1995-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Method of fabricatring sub-half-micron trenches and holes |
US5110760A (en) * | 1990-09-28 | 1992-05-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of nanometer lithography |
US5202272A (en) * | 1991-03-25 | 1993-04-13 | International Business Machines Corporation | Field effect transistor formed with deep-submicron gate |
US5240878A (en) * | 1991-04-26 | 1993-08-31 | International Business Machines Corporation | Method for forming patterned films on a substrate |
US5209815A (en) * | 1991-06-06 | 1993-05-11 | International Business Machines Corporation | Method for forming patterned films on a substrate |
US5204280A (en) * | 1992-04-09 | 1993-04-20 | International Business Machines Corporation | Process for fabricating multiple pillars inside a dram trench for increased capacitor surface |
US5292689A (en) * | 1992-09-04 | 1994-03-08 | International Business Machines Corporation | Method for planarizing semiconductor structure using subminimum features |
KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
US6139483A (en) * | 1993-07-27 | 2000-10-31 | Texas Instruments Incorporated | Method of forming lateral resonant tunneling devices |
GB2284300B (en) * | 1993-11-10 | 1997-11-19 | Hyundai Electronics Ind | Process for forming fine pattern of semiconductor device |
EP0661733A2 (en) * | 1993-12-21 | 1995-07-05 | International Business Machines Corporation | One dimensional silicon quantum wire devices and the method of manufacture thereof |
KR970002427B1 (en) * | 1994-01-14 | 1997-03-05 | Lg Semicon Co Ltd | Fine patterning method of photoresist film |
US5618383A (en) * | 1994-03-30 | 1997-04-08 | Texas Instruments Incorporated | Narrow lateral dimensioned microelectronic structures and method of forming the same |
US5665997A (en) * | 1994-03-31 | 1997-09-09 | Texas Instruments Incorporated | Grated landing area to eliminate sticking of micro-mechanical devices |
JP3317582B2 (ja) * | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
US7118988B2 (en) | 1994-08-15 | 2006-10-10 | Buerger Jr Walter Richard | Vertically wired integrated circuit and method of fabrication |
US5667632A (en) * | 1995-11-13 | 1997-09-16 | Motorola, Inc. | Method of defining a line width |
US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
KR100524811B1 (ko) * | 1996-06-27 | 2006-01-27 | 주식회사 하이닉스반도체 | 반도체장치의미세패턴형성방법 |
US5923981A (en) * | 1996-12-31 | 1999-07-13 | Intel Corporation | Cascading transistor gate and method for fabricating the same |
US6187694B1 (en) * | 1997-11-10 | 2001-02-13 | Intel Corporation | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer |
US6103596A (en) * | 1998-02-19 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Process for etching a silicon nitride hardmask mask with zero etch bias |
US6100014A (en) * | 1998-11-24 | 2000-08-08 | United Microelectronics Corp. | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers |
US6423475B1 (en) * | 1999-03-11 | 2002-07-23 | Advanced Micro Devices, Inc. | Sidewall formation for sidewall patterning of sub 100 nm structures |
US6291137B1 (en) * | 1999-01-20 | 2001-09-18 | Advanced Micro Devices, Inc. | Sidewall formation for sidewall patterning of sub 100 nm structures |
US5989979A (en) * | 1998-12-10 | 1999-11-23 | Chartered Semiconductor Manufacturing Ltd. | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process |
US6124167A (en) * | 1999-08-06 | 2000-09-26 | Micron Technology, Inc. | Method for forming an etch mask during the manufacture of a semiconductor device |
US6107177A (en) * | 1999-08-25 | 2000-08-22 | Siemens Aktienesellschaft | Silylation method for reducing critical dimension loss and resist loss |
EP1228528B1 (en) * | 1999-09-10 | 2014-08-13 | Oerlikon USA Inc. | Magnetic pole fabrication process and device |
US6547975B1 (en) | 1999-10-29 | 2003-04-15 | Unaxis Usa Inc. | Magnetic pole fabrication process and device |
KR100620651B1 (ko) * | 2000-06-22 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 제조방법 |
US6451656B1 (en) * | 2001-02-28 | 2002-09-17 | Advanced Micro Devices, Inc. | CMOS inverter configured from double gate MOSFET and method of fabricating same |
US6602794B1 (en) * | 2001-03-09 | 2003-08-05 | Advanced Micro Devices, Inc. | Silylation process for forming contacts |
KR100374228B1 (ko) * | 2001-03-28 | 2003-03-03 | 주식회사 하이닉스반도체 | 금속배선 형성 방법 |
US6605519B2 (en) * | 2001-05-02 | 2003-08-12 | Unaxis Usa, Inc. | Method for thin film lift-off processes using lateral extended etching masks and device |
US6733956B2 (en) * | 2001-06-26 | 2004-05-11 | Ovonyx, Inc. | Method for making programmable resistance memory element |
DE10142590A1 (de) | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße |
US6862798B2 (en) | 2002-01-18 | 2005-03-08 | Hitachi Global Storage Technologies Netherlands B.V. | Method of making a narrow pole tip by ion beam deposition |
US20060276043A1 (en) * | 2003-03-21 | 2006-12-07 | Johnson Mark A L | Method and systems for single- or multi-period edge definition lithography |
US7910288B2 (en) * | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
US7655387B2 (en) | 2004-09-02 | 2010-02-02 | Micron Technology, Inc. | Method to align mask patterns |
JP4804028B2 (ja) * | 2005-04-25 | 2011-10-26 | 東京応化工業株式会社 | ナノ構造体の製造方法 |
US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
US7560390B2 (en) | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
US7829262B2 (en) | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
US7572572B2 (en) | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
US7759197B2 (en) | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
US7393789B2 (en) | 2005-09-01 | 2008-07-01 | Micron Technology, Inc. | Protective coating for planarization |
FR2893018B1 (fr) * | 2005-11-09 | 2008-03-14 | Commissariat Energie Atomique | Procede de formation de supports presentant des motifs, tels que des masques de lithographie. |
US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
US7488685B2 (en) | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
US7795149B2 (en) * | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
US7611980B2 (en) | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
US7666578B2 (en) | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
CN101536153B (zh) * | 2006-11-06 | 2011-07-20 | Nxp股份有限公司 | 制造fet栅极的方法 |
KR100976647B1 (ko) * | 2007-04-25 | 2010-08-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7923373B2 (en) * | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US8642474B2 (en) * | 2007-07-10 | 2014-02-04 | Advanced Micro Devices, Inc. | Spacer lithography |
US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
US7737039B2 (en) | 2007-11-01 | 2010-06-15 | Micron Technology, Inc. | Spacer process for on pitch contacts and related structures |
US7659208B2 (en) | 2007-12-06 | 2010-02-09 | Micron Technology, Inc | Method for forming high density patterns |
US7790531B2 (en) | 2007-12-18 | 2010-09-07 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
US8012811B2 (en) * | 2008-01-03 | 2011-09-06 | International Business Machines Corporation | Methods of forming features in integrated circuits |
US8168542B2 (en) * | 2008-01-03 | 2012-05-01 | International Business Machines Corporation | Methods of forming tubular objects |
US8030218B2 (en) | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
US8329385B2 (en) * | 2008-06-10 | 2012-12-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
US20100308409A1 (en) * | 2009-06-08 | 2010-12-09 | Globalfoundries Inc. | Finfet structures with fins having stress-inducing caps and methods for fabricating the same |
JP5782279B2 (ja) * | 2011-01-20 | 2015-09-24 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
JP2022115656A (ja) | 2021-01-28 | 2022-08-09 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5656636A (en) * | 1979-10-13 | 1981-05-18 | Mitsubishi Electric Corp | Processing method of fine pattern |
US4377437A (en) * | 1981-05-22 | 1983-03-22 | Bell Telephone Laboratories, Incorporated | Device lithography by selective ion implantation |
US4389482A (en) * | 1981-12-14 | 1983-06-21 | International Business Machines Corporation | Process for forming photoresists with strong resistance to reactive ion etching and high sensitivity to mid- and deep UV-light |
US4419809A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Fabrication process of sub-micrometer channel length MOSFETs |
US4445267A (en) * | 1981-12-30 | 1984-05-01 | International Business Machines Corporation | MOSFET Structure and process to form micrometer long source/drain spacing |
GB2121198A (en) * | 1982-05-26 | 1983-12-14 | Philips Electronic Associated | Plasma-etch resistant mask formation |
DE3242113A1 (de) * | 1982-11-13 | 1984-05-24 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper |
CA1248402A (en) * | 1983-09-16 | 1989-01-10 | Larry E. Stillwagon | Method of making articles using gas functionalized plasma developed layer |
US4552833A (en) * | 1984-05-14 | 1985-11-12 | International Business Machines Corporation | Radiation sensitive and oxygen plasma developable resist |
US4601778A (en) * | 1985-02-25 | 1986-07-22 | Motorola, Inc. | Maskless etching of polysilicon |
US4613398A (en) * | 1985-06-06 | 1986-09-23 | International Business Machines Corporation | Formation of etch-resistant resists through preferential permeation |
US4657845A (en) * | 1986-01-14 | 1987-04-14 | International Business Machines Corporation | Positive tone oxygen plasma developable photoresist |
-
1986
- 1986-03-27 DE DE8686104217T patent/DE3682395D1/de not_active Expired - Lifetime
- 1986-03-27 EP EP86104217A patent/EP0238690B1/en not_active Expired
-
1987
- 1987-02-20 JP JP62035964A patent/JPH0620062B2/ja not_active Expired - Lifetime
- 1987-02-23 BR BR8700836A patent/BR8700836A/pt not_active IP Right Cessation
- 1987-03-17 US US07/026,799 patent/US4803181A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01189923A (ja) * | 1988-01-26 | 1989-07-31 | Nec Corp | 半導体装置の製造方法 |
JPWO2005121019A1 (ja) * | 2004-06-08 | 2008-04-10 | 独立行政法人理化学研究所 | ナノ構造体の製造方法およびナノ構造体 |
JP2009507375A (ja) * | 2005-09-01 | 2009-02-19 | マイクロン テクノロジー, インク. | ピッチ増大用のスペーサを有するマスク・パターン、およびその形成方法 |
JP2008193076A (ja) * | 2007-02-02 | 2008-08-21 | Asml Netherlands Bv | リソグラフィ方法 |
US8017310B2 (en) | 2007-02-02 | 2011-09-13 | Asml Netherlands B.V. | Lithographic method |
Also Published As
Publication number | Publication date |
---|---|
JPH0620062B2 (ja) | 1994-03-16 |
US4803181A (en) | 1989-02-07 |
EP0238690B1 (en) | 1991-11-06 |
EP0238690A1 (en) | 1987-09-30 |
DE3682395D1 (de) | 1991-12-12 |
BR8700836A (pt) | 1987-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62232127A (ja) | 半導体デバイスの製造方法 | |
US4707218A (en) | Lithographic image size reduction | |
US4871630A (en) | Mask using lithographic image size reduction | |
US4045594A (en) | Planar insulation of conductive patterns by chemical vapor deposition and sputtering | |
US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
US5700628A (en) | Dry microlithography process | |
US4496419A (en) | Fine line patterning method for submicron devices | |
JPS61218133A (ja) | 半導体デバイスのパタ−ン形成方法 | |
EP1166182B1 (en) | Method for producing a pattern suitable for forming sub-micron width metal lines | |
US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
KR910006544B1 (ko) | 접속창 형성방법 | |
CA1260627A (en) | Lithographic image size reduction photomask | |
KR100318272B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
EP0068098B1 (en) | Process for fabricating a device involving use of a photoresist | |
JPH01114041A (ja) | 微細パタン形成方法 | |
JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
KR100261992B1 (ko) | 반도체 소자의 미세 선폭 형성방법 | |
JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
JPH0313949A (ja) | レジストパターンの形成方法 | |
JP3354959B2 (ja) | フォトマスクの製造方法 | |
KR19980084262A (ko) | 반도체장치의 물질층 식각방법 | |
JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 |