KR100374228B1 - 금속배선 형성 방법 - Google Patents
금속배선 형성 방법 Download PDFInfo
- Publication number
- KR100374228B1 KR100374228B1 KR10-2001-0016307A KR20010016307A KR100374228B1 KR 100374228 B1 KR100374228 B1 KR 100374228B1 KR 20010016307 A KR20010016307 A KR 20010016307A KR 100374228 B1 KR100374228 B1 KR 100374228B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- metal
- buffer layer
- metal layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 72
- 239000002184 metal Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 33
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000010949 copper Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract 1
- 229910000838 Al alloy Inorganic materials 0.000 description 11
- 239000002313 adhesive film Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선 형성 방법에 관한 것으로, 특히 제 1 Ti/TiN층, 알루미늄(Al)층 및 제 2 Ti/TiN층으로 적층된 상태에서 상기 제 2 Ti/TiN층상에 음각 패턴닝 방법으로 형성된 감광막 패턴(Pattern)을 마스크로 상기 Al층의 중간 깊이까지 식각하여 홈을 형성하고, 상기 홈에 제 3 Ti/TiN층과 구리(Cu)층을 형성한 후, 상기 Cu층을 마스크로 상기 제 2 Ti/TiN층, Al층 및 제 1 Ti/TiN층을 식각하여 제 1 Ti/TiN층, Al층, 제 3 Ti/TiN층 및 Cu층으로 적층된 금속배선을 형성하므로, 상기 Al층의 중간 깊이까지의 두께로 상기 감광막의 두께를 낮추기 때문에 감광막 패턴 형성 공정 시 미세 패턴이 용이하고 상기 Al층보다 전기적 특성이 우수한 Cu층을 포함하여 금속배선을 형성하기 때문에 금속배선의 일렉트로 마이그레이션(Electro-migration)에 대한 내성을 증가시키고 전기적 저항 값을 저하시켜 소자의 집적화 그리고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 금속배선 형성 방법에 관한 것으로, 특히 소자의 고집적화에 따른 감광막 두께의 증가 없이 일렉트로 마이그레이션(Electro-migration)에 대한 내성이 우수하고 전기적 저항 값이 작은 금속배선을 형성하여 소자의 집적화 그리고 소자의 수율 및 신뢰성을 향상시키는 금속배선 형성 방법에 관한 것이다.
종래의 금속배선 형성 방법은 도 1a에서와 같이, 금속배선 콘택홀(도시하지 않음)을 갖는 절연 기판(11) 상에 제 1 Ti/TiN층(13), 알루미늄(Al) 합금층(15) 및 제 2 Ti/TiN층(17)을 순차적으로 형성한다.
도 1b에서와 같이, 상기 제 2 Ti/TiN층(17)상에 감광막(19)을 도포한 다음, 상기 감광막(19)을 금속배선이 형성될 부위에만 남도록, 즉 양각 패턴닝 방법으로 선택 노광 및 현상한다.
도 1c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(19)을 마스크로 상기 제 2 Ti/TiN층(17), 상기 Al 합금층(15) 및 제 1 Ti/TiN층(13)을 선택 식각하여 Ti/TiN/Al/Ti/TiN 적층 구조의 금속배선을 형성한 후, 상기 감광막(19)을 제거한다.
여기서, 상기 금속배선의 선 폭과 금속배선 간의 간격이 소자의 집적화에 의해 작아진다.
상기 소자의 집적화로 일렉트로 마이그레이션에 대한 내성은 크고 전기적 저항 값이 작은 금속배선을 형성하기 위해 상기 금속배선의 두께가 증가되고 있다.
상기 금속배선의 두께가 증가함에 따라 상기 금속배선 형성 공정 시, 마스크로서 역할을 하기 위해 상기 감광막(19)의 두께도 증가되는 추세이다.
종래의 금속배선 형성 방법은 양각 패턴닝 방법으로 형성된 감광막 패턴을 마스크로 Ti/TiN/Al/Ti/TiN층을 식각하여 금속배선을 형성하기 때문에 소자의 고집적에 의한 상기 금속배선 두께의 증가에 따라 상기 감광막의 두께가 증가하여 감광막 패턴 형성 공정 시 미세 패턴닝 공정이 어려우므로 소자의 집적화 그리고 소자의 수율 및 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소자의 고집적화에 따른 감광막 두께의 증가 없이 일렉트로 마이그레이션에 대한 내성이 우수하고 전기적 저항 값이 작은 금속배선을 형성하는 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술에 따른 금속배선 형성 방법을 나타낸 공정 단면도
도 2a내지 도 2f는 본 발명의 실시 예에 따른 금속배선 형성 방법을 나타낸 공정 단면도
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 절연 기판 13, 33 : 제 1 Ti/TiN층
15, 35 : Al 합금층 17,37 : 제 2 Ti/TiN층
19, 39 : 감광막 41 : 홈
43 : 제 3 Ti/TiN층 45 : Cu층
본 발명의 금속배선 형성 방법은 절연 기판 상에 제 1 버퍼층, 제 1 금속층 및 제 2 버퍼층을 순차적으로 형성하는 단계, 상기 제 2 버퍼층 상에 감광막을 상기 제 1 금속층의 중간 깊이까지의 식각에만 마스크 할 수 있는 얇은 두께로 도포하는 단계, 상기 금속배선이 형성될 부위의 감광막을 제거하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 제 2 버퍼층과 제 1 금속층을 선택 식각하여 홈을 형성하고 상기 감광막 패턴을 제거하는 단계, 전체 표면에 제 3 버퍼층을 형성하는 단계, 상기 제 1 금속층보다 전기적 저항이 작고 일렉트로 마이그레이션의 내성이 큰 제 2 금속층으로 상기 홈을 매립하는 단계, 상기 제 2 버퍼층 상의 제 2 금속층과 제 3 버퍼층을 전면 식각하는 단계 및 상기 제 2 금속층을 마스크로 상기 제 3 버퍼층, 제 2 버퍼층, 제 1 금속층 및 제 1 버퍼층을 선택 식각하여 제 1 버퍼층/제 1 금속층/제 3 버퍼층/제 2 금속층 적층 구조의 배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시 예에 따른 금속배선 형성 방법은 도 2a에서와 같이, 금속배선 콘택홀(도시하지 않음)을 갖는 절연 기판(31) 상에 제 1 Ti/TiN층(33), Al 합금층(35) 및 제 2 Ti/TiN층(37)을 순차적으로 형성한다.
여기서, 상기 제 1 Ti/TiN층(33)과 제 2 Ti/TiN층(37)은 100 ∼ 1000Å의 두께로 형성되며, 상기 제 1 Ti/TiN층(33)은 상기 절연 기판(31)과 Al 합금층(35) 사이의 접착막 역할과 상기 절연 기판(31)에 Al 합금층(35)의 확산을 방지하는 역할을 한다.
그리고, 상기 Al 합금층(35)은 4000 ∼ 8000Å의 두께로 형성되며 Al에 0.5 ∼ 2.0％의 구리(Cu)를 포함시킨 합금층이다.
도 2b에서와 같이, 상기 제 2 Ti/TiN층(37)상에 감광막(39)을 도포한 다음, 상기 감광막(39)을 금속배선이 형성될 부위에만 제거되도록 즉 음각 패턴닝 방법으로 선택 노광 및 현상한다.
여기서, 상기 제 2 Ti/TiN층(37)은 상기 감광막(39)의 노광 공정 시 반사 방지막의 역할을 한다.
그리고, 상기 감광막(39)을 식각 마스크로써 상기 Al 합금층(35)의 중간 깊이까지만 식각할 수 있을 정도의 두께로 얇게 도포한다.
도 2c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(39)을 마스크로 상기 제 2 Ti/TiN층(37)을 선택 식각한다.
그리고, 상기 감광막(39)과 선택 식각된 제 2 Ti/TiN층(37)을 마스크로 상기Al 합금층(35)을 Cl2+BCl3를 활성화시킨 플라즈마(Plasma)를 이용하여 건식각하여 다수개의 홈(41)들을 형성한 후, 상기 감광막(39)을 제거한다.
여기서, 상기 홈(41) 형성을 위한 Al 합금층(35)의 식각 공정 시, 상기 Al 합금층(35)의 중간 깊이까지 식각한다.
도 2d에서와 같이, 상기 홈(41)들을 포함한 제 2 Ti/TiN층(37) 상에 제 3 Ti/TiN층(43)과 Cu층(45)을 순차적으로 형성한다.
도 2e에서와 같이, 상기 제 2 Ti/TiN층(37)을 식각 종말점으로 하는 화학 기계 연마 방법(Chemical Mechanical Polishing:CMP)에 의해 상기 Cu층(45)과 제 3 Ti/TiN층(43)을 전면 식각한다.
여기서, 상기 제 3 Ti/TiN층(43)과 구리(Cu)층(45)의 전면 식각 공정으로 상기 홈(41) 내에만 상기 제 3 Ti/TiN층(43)과 Cu층(45)을 잔존시킨다.
도 2f에서와 같이, 상기 잔존된 Cu층(43)을 마스크로 상기 제 3 Ti/TiN층(43), 제 2 Ti/TiN층(37), Al 합금층(35) 및 제 1 Ti/TiN층(33)을 Cl2+BCl3를 활성화시킨 플라즈마를 이용하여 건식각하여 Ti/TiN/Al/Ti/TiN/Cu 적층 구조의 금속배선을 형성한다.
여기서, 상기 Cl2+BCl3를 활성화시킨 플라즈마를 이용한 건식각 공정 시, 상기 Cu층(43)은 Cl2+BCl3플라즈마에 대한 내성이 크기 때문에 식각되지 않아 하드-마스크(Hard mask) 역할을 할 수 있다.
그리고, 구리(Cu)는 일반적으로 알루미늄(Al)보다 전기적 저항이 두 배 이상작고 일렉트로 마이그레이션에 대한 내성은 크기 때문에 상기 Ti/TiN/Al/Ti/TiN/Cu 적층 구조의 금속배선은 고성능을 요구하는 반도체 칩(Chip)의 금속 배선에 사용할 수 있다.
본 발명의 금속배선 형성 방법은 제 1 Ti/TiN층, Al층 및 제 2 Ti/TiN층으로 적층된 상태에서 상기 제 2 Ti/TiN층상에 음각 패턴닝 방법으로 형성된 감광막 패턴을 마스크로 상기 Al층의 중간 깊이까지 식각하여 홈을 형성하고, 상기 홈에 제 3 Ti/TiN층과 Cu층을 형성한 후, 상기 Cu층을 마스크로 상기 제 2 Ti/TiN층, Al층 및 제 1 Ti/TiN층을 식각하여 제 1 Ti/TiN층, Al층, 제 3 Ti/TiN층 및 Cu층으로 적층된 금속배선을 형성하므로, 상기 Al층의 중간 깊이까지의 두께로 상기 감광막의 두께를 낮추기 때문에 감광막 패턴 형성 공정 시 미세 패턴이 용이하고 상기 Al층보다 전기적 특성이 우수한 Cu층을 포함하여 금속배선을 형성하기 때문에 금속배선의 일렉트로 마이그레이션에 대한 내성을 증가시키고 전기적 저항 값을 저하시켜 소자의 집적화 그리고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (8)
- 절연 기판 상에 제 1 버퍼층, 제 1 금속층 및 제 2 버퍼층을 순차적으로 형성하는 단계;상기 금속배선으로 예정된 영역의 제 2 버퍼층과 제 1 금속층을 선택 식각하여 홈을 형성하는 단계;전체 표면에 제 3 버퍼층을 형성하는 단계;상기 제 1 금속층보다 전기적 저항이 작고 일렉트로 마이그레이션의 내성이 큰 제 2 금속층으로 상기 홈을 매립하는 단계;상기 제 2 버퍼층 상의 제 2 금속층과 제 3 버퍼층을 전면 식각하는 단계;상기 제 2 금속층을 마스크로 상기 제 3 버퍼층, 제 2 버퍼층, 제 1 금속층 및 제 1 버퍼층을 선택 식각하여 제 1 버퍼층/제 1 금속층/제 3 버퍼층/제 2 금속층 적층 구조의 배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속배선 형성 방법.
- 제 1 항에 있어서,상기 제 1 금속층을 알루미늄(Al) 합금층으로 형성하고, 상기 제 2 금속층을 구리(Cu)층으로 형성함을 특징으로 하는 금속배선 형성 방법.
- 제 2 항에 있어서,상기 알루미늄(Al) 합금층을 알루미늄(Al)에 0.5 ∼ 2.0％의 구리(Cu)를 포함시킨 합금층으로 형성함을 특징으로 하는 금속배선 형성 방법.
- 제 1 항에 있어서,상기 제 1, 제 2, 제 3 버퍼층을 각각 Ti/TiN층으로 형성함을 특징으로 하는 금속배선 형성 방법.
- 절연 기판 상에 제 1 버퍼층, 제 1 금속층 및 제 2 버퍼층을 순차적으로 형성하는 단계;상기 제 2 버퍼층 상에 감광막을 상기 제 1 금속층의 중간 깊이까지의 식각에만 마스크 할 수 있는 얇은 두께로 도포하는 단계;상기 금속배선이 형성될 부위의 감광막을 제거하여 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 제 2 버퍼층과 제 1 금속층을 선택 식각하여 홈을 형성하고 상기 감광막 패턴을 제거하는 단계;전체 표면에 제 3 버퍼층을 형성하는 단계;상기 제 1 금속층보다 전기적 저항이 작고 일렉트로 마이그레이션의 내성이 큰 제 2 금속층으로 상기 홈을 매립하는 단계;상기 제 2 버퍼층 상의 제 2 금속층과 제 3 버퍼층을 전면 식각하는 단계;상기 제 2 금속층을 마스크로 상기 제 3 버퍼층, 제 2 버퍼층, 제 1 금속층및 제 1 버퍼층을 선택 식각하여 제 1 버퍼층/제 1 금속층/제 3 버퍼층/제 2 금속층 적층 구조의 배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속배선 형성 방법.
- 제 5 항에 있어서,상기 제 1 금속층을 알루미늄(Al) 합금층으로 형성하고, 상기 제 2 금속층을 구리(Cu)층으로 형성함을 특징으로 하는 금속배선 형성 방법.
- 제 6 항에 있어서,상기 알루미늄(Al) 합금층을 알루미늄(Al)에 0.5 ∼ 2.0％의 구리(Cu)를 포함시킨 합금층으로 형성함을 특징으로 하는 금속배선 형성 방법.
- 제 5 항에 있어서,상기 제 1, 제 2, 제 3 버퍼층을 각각 Ti/TiN층으로 형성함을 특징으로 하는 금속배선 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0016307A KR100374228B1 (ko) | 2001-03-28 | 2001-03-28 | 금속배선 형성 방법 |
| US10/096,958 US6831007B2 (en) | 2001-03-28 | 2002-03-14 | Method for forming metal line of Al/Cu structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0016307A KR100374228B1 (ko) | 2001-03-28 | 2001-03-28 | 금속배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020076458A KR20020076458A (ko) | 2002-10-11 |
| KR100374228B1 true KR100374228B1 (ko) | 2003-03-03 |
Family
ID=19707538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0016307A KR100374228B1 (ko) | 2001-03-28 | 2001-03-28 | 금속배선 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6831007B2 (ko) |
| KR (1) | KR100374228B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960306B2 (en) * | 2002-07-31 | 2005-11-01 | Infineon Technologies Ag | Low Cu percentages for reducing shorts in AlCu lines |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
| US7341935B2 (en) * | 2004-06-25 | 2008-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alternative interconnect structure for semiconductor devices |
| TWI254352B (en) * | 2005-06-20 | 2006-05-01 | Macronix Int Co Ltd | Method of fabricating conductive lines and structure of the same |
| US7960036B2 (en) * | 2007-07-31 | 2011-06-14 | International Business Machines Corporation | Semiconductor structure and method of manufacturing same |
| CN105633007A (zh) * | 2014-11-06 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 金属连线制备方法 |
| US12068160B2 (en) * | 2021-02-23 | 2024-08-20 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484422A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | 微細な金属配線の形成方法 |
| KR950004498A (ko) * | 1993-07-09 | 1995-02-18 | 김주용 | 금속배선층 패턴 형성방법 |
| JPH07230998A (ja) * | 1994-02-15 | 1995-08-29 | Nec Corp | 配線形成方法 |
| KR20000046941A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 반도체소자의 미세금속라인 형성방법 |
| KR20010017238A (ko) * | 1999-08-09 | 2001-03-05 | 박종섭 | 반도체소자의 금속배선패턴 형성방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| FR2633451B1 (fr) * | 1988-06-24 | 1990-10-05 | Labo Electronique Physique | Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive |
| JPH03156927A (ja) | 1989-10-24 | 1991-07-04 | Hewlett Packard Co <Hp> | アルミ・メタライゼーションのパターン形成方法 |
| US5091339A (en) | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5429988A (en) * | 1994-06-13 | 1995-07-04 | United Microelectronics Corporation | Process for producing high density conductive lines |
| US6133635A (en) | 1997-06-30 | 2000-10-17 | Philips Electronics North America Corp. | Process for making self-aligned conductive via structures |
| US6066569A (en) | 1997-09-30 | 2000-05-23 | Siemens Aktiengesellschaft | Dual damascene process for metal layers and organic intermetal layers |
| US6087269A (en) | 1998-04-20 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of making an interconnect using a tungsten hard mask |
| US6054384A (en) | 1998-05-19 | 2000-04-25 | Advanced Micro Devices, Inc. | Use of hard masks during etching of openings in integrated circuits for high etch selectivity |
| US6436816B1 (en) * | 1998-07-31 | 2002-08-20 | Industrial Technology Research Institute | Method of electroless plating copper on nitride barrier |
| US6423475B1 (en) * | 1999-03-11 | 2002-07-23 | Advanced Micro Devices, Inc. | Sidewall formation for sidewall patterning of sub 100 nm structures |
-
2001
- 2001-03-28 KR KR10-2001-0016307A patent/KR100374228B1/ko not_active IP Right Cessation
-
2002
- 2002-03-14 US US10/096,958 patent/US6831007B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484422A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | 微細な金属配線の形成方法 |
| KR950004498A (ko) * | 1993-07-09 | 1995-02-18 | 김주용 | 금속배선층 패턴 형성방법 |
| JPH07230998A (ja) * | 1994-02-15 | 1995-08-29 | Nec Corp | 配線形成方法 |
| KR20000046941A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 반도체소자의 미세금속라인 형성방법 |
| KR20010017238A (ko) * | 1999-08-09 | 2001-03-05 | 박종섭 | 반도체소자의 금속배선패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020142605A1 (en) | 2002-10-03 |
| US6831007B2 (en) | 2004-12-14 |
| KR20020076458A (ko) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100374228B1 (ko) | 금속배선 형성 방법 | |
| KR20030000137A (ko) | 반도체소자의 제조방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100641491B1 (ko) | 반도체의 극 미세 컨택 플러그 형성방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100419745B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100414732B1 (ko) | 금속배선 형성 방법 | |
| KR100917099B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990055200A (ko) | 상감형 금속배선 형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100399443B1 (ko) | 금속 배선 형성 방법 | |
| KR20030002525A (ko) | 금속 배선 형성 방법 | |
| KR20040056110A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20050118468A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20020054710A (ko) | 반도체 소자의 다층 배선 형성 방법 | |
| KR20030045467A (ko) | 반도체 소자의 다층 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060124 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |