KR100421278B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100421278B1 KR100421278B1 KR10-2001-0036602A KR20010036602A KR100421278B1 KR 100421278 B1 KR100421278 B1 KR 100421278B1 KR 20010036602 A KR20010036602 A KR 20010036602A KR 100421278 B1 KR100421278 B1 KR 100421278B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- dielectric constant
- low dielectric
- constant insulating
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000010432 diamond Substances 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 19
- 239000002313 adhesive film Substances 0.000 description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 제1층간절연막을 형성하고, 상기 제1층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 트랜치가 구비되는 제1저유전 상수 절연막패턴과 식각방지막패턴을 형성한 다음, 상기 트렌치에 매립되는 금속배선을 형성하고, 그 상부에 제2저유전 상수 절연막과 제2층간절연막을 형성한 다음, 비아콘택 마스크를 식각마스크로 상기 제2저유전 상수 절연막과 제2층간절연막을 식각하여 비아콘택홀을 형성함으로써 상기 비아콘택홀을 형성하기 위한 식각공정 시 상기 식각방지막패턴이 식각장벽으로 되어 상기 비아콘택홀에 보잉(bowing)현상이 발생하는 것을 방지하여 후속공정으로 보이드(void)가 발생하는 것을 억제하고 그에 따른 소자의 동작 특성 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게 다마신 방법으로 금속배선을 형성한 다음, 비아콘택홀을 형성하여 보잉(bowing)현상이 발생하는 것을 방지하고, 그에 따른 전기적 특성 및 신뢰성을 향상시키는 반도체소자의 제조방법에 관한 것이다.
집적회로에서 소자와의 접촉, 소자간의 연결, 칩과 외부회로와의 연결기능을 갖는 금속배선을 형성시키는 공정은 반도체소자의 동작 속도 및 신뢰성에 큰 영향을 미친다.
최근 들어 반도체 제조 기술의 발전과 더불어 금속배선 공정에 있어서 미세화로 인하여 소자의 크기가 감소되고 있다. 그리고, 이에 대응하는 전기적 성능 및 신뢰성을 갖는 금속배선재료 및 공정 기술에 대한 요구가 증대하고 있다. 현재 금속배선재료로서 알루미늄을 주원료로 하는 합금 또는 구리가 사용되고 있거나 연구 중에 있다. 또한, 스텝 커버리지(step coverage) 특성이 우수한 MOCVD(metal organic chemical vapor deposition)법에 대한 연구가 활발히 이루어지고 있다.
지금까지 반도체 회로의 금속배선 재료는 주로 알루미늄 소재를 사용해 왔다. 그러나, 상기 알루미늄은 기가 DRAM(giga DRAM) 이상에서 사용하기에는 저항이 높고 선폭(line width)을 줄이는데 한계가 있다. 이를 해결하기 위하여 기판 표면의 산소와 질소 성분의 함량을 낮추고, 플라즈마 전처리 공정을 실시하여 초전도성을 갖는 구리의 증착 속도를 크게 개선하였다.
그러나, 상기 구리는 식각하기 어려운 단점이 있다. 이를 해결하기 위하여구리배선으로 예정되는 부분의 층간절연막을 식각하여 트렌치(trench)를 형성하고, 구리막을 매립한 다음, 상기 구리막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)방법으로 평탄화시켜 구리배선을 형성하는 다마신(damascene) 방법을 사용하였다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법에 대하여 설명한다.
도 1a 내지 도 1h 는 종래기술에 따른 반도체소자의 제조방법을 도시하는 공정 단면도이다.
먼저, 소정의 하부 구조물이 구비되는 반도체기판(11) 상부에 제1층간절연막(13)을 형성한다.
다음, 상기 제1층간절연막(13) 상부에 금속배선(15)을 형성한다. 상기 금속배선(15)의 상·하부에는 제1접착막과 제1확산방지막(14)이 형성되어 있다. (도 1a 참조)
그 다음, 전체표면 상부에 저유전 상수 절연막(17)을 형성한다. 이때, 상기 저유전 상수 절연막(17)은 회전 도포(spin coating)방식으로 형성되고, 상기 저유전 상수 절연막(17)은 접착성(viscidity) 때문에 하부에 형성된 금속배선(15)의 면적 또는 밀도에 따라 다른 두께로 형성된다. 일반적으로 금속배선(15)의 면적이 큰 경우와 밀도가 높은 경우 두껍게 형성된다. (도 1b 참조)
다음, 상기 저유전 상수 절연막(17) 상부에 제2층간절연막(19)을 형성한다. 상기 제2층간절연막(19)은 PECVD(plasma enhanced chemical vapor deposition)방법으로 형성되고, 하부 구조에 따라 제2층간절연막(19) 표면에도 굴곡이 형성된다. (도 1c 참조)
그 다음, 상기 제2층간절연막(19)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)방법으로 평탄화시킨다. 이때, 상기 제2층간절연막(19)의 증착량이 너무 작거나 CMP공정에 의해 많은 많은 양이 연마되면 하부의 저유전 상수 절연막(17)이 노출될 수도 있다. 상기 저유전 상수 절연막(17)이 노출되면 전체 절연막층이 불안정해져 깨어짐(crack)이 발생하거나 후속 비아콘택홀 형성 시 여러 가지 악영향을 미칠 수 있다. (도 1d 참조)
다음, 상기 제2층간절연막(19) 상부에 비아콘택으로 예정되는 부분을 노출시키는 감광막패턴(21)을 형성한다. (도 1e 참조)
그 다음, 상기 감광막패턴(21)을 식각마스크로 상기 제2층간절연막(19)과 저유전 상수 절연막(17)을 식각하여 비아콘택홀(23)을 형성한다. 이때, 상기 제2층간절연막(19)과 저유전 상수 절연막(17)은 플라즈마를 이용한 건식식각방법으로 제거되며, 상기 건식식각공정 시 상기 저유전 상수 절연막(17)이 상기 제2층간절연막(19)에 비해 더 빠른 속도로 식각되는 특성이 있어 보잉 현상이 발생하게 된다.
다음, 상기 감광막패턴(21)을 제거한다. (도 1f 참조)
그 다음, 전체표면 상부에 제2접착막과 제2확산방지막(25)을 PECVD 방법으로 소정 두께 형성한다. 이때, 상기 제2접착막은 Ti막으로 형성하고, 제2확산방지막(25)은 TiN막으로 형성한다. 상기 저유전 상수 절연막(17)에 형성된보잉현상으로 인하여 상기 제2접착막과 제2확산방지막(25)이 균일하게 증착되지 않는다. (도 1g 참조)
다음, 전체표면 상부에 금속층(29)을 PECVD방법으로 형성하여 상기 비아콘택홀(23)을 매립시킨다. 상기 금속층(29)은 텅스텐으로 형성한다. 상기 금속층(29)은 상기 저유전 상수 절연막(17)부분에서 완전히 매립되지 못해 보이드(27)가 형성된다. (도 1h 참조)
상기와 같은 종래기술에 따른 반도체소자의 제조방법은, 금속배선의 면적 및 밀도에 의해 저유전 상수 절연막의 두께가 다르게 증착되고, 이로 인하여 후속 CMP공정 시 상기 저유전 상수 절연막이 노출될 우려가 있으며, 건식식각방법에 의해 비아콘택홀을 형성하는 경우 보잉현상이 발생하여 확산방지막 및 금속층이 상기 비아콘택홀에 완전히 매립되지 않고 보이드를 발생시켜 소자의 동작 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 반도체기판 상부에 제1층간절연막을 형성하고, 상기 제1층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 트랜치가 구비되는 저유전 상수 절연막패턴과 식각방지막패턴을 형성한 다음, 상기 트렌치에 매립되는 금속배선을 형성하고, 그 상부에 저유전 상수 절연막과 제2층간절연막을 형성한 다음, 비아콘택 마스크를 식각마스크로 상기 저유전 상수 절연막과 제2층간절연막을 식각하여 비아콘택홀을 형성함으로써 상기 비아콘택홀에 보잉현상이 발생하는 것을 방지하고 그에 따른 소자의 동작 특성 및신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h 는 종래기술에 따른 반도체소자의 금속배선 콘택홀 형성방법을 도시하는 공정 단면도.
도 2a 내지 도 2j 는 본 발명에 따른 반도체소자의 금속배선 콘택홀 형성방법을 도시하는 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 31 : 반도체기판 13, 33 : 제1층간절연막
14, 41 : 제1접착막과 제1확산방지막 15, 44 : 금속배선
17 : 저유전 상수 절연막 19, 47 : 제2층간절연막
21 : 감광막패턴 23, 51 : 금속배선 콘택홀
25, 53 : 제2접착막과 제2확산방지막 27 : 보이드
29 : 금속층 35 : 제1저유전 상수 절연막
37 : 식각방지막 39 : 제1감광막패턴
43 : 제1금속층 45 : 제2저유전절연막
49 : 제2감광막패턴 55 : 제2금속층
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
소정의 하부구조물이 구비되는 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 트랜치가 구비되는 제1저유전 상수 절연막패턴과 식각방지막패턴을 형성하는 공정과,
전체표면 상부에 제1접착막, 제1확산방지막 및 제1금속층을 형성하는 공정과,
상기 제1금속층, 제1접착막 및 제1확산방지막을 화학적 기계적 연마공정으로 제거하여 상기 트렌치를 매립하는 제1접착막과 제1확산방지막패턴 및 금속배선을 형성하는 공정과,
전체표면 상부에 제2저유전 상수 절연막과 제2층간절연막을 형성하는 공정과,
비아콘택마스크를 식각마스크로 이용하여 상기 제2층간절연막과 제2저유전 상수 절연막을 식각하여 비아콘택홀을 형성하는 공정과,
전체표면 상부에 제2접착막과 제2확산방지막 및 제2금속층을 형성하여 상기 비아콘택홀을 매립하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2j 는 본 발명에 따른 반도체소자의 제조방법을 도시하는 공정 단면도이다.
먼저, 반도체기판(31) 상부에 워드라인, 비트라인 및 캐패시터 등의 하부구조물을 형성한다.
다음, 전체표면 상부에 제1층간절연막(33)을 형성한다.
그 다음, 상기 제1층간절연막(33) 상부에 제1저유전 상수 절연막(35)을 회전 도포방법으로 형성한다. 상기 제1저유전 상수 절연막(35)은 FOX(flowable oxide), SiLK, Coral, Black Diamond 또는 HOSP가 사용된다.
다음, 상기 제1저유전 상수 절연막(35) 상부에 식각방지막(37)을 소정 두께 형성한다. 상기 식각방지막(37)은 SiN막, SiON막 또는 SiC막이 사용된다. (도 2a 참조)
그 다음, 상기 식각방지막(37) 상부에 금속배선으로 예정되는 부분을 노출시키는 제1감광막패턴(39)을 형성한다. 이때, 상기 제1감광막패턴(39)의 두께는 상기 식각방지막(37)을 제거할 수 있을 정도의 두께로 형성한다. (도 2b 참조)
다음, 상기 제1감광막패턴(39)을 식각마스크로 상기 식각방지막(37)과 제1저유전 상수 절연막(35)을 식각하여 트랜치를 형성한다. 이때, 상기 식각공정은 플라즈마를 이용한 건식식각방법으로 2단계에 걸쳐 실시된다.
먼저, 상기 제1감광막패턴(39)에 대한 식각방지막(37)의 식각선택비가 충분히 큰 조건으로 플라즈마를 활성시켜 식각방지막(37)에 대한 식각공정을 진행한다. 상기 식각방지막(37)이 완전히 제거되면 상기 제1감광막패턴(39)이 제거된다.
다음, 플라즈마 활성조건을 상기 식각방지막(37)에 대한 제1저유전 상수 절연막(35)의 식각선택비가 충분히 큰 조건으로 바꾸어 상기 제1저유전 상수 절연막(35)에 대한 식각공정을 진행한다. (도 2c 참조)
다음, 전체표면 상부에 제1접착막과 제1확산방지막(41)을 PECVD방법에 의해 형성한다. 상기 제1접착막과 확산방지막(41)은 각각 Ti막과 TiN막으로 형성된다.
그 다음, 상기 제1접착막과 확산방지막(41) 상부에 제1금속층(43)을 형성한다. 상기 제1금속층(43)은 PECVD방법으로 알루미늄 또는 구리를 증착한다. (도 2d 참조)
다음, 상기 제1금속층(43) 및 제1접착막과 확산방지막(41)을 CMP 방법으로 상부를 제거하여 상기 트렌치를 매립하는 제1접착막과 확산방지막(41)패턴 및 제1금속층(43) 패턴으로된 금속배선을 형성한다. (도 2e 참조)
그 다음, 전체표면 상부에 제2저유전 상수 절연막(45)을 회전 도포 방식으로 형성한 후, 상기 제2저유전 상수 절연막(45) 상부에 제2층간절연막(47)을 PECVD방법으로 증착한다. (도 2f 참조)
다음, 상기 제2층간절연막(47) 상부에 비아콘택으로 예정되는 부분을 노출시키는 제2감광막패턴(49)을 형성한다. (도 2g 참조)
그 다음, 상기 제2감광막패턴(49)을 식각마스크로 상기 제2층간절연막(47)과 제2저유전 상수 절연막(45)을 식각하여 비아콘택홀(51)을 형성한다. 이때, 상기 식각공정은 3단계에 걸쳐 실시된다.
먼저, 비아콘택홀(51)의 식각면이 수직방향이 되도록 플라즈마 활성조건을 설정하여 제2층간절연막(47)을 식각한다.
다음, 상기 제2층간절연막(47)을 식각한 후 약간의 양각 경사(positive slope)를 만들면서 비아콘택홀(51)이 만들어지도록 플라즈마 활성 조건을 변경한다. 이때, 양각 경사를 만드는 이유는 이미 만들어진 비아콘택홀(51)의 측벽에 다량의 폴리머를 증착시켜 제2저유전 상수 절연막(45) 식각공정 시 보잉현상이 발생하는 것을 방지하기 위함이다. 또한, 상기 양각 경사 식각이 가능한 것은 제2저유전 상수 절연막(45)이 평탄화되어 있기 때문이다.
그 다음, 상기 제2저유전 상수 절연막(45)의 식각이 거의 완료되는 시점에서 상기 식각방지막(37)에 대한 제2저유전 상수 절연막(45)의 식각선택비가 충분히 크도록 플라즈마의 활성조건을 설정한다.
다음, 상기 제2감광막패턴(49)을 제거한다. (도 2h 참조)
그 다음, 전체표면 상부에 제2접착막과 확산방지막(53)을 형성한다. 상기 제2접착막과 확산방지막(53)은 각각 Ti막과 TiN막을 PECVD방법으로 형성한다. (도 2i 참조)
그 후, 상기 제2접착막과 확산방지막(53) 상부에 제2금속층(55)을 형성한다. 상기 제2금속층(55)은 텅스텐을 PECVD방법으로 형성한다. (도 2j 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 반도체기판 상부에 제1층간절연막을 형성하고, 상기 제1층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 트랜치가 구비되는 제1저유전 상수 절연막패턴과 식각방지막패턴을 형성한 다음, 상기 트렌치에 매립되는 금속배선을 형성하고, 그상부에 제2저유전 상수 절연막과 제2층간절연막을 형성한 다음, 비아콘택 마스크를 식각마스크로 상기 제2저유전 상수 절연막과 제2층간절연막을 식각하여 비아콘택홀을 형성함으로써 상기 비아콘택홀을 형성하기 위한 식각공정 시 상기 식각방지막패턴이 식각장벽으로 되어 상기 비아콘택홀에 보잉현상이 발생하는 것을 방지하여 후속공정으로 보이드가 발생하는 것을 억제하고 그에 따른 소자의 동작 특성 및 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (6)
- 소정의 하부구조물이 구비되는 반도체기판 상부에 제1층간절연막을 형성하는 공정과,상기 제1층간절연막 상부에 제1저유전 상수 절연막과 식각방지막을 형성하는 공정과,상기 식각방지막 상부에 금속배선으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,상기 감광막패턴을 식각마스크로 상기 제1저유전 상수 절연막과 식각방지막을 식각하여 트랜치가 구비되는 제1저유전 상수 절연막패턴과 식각방지막패턴을 형성하되, 상기 식각방지막을 식각하는 동안 상기 감광막패턴을 제거하는 공정과,상기 트렌치를 매립하는 금속배선을 형성하는 공정과,전체표면 상부에 제2저유전 상수 절연막과 제2층간절연막을 형성하는 공정과,비아콘택마스크를 식각마스크로 이용하여 상기 제2층간절연막과 제2저유전 상수 절연막을 식각하여 비아콘택홀을 형성하되, 제2층간절연막 식각과, 제2저유전상수 절연식각 및 과식각의 3단계로 실시하고, 상기 제2저유전 상수 절연막 식각 시 양각 경사 식각을 실시하며, 과식각시에는 상기 식각장벽층과 식각선택비가 크게하여 실시하는 공정과,전체표면 상부에 금속층을 형성하여 상기 비아콘택홀을 매립하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1저유전 상수 절연막과 제2저유전 상수 절연막은 FOX, SiLK, Coral, Black Diamond 또는 HOSP가 사용되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 식각방지막은 SiN막, SiON막 또는 SiC막이 사용되는 것을 특징으로 하는 반도체소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 감광막패턴은 상기 식각방지막을 제거할 수 있는 두께로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1저유전 상수 절연막은 상기 식각방지막을 식각마스크로 사용하여 식각하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0036602A KR100421278B1 (ko) | 2001-06-26 | 2001-06-26 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0036602A KR100421278B1 (ko) | 2001-06-26 | 2001-06-26 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030000571A KR20030000571A (ko) | 2003-01-06 |
| KR100421278B1 true KR100421278B1 (ko) | 2004-03-09 |
Family
ID=27711173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0036602A KR100421278B1 (ko) | 2001-06-26 | 2001-06-26 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100421278B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110000960A (ko) | 2009-06-29 | 2011-01-06 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186391A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11274122A (ja) * | 1998-03-24 | 1999-10-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2000174023A (ja) * | 1998-12-04 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-06-26 KR KR10-2001-0036602A patent/KR100421278B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186391A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11274122A (ja) * | 1998-03-24 | 1999-10-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2000174023A (ja) * | 1998-12-04 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030000571A (ko) | 2003-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| KR20030033248A (ko) | 반도체소자 및 엠아이엠 캐패시터 제조방법 | |
| KR100419021B1 (ko) | 반도체소자의 구리 배선 제조방법 | |
| US6413438B1 (en) | Method of forming via hole by dry etching | |
| US6995087B2 (en) | Integrated circuit with simultaneous fabrication of dual damascene via and trench | |
| US6417090B1 (en) | Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100668221B1 (ko) | Ｍｉｍ 캐패시터 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100518084B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR101036159B1 (ko) | 듀얼 다마신 방법을 이용한 금속 배선 형성 방법 | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR100414732B1 (ko) | 금속배선 형성 방법 | |
| KR100315020B1 (ko) | 반도체소자의배선형성방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR20050071034A (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR20050045375A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20010063865A (ko) | 반도체소자의 도전배선 형성방법 | |
| KR20040002011A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190117 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 17 |