KR100450244B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100450244B1
KR100450244B1 KR10-2002-0045024A KR20020045024A KR100450244B1 KR 100450244 B1 KR100450244 B1 KR 100450244B1 KR 20020045024 A KR20020045024 A KR 20020045024A KR 100450244 B1 KR100450244 B1 KR 100450244B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode layer
insulating film
layer
forming
Prior art date
Application number
KR10-2002-0045024A
Other languages
English (en)
Other versions
KR20040011252A (ko
Inventor
박건욱
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0045024A priority Critical patent/KR100450244B1/ko
Publication of KR20040011252A publication Critical patent/KR20040011252A/ko
Application granted granted Critical
Publication of KR100450244B1 publication Critical patent/KR100450244B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

금속/ 절연체/ 금속 (MIM) 구조의 커패시터를 포함하는 반도체 소자 및 그 제조방법에 관한 것으로, 그 목적은 수직형의 커패시터가 가지는 문제점인 상부 배선의 집적도 제한 및 유전체층의 두께 변화로 인한 소자 오동작을 방지하고, 동일한 배선 넓이에 대해 유전체층의 접촉면적을 증대시켜 커패시터의 정전용량을 증대시키는 데 있다. 이를 위해 본 발명에서는 상면에 하부배선 및 하부절연막이 노출된 반도체 기판의 구조물 상에 층간절연막을 형성하는 단계; 층간절연막을 선택적으로 식각하여 하부배선을 노출시키는 전극구를 형성하는 단계; 전극구 내에 전극구의 내벽을 따라 전극구 깊이의 1/3 내지 1/2 두께로 제1전극층을 형성하는 단계; 제1전극층의 상면을 따라 제1전극층 상에 유전체층을 형성하는 단계; 유전체층 상에 전극구를 매립하도록 제2전극층을 형성하는 단계; 제2전극층의 적어도 일부분 상에 상부배선을 형성하는 단계; 상부배선의 외측방 및 층간절연막 상에 상부절연막을 형성하는 단계를 포함하여 반도체 소자를 제조한다.

Description

반도체 소자 및 그 제조 방법 {Semiconductor device and fabrication method of thereof}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 금속/ 절연체/ 금속 (MIM) 구조의 커패시터를 포함하는 반도체 소자 및 그 제조방법에 관한 것이다.
최근 고속 동작을 요구하는 아날로그 회로에서는 고용량의 커패시터를 구현하기 위한 반도체 소자 개발이 진행 중에 있다. 일반적으로, 커패시터가 다결정실리콘(polysilicon), 절연체(insulator), 및 다결정실리콘(polysilicon)이 적층된 PIP 구조일 경우에는 상부전극 및 하부전극을 도전성 다결정실리콘으로 사용하기 때문에 상,하부전극과 유전체 박막 계면에서 산화반응이 일어나 자연산화막이 형성되어 전체커패시턴스의 크기가 줄어들게 되는 단점이 있다.
이를 해결하기 위해 커패시터의 구조를 금속/절연체/실리콘 (metal/insulator/silicon : MIS) 또는 금속/절연체/금속(metal/insulator/metal : MIM)으로 변경하게 되었는데, 그 중에서도 MIM 구조의 커패시터는 비저항이 작고 내부에 공핍(deplection)에 의한 기생 커패시턴스가 없기 때문에 고성능 반도체 장치에 주로 이용되고 있다.
그러면, 종래 반도체 소자 제조방법에 따라 MIM 구조의 커패시터를 제조하는 방법에 대해 첨부된 도면을 참조하여 설명한다. 도 1a 내지 1c는 종래 방법에 따라 MIM 구조의 커패시터를 형성하는 방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1)의 상부에 통상의 반도체 소자 공정을 진행하고 피에스지(PSG : phosphosilicateglass) 등의 산화막으로 이루어진 하부절연막(2)을 형성한 다음, 하부절연막(2) 상에 Ti 베리어층(3), Al 하부배선(4), Ti 글루층(5) 및 TiN 반사방지막(6)을 차례로 형성하고, TiN 반사방지막(6) 상에 커패시터의 실질적인 역할을 하는 유전체층으로서 SiN 유전체층(7)을 형성한다.
이어서, SiN 유전체층(7) 상에 제1감광막 패턴을 형성하고 이를 마스크로 하여 SiN 유전체층(7)을 선택적으로 식각하여 SiN 유전체층(7)을 소정폭으로 형성한 후, 제1감광막 패턴을 제거하고 세정공정을 수행한다. 이 때 SiN 유전체층(7)의 면적은 소자가 요구하는 커패시턴스 값에 따라 달라지나 일반적으로 10㎛×10㎛으로 한다.
다음, SiN 유전체층(7) 및 TiN 반사방지막(6) 상에 제1감광막 패턴 보다 더 큰 폭을 가지는 제2감광막 패턴을 형성하고, 제2감광막 패턴을 마스크로 하여 상면이 노출된 TiN 반사방지막(6) 및 그 하부의 Ti 글루층(5), Al 하부배선(4), Ti 베리어층(3)을 소정부분을 식각함으로써, TiN 반사방지막(6), Ti 글루층(5), Al 하부배선(4), 및 Ti 베리어층(3)을 소정폭으로 남긴 후, 제2감광막 패턴을 제거하고 세정공정을 수행한다.
다음, 도 1b에 도시된 바와 같이, 고밀도 플라즈마(HDP:hight density plasma) 공정을 이용하여 이웃하는 금속배선 간 갭을 매립하도록 HDP 산화막(8)을 증착한 후, 일반 플라즈마 공정을 이용하여 HDP 산화막(8) 상에 TEOS막(9)을 증착하고 화학기계적 연마하여 상면을 평탄화한다.
이어서, 평탄화된 TEOS막(9)의 상면에 감광막을 도포하고 노광 및 현상하여 비아로 예정된 부분의 TEOS막(9) 상면을 노출시키는 제3감광막 패턴을 형성한후, 제3감광막 패턴을 마스크로 하여 상면이 노출된 TEOS막(9) 및 HDP 산화막(8)을 건식식각하여 SiN 유전체층(7)의 표면을 개방하는 소정폭의 비아홀(100)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 제3감광막 패턴을 제거하고 세정공정을 수행한 다음, 비아홀(100)의 내벽에 제1베리어금속막(10)을 증착하고, 제1베리어금속막(10) 상에 텅스텐(11)을 증착하여 비아홀(100)의 내부를 완전히 매립한 다음, TEOS막(9)의 상면이 노출될 때까지 화학기계적 연마하여 상면을 평탄화시킨다.
이어서, 평탄화된 상면에 Ti 베리어층(12) 및 Al 상부배선(13) 및 Ti 글루층(14) 및 TiN 반사방지막(15)을 차례로 증착하고 이들을 패터닝한다.
상기한 바와 같이, 종래에는 알루미늄을 배선 금속물질로 이용하여 하부 배선 상에 커패시터의 하부전극, 유전체층, 상부전극을 수직적으로 적층한 후, 그 위에 상부 배선을 형성하기 때문에, 종래 커패시터는 수직형 구조이며, 또한, 이러한 종래의 수직형 커패시터에서는 유전체층이 편평한 평면으로 형성된다.
그런데, 커패시터의 정전용량은 유전체층과 상,하부 전극과의 접촉 면적이나 두께에 의해 좌우되며, 유전체층의 접촉면적을 기준으로 상부전극과 하부전극의 면적은 최소한 이보다 커야 한다. 따라서, 배선의 밀집도가 하부보다 상대적으로 조밀한 상부 배선의 경우 집적도가 이러한 조건에 의해 제한되는 문제점이 있었다.
또한, 이러한 수직형의 커패시터에서는 비아홀 형성을 위한 식각 시 유전체층이 식각 방향에 수직으로 존재하기 때문에, 식각에 의해 유전체층의 두께가 변화할 수 있으며, 이로 인해 커패시턴스 값의 이상을 유발할 수 있으며, 나아가 소자의 오동작을 유발할 수 있는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 수직형의 커패시터가 가지는 문제점인 상부 배선의 집적도 제한 및 유전체층의 두께 변화로 인한 소자 오동작을 방지하는 데 있다.
본 발명의 다른 목적은 동일한 배선 넓이에 대해 유전체층의 접촉면적을 증대시켜 커패시터의 정전용량을 증대시키는 데 있다.
도 1a 내지 1c는 종래 방법에 따라 커패시터를 형성하는 방법을 도시한 단면도이다.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 전극구 내벽에 전극구 깊이의 1/3 내지 1/2 정도의 두께로 커패시터의 제1전극층을 형성하고, 제1전극층 상에 유전체층을 얇게 증착한 후, 유전체층 상에 전극구를 매립하도록 제2전극층을 형성함으로써, 유전체층을 곡면으로 형성하여 그 접촉면적을 증대시키는 것을 특징으로 한다.
따라서, 본 발명에 따른 반도체 소자 제조 방법은, 상면에 하부배선 및 하부절연막이 노출된 반도체 기판의 구조물 상에 층간절연막을 형성하는 단계; 층간절연막을 선택적으로 식각하여 하부배선을 노출시키는 전극구를 형성하는 단계; 전극구 내에 전극구의 내벽을 따라 전극구 깊이의 1/3 내지 1/2 두께로 제1전극층을 형성하는 단계; 제1전극층의 상면을 따라 제1전극층 상에 유전체층을 형성하는 단계; 유전체층 상에 전극구를 매립하도록 제2전극층을 형성하는 단계; 제2전극층의 적어도 일부분 상에 상부배선을 형성하는 단계; 상부배선의 외측방 및 층간절연막 상에 상부절연막을 형성하는 단계를 포함하여 이루어진다.
여기서, 제1전극층을 형성할 때에는, 전극구를 포함하여 층간절연막의 상부 전면에 제1전극층을 형성한 후, 화학기계적 연마하여 층간절연막 상에 형성된 제1전극층을 제거하고 전극구의 내벽에만 제1전극층을 남기는 것이 바람직하다.
또한, 유전체층 형성 단계 및 제2전극층 형성단계는, 제1전극층을 포함하여 층간절연막의 상부 전면에 유전체층을 형성한 후, 유전체층 상에 전극구가 매립되도록 제2전극층을 형성하는 단계; 및 층간절연막이 노출될 때까지 화학기계적 연마하여 층간절연막 상에 형성된 유전체층 및 제2전극층을 제거하는 단계로 이루어지는 것이 바람직하다.
제1전극층 및 제2전극층을 형성할 때에는 구리를 도금법으로 형성하는 것이 바람직하다.
상부배선을 형성할 때에는, 제2전극층 및 층간절연막 상에 상부절연막을 형성하고 상부절연막을 선택적으로 식각하여 제2전극층의 적어도 일부분을 노출시키는 배선구를 형성한 후, 배선구 내에 구리를 매립하여 상부배선을 형성하는 것이 바람직하다.
유체층으로는, 실리콘옥사이드 및 실리콘나이트라이드을 차례로 형성하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 및 그 제조 방법에 대해 상세히 설명한다.
일반적으로 금속 배선으로 널리 사용하는 금속으로는 텅스텐(W), 알루미늄(Al) 및 알루미늄 합금 등이 있다. 그러나, 구리(Cu)는 텅스텐, 알루미늄에 비하여 비저항이 작으며 신뢰성이 우수한 금속 배선 재료이므로, 반도체 소자의 금속배선을 구리로 대체하려는 연구가 활발히 진행되고 있다.
그런데, 구리는 텅스텐, 알루미늄과는 달리 건식 식각(reactive ion etching)에 의한 배선 형성이 어려운 재료이다. 따라서, 구리의 경우에는 비아홀이 형성된 웨이퍼에 구리를 전면(blanket) 증착한 후에 불필요한 웨이퍼 표면의 구리를 화학기계적 연마 공정으로 제거함으로써 최종적인 구리배선을 형성하는 다마신 공정을 이용한다.
본 발명에서는 이러한 다마신 공정을 이용하여 구리를 배선물질 및 전극물질로 증착하고, 커패시터를 수평형 구조로 형성한다.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
본 발명에 따라 제조된 반도체 소자는 도 2i에 도시되어 있으며, 이에 도시된 바와 같이, 본 발명에 따른 반도체 소자는 개별 소자가 형성된 반도체 기판의 구조물(21) 상에 형성되는데, 반도체 기판의 구조물(21)의 상면에는 하부배선(23) 및 하부절연막(22)이 노출되어 있다.
하부절연막(22) 상에는 하부배선(23)을 노출시키는 전극구(201)를 가지는 층간절연막(24)이 형성되어 있고, 전극구(201) 내에는 전극구(201)의 내벽을 따라 층간절연막(24) 두께의 1/3 내지 1/2 두께로 제1전극층(25)이 형성되어 있으며, 제1전극층(25) 상에는 제1전극층(25)의 상면을 따라 유전체층(26,27)이 형성되어 있고, 유전체층(26,27) 상에는 전극구(201)의 내부를 매립하도록 제2전극층(28)이 형성되어 있다.
이 때, 제1전극층(25) 및 제2전극층(28)은 구리로 이루어지는 것이 바람직하다. 유전체층(26,27)은 곡면으로 형성되며, 이러한 유전체층(26,27)을 이루는 물질은 요구하는 소자 특성에 따라 결정하면 되는데, 일예로 실리콘옥사이드(26) 및 실리콘나이트라이드(27)를 차례로 증착한 적층구조로 할 수 있다.
제2전극층의 적어도 일부분 상에는 상부배선(31)이 형성되어 있고, 상부배선(31)의 외측방 및 층간절연막(24) 상에는 상부절연막(30)이 형성되어 있다.
이 때, 상부배선 또는 하부배선은 구리로 이루어질 수도 있다.
그러면, 상기한 바와 같은 본 발명의 반도체 소자를 제조하는 방법에 대해 상세히 설명한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판의 상부에 통상의 반도체 소자 공정을 진행하여 개별 소자가 형성된 반도체 기판의 구조물(21)을 형성하고, 반도체 기판의 구조물(21) 상에 하부절연막(22)을 형성한 다음, 하부절연막(22)을 선택적으로 식각하여 배선구(200)를 형성하고 구리를 전면증착한 후, 하부절연막(22)이 노출될 때까지 화학기계적 연마하여 하부배선(23)을 형성한다.
이 때, 하부배선을 반드시 구리로 형성할 필요는 없으며, 텅스텐과 같은 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 하부 배선(23)을 형성할 수도 있다.
이어서, 하부절연막(22) 및 하부배선(23)의 상부 전면에 층간절연막(24)을 증착하는데, 보통 일반 플라즈마 방식으로 5000Å 정도의 두께로 형성하면 된다.
다음, 도 2b에 도시된 바와 같이, 층간절연막(24)을 선택적으로 식각하여 하부배선(23)을 노출시키는 커패시터의 전극구(201)를 형성한다.
다음, 도 2c에 도시된 바와 같이, 전극구(201)의 내부를 포함하여 층간절연막(24)의 상부 전면에 구리를 층간절연막(24) 두께의 1/3 내지 1/2 정도의 두께로 증착한 다음, 도 2d에 도시된 바와 같이, 층간절연막(24)이 노출될 때까지 화학기계적 연마하여 층간절연막(24) 상의 구리를 제거하고 전극구(201)의 내부에만 구리를 남김으로써 커패시터의 제1전극층(25)을 형성한다.
다음, 도 2e에 도시된 바와 같이, 도 2d 구조의 상부 전면에 외면을 따라 유전체층을 얇게 형성하는데, 유전체층을 이루는 물질은 요구하는 소자 특성에 따라 결정하면 되며, 여기서는 일 예로 실리콘옥사이드(26) 및 실리콘나이트라이드(27)를 차례로 증착한 적층구조를 형성한 것으로 나타낸다. 이 때 실리콘옥사이드(26) 및 실리콘나이트라이드(27)는 각각 300Å 정도의 두께로 형성하는 것이 바람직하다.
다음, 도 2f에 도시된 바와 같이, 실리콘나이트라이드(27) 상에 감광막을 도포하고 노광 및 현상하여 커패시터 이외의 영역에서 하부배선(23)과 연결되는 비아홀 형성을 위한 감광막 패턴(28)을 형성한다.
다음, 도 2g에 도시된 바와 같이, 감광막 패턴(28)을 마스크로 하여 노출된 실리콘나이트라이드(27), 실리콘옥사이드(26), 및 그 하부의 제1층간절연막(24)을 식각하여 비아홀(202)을 형성한다.
다음, 도 2h에 도시된 바와 같이, 구리를 전면증착하여 반쯤 채워진 전극구(201)의 내부를 완전히 매립하고 비아홀(202)의 내부를 매립한 후, 층간절연막(24)이 노출될 때까지 화학기계적 연마함으로써, 실리콘나이트라이드(27) 상에 제2전극층(28)을 형성하고 비아(29)를 형성한다.
그 결과, 커패시터의 유전체층은 제1전극층(25)과 제2전극층(28)의 계면에서 곡면으로 형성되어 그 접촉면적이 대폭 증대된다.
다음, 도 2i에 도시된 바와 같이, 도 2h 구조의 상부 전면에 상부절연막(30)을 증착한 후, 상부절연막(30)을 선택적으로 식각하여 커패시터의 제2전극층(28)및 비아(29)와 각각 연결되는 배선구를 형성하고, 여기에 구리를 전면증착하여 배선구를 매립한 후 상부절연막(30)이 노출될 때까지 화학기계적 연마하여 상부배선(31)을 형성한다.
상부배선(31) 역시 하부배선과 마찬가지로, 반드시 구리로 형성할 필요는 없으며, 텅스텐과 같은 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 상부배선(31)을 형성할 수도 있다.
상술한 바와 같이, 본 발명에서는 커패시터의 유전체층을 곡면으로 형성하기 때문에 동일한 배선 넓이에 대해 유전체층의 접촉면적을 증대시키는 효과가 있으며, 이로 인해 커패시터의 정전용량을 증대시키는 효과가 있다.
따라서, 동일 접촉면적 대비 커패시터의 점유 폭을 최소화하여 배선의 집적도를 높일 수 있는 효과가 있다.
그리고, 본 발명에서는 비아홀 형성을 위한 층간절연막 식각시 유전체층이 노출되지 않으므로 식각 중에 안전하게 유지되며, 따라서 식각이 완료된 후에도 유전체층의 두께 변화가 없으며, 이로 인해, 커패시턴스 값을 안정하게 유지할 수 있고, 나아가 소자의 오동작을 방지하는 효과가 있다.

Claims (12)

  1. 상면에 하부배선 및 하부절연막이 노출된 반도체 기판의 구조물 상에 형성되고, 제1전극층, 유전체층, 제2전극층 구조의 커패시터를 포함하는 반도체 소자에 있어서,
    상기 하부절연막 상에 형성되고, 상기 하부배선을 노출시키는 전극구를 가지는 층간절연막;
    상기 전극구의 내벽을 따라 상기 전극구 깊이의 1/3 내지 1/2 두께로 증착된 제1전극층;
    상기 제1전극층의 상면을 따라 상기 제1전극층 상에 형성된 유전체층;
    상기 유전체층 상에 형성되고 상기 전극구의 내부를 매립하는 제2전극층;
    상기 제2전극층의 적어도 일부분 상에 형성된 상부배선;
    상기 상부배선의 외측방 및 상기 층간절연막 상에 형성된 상부절연막
    을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제1전극층 및 상기 제2전극층은 구리로 이루어지는 반도체 소자.
  3. 제 2 항에 있어서,
    상기 상부배선 또는 하부배선은 구리로 이루어지는 반도체 소자.
  4. 제 3 항에 있어서,
    상기 유전체층은 실리콘옥사이드 및 실리콘나이트라이드의 적층구조로 이루어지는 반도체 소자.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 유전체층은 곡면으로 형성된 반도체 소자.
  6. 상면에 하부배선 및 하부절연막이 노출된 반도체 기판의 구조물 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 식각하여 상기 하부배선을 노출시키는 전극구를 형성하는 단계;
    상기 전극구 내에 상기 전극구의 내벽을 따라 상기 전극구 깊이의 1/3 내지 1/2 두께로 제1전극층을 증착하는 단계;
    상기 제1전극층의 상면을 따라 상기 제1전극층 상에 유전체층을 형성하는 단계;
    상기 유전체층 상에 상기 전극구를 매립하도록 제2전극층을 형성하는 단계;
    상기 제2전극층의 적어도 일부분 상에 상부배선을 형성하는 단계;
    상기 상부배선의 외측방 및 상기 층간절연막 상에 상부절연막을 형성하는 단계
    을 포함하는 반도체 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 제1전극층을 형성할 때에는, 상기 전극구를 포함하여 상기 층간절연막의 상부 전면에 제1전극층을 증착한 후, 화학기계적 연마하여 상기 층간절연막 상에 형성된 제1전극층을 제거하고 상기 전극구의 내벽에만 상기 제1전극층을 남기는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 유전체층 형성 단계 및 상기 제2전극층 형성단계는,
    상기 제1전극층을 포함하여 상기 층간절연막의 상부 전면에 유전체층을 형성한 후, 상기 유전체층 상에 상기 전극구가 매립되도록 제2전극층을 형성하는 단계; 및
    상기 층간절연막이 노출될 때까지 화학기계적 연마하여 상기 층간절연막 상에 형성된 유전체층 및 제2전극층을 제거하는 단계
    로 이루어지는 반도체 소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 제1전극층 및 상기 제2전극층을 형성할 때에는 구리를 도금법으로 형성하는 반도체 소자 제조 방법.
  10. 제 9 항에 있어서,
    상기 상부배선을 형성할 때에는, 상기 제2전극층 및 층간절연막 상에 상부절연막을 형성하고 상기 상부절연막을 선택적으로 식각하여 상기 제2전극층의 적어도 일부분을 노출시키는 배선구를 형성한 후, 상기 배선구 내에 금속물질을 매립하여 상부배선을 형성하는 반도체 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 상부배선 또는 상기 하부배선을 형성할 때에는 구리를 도금법으로 형성하는 반도체 소자 제조 방법.
  12. 제 6 항 내지 제 10 항 중의 어느 한 항에 있어서,
    상기 유체층으로는, 실리콘옥사이드 및 실리콘나이트라이드을 차례로 형성하는 반도체 소자 제조 방법.
KR10-2002-0045024A 2002-07-30 2002-07-30 반도체 소자 및 그 제조 방법 KR100450244B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045024A KR100450244B1 (ko) 2002-07-30 2002-07-30 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045024A KR100450244B1 (ko) 2002-07-30 2002-07-30 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040011252A KR20040011252A (ko) 2004-02-05
KR100450244B1 true KR100450244B1 (ko) 2004-09-24

Family

ID=37319564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0045024A KR100450244B1 (ko) 2002-07-30 2002-07-30 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100450244B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727257B1 (ko) * 2005-12-29 2007-06-11 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003361A (ko) * 1991-07-13 1993-02-24 문정환 반구형 인시투 도프트 비정질 실리콘 커패시터의 제조방법
KR20000055260A (ko) * 1999-02-04 2000-09-05 윤종용 반도체 집적회로의 커패시터 제조방법
KR20010017503A (ko) * 1999-08-12 2001-03-05 윤종용 반도체 집적회로의 커패시터 제조방법
JP2001320026A (ja) * 2000-05-12 2001-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20030055797A (ko) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 반도체 장치의 커패시터 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003361A (ko) * 1991-07-13 1993-02-24 문정환 반구형 인시투 도프트 비정질 실리콘 커패시터의 제조방법
KR20000055260A (ko) * 1999-02-04 2000-09-05 윤종용 반도체 집적회로의 커패시터 제조방법
KR20010017503A (ko) * 1999-08-12 2001-03-05 윤종용 반도체 집적회로의 커패시터 제조방법
JP2001320026A (ja) * 2000-05-12 2001-11-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20030055797A (ko) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 반도체 장치의 커패시터 제조방법

Also Published As

Publication number Publication date
KR20040011252A (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
KR20060113825A (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
KR100478480B1 (ko) 반도체 소자 및 그 제조 방법
US6133628A (en) Metal layer interconnects with improved performance characteristics
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR100295054B1 (ko) 다층금속배선을갖는반도체소자및그제조방법
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR101044612B1 (ko) 반도체 소자의 제조 방법
KR100485167B1 (ko) 반도체 소자 및 그 제조 방법
KR100457044B1 (ko) 반도체 소자의 제조 방법
KR100230733B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100798270B1 (ko) 반도체 소자 및 그 제조 방법
KR100772073B1 (ko) 엠아이엠 캐패시터 제조방법
KR100503350B1 (ko) 박막 커패시터 및 그 제조 방법
KR100480890B1 (ko) 반도체 장치의 커패시터의 제조방법
KR100490836B1 (ko) 박막 커패시터 및 그 제조 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100782790B1 (ko) 반도체 소자 및 그 제조 방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100467781B1 (ko) 박막 커패시터 및 그 제조 방법
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100306240B1 (ko) 반도체소자의다층배선형성방법
KR100485180B1 (ko) 반도체 소자의 제조 방법
KR20050058077A (ko) 반도체 소자의 플러그 형성 방법
KR20040009788A (ko) 반도체 소자 및 그 제조 방법
KR20000000882A (ko) 반도체 소자의 텅스텐 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee