KR100315020B1 - 반도체소자의배선형성방법 - Google Patents

반도체소자의배선형성방법 Download PDF

Info

Publication number
KR100315020B1
KR100315020B1 KR1019980025832A KR19980025832A KR100315020B1 KR 100315020 B1 KR100315020 B1 KR 100315020B1 KR 1019980025832 A KR1019980025832 A KR 1019980025832A KR 19980025832 A KR19980025832 A KR 19980025832A KR 100315020 B1 KR100315020 B1 KR 100315020B1
Authority
KR
South Korea
Prior art keywords
film
tin film
tin
wiring
tungsten
Prior art date
Application number
KR1019980025832A
Other languages
English (en)
Other versions
KR20000004400A (ko
Inventor
조성윤
남기원
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980025832A priority Critical patent/KR100315020B1/ko
Publication of KR20000004400A publication Critical patent/KR20000004400A/ko
Application granted granted Critical
Publication of KR100315020B1 publication Critical patent/KR100315020B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선의 수직 프로파일을 균일하게 형성하여, 고집적 소자에 대응할 수 있는 반도체 소자의 배선 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 금속배선은 반도체 기판 상에 Ti/TiN막, 텅스텐막, 및 Ti 막을 순차적으로 증착하고, Ti막, 텅스텐막, 및 Ti/TiN막을 패터닝하여 형성한다. 이때, Ti/TiN막은 Cl2개스와 100 내지 120W의 바이어스 파워를 이용하여 식각함으로써, Ti/TiN막이 균일한 수직 프로파일을 갖는 것을 특징으로 한다.

Description

반도체 소자의 배선 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 Ti/TiN막과, 텅스텐막 및 Ti막의 적층 구조를 갖는 비트라인 형성 시, 비트라인의 수직 프로파일을 균일하게 형성할 수 있는 반도체 소자의 배선 형성방법에 관한 것이다.
반도체 디바이스의 고집적화에 따라, 배선 설계가 자유롭고 용이하며, 배선 저항 및 전류용량 등의 설정을 여유있게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다. 이중 비트 라인의 형성시, 텅스텐을 이용하여 저항을 감소시키면서 스텝커버리지를 향상시키는 방법이 제시되었다.
도 1은 텅스텐을 이용한 종래의 비트라인 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 배리어 금속막으로 작용하는 Ti/TiN막(11)과, 텅스텐막(12)과, 반사방지막(Anti-Reflective Coating)으로서 작용하는 TiN막(13)을 순차적으로 증착한다.
상기 반도체 기판(10) 상에는 도면에 도시되지는 않았지만, 비트라인용 콘택홀을 갖는 절연막이 형성되어져 있고, Ti/TiN막(11), 텅스텐막(12), 및 TiN막(13)은 상기 콘택홀을 통하여 기판(10)과 콘택되어 있다.
그런 다음, Cl2/BCl3가스를 이용하여 TiN막(13), 텅스텐막(12), 및 Ti/TiN막(11)을 패턴 식각함으로써 비트라인(100)을 형성된다.
상기한 종래의 비트라인 형성을 위한 식각 공정 시, 텅스텐막(12) 측벽에는 식각잔류물인 폴리머(polymer)(미도시)가 잔류됨에 따라, 도 1에 도시된 바와 같이, 텅스텐막(12) 하부에 형성된 Ti/TiN막(11)의 프로파일이 포지티브 기울기(positive slope)로 나타난다.
그러나, 반도체 소자의 고집적화에 따른 배선밀도의 증가로 인하여, 포지티브 기울기를 갖는 Ti/TiN막(13)에 의해, 배선간의 단락이 유발될 뿐만 아니라, 후속 공정에 대한 마진을 확보하는데 어려워서 고집적 소자에 대응하기가 어렵다.
도 2는 종래기술에 따른 다른 예로, 반도체 소자의 배선 구조의 나타낸 단면도이다.
도 2와 같이, 반도체 기판(20) 상에 적층된 배리어 금속막으로 작용하는 Ti/TiN막(21)과, 텅스텐막(22)과, 반사방지막(Anti-Reflective Coating)으로서 작용하는 TiN막(23)을 화학 식각 특성이 강한 Cl2개스를 이용하여 건식 식각한다. 상기 건식식각 공정은 80W의 바이어스파워를 인가한 상태에서 진행된다.
즉, Ti/TiN막(21) 식각 시, 도 1처럼, Cl2/BCl3개스를 이용하는 대신에 화학식각 특성이 강한 Cl2개스만을 이용하여 식각함으로써, Ti/TiN 막의 포지티브 기울기를 방지하고자 하였다.
그러나, 이러한 경우에는 도 2에 도시된 바와 같이, Ti/TiN막(21)의 수직 프로파일이 네가티브 기울기(negative slope)로 나타나기 때문에, 결국 배선의 신뢰성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 배선의 수직 프로파일을 균일하게 형성하여 고집적 소자에 대응할 수 있는 반도체 소자의 배선 형성방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 종래의 반도체 소자의 배선 구조를 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
30 : 반도체 기판 31 : Ti/TiN막
32 : 텅스텐막 33 : Ti막
300 : 비트 라인
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선은 반도체기판 상에 배리어 금속막인 Ti/TiN막과, 텅스텐막과, 반사방지막인 TiN막을 순차적으로 증착하는 단계와, Cl2/BCl3가스를 공급하여 상기 반사방지막을 소정 형상으로 건식 식각하는 단계와, 1,000W의 소오스파워와 100W의 바이어스파워 인가 및 10 내지 15mTorr의 압력 하에서, 60∼80sccm의 SF6가스와 N2가스를 공급시키어 텅스텐막을 건식 식각하는 단계와, 1,000∼1,600W의 소오스파워와 100∼120W의 바이어스파워 인가 및 8∼10mTorr의 압력 하에서, Cl2가스를 공급시키어 상기 Ti/TiN막을 건식 식각하여 Ti/TiN막과, 텅스텐막과, 반사방지막이 순차 적층된 구조를 갖는 배선을 형성하는 단계를 포함한 것이 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 반도체 기판(30) 상에 200 내지 500Å 두께의 Ti막과 300 내지 600Å 두께의 TiN막을 적층하여 배리어 금속막으로서 작용하는 Ti/TiN막(31)을 형성한다.
그리고, 베리어금속막인 Ti/TiN막(31) 상부에 1,000 내지 2,000Å의 두께로 텅스텐막(32)을 형성한다. 그런 다음, 텅스텐막(32) 상에 반사방지막인 TiN막(33)을 형성한다.
여기서, 도면에 도시되지는 않았지만, 반도체 기판(30) 상에는 비트라인용 콘택홀을 갖는 절연막이 형성되어져 있고, Ti/TiN막(31), 텅스텐막(32), 및 TiN막(33)은 상기 콘택홀을 통하여 기판(30)과 콘택되어 있다.
그 후, TiN막(33) 상에 포토리소그라피로 포토레지스트막 패턴(미도시)을 형성하고, 상기 포토레지스트막 패턴을 식각 마스크로 하여, TiN막(33), 텅스텐막(32), 및 Ti/TiN막(31)을 식각하여 비트라인(300)을 형성한다.
이때, TiN막(33)은 Cl2/BCl3개스를 이용하여 식각하고, 텅스텐막(32)은 1,000W 이상의 소오스 파워와, 100W이상의 바이어스 파워와, 60 내지 80sccm의 SF6개스와, 10 내지 20SCCM의 N2개스를 이용하여 10 내지 15mTorr의 압력에서 식각한다.
그리고 Ti/TiN막(31)의 식각은 화학 식각 특성이 강한 Cl2개스만을 이용한 등방성 식각으로, 종래 80W 정도보다 비교적 높은 100 내지 120W, 바람직하게 110W의 바이어스 파워와, 1,000 내지 1,600W의 소오스 파워를 이용하여, 8 내지 10mTorr의 압력에서 진행한다.
따라서, 본 발명에서는 Ti/TiN막(31)의 식각시, 화학 식각 특성이 강한 Cl2개스가 높은 바이어스 파워에 의해 직진성이 증가되기 때문에, 식각 후 도 3에 도시된 바와 같이, Ti/TiN막(31)의 수직 프로파일이 포지티브 기울기의 생성 없이 균일하게 나타난다. 그 후, 공지된 방법으로 상기 포토레지스트막 패턴을 제거한다.
상기한 본 발명에 의하면, Ti/TiN막과, 텅스텐막, 및 Ti막의 패터닝시, 텅스텐막의 식각 후 폴리머가 형성되더라도, 비교적 높은 바이어스 파워와 화학 식각 특성이 강한 Cl2개스만을 이용하여, 텅스텐막 하부의 Ti/TiN막을 식각하기 때문에,Ti/TiN막의 균일한 수직 프로파일을 얻을 수 있다.
이에 따라, Ti/TiN막의 포지티브 기울기로 인한 배선간의 단락을 방지할 수 있을 뿐만 아니라, 후속 공정에 대한 마진을 용이하게 확보할 수 있으므로, 고집적 소자에 대응하는 것이 가능하다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (2)

  1. 반도체기판 상에 배리어 금속막인 Ti/TiN막과, 텅스텐막과, 반사방지막인 TiN막을 순차적으로 증착하는 단계와,
    Cl2/BCl3가스를 공급하여 상기 반사방지막을 소정 형상으로 건식 식각하는 단계와,
    1,000W의 소오스파워와 100W의 바이어스파워 인가 및 10 내지 15mTorr의 압력 하에서, 60∼80sccm의 SF6가스와 N2가스를 공급시키어 상기 텅스텐막을 건식 식각하는 단계와,
    1,000∼1,600W의 소오스파워와 100∼120W의 바이어스파워 인가 및 8∼10mTorr의 압력 하에서, Cl2가스를 공급시키어 상기 Ti/TiN막을 건식 식각하여 Ti/TiN막과, 텅스텐막과, 반사방지막이 순차 적층된 구조를 갖는 배선을 형성하는 단계를 포함한 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 Ti/TiN막은 상기 Ti막을 200 내지 500Å 두께로 증착한 후에 상기 TiN막을 300 내지 600Å 두께로 증착하여 형성하고, 상기 텅스텐막은 1,000 내지 2,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019980025832A 1998-06-30 1998-06-30 반도체소자의배선형성방법 KR100315020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025832A KR100315020B1 (ko) 1998-06-30 1998-06-30 반도체소자의배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025832A KR100315020B1 (ko) 1998-06-30 1998-06-30 반도체소자의배선형성방법

Publications (2)

Publication Number Publication Date
KR20000004400A KR20000004400A (ko) 2000-01-25
KR100315020B1 true KR100315020B1 (ko) 2002-04-24

Family

ID=19542220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025832A KR100315020B1 (ko) 1998-06-30 1998-06-30 반도체소자의배선형성방법

Country Status (1)

Country Link
KR (1) KR100315020B1 (ko)

Also Published As

Publication number Publication date
KR20000004400A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
KR100548515B1 (ko) 반도체 소자의 금속 배선의 형성 방법
KR100315020B1 (ko) 반도체소자의배선형성방법
JP2001085389A (ja) 半導体装置のドライエッチング方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100257771B1 (ko) 반도체 소자의 깊이가 다른 콘택홀 형성 방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100447325B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100443351B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100390997B1 (ko) 금속 배선 형성 방법
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
JP2002134477A (ja) 半導体装置の製造方法
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20220060675A (ko) 보이드가 없는 실리콘 관통전극의 제조방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR20050001536A (ko) 플래쉬 메모리 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee