KR100668726B1 - 반도체 소자의 비트라인 콘택 형성방법 - Google Patents

반도체 소자의 비트라인 콘택 형성방법 Download PDF

Info

Publication number
KR100668726B1
KR100668726B1 KR1020010000224A KR20010000224A KR100668726B1 KR 100668726 B1 KR100668726 B1 KR 100668726B1 KR 1020010000224 A KR1020010000224 A KR 1020010000224A KR 20010000224 A KR20010000224 A KR 20010000224A KR 100668726 B1 KR100668726 B1 KR 100668726B1
Authority
KR
South Korea
Prior art keywords
contact
bit line
forming
gas
etching
Prior art date
Application number
KR1020010000224A
Other languages
English (en)
Other versions
KR20020059161A (ko
Inventor
최동구
김준동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010000224A priority Critical patent/KR100668726B1/ko
Publication of KR20020059161A publication Critical patent/KR20020059161A/ko
Application granted granted Critical
Publication of KR100668726B1 publication Critical patent/KR100668726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 비트라인 콘택 형성방법에 관한 것으로, 특히, 금속 콘택 식각 공정을 두단계로 나누어 진행함에 있어서, 제 1단계에서는 절연막의 식각 특성과 감광막 마스크에 대한 선택비가 높은 조건으로 식각 정지막 전까지 식각한 후, 제 2 단계로 하드 마스크 질화막의 식각 특성이 우수한 조건으로 식각하여 콘택 형성 시 식각이 멈추는 것을 방지할 수 있는 것을 특징으로 하여 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
콘택, 에치 스톱(etch stop)

Description

반도체 소자의 비트라인 콘택 형성방법{Method for forming the bit line contact in semiconductor device}
도 1a 내지 도 1d는 종래 반도체 소자의 비트라인 콘택 형성방법을 순차적으로 나타낸 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 비트라인 콘택 형성방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
110 : 반도체 기판 120 : 도전층
130 : 하드마스크 질화막 140 : 비트라인 스페이서
150 : 제 1 층간절연막 160 : 식각정지막
170 : 제 2 층간절연막 180 : 감광막
190 : 콘택홀
본 발명은 반도체 소자의 비트라인 콘택 형성방법에 관한 것으로, 특히, 금속 콘택 식각 공정을 두단계로 나누어 진행함에 있어서, 제 1단계에서는 절연막의 식각 특성과 감광막 마스크에 대한 선택비가 높은 조건으로 식각 정지막 전까지 식각한 후, 제 2 단계로 하드 마스크 질화막의 식각 특성이 우수한 조건으로 식각하여 콘택 형성 시 식각이 멈추는 것을 방지할 수 있는 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법에 관한 것이다.
일반적으로, 다층 구조의 금속 배선 구조에서 하층의 금속과 상층의 금속은 층간절연막에 의하여 분리되어 있으며, 상층과 하층의 연결이 필요한 부분은 상층의 금속을 증착하기 전에 층간절연막에 금속층간 콘택홀을 통하여 두 층의 금속배선이 연결되게 된다.
최근 반도체 소자의 고집적화 추세에 따라 유기물, 폴리머 부산물 및 파티클(particle) 등으로 대표되는 오염이 제품의 수율과 신뢰성에 큰 영향을 미치게 되었다.
도 1a 내지 도 1d는 종래 반도체 소자의 비트라인 콘택 형성방법을 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 도전층(20)과 하드마스크질화막(30)을 증착하고 감광막(미도시함)을 도포하여 비트라인 형성 식각 공정을 실시하여 비트라인을 형성한다. 그리고, 상기 비트라인 측벽에 스페이서(40)를 형성하여 도전층(20)의 손상을 방지한다.
그리고, 도 1b에 도시된 바와 같이, 상기 결과물 상에 층간절연막(50)으로 산화막과 층간절연막(50)을 보호하기 위한 반사방지막(60)을 순차적으로 증착한다.
이어서, 도 1c에 도시된 바와 같이, 상기 반사방지막(60) 상부에 비트라인 콘택을 형성하기 위해 감광막(70)을 적층한 후, 패터닝 한다.
계속하여, 도 1d에 도시된 바와 같이, 상기 감광막(70)을 마스크로 하여 비트라인의 하드마스크질화막(30)까지 식각하여 비트라인 콘택(80)을 형성한다.
그런데, 상기와 같이 종래 반도체 소자의 비트라인 콘택 형성방법에 따르면, 상기 비트라인 콘택 형성 시 한번의 식각 공정을 통하여 반사방지막, 층간절연막 및 하드마스크질화막을 식각함에 있어서, 각각의 막들마다 식각 선택비가 달라서 하나의 식각 조건으로 식각공정을 진행할 경우 보잉(bowing) 현상이 없는 프로파일(profile)을 구현하는데 문제점이 있었다.
또한, 상기 층간절연막이 두꺼운 경우 식각시간이 길어져 웨이퍼의 온도가 상승하여 하드마스크질화막 식각을 방해하기 때문에 에치 스톱(etch stop)이 발생되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 금속 콘택 식각 공정을 두단계로 나누어 진행함에 있어서, 제 1단계에서는 절연막의 식각 특성과 감광막 마스크에 대한 선택비가 높은 조건으로 식각 정지막 전까지 식각한 후, 제 2 단계로 하드 마스크 질화막의 식각 특성이 우수한 조건으로 식각하여 콘택 형성 시 식각이 멈추는 것을 방지하도록 하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 도전층과 하드마스크질화막을 순차적으로 증착하여 비트라인을 형성한 후, 비트라인 스페이서를 형성하는 단계와, 상기 결과물 상에 제 1 층간절연막, 식각정지막 및 제 2 층간절연막을 순차적으로 증착하는 단계와, 상기 제 2 층간절연막 상부에 비트라인 콘택을 형성하기 위한 감광막을 도포하고, 상기 감광막을 마스크로 하여 식각정지막 전까지 제 1 콘택 식각 공정을 진행하여 제 1 콘택을 형성한 후 안정화시키는 단계와, 상기 감광막을 마스크로 하여 도전층 상부까지 제 2 콘택 식각 공정을 진행하여 비트라인 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법을 제공한다.
본 발명은 비트라인 콘택 식각 시 각각 다른 식각 조건으로 두 번 식각공정을 진행하여 콘택 프로파일의 보잉 현상과 에치 스톱 현상을 방지하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 비트라인 콘택 형성방법을 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(110) 상에 도전층(120)과 하드마스크질화막(130)을 증착하고 감광막(미도시함)을 도포하여 비트라인 형성 식각 공정을 실시하여 비트라인을 형성한다. 그리고, 상기 비트라인 측벽에 스페이서(140)를 형성하여 도전층(120)의 손상을 방지한다.
이때, 상기 하드마스크질화막(130)은 500∼1500Å 의 두께로 증착한다.
그리고, 도 2b에 도시된 바와 같이, 상기 결과물 상에 제 1 층간절연막(150), 식각 정지막(160) 및 제 2 층간절연막(170)을 순차적으로 증착한다.
이때, 상기 식각 정지막(160)은 후속 두단계의 식각 공정 시 제 1 콘택 식각 공정과 제 2 콘택 식각 공정의 경계점으로 사용되며, 200∼1000Å 범위의 두께로 증착한다.
이어서, 도 2c에 도시된 바와 같이, 상기 제 2 층간절연막(170) 상부에 비트라인 콘택이 형성되도록 감광막(180)을 도포하여, 이 감광막(180)을 마스크로 하여 식각 정지막(160) 전까지 제 1 콘택 식각 공정을 진행한 후 웨이퍼의 상태를 안정화시킨다.
이때, 상기 제 1 콘택 식각 공정 시 감광막(180)에 대한 식각 선택비가 높은 C/F비율을 지닌 C4F8, C5F8 및 C4F6 가스와 콘택홀 식각 특성 개선을 위한 CO, O2 및 Ar가스가 혼합된 가스를 사용하여 식각한다.
또한, 상기 제 1 콘택 식각 공정을 마친 후 20∼120sec 정도 안정화 단계를 거친 후에 후속 공정인 제 2 콘택 식각 공정을 실시하며, 상기 안정화 단계에서는 플라즈마가 생성되지 않게 파워가 오프된 상태에서 CxHyFz 가스인 CH3F, CH2F2 , CHF3 및 C2H2F5 가스와 CO, O2 및 Ar가스가 혼합된 가스만 흘려준다.
계속하여, 도 2d에 도시된 바와 같이, 상기 감광막(180)을 마스크로 하여 비트라인의 하드마스크질화막(130)까지 제 2 콘택 식각 공정을 진행하여 비트라인 콘택(190)을 형성한다.
이때, 상기 제 2 콘택 식각 공정은 비트라인의 하드마스크질화막(130)이 완전 식각되도록 전체 식각 시간의 20∼70% 정도 과도식각하며, CxHyFz 가스인 CH3F, CH2F2, CHF3 및 C2H2F5 가스와 CO, O 2 및 Ar가스가 혼합된 가스를 사용하여 콘택홀의 식각 특성을 향상시킨다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 소자의 비트라인 콘택 형성방법을 이용하게 되면, 금속 콘택 식각 공정을 두단계로 나누어 진행함에 있어서, 제 1단계에서는 절연막의 식각 특성과 감광막 마스크에 대한 선택비가 높은 조건으로 식각 정지막 전까지 식각한 후, 제 2 단계로 하드 마스크 질화막의 식각 특성이 우수한 조건으로 식각하여 콘택 형성 시 식각이 멈추는 것을 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (6)

  1. 반도체 기판 상에 도전층과 하드마스크질화막을 순차적으로 증착하여 비트라인을 형성한 후, 비트라인 스페이서를 형성하는 단계와;
    상기 결과물 상에 제 1 층간절연막, 식각정지막 및 제 2 층간절연막을 순차적으로 증착하는 단계와;
    상기 제 2 층간절연막 상부에 비트라인 콘택을 형성하기 위한 감광막을 도포하고, 상기 감광막을 마스크로 하여 식각정지막 전까지 제 1 콘택 식각 공정을 진행하여 제 1 콘택을 형성한 후 안정화시키는 단계와;
    상기 감광막을 마스크로 하여 도전층 상부까지 제 2 콘택 식각 공정을 진행하여 비트라인 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법.
  2. 제 1항에 있어서, 상기 하드마스크질화막은 200∼1000Å 범위의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법.
  3. 제 1항에 있어서, 상기 제 1 콘택 식각 공정 시, C4F8, C5F8 및 C4F6 가스 중 어느 하나 이상의 가스와 CO, O2 및 Ar가스가 혼합된 가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법.
  4. 제 1항 및 제 3항에 있어서, 상기 제 1 콘택을 형성한 후, 안정화 할때, 파워가 오프된 상태에서 20∼120sec 정도의 시간 동안 CxHyFz 가스와 CO, O2 및 Ar가스가 혼합된 가스를 흘려 안정화시키는 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법.
  5. 제 1항에 있어서, 상기 제 2 콘택 식각 공정 시, 전체 식각 시간의 20∼70% 정도 과도식각하는 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법.
  6. 제 1항 및 제 5항에 있어서, 상기 제 2 콘택 식각 공정 시, CxHyFz 가스와 CO, O2 및 Ar가스가 혼합된 가스를 사용하는 것을 특징으로 하는 반도체 소자의 비트라인 콘택 형성방법.
KR1020010000224A 2001-01-03 2001-01-03 반도체 소자의 비트라인 콘택 형성방법 KR100668726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000224A KR100668726B1 (ko) 2001-01-03 2001-01-03 반도체 소자의 비트라인 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000224A KR100668726B1 (ko) 2001-01-03 2001-01-03 반도체 소자의 비트라인 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20020059161A KR20020059161A (ko) 2002-07-12
KR100668726B1 true KR100668726B1 (ko) 2007-01-26

Family

ID=27690644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000224A KR100668726B1 (ko) 2001-01-03 2001-01-03 반도체 소자의 비트라인 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100668726B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739971B1 (ko) * 2006-06-30 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR20020059161A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
JP2001156170A (ja) 多層配線の製造方法
JPH11135626A (ja) 半導体装置の製造方法
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
KR100400173B1 (ko) 반도체소자 제조방법
KR20040028499A (ko) 반도체장치의 제조방법
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
US6995087B2 (en) Integrated circuit with simultaneous fabrication of dual damascene via and trench
US6319844B1 (en) Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
US20030119329A1 (en) Method for fabricating semiconductor device capable of improving process margin of self align contact
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100480233B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100444167B1 (ko) 다단계 콘택홀 형성방법
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR0166508B1 (ko) 반도체 소자의 금속배선 형성방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100443351B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100480580B1 (ko) 질소가스를사용하여반도체소자의비아홀을형성하는방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee