JP2001156170A - 多層配線の製造方法 - Google Patents

多層配線の製造方法

Info

Publication number
JP2001156170A
JP2001156170A JP33927999A JP33927999A JP2001156170A JP 2001156170 A JP2001156170 A JP 2001156170A JP 33927999 A JP33927999 A JP 33927999A JP 33927999 A JP33927999 A JP 33927999A JP 2001156170 A JP2001156170 A JP 2001156170A
Authority
JP
Japan
Prior art keywords
mask
etching
wiring
insulating film
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33927999A
Other languages
English (en)
Inventor
Koji Miyata
幸児 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33927999A priority Critical patent/JP2001156170A/ja
Priority to US09/725,060 priority patent/US20010002331A1/en
Publication of JP2001156170A publication Critical patent/JP2001156170A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Abstract

(57)【要約】 【課題】 ２層マスクを用いたデュアルダマシン構造の
製造方法で、配線溝を形成するエッチングの際に、その
ときのエッチングマスクの後退を抑えて、エッチング加
工精度の向上を図る。 【解決手段】 第１のマスク１５とそれよりも上層に配
置される第２のマスク１６とを用いて、配線が形成され
る配線溝２２と、その配線溝２２に形成される配線と該
配線よりも下層の配線とに接続するプラグが形成される
接続孔２１とを第１、第２の層間絶縁膜１２、１４に形
成する多層配線の製造方法において、第２のマスク１６
に形成された開口部１７の側壁に、この第２のマスク１
６よりもエッチング耐性の高い材料からなるサイドウォ
ール１９を形成する多層配線の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線の製造方
法に関し、詳しくは２層のハードマスクを用いてデュア
ルダマシン構造を形成する工程を備えた多層配線の製造
方法に関する。
【０００２】
【従来の技術】半導体装置の動作速度の向上と低消費電
力化のために低誘電率材料を採用したデュアルダマシン
配線のプロセス技術の開発が進んでいる。デュアルダマ
シン配線では、層間絶縁膜に配線溝と接続孔（ビアホー
ル）とを形成しておき、その配線溝とビアホールとに同
時に導電材料を埋め込むため、ビアホールと配線溝とに
別々に導電材料を埋め込むシングルダマシン法に比べて
製造コストを低減できる利点がある。層間絶縁膜に配線
溝とビアホールとを形成するためには、通常、２回のレ
ジスト剥離工程が必要になるが、低誘電率材料の多くは
レジスト剥離工程で劣化するため、レジスト剥離工程で
は低誘電率材料が露出市内ようにすることが求められ
る。そのため、低誘電率材料を層間絶縁膜に採用したデ
ュアルダマシン加工では、工程順の工夫が必要となる。
【０００３】そこで、２層ハードマスク法が、例えば、
Symposium on VLSI Technology Digest of Technical P
apers (1999)（米） p.41-42 に提案されている。以
下、２層マスク法の３例（従来例１〜従来例３）を順を
追って説明する。
【０００４】まず、従来例１を、図４に示す製造工程断
面図によって説明する。
【０００５】図４の（１）に示すように、トランジス
タ、配線等が形成された基板１１０に配線材料を拡散さ
せない材料からなる薄いパッシベーション膜１１１を窒
化シリコン膜や炭化シリコン膜で形成した後、ビアホー
ルが形成される第１の層間絶縁膜１１２を酸化シリコン
膜で形成し、エッチングストッパ層１１３を窒化シリコ
ン膜で形成し、配線が形成される第２の層間絶縁膜１１
４を酸化シリコン膜で形成し、絶縁膜からなる下層マス
ク１１５を酸化シリコン膜で形成し、絶縁膜からなる上
層マスク１１６を窒化シリコン膜もしくはシリコン膜で
形成する。
【０００６】なお、この従来例１では、下層マスク１１
５と第２の層間絶縁膜１１４とが同一の酸化シリコン膜
で形成されていて、実際には連続した膜となっている。
この場合には、下層マスク１１５と第２の層間絶縁膜１
１４とを明確に区分して定義することができないため、
一般には上記構成のデュアルダマシン構造の製造方法は
２層ハードマスク法とは呼ばないが、他の２層ハードマ
スク法と同様の効果が得られるため、ここでは、２層ハ
ードマスク法に含めることにした。以下、下層マスク１
１５を第２の層間絶縁膜１１４に含めて説明する。
【０００７】次いで、上層マスク１１６上に配線溝を形
成するために用いるレジストマスク１３１を形成する。
このレジストマスク１３１には配線溝を形成するための
開口部１３２を形成しておく。続いて図４の（２）に示
すように、上記レジストマスク〔図４の（１）参照〕を
用いて上層マスク１１６をエッチングし、溝パターン１
１７を形成する。その後、レジストマスク１３１を除去
する。
【０００８】次に図４の（３）に示すように、上層マス
ク１１６および第２の層間絶縁膜１１４上にビアホール
を形成するために用いるレジストマスク１３３を形成す
る。このレジストマスク１３３にはビアホールを形成す
るための開口部１３４を形成しておく。続いて図４の
（４）に示すように、上記レジストマスク１３３〔前記
図４の（３）参照〕を用いて第２の層間絶縁膜１１４、
エッチングストッパ層１１３を順にエッチングし、ビア
ホールパターン１１８を形成する。その後、レジストマ
スク１３３を除去する。
【０００９】次に図４の（５）に示すように、上層マス
ク１１６をエッチングマスクに用いて第２の層間絶縁膜
１１４をエッチングする。このとき、酸化シリコンから
なる第１の層間絶縁膜１１２も同時にエッチングされ
て、配線溝１２２とビアホール１２１とが形成される。
そして図４の（６）に示すように、ビアホール１２１の
底部に露出しているパッシベーション膜１１１をエッチ
ングする。このとき、同種の材料で形成されている上層
マスク１１６〔前記図４の（５）参照〕も同時にエッチ
ングされて除去される。
【００１０】次に、従来例２を、図５に示す製造工程断
面図によって説明する。
【００１１】図５の（１）に示すように、トランジス
タ、配線等が形成された基板１１０に配線材料を拡散さ
せない材料からなる薄いパッシベーション膜１１１を窒
化シリコン膜や炭化シリコン膜で形成した後、ビアホー
ルが形成される第１の層間絶縁膜１１２を酸化シリコン
膜で形成し、エッチングストッパ層は形成せず、配線が
形成される第２の層間絶縁膜１１４を酸化シリコン膜で
形成し、絶縁膜からなる下層マスク１１５を酸化シリコ
ン膜で形成し、絶縁膜からなる上層マスク１１６を窒化
シリコン膜もしくはシリコン膜で形成する。その後、上
層マスク１１６上に配線溝を形成するために用いるレジ
ストマスク１３１を形成する。このレジストマスク１３
１には配線溝を形成するための開口部１３２を形成して
おく。
【００１２】続いて図５の（２）に示すように、上記レ
ジストマスク１３１〔前記図５の（１）参照〕を用いて
上層マスク１１６をエッチングし、溝パターン１１７を
形成する。その後、レジストマスク１３１を除去する。
【００１３】次に図５の（３）に示すように、上層マス
ク１１６および下層マスク１１５上にビアホールを形成
するために用いるレジストマスク１３３を形成する。こ
のレジストマスク１３３にはビアホールを形成するため
の開口部１３４を形成しておく。続いて図５の（４）に
示すように、上記レジストマスク１３３を用いて下層マ
スク１１５をエッチングし、ビアホールパターン１１８
を形成する。
【００１４】次いで図５の（５）に示すように、上記エ
ッチングをさらに進めて、第２の層間絶縁膜１１４をエ
ッチングして、ビアホールパターン１１８を延長する。
なお、このエッチングでは、上記レジストマスク１３３
〔前記図５の（４）参照〕も同時にエッチング除去され
る。その後図５の（６）に示すように、上層マスク１１
６をエッチングマスクに用いて酸化シリコンからなる下
層マスク１１５をエッチングする。ここで、第２の層間
絶縁膜１１４がエッチングマスクになって酸化シリコン
からなる第１の層間絶縁膜１１２も同時にエッチングさ
れ、下層マスク１１５に配線溝１２２の上部が形成さ
れ、第１の層間絶縁膜１１２にビアホール１２１の上部
が形成される。
【００１５】そして図５の（７）に示すように、上層マ
スク１１６をエッチングマスクに用いて第２の層間絶縁
膜１１４をエッチングし、配線溝１２２を形成する。次
いで図５の（８）に示すように、下層マスク１１５およ
び第１の層間絶縁膜１１２をエッチングマスクにして、
ビアホール１２１の底部に露出しているパッシベーショ
ン膜１１１をエッチングする。このとき、同種の材料で
形成されている上層マスク１１６〔前記図５の（７）参
照〕も同時にエッチングされて除去される。
【００１６】次に、従来例３を、図６に示す製造工程断
面図によって説明する。
【００１７】図６の（１）に示すように、トランジス
タ、配線等が形成された基板１１０に配線材料を拡散さ
せない材料からなる薄いパッシベーション膜１１１を窒
化シリコン膜や炭化シリコン膜で形成した後、ビアホー
ルが形成される第１の層間絶縁膜１１２を有機絶縁膜で
形成し、エッチングストッパ層１１３を酸化シリコン膜
で形成し、配線が形成される第２の層間絶縁膜１１４を
有機絶縁膜で形成し、絶縁膜からなる下層マスク１１５
を酸化シリコン膜で形成し、絶縁膜からなる上層マスク
１１６を窒化シリコン膜もしくはシリコン膜で形成す
る。その後、上層マスク１１６上に配線溝を形成するた
めに用いるレジストマスク１３１を形成する。このレジ
ストマスク１３１には配線溝を形成するための開口部１
３２を形成しておく。
【００１８】図６の（２）に示すように、上記レジスト
マスク１３１〔前記図６の（１）参照〕を用いて上層マ
スク１１６をエッチングし、溝パターン１１７を形成す
る。その後、レジストマスク１３１を除去する。
【００１９】次に図６の（３）に示すように、上層マス
ク１１６および下層マスク１１５上にビアホールを形成
するために用いるレジストマスク１３３を形成する。こ
のレジストマスク１３３にはビアホールを形成するため
の開口部１３４を形成しておく。続いて図６の（４）に
示すように、上記レジストマスク１３３を用いて下層マ
スク１１５をエッチングし、ビアホールパターン１１８
を形成する。さらに図６の（５）に示すように、上記エ
ッチングを進めて、第２の層間絶縁膜１１４をエッチン
グし、ビアホールパターン１１８を延長する。なお、こ
のエッチングでは、上記レジストマスク１３３〔前記図
６の（４）参照〕も同時にエッチング除去する。
【００２０】次いで図６の（６）に示すように、上層マ
スク１１６をエッチングマスクに用いて酸化シリコンか
らなる下層マスク１１５をエッチングする。ここで、第
２の層間絶縁膜１１４がエッチングマスクになって酸化
シリコンからなるエッチングストッパ層１１３も同時に
エッチングされ、エッチングストッパ層１１３にビアホ
ール１２１の上部が形成される。
【００２１】そして図６の（７）に示すように、上層マ
スク１１６をエッチングマスクに用いて有機絶縁膜から
なる第２の層間絶縁膜１１４をエッチングし、配線溝１
２２を形成する。このエッチングでは、有機絶縁膜から
なる第１の層間絶縁膜１１２も同時にエッチングし、ビ
アホール１２１の一部を形成する。
【００２２】次いで図６の（８）に示すように、酸化シ
リコンで形成されている下層マスク１１５およびエッチ
ングストッパ層１１３をエッチングマスクにして、ビア
ホール１２１の底部に露出しているパッシベーション膜
１１１をエッチングする。このとき、同種の材料である
窒化シリコンで形成されている上層マスク１１６〔前記
図６の（７）参照〕も同時にエッチングされて除去され
る。
【００２３】なお、上記酸化シリコン膜は例えば有機Ｓ
ＯＧ膜で形成することが可能である。特に、酸化シリコ
ン膜より有機ＳＯＧ膜の方が誘電率が低いため、高性能
な半導体装置を製造できるという利点がある。有機ＳＯ
Ｇの適用例としては、従来例３のエッチングストッパ層
に適用できる。
【００２４】次に、２層ハードマスク法の従来の応用技
術を以下に説明する。２層ハードマスク法を応用するこ
とにより、自己整合的に配線溝の内部にビアホールを形
成する技術（Advanced Metallization Conference (199
9)（米） p.163 参照）である、いわゆるセルフアライ
ンビアが可能になる。
【００２５】この技術では、図７の（１）に示すよう
に、ミスアライメントのために、マスク上の配線溝パタ
ーンの領域Ｔに対して、マスク上のビアホールパターン
を示す領域ＶがＭだけずれた場合を説明する。マスク上
のビアホールパターンの領域Ｖを転写してビアホール用
マスク２１３に開口部２２３を形成し、その後第２の層
間絶縁膜２１４、配線溝用マスク２１５を形成してか
ら、マスク上の配線溝パターンの領域Ｔを転写して配線
溝用マスク２１５に開口部２２４を形成する。その配線
溝用マスク２１５をエッチングマスクに用いて第２の層
間絶縁膜２１４に配線溝２２２を形成する。さらにビア
ホール用マスク２１３をエッチングマスクに用いて第１
の層間絶縁膜２１２およびパッシベーション膜２１１に
ビアホール２２１を形成する。このように、ビアホール
用のマスク２１３に形成される開口部２２３の一部が配
線溝２２２からはみ出すような場合であっても、自己整
合的に配線溝２２２の中にのみビアホール２２１を形成
する技術である。
【００２６】もしくは、マスクの段階で、故意に配線溝
からはみ出すような大きいビアホールを作製しておき、
同様の方法で配線溝に丁度収まるビアホールを形成する
技術のことをセルフアラインビアとよぶこともある。
【００２７】一方、非セルフアラインビアの場合には、
図７の（２）に示すように、ミスアライメントのため
に、マスク上の配線溝パターンの領域Ｔに対して、マス
ク上のビアホールパターンを示す領域ＶがＭだけずれた
場合を説明する。マスク上の配線溝パターンの領域Ｔを
転写して配線溝用マスク２１５に開口部２２４を形成す
る。その配線溝用マスク２１５をエッチングマスクに用
いて第２の層間絶縁膜２１４に配線溝２２２を形成す
る。さらにマスク上のビアホールパターンの領域Ｖを転
写してビアホール用マスク２１３に開口部２２３を形成
し、このビアホール用マスク２１３をエッチングマスク
に用いて第１の層間絶縁膜２１２にビアホール２２１を
形成する。このように、ミスアライメントの場合には、
配線溝２２２からビアホール２２１の一部がはみ出して
形成されてしまう。
【００２８】上記セルフアラインビアは、上記接続した
従来例１〜３の全てに適用することができる。具体的に
は、例えば、従来例１では前記図４の（４）によって説
明した工程、従来例２では前記図５の（４）および
（５）によって説明した工程、従来例３では前記図６の
（４）および（５）によって説明した工程において、上
層マスクとの選択比のよいエッチングを行えばよい。
【００２９】
【発明が解決しようとする課題】しかしながら、上記従
来例１の製造方法では、配線溝およびビアホールを開口
する工程で、シリコンもしくは窒化シリコンからなる上
層マスクをエッチングマスクとして酸化シリコンからな
る第２の層間絶縁膜および第１の層間絶縁膜をエッチン
グするが、この工程では、上層マスクのいわゆる肩落ち
が激しく、そのためにマスクが後退して配線溝が拡がっ
て形成されるという問題が生じる。つまり、上層マスク
に用いた窒化シリコンやシリコンは酸化シリコン膜のド
ライエッチングに対する耐性が十分ではないためであ
る。そのため、設計寸法通りの配線溝を形成することが
困難になっていた。上記従来例１では、５００ｎｍの厚
さの酸化シリコンからなる第１の層間絶縁膜をエッチン
グする必要があるため、配線溝は設計寸法より１５０ｎ
ｍも拡大してしまった。
【００３０】また、上記従来例１において、第１の層間
絶縁膜や第２の層間絶縁膜を有機ＳＯＧで形成した場合
には、上記エッチング条件において有機ＳＯＧのエッチ
ング速度は酸化シリコンのエッチング速度と比較して１
／３程度である。そのため、エッチング時間をさらに延
ばす必要があるため、配線溝の拡がりはさらに拡大して
しまうことになる。
【００３１】上記従来例２の製造方法では、シリコンも
しくは窒化シリコンで形成されている上層マスクをエッ
チングマスクに用いて、酸化シリコンからなる下層マス
クおよび第１の層間絶縁膜をエッチングするが、この工
程では、上層マスクのいわゆる肩落ちが激しく、そのた
めにマスクが後退して配線溝が拡がって形成されるとい
う問題が生じる。つまり、上層マスクに用いた窒化シリ
コンやシリコンは酸化シリコン膜のドライエッチングに
対する耐性が十分ではないためである。そのため、設計
寸法通りの配線溝を形成することが困難になっていた。
上記従来例２では、５００ｎｍの厚さの酸化シリコンか
らなる第１の層間絶縁膜をエッチングする必要があるた
め、配線溝は設計寸法より１５０ｎｍも拡大してしまっ
た。
【００３２】また、上記従来例２において、第１の層間
絶縁膜を有機ＳＯＧで形成した場合には、上記エッチン
グ条件において有機ＳＯＧのエッチング速度は酸化シリ
コンのエッチング速度と比較して１／３程度である。そ
のため、エッチング時間をさらに延ばす必要があるた
め、配線溝の拡がりはさらに拡大してしまうことにな
る。
【００３３】上記従来例３の製造方法では、シリコンも
しくは窒化シリコンで形成されている上層マスクをエッ
チングマスクに用いて、酸化シリコンからなる下層マス
クをエッチングするが、この工程では、上層マスクのい
わゆる肩落ちが激しく、そのためにマスクが後退して配
線溝が拡がって形成されるという問題が生じる。つま
り、上層マスクに用いた窒化シリコンやシリコンは酸化
シリコン膜のドライエッチングに対する耐性が十分では
ないためである。そのため、設計寸法通りの配線溝を形
成することが困難になっていた。ただし、この工程で
は、２００ｎｍの厚さの下層マスクをエッチングするだ
けでよいので、配線溝の拡がりは５０ｎｍ程度であっ
た。しかしながら、微細配線が要求される世代の配線溝
では、許容範囲（例えば２０ｎｍ）を大きく上回ってし
まい、加工不良となった。
【００３４】また、上記従来例３において、下層マスク
もしくは中間に形成するエッチングストッパ層を有機Ｓ
ＯＧで形成した場合には、上記エッチング条件において
有機ＳＯＧのエッチング速度は酸化シリコンのエッチン
グ速度と比較して１／３程度である。そのため、エッチ
ング時間をさらに延ばす必要があるため、配線溝の拡が
りはさらに拡大してしまうことになる。
【００３５】上記従来例１〜３では、上層マスクのエッ
チング耐性が十分でないことが問題となっている。そこ
で、ドライエッチング耐性の高い金属もしくは金属化合
物を用いて３０ｎｍ程度の厚さの上層マスクを形成する
方法もある。しかしながら、金属もしくは金属化合物で
上層マスクを形成した場合には、リソグラフィー工程で
の下地の判別が困難になり、アライメントができなくな
るという不都合が生じる。そのため、ドライエッチング
耐性が不十分ではあるが窒化シリコン膜やシリコン膜を
用いて上層マスクを形成する必要があった。
【００３６】また、セルフアラインビアを作製しようと
しても、実際のところは、前記図７の（１）によって説
明したように、上層マスクのエッチング耐性が低いた
め、前記図４の（２）に示すように、実際には、マスク
上の配線溝幅よりも拡大した状態に層間絶縁膜に形成さ
れる配線溝は加工される。したがって、セルフアライン
ビアの形成は困難となっている。
【００３７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた多層配線の製造方法であり、第１
のマスクと該第１のマスクよりも上層に配置される第２
のマスクとを用いて、配線が形成される配線溝と、該配
線溝に形成される配線と該配線よりも下層の配線とを接
続するプラグが形成される接続孔とを層間絶縁膜に形成
する多層配線の製造方法において、前記第２のマスクに
形成された開口部の側壁に、前記第２のマスクよりもエ
ッチング耐性の高い材料からなるサイドウォールを形成
する多層配線の製造方法である。
【００３８】上記多層配線の製造方法では、層間絶縁膜
に配線溝を形成する前に、第２のマスクに形成した開口
部の側壁に第２のマスクよりもエッチング耐性の高い材
料からなるサイドウォールを形成しておくことから、配
線溝をエッチングにより形成する際に、第２のマスクの
後退がサイドウォールによって抑えられる。このため、
配線溝が設計寸法より大きく拡がった状態に形成される
ことが無くなり、設計寸法範囲内の幅に配線溝が形成さ
れる。
【００３９】
【発明の実施の形態】本発明の多層配線の製造方法に係
る第１の実施の形態を、図１の製造工程断面図によって
説明する。
【００４０】図１の（１）に示すように、一例として、
半導体基板にトランジスタ等の半導体素子を形成し、さ
らに配線、絶縁膜等を形成して基板１０が構成されてい
る。このような基板１０上に薄いパッシベーション膜１
１を、例えば、配線材料を拡散させないような材料とし
て、５０ｎｍ程度の厚さの窒化シリコン膜や炭化シリコ
ン膜で形成する。その後順に、接続孔（以下、ビアホー
ルとして説明する）が形成される第１の層間絶縁膜１２
を、例えばポリアリールエーテルのような有機絶縁膜で
５００ｎｍの厚さに形成し、エッチングストッパ層１３
を、例えば酸化シリコン膜で５０ｎｍの厚さに形成し、
配線が形成される第２の層間絶縁膜１４を、例えばポリ
アリールエーテルのような有機絶縁膜で３００ｎｍの厚
さに形成し、第１のマスク１５を、例えば酸化シリコン
膜で２００ｎｍの厚さに形成し、第２のマスク１６を、
例えば窒化シリコン膜で１００ｎｍの厚さに形成する。
【００４１】次いで、通常のレジスト塗布工程およびリ
ソグラフィー工程を行って、上記第２のマスク１６上に
配線溝を形成するために用いるレジストマスク３１を形
成する。このレジストマスク３１には配線溝を形成する
ための開口部３２を形成しておく。
【００４２】続いて図１の（２）に示すように、上記レ
ジストマスク３１〔図１の（１）参照〕を用いて第２の
マスク１６をエッチングし、溝パターン１７を形成す
る。このエッチングでは、通常の平行平板型プラズマエ
ッチング装置を用い、エッチングガスにはトリフルオロ
メタン（ＣＨＦ3 ）とアルゴン（Ａｒ）と酸素（Ｏ2 ）
とを用いた。また基板温度は０℃とした。その後、レジ
ストマスク３１〔前記図１の（１）参照〕を除去する。
【００４３】次いで、図１の（３）に示すように、スパ
ッタリングによって、第２のマスク１６の表面および溝
パターン１７の内面を被覆するように、サイドウォール
を形成するための絶縁膜１８を、第１、第２の層間絶縁
膜１２、１４のエッチングに対する耐性の強い材料とし
て、例えば窒化タンタル（ＴａＮ）を３０ｎｍの厚さに
堆積して形成する。ここで用いたスパッタリング装置の
側壁のカバリッジはおよそ０．５であったため、第２の
マスク１６に形成した溝パターン１７の側壁には、１５
ｎｍの厚さに絶縁膜１８が形成された。
【００４４】次いで、図１の（４）に示すように、異方
性エッチングによって、上記絶縁膜１８をエッチング
し、第２のマスク１６に形成した溝パターン１７の側壁
にサイドウォール１９を形成する。
【００４５】その後、図１の（５）に示すように、再
び、通常のレジスト塗布工程およびリソグラフィー工程
を行って、第２のマスク１６、サイドウォール１９およ
び第１のマスク１５上にビアホールを形成するために用
いるレジストマスク３３を形成する。このレジストマス
ク３３にはビアホールを形成するための開口部３４を形
成しておく。
【００４６】次に、図１の（６）に示すように、上記レ
ジストマスク３３を用いて第１のマスク１５をエッチン
グし、ビアホールパターン２０を形成する。このエッチ
ングでは、通常の平行平板型プラズマエッチング装置を
用い、エッチングガスにはオクタフルオロシクロブタン
（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と酸素（Ｏ2 ）とを用
いた。また基板温度は０℃とした。
【００４７】続いて図１の（７）に示すように、上記エ
ッチングをさらに進めて、第２の層間絶縁膜１４をエッ
チングして、ビアホールパターン２０を延長する。この
エッチングでは、通常の電子サイクロトロン共鳴（以下
ＥＣＲという、ＥＣＲはElectron Cycrotron Resonance
の略）型プラズマエッチング装置を用い、エッチングガ
スにはアンモニア（ＮＨ3 ）を用いた。また基板温度は
−５０℃に設定した。なお、このエッチングでは、上記
レジストマスク３３〔前記図１の（６）参照〕も同時に
エッチング除去された。そしてレジストマスク３３が除
去された後のエッチングでは、第１のマスク１５がエッ
チングマスクとして作用する。
【００４８】次に、図１の（８）に示すように、第２の
マスク１６およびサイドウォール１９をエッチングマス
クに用いて酸化シリコンからなる第１のマスク１５をエ
ッチングする。ここで、酸化シリコンからなるエッチン
グストッパ層１３も同時にエッチングされ、エッチング
ストッパ層１３にビアホール２１の上部が形成される。
このエッチング条件は、前記図１の（６）によって説明
した酸化シリコンのエッチング条件と同様とした。
【００４９】そして図１の（９）に示すように、第２の
マスク１６およびサイドウォール１９をエッチングマス
クに用いて有機絶縁膜からなる第２の層間絶縁膜１４を
エッチングし、配線溝２２を形成する。このエッチング
では、有機絶縁膜からなる第１の層間絶縁膜１２も同時
にエッチングし、ビアホール２１の主部を形成する。こ
こでのエッチング条件は、前記図１の（７）によって説
明した有機絶縁膜のエッチング条件と同様の条件に設定
した。
【００５０】次いで図１の（１０）に示すように、第１
のマスク１５およびエッチングストッパ層１３をエッチ
ングマスクにして、ビアホール２１の底部に露出してい
るパッシベーション膜１１をエッチングする。このと
き、同種の材料で形成されている第２のマスク１６〔前
記図１の（９）参照〕もエッチングされ、またサイドウ
ォール１９〔前記図１の（９）参照〕も同時にエッチン
グされて除去される。このエッチングでは、通常の高密
度プラズマエッチング装置を用い、エッチングガスには
サルファーヘキサフルオライド（ＳＦ6 ）を用いた。ま
た基板温度は０℃とした。
【００５１】上記第１の実施の形態で説明した多層配線
の製造方法では、配線溝２２を形成する前に、第２のマ
スク１６に形成した溝パターン１７の側壁にサイドウォ
ール１９を形成しておくことから、配線溝２２をエッチ
ングにより形成する際に、第２のマスク１６の後退がサ
イドウォール１９によって抑えられる。このため、配線
溝２２が設計寸法より大きく拡がった状態に形成される
ことが無くなり、設計寸法範囲内の幅に配線溝２２を形
成することができるようになった。
【００５２】上記第１の実施の形態では、サイドウォー
ル１９の材料として窒化タンタルを用いたが、配線溝２
２を形成するエッチングに対する耐性が高い材料であれ
ば、どのような材料を用いてもよい。例えば、タングス
テン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）のよう
な高融点金属材料、窒化タングステン（ＷＮ）、窒化チ
タン（ＴｉＮ）のような高融点金属化合物材料を用いる
ことができる。このような高融点金属系の材料は、配線
材料のバリア層として用いられているため、製造ライン
に新規の装置を導入する必要がなく、製造コストの面で
有利となる。特に、タングステン（Ｗ）、タンタル（Ｔ
ａ）、窒化タングステン（ＷＮ）もしくは窒化タンタル
（ＴａＮ）を用いることは、図１の（１０）によって説
明したサルファーヘキサフルオライド（ＳＦ6 ）プラズ
マやテトラフルオロメタン（ＣＦ4 ）プラズマを用いる
ことで、第２のマスク１６とともにサイドウォール１９
も同時にエッチングされて除去することができる。この
ため、サイドウォール１９を形成しても、サイドウォー
ル１９が残ることによる成膜時のカバリッジ等の問題を
引き起こすことがない。
【００５３】また、チタン（Ｔｉ）、窒化チタン（Ｔｉ
Ｎ）を用いる際には、サイドウォール除去工程を、図１
の（９）によって説明した配線溝２２を形成が完了した
直後に行ってもよく、また、接続孔２１を形成した後に
行ってもよい。そのエッチング方法としては、一般に用
いられている平行平板型ＲＦプラズマエッチング装置を
用い、エッチングガスに塩素（Ｃｌ）を含むガスを用
い、例えば、ＲＦパワーを２ｋＷ、基板温度を２０℃に
設定した。
【００５４】次に、本発明の多層配線の製造方法に係る
第２の実施の形態を、図２の製造工程断面図によって説
明する。
【００５５】前記図１の（１）〜（４）によって説明し
たのと同様の方法によって、図２の（１）に示すよう
に、一例として、半導体基板にトランジスタ等の半導体
素子を形成し、さらに配線、絶縁膜等を形成して基板１
０が構成されている。このような基板１０上に薄いパッ
シベーション膜１１を、例えば、配線材料を拡散させな
いような材料として、５０ｎｍ程度の厚さの窒化シリコ
ン膜や炭化シリコン膜で形成する。その後順に、接続孔
（以下、ビアホールとして説明する）が形成される第１
の層間絶縁膜１２を、例えば酸化シリコン膜で５００ｎ
ｍの厚さに形成し、配線が形成される第２の層間絶縁膜
１４を、例えばポリアリールエーテルのような有機絶縁
膜で３００ｎｍの厚さに形成し、第１のマスク１５を、
例えば酸化シリコン膜で２００ｎｍの厚さに形成し、第
２のマスク１６を、例えば窒化シリコン膜で１００ｎｍ
の厚さに形成する。この例では、上記第１の層間絶縁膜
１２がエッチングストッパも兼ねている。
【００５６】次いで、通常のレジスト塗布工程およびリ
ソグラフィー工程を行って、第２のマスク１６上に、配
線溝を形成するために用いるレジストマスク３１を形成
する。このレジストマスク３１には配線溝を形成するた
めの開口部３２を形成しておく。
【００５７】続いて図２の（２）に示すように、上記レ
ジストマスク３１〔図２の（１）参照〕を用いて第２の
マスク１６をエッチングし、溝パターン１７を形成す
る。その後、レジストマスク３１を除去する。
【００５８】次いで、図２の（３）に示すように、スパ
ッタリングによって、第２のマスク１６の表面および溝
パターン１７の内面を被覆するように、サイドウォール
を形成するための絶縁膜１８を、第１、第２の層間絶縁
膜１２、１４のエッチングに対する耐性の強い材料とし
て、例えば窒化タンタル（ＴａＮ）を３０ｎｍの厚さに
堆積して形成する。ここで用いたスパッタリング装置の
側壁のカバリッジはおよそ０．５であったため、第２の
マスク１６に形成した溝パターン１７の側壁には、１５
ｎｍの厚さに絶縁膜１８が形成された。
【００５９】次いで、図２の（４）に示すように、異方
性エッチングによって、上記絶縁膜１８をエッチング
し、第２のマスク１６に形成した溝パターン１７の側壁
にサイドウォール１９を形成する。
【００６０】次に図２の（５）に示すように、再び、通
常のレジスト塗布工程およびリソグラフィー工程を行っ
て、第２のマスク１６、サイドウォール１９および第１
のマスク１５上にビアホールを形成するために用いるレ
ジストマスク３３を形成する。このレジストマスク３３
にはビアホールを形成するための開口部３４を形成して
おく。
【００６１】次に、図２の（６）に示すように、上記レ
ジストマスク３３を用いて第１のマスク１５をエッチン
グし、ビアホールパターン２０を形成する。このエッチ
ングでは、通常の平行平板型プラズマエッチング装置を
用い、エッチングガスにはオクタフルオロシクロブタン
（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と酸素（Ｏ2 ）とを用
いた。また基板温度は０℃とした。
【００６２】続いて図２の（７）に示すように、第１の
マスク１５をエッチングマスクにして上記エッチングを
さらに進め、第２の層間絶縁膜１４をエッチングして、
ビアホールパターン２０を延長する。このエッチングで
は、通常のＥＣＲ型プラズマエッチング装置を用い、エ
ッチングガスにはアンモニア（ＮＨ3 ）を用いた。また
基板温度は−５０℃に設定した。なお、このエッチング
では、上記レジストマスク〔前記図２の（６）参照〕も
同時にエッチング除去された。
【００６３】次いで図２の（８）に示すように、第２の
マスク１６およびサイドウォール１９をエッチングマス
クに用いて酸化シリコンからなる第１のマスク１５をエ
ッチングする。このとき、第２の層間絶縁膜１４がエッ
チングマスクの作用をして酸化シリコンからなる第１の
層間絶縁膜１２も同時にエッチングされ、第１のマスク
１５に配線溝２２の上部が形成され、第１の層間絶縁膜
１２にビアホール２１の上部が形成される。ここでのエ
ッチングでは、前記図２の（６）で説明したのと同様の
エッチング方法と同様の方法を用いた。
【００６４】そして図２の（９）に示すように、第２の
マスク１６およびサイドウォール１９をエッチングマス
クに用いて第２の層間絶縁膜１４をエッチングし、配線
溝２２を形成する。このエッチングでは、図２の（７）
によって説明したエッチング条件と同様の条件に設定し
た。
【００６５】次いで図２の（１０）に示すように、第１
のマスク１５および第１の層間絶縁膜１２をエッチング
マスクにして、ビアホール２１の底部に露出しているパ
ッシベーション膜１１をエッチングする。このとき、同
種の材料で形成されている第２のマスク１６〔前記図２
の（９）参照〕も同時にエッチングされて除去される。
このエッチングでは、通常の高密度プラズマエッチング
装置を用い、エッチングガスにはサルファーヘキサフル
オライド（ＳＦ6 ）を用いた。また基板温度は０℃とし
た。
【００６６】上記第２の実施の形態で説明した多層配線
の製造方法では、配線溝２２を形成する前に、第２のマ
スク１６に形成した溝パターン１７の側壁にサイドウォ
ール１９を形成しておくことから、配線溝２２をエッチ
ングにより形成する際に、第２のマスク１６の後退がサ
イドウォール１９によって抑えられる。このため、配線
溝２２が設計寸法より大きく拡がった状態に形成される
ことが無くなり、設計寸法範囲内の幅に配線溝２２を形
成することができるようになった。
【００６７】上記第２の実施の形態では、サイドウォー
ル１９の材料として窒化タンタルを用いたが、配線溝２
２を形成するエッチングに対する耐性が高い材料であれ
ば、どのような材料を用いてもよい。例えば、タングス
テン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）のよう
な高融点金属材料、窒化タングステン（ＷＮ）、窒化チ
タン（ＴｉＮ）のような高融点金属化合物材料を用いる
ことができる。このような高融点金属系の材料は、配線
材料のバリア層として用いられているため、製造ライン
に新規の装置を導入する必要がなく、製造コストの面で
有利となる。特に、タングステン（Ｗ）、タンタル（Ｔ
ａ）、窒化タングステン（ＷＮ）もしくは窒化タンタル
（ＴａＮ）を用いることは、図２の（１０）によって説
明したサルファーヘキサフルオライド（ＳＦ6 ）プラズ
マやテトラフルオロメタン（ＣＦ4 ）プラズマを用いる
ことで、第２のマスク１６とともにサイドウォール１９
も同時にエッチングされて除去することができる。この
ため、サイドウォール１９を形成しても、サイドウォー
ル１９が残ることによる成膜時のカバリッジ等の問題を
引き起こすことがない。
【００６８】また、チタン（Ｔｉ）、窒化チタン（Ｔｉ
Ｎ）を用いる際には、サイドウォール除去工程を、図２
の（９）によって説明した配線溝２２を形成が完了した
直後に行ってもよく、また、接続孔２１を形成した後に
行ってもよい。そのエッチング方法としては、一般に用
いられている平行平板型ＲＦプラズマエッチング装置を
用い、エッチングガスに塩素（Ｃｌ）を含むガスを用
い、例えば、ＲＦパワーを２ｋＷ、基板温度を２０℃に
設定した。
【００６９】次に、本発明の多層配線の製造方法に係る
第３の実施の形態を、図３の製造工程断面図によって説
明する。
【００７０】前記図１の（１）〜（２）によって説明し
たのと同様の方法によって、図３の（１）に示すよう
に、一例として、半導体基板にトランジスタ等の半導体
素子を形成し、さらに配線、絶縁膜等を形成して基板１
０が構成されている。このような基板１０上に薄いパッ
シベーション膜１１を、例えば、配線材料を拡散させな
いような材料として、５０ｎｍ程度の厚さの窒化シリコ
ン膜や炭化シリコン膜で形成する。その後順に、接続孔
（以下、ビアホールとして説明する）が形成される第１
の層間絶縁膜１２を、例えば酸化シリコン膜で５００ｎ
ｍの厚さに形成し、エッチングストッパ層１３を５０ｎ
ｍの厚さの窒化シリコン膜で形成し、配線が形成される
第２の層間絶縁膜１４を、例えば酸化シリコンで３００
ｎｍの厚さに形成し、第１のマスク１５を、例えば酸化
シリコン膜で２００ｎｍの厚さに形成し、第２のマスク
１６を、例えば窒化シリコン膜で１００ｎｍの厚さに形
成する。
【００７１】この例では、第１のマスク１５と第２の層
間絶縁膜１４とが同一の酸化シリコン膜で形成されてい
て、実際には連続した膜となっている。この場合には、
第１のマスク１５と第２の層間絶縁膜１４とを明確に区
分して定義することができないため、一般には上記構成
のデュアルダマシン構造の製造方法は２層ハードマスク
法とは呼ばないが、他の２層ハードマスク法と同様の効
果が得られるため、ここでは、２層ハードマスク法に含
めることにする。なお、以下の説明では、第１のマスク
１５を第２の層間絶縁膜１４に含めて説明する。
【００７２】次いで、通常のレジスト塗布工程およびリ
ソグラフィー工程を行って、第２のマスク１６上に配線
溝を形成するために用いるレジストマスク３１を形成す
る。このレジストマスク３１には配線溝を形成するため
の開口部３２を形成しておく。
【００７３】続いて図３の（２）に示すように、上記レ
ジストマスク３１〔図３の（１）参照〕を用いて第２の
マスク１６をエッチングし、溝パターン１７を形成す
る。このエッチングでは、通常の平行平板型プラズマエ
ッチング装置を用い、エッチングガスにはトリフルオロ
メタン（ＣＨＦ3 ）とアルゴン（Ａｒ）と酸素（Ｏ2 ）
とを用いた。また基板温度は０℃とした。その後、レジ
ストマスク３１を除去する。
【００７４】次いで、図３の（３）に示すように、スパ
ッタリングによって、第２のマスク１６の表面および溝
パターン１７の内面を被覆するように、サイドウォール
を形成するための絶縁膜１８を、第１、第２の層間絶縁
膜１２、１４のエッチングに対する耐性の強い材料とし
て、例えば窒化タンタル（ＴａＮ）を３０ｎｍの厚さに
堆積して形成する。ここで用いたスパッタリング装置の
側壁のカバリッジはおよそ０．５であったため、第２の
マスク１６に形成した溝パターン１７の側壁には、１５
ｎｍの厚さに絶縁膜１８が形成された。
【００７５】次いで、図３の（４）に示すように、異方
性エッチングによって、上記絶縁膜１８をエッチング
し、第２のマスク１６に形成した溝パターン１７の側壁
にサイドウォール１９を形成する。
【００７６】次に図３の（５）に示すように、再び、通
常のレジスト塗布工程およびリソグラフィー工程を行っ
て、第２のマスク１６、サイドウォール１９および第２
の層間絶縁膜１４上にビアホールを形成するために用い
るレジストマスク３３を形成する。このレジストマスク
３３にはビアホールを形成するための開口部３４を形成
しておく。
【００７７】続いて図３の（６）に示すように、上記レ
ジストマスク３３〔前記図３の（５）参照〕を用いて第
２の層間絶縁膜１４、エッチングストッパ層１３を順に
エッチングし、ビアホールパターン２０を形成する。そ
の後、レジストマスク３３を除去する。このエッチング
では、通常の平行平板型プラズマエッチング装置を用
い、エッチングガスにはオクタフルオロシクロブタン
（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と酸素（Ｏ2 ）とを用
いた。また基板温度は０℃とした。
【００７８】次に図３の（７）に示すように、第２のマ
スク１６およびサイドウォール１９をエッチングマスク
に用いて第２の層間絶縁膜１４をエッチングする。この
とき、酸化シリコンからなる第１の層間絶縁膜１２も同
時にエッチングされて、配線溝２２とビアホール２１と
が形成される。ここでのエッチングでは、前記図３の
（６）によって説明したエッチング方法と同様の方法を
用いた。
【００７９】そして図３の（８）に示すように、ビアホ
ール２１の底部に露出しているパッシベーション膜１１
をエッチングする。このとき、同種の材料で形成されて
いる第２のマスク１６〔前記図３の（７）参照〕やエッ
チングストッパ層１３も同時にエッチングされて除去さ
れる。このエッチングでは、通常の高密度プラズマエッ
チング装置を用い、エッチングガスにはサルファーヘキ
サフルオライド（ＳＦ6 ）を用いた。また基板温度は０
℃とした。
【００８０】上記第３の実施の形態で説明した多層配線
の製造方法では、配線溝２２を形成する前に、第２のマ
スク１６に形成した溝パターン１７の側壁にサイドウォ
ール１９を形成しておくことから、配線溝２２をエッチ
ングにより形成する際に、第２のマスク１６の後退がサ
イドウォール１９によって抑えられる。このため、配線
溝２２が設計寸法より大きく拡がった状態に形成される
ことが無くなり、設計寸法範囲内の幅に配線溝２２を形
成することができるようになった。
【００８１】上記第３の実施の形態では、サイドウォー
ル１９の材料として窒化タンタルを用いたが、配線溝２
２を形成するエッチングに対する耐性が高い材料であれ
ば、どのような材料を用いてもよい。例えば、タングス
テン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）のよう
な高融点金属材料、窒化タングステン（ＷＮ）、窒化チ
タン（ＴｉＮ）のような高融点金属化合物材料を用いる
ことができる。このような高融点金属系の材料は、配線
材料のバリア層として用いられているため、製造ライン
に新規の装置を導入する必要がなく、製造コストの面で
有利となる。特に、タングステン（Ｗ）、タンタル（Ｔ
ａ）、窒化タングステン（ＷＮ）もしくは窒化タンタル
（ＴａＮ）を用いることは、図３の（８）によって説明
したサルファーヘキサフルオライド（ＳＦ6 ）プラズマ
やテトラフルオロメタン（ＣＦ4）プラズマを用いるこ
とで、第２のマスク１６とともにサイドウォール１９も
同時にエッチングされて除去することができる。このた
め、サイドウォール１９を形成しても、サイドウォール
１９が残ることによる成膜時のカバリッジ等の問題を引
き起こすことがない。
【００８２】また、チタン（Ｔｉ）、窒化チタン（Ｔｉ
Ｎ）を用いる際には、サイドウォール除去工程を、図３
の（７）によって説明した配線溝２２を形成が完了した
直後に行ってもよく、また、接続孔２１を形成した後に
行ってもよい。そのエッチング方法としては、一般に用
いられている平行平板型ＲＦプラズマエッチング装置を
用い、エッチングガスに塩素（Ｃｌ）を含むガスを用
い、例えば、ＲＦパワーを２ｋＷ、基板温度を２０℃に
設定した。
【００８３】上記第１〜第３の実施の形態によって説明
したように、本発明は、酸化シリコン系の膜をエッチン
グする際の第２のマスク１６の後退を抑えるものである
ので、第１の層間絶縁膜１２、エッチングストッパ層１
３、第２の層間絶縁膜１４、第１のマスク１５のうちの
少なくとも１層に有機ＳＯＧを用いる場合、もしくは、
第１の層間絶縁膜１２、第２の層間絶縁膜１４のうちの
少なくとも１層に酸化シリコンを用いる場合に特に有効
である。
【００８４】
【発明の効果】以上、説明したように本発明の多層配線
の製造方法によれば、第２のマスクの配線溝を形成する
ための開口部側壁にサイドウォールを形成し、そのサイ
ドウォールと第２のマスクとをエッチングマスクに用い
て配線溝を形成することにより、エッチング時の第２の
マスクの後退をサイドウォールによって抑えることがで
きるので、従来よりも設計寸法通りに配線溝を形成する
ことができ、加工精度の向上が図れる。そのため、従来
はプロセスマージンを大きく持たせる必要があった配線
溝幅や配線溝間隔のプロセスマージンを低減することが
可能になる。それによって、半導体装置の高集積化、高
性能化が図れるとともに、加工精度の向上するため、歩
留りの向上が図れる。
【図面の簡単な説明】
【図１】本発明の多層配線の製造方法に係る第１の実施
の形態を示す製造工程断面図である。
【図２】本発明の多層配線の製造方法に係る第２の実施
の形態を示す製造工程断面図である。
【図３】本発明の多層配線の製造方法に係る第３の実施
の形態を示す製造工程断面図である。
【図４】従来の技術による多層配線の製造方法に係る従
来例１を示す製造工程断面図である。
【図５】従来の技術による多層配線の製造方法に係る従
来例２を示す製造工程断面図である。
【図６】従来の技術による多層配線の製造方法に係る従
来例３を示す製造工程断面図である。
【図７】セルフアラインビアと非セルフアラインビアと
におけるミスアライメントの影響を説明する概略構成断
面図である。
【符号の説明】
１２…第１の層間絶縁膜、１４…第２の層間絶縁膜、１
５…第１のマスク、１６…第２のマスク、１９…サイド
ウォール、２１…接続孔（ビアホール）、２２…配線溝

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１のマスクと該第１のマスクよりも上
    層に配置される第２のマスクとを用いて、配線が形成さ
    れる配線溝と、該配線溝に形成される配線と該配線より
    も下層の配線とを接続するプラグが形成される接続孔と
    を層間絶縁膜に形成する多層配線の製造方法において、 前記第２のマスクに形成された開口部の側壁に、前記第
    ２のマスクよりもエッチング耐性の高い材料からなるサ
    イドウォールを形成することを特徴とする多層配線の製
    造方法。
  2. 【請求項２】 前記第２のマスクをシリコン系絶縁材料
    で形成し、 前記サイドウォールを高融点金属材料もしくは高融点金
    属化合物材料で形成することを特徴とする請求項１記載
    の多層配線の製造方法。
  3. 【請求項３】 前記第２のマスクおよび前記サイドウォ
    ールを用いて前記配線溝を形成するドライエッチングを
    行うことを特徴とする請求項１記載の多層配線の製造方
    法。
  4. 【請求項４】 前記第１のマスクを用いて前記接続孔を
    形成するドライエッチングを行うことを特徴とする請求
    項１記載の多層配線の製造方法。
JP33927999A 1999-11-30 1999-11-30 多層配線の製造方法 Pending JP2001156170A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33927999A JP2001156170A (ja) 1999-11-30 1999-11-30 多層配線の製造方法
US09/725,060 US20010002331A1 (en) 1999-11-30 2000-11-29 Method for fabricating multi-layered wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33927999A JP2001156170A (ja) 1999-11-30 1999-11-30 多層配線の製造方法

Publications (1)

Publication Number Publication Date
JP2001156170A true JP2001156170A (ja) 2001-06-08

Family

ID=18325955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33927999A Pending JP2001156170A (ja) 1999-11-30 1999-11-30 多層配線の製造方法

Country Status (2)

Country Link
US (1) US20010002331A1 (ja)
JP (1) JP2001156170A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000752A (ko) * 2002-06-25 2004-01-07 동부전자 주식회사 반도체 소자의 제조 방법
JP2004506797A (ja) * 2000-08-21 2004-03-04 ダウ　グローバル　テクノロジーズ　インコーポレイティド マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
JP2005217223A (ja) * 2004-01-30 2005-08-11 Sony Corp 半導体装置の製造方法
US7163887B2 (en) 2002-02-28 2007-01-16 Fujitsu Limited Method for fabricating a semiconductor device
CN1316585C (zh) * 2002-08-12 2007-05-16 三菱电机株式会社 半导体器件
US7259089B2 (en) 2004-01-19 2007-08-21 Sony Corporation Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape
KR100907890B1 (ko) 2007-12-03 2009-07-15 주식회사 동부하이텍 반도체 소자의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099184A2 (en) * 2000-06-21 2001-12-27 Infineon Technologies North America Corp. Dual damascene process utilizing a low-k dual dielectric
JP4850332B2 (ja) * 2000-10-18 2012-01-11 東京エレクトロン株式会社 デュアルダマシン構造のエッチング方法
TW471107B (en) * 2000-11-27 2002-01-01 Nanya Technology Corp Dual damascene manufacturing method of porous low-k dielectric material
US6440838B1 (en) * 2001-11-20 2002-08-27 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene structure employing laminated intermediate etch stop layer
US6803305B2 (en) * 2002-04-10 2004-10-12 Chartered Semiconductor Manufacturing Limited Method for forming a via in a damascene process
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
EP1592049A1 (en) * 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
WO2004070821A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JPWO2004070809A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070822A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法
US7553770B2 (en) * 2007-06-06 2009-06-30 Micron Technology, Inc. Reverse masking profile improvements in high aspect ratio etch
US8034702B2 (en) 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8404581B2 (en) * 2009-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect of a semiconductor device
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
US9837304B2 (en) 2015-06-24 2017-12-05 Tokyo Electron Limited Sidewall protection scheme for contact formation
US10381448B2 (en) 2016-05-26 2019-08-13 Tokyo Electron Limited Wrap-around contact integration scheme
US10217670B2 (en) 2016-09-07 2019-02-26 Tokyo Electron Limited Wrap-around contact integration scheme
US9859208B1 (en) 2016-09-18 2018-01-02 International Business Machines Corporation Bottom self-aligned via
WO2020150983A1 (en) * 2019-01-25 2020-07-30 Yangtze Memory Technologies Co., Ltd. Methods for forming hole structure in semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506797A (ja) * 2000-08-21 2004-03-04 ダウ　グローバル　テクノロジーズ　インコーポレイティド マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
US7163887B2 (en) 2002-02-28 2007-01-16 Fujitsu Limited Method for fabricating a semiconductor device
KR20040000752A (ko) * 2002-06-25 2004-01-07 동부전자 주식회사 반도체 소자의 제조 방법
CN1316585C (zh) * 2002-08-12 2007-05-16 三菱电机株式会社 半导体器件
US7259089B2 (en) 2004-01-19 2007-08-21 Sony Corporation Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape
JP2005217223A (ja) * 2004-01-30 2005-08-11 Sony Corp 半導体装置の製造方法
KR100907890B1 (ko) 2007-12-03 2009-07-15 주식회사 동부하이텍 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20010002331A1 (en) 2001-05-31

Similar Documents

Publication Publication Date Title
JP2001156170A (ja) 多層配線の製造方法
US5899738A (en) Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps
JP3309783B2 (ja) 半導体装置の製造方法
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
US6767827B1 (en) Method for forming dual inlaid structures for IC interconnections
JP3312604B2 (ja) 半導体装置の製造方法
US6878619B2 (en) Method for fabricating semiconductor device
US6784067B2 (en) Method of manufacturing semiconductor device
US7279415B2 (en) Method for forming a metallization layer stack to reduce the roughness of metal lines
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
US6815337B1 (en) Method to improve borderless metal line process window for sub-micron designs
JP3132446B2 (ja) 半導体装置の製造方法
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JPH1041385A (ja) 半導体装置及びその製造方法
US6245667B1 (en) Method of forming via
US20030045091A1 (en) Method of forming a contact for a semiconductor device
US20020089059A1 (en) Semiconductor device and method for manufacturing the same
US20030064599A1 (en) Pattern forming method
KR100432885B1 (ko) 층간절연막 패턴 형성 방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100327581B1 (ko) 반도체 소자의 금속배선 형성방법
US6277734B1 (en) Semiconductor device fabrication method
KR100451492B1 (ko) 반도체소자의콘택홀형성방법