JP2004055781A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004055781A
JP2004055781A JP2002210467A JP2002210467A JP2004055781A JP 2004055781 A JP2004055781 A JP 2004055781A JP 2002210467 A JP2002210467 A JP 2002210467A JP 2002210467 A JP2002210467 A JP 2002210467A JP 2004055781 A JP2004055781 A JP 2004055781A
Authority
JP
Japan
Prior art keywords
mask
film
forming
forming layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002210467A
Other languages
English (en)
Inventor
Ryuichi Kanemura
金村　龍一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002210467A priority Critical patent/JP2004055781A/ja
Priority to US10/489,709 priority patent/US6946385B2/en
Priority to PCT/JP2003/008406 priority patent/WO2004010495A1/ja
Priority to TW092118876A priority patent/TWI242247B/zh
Publication of JP2004055781A publication Critical patent/JP2004055781A/ja
Priority to US11/097,137 priority patent/US7119007B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】良好な形状のデュアルダマシン構造の多層配線構造を低誘電率層間膜構造内に有する半導体装置の製造方法を提供する。
【解決手段】本方法は、下層配線４上に、第一の絶縁膜６、第二の絶縁膜７、及び第一のマスク形成層８を成膜する工程と、上部配線の配線溝の反転パターンを有する第一のレジストマスク２０を形成する工程と、第一のレジストマスクを使って第一のマスク形成層をエッチングし、上部配線の配線溝の反転パターンからなる凹部８ａを第一のマスク形成層に形成し、第一のマスク形成層上に第二のマスク形成層２１を成膜して凹部を第二のマスク形成層で埋め込む工程と、配線溝形成領域上の第二のマスク形成層を選択的に除去し、配線溝パターンを有する第二のマスクを形成する工程と、第一のマスク形成層上に、接続孔の開口パターンを有する第二のレジストマスク１２を形成する工程と、第二のレジストマスク上から第一のマスク形成層及び第二の絶縁膜をエッチングして接続孔を開口する工程とを有し、以下、従来の方法と同様にしてデュアルダマシン構造を形成する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置の製造方法に関し、更に詳細には、良好な形状のデュアルダマシン構造の配線構造を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。
Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕを埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。特に、特願平１０−１４３９１４号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。
【０００３】
また、高集積半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線容量の増大を抑制した微細な多層配線が不可欠となっている。
低誘電率層間絶縁膜の材料として、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。
【０００４】
デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。
第１には、低誘電率膜の組成がパターニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。
【０００５】
第２には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造への適用が可能なことである。
半導体装置の微細化に伴い、０．１８μｍ世代以降の多層配線では、ボーダレス構造に対応出来る加工プロセスを採用することが大前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスであることが重要である。
【０００６】
第３には、配線溝を深さ制御性良く形成するには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになる。
従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。
【０００７】
上述したような技術的な制約を解決できるデュアルダマシン法として、例えば特開２０００−１５０５１９号公報、或いは特開２００１−４４１８９号公報に開示の技術がある。
ここで、図９から図１１を参照して、特開２００１−４４１８９号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。図９（ａ）と（ｂ）、図１０（ｃ）から（ｅ）、及び図１１（ｆ）と（ｇ）は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
先ず、図９（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に有機膜２と酸化シリコン（ＳｉＯ２　）膜３からなる積層膜を層間絶縁膜として成膜し、次いで層間絶縁膜に銅（Ｃｕ）膜の埋め込み配線４を形成する。
Ｃｕ埋め込み配線４上に、順次、Ｃｕ膜の酸化防止層として炭化シリコン膜（ＳｉＣ）５を、メチルシルセスキオキサン（ＭＳＱ）膜として炭素含有酸化シリコン（ＳｉＯＣ）膜６を、有機膜としてポリアリールエーテル（ＰＡＥ）膜７を成膜する。
続いて、第一のマスク形成層として酸化シリコン（ＳｉＯ２　）膜８を、第二のマスク形成層として窒化シリコン（ＳｉＮ）膜９を順次成膜し、更に配線溝パターンを有するレジストマスク１０をＳｉＮ膜９上に形成する。
【０００８】
次いで、図９（ｂ）に示すように、レジストマスク１０を用いたドライエッチング法によりＳｉＮ膜９をエッチングし、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１を形成し、続いてレジストマスク１０を除去する。
次に、接続孔パターンのレジストパターンが、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１に少なくとも一部が重なるように、接続孔パターンを有するレジストマスク１２を第二のマスク１１及びＳｉＯ２　膜８上に形成する。
【０００９】
図１０（ｃ）に示すように、接続孔パターンを有するレジストマスク１２を用いてドライエッチング法により、ＳｉＮ膜からなる第二のマスク１１と第一のマスク形成層のＳｉＯ２　膜８をエッチングして開口し、続いてＰＡＥ膜７をエッチングしてＳｉＯＣ膜６を露出する接続孔１３を開口する。ここで、レジストマスク１２は、ＰＡＥ膜７のエッチング処理で同時に除去することが出来る
また、ＰＡＥ膜７の開口中にレジストマスク１２は薄くなって行くが、ＳｉＯ２　膜８からなる第一のマスク８Ａが存在するので、第一のマスク８Ａをマスクにして良好な開口形状の接続孔１３を開口することが出来る。
【００１０】
次に、図１０（ｄ）に示すように、更にＳｉＯＣ膜６をエッチングして接続孔１３をＳｉＣ膜５まで掘り下げて接続孔１４を開口する。接続孔１４の開口と共に、配線溝形成領域に残存し、第一のマスク８Ａを形成するＳｉＯ２　膜８は、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１をマスクとするエッチングにより、同時に除去され、開口部１５となる。
図１０（ｅ）に示すように、開口部１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６とし、接続孔１４の底部にあるＳｉＣ膜５をエッチングして接続孔１４をＣｕ埋め込み配線４に連通させることにより、所定のデュアルダマシン加工、つまり配線溝１６と接続孔１４の形成が完了する。
尚、配線溝形成領域外に残存するＳｉＮ膜からなる第二のマスク１１は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で除去される。
【００１１】
続いて、薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４底部のＣｕ変質層を正常化した後、図１１（ｆ）に示すように、バリアメタルとしてＴａ膜１７をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりＣｕ膜１８を堆積して、配線溝１６と接続孔１４に導電膜の埋め込みを行う。
【００１２】
次いで、図１１（ｇ）に示すように、堆積したＴａ膜１７及びＣｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。これにより、デュアルダマシン構造の多層配線構造を得ることができる。
更に、下層のＣｕ埋め込み配線４と同様、酸化防止層として例えばＳｉＣ膜１９をデュアルダマシン配線１８上に成膜する。
【００１３】
低誘電率層間膜構造に対して上述した２層エッチングマスクを用いたデュアルダマシン法の適用は、前述した技術的な制約事項を克服した製造方法となっている。
すなわち、製品規格に適合しないレジストマスク１０、１２の再生処理は、第一のマスク形成層９又は第二のマスク形成層８上で行うことができ、接続孔開口のためのレジストマスク１２の除去は、ＰＡＥ膜７のエッチングして接続孔１３を開口させる工程で同時に行うことが可能であるから、低誘電率膜の損傷を抑制しつつレジスト剥離を行うことができる。
また、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１上から接続孔１３（接続孔１４）を開口するので、配線溝１６と接続孔１４との合わせずれが発生した場合でも、接続孔１４の寸法が変動することがない。
更には、ＳｉＯＣ膜６上に成膜されるＰＡＥ膜７に配線溝１６を形成する際、無機系ＭＳＱ膜（ＳｉＯＣ膜６）と有機ポリマー膜（ＰＡＥ膜７）の組み合わせであるから、エッチング選択比を確保することが容易である。従って比誘電率の高いＳｉＮ膜等のエッチング阻止膜を介在させなくても、配線溝１６の深さ制御が容易である。
【００１４】
【発明が解決しようとする課題】
しかし、上述の従来のデュアルダマシン法を更に微細な０．　１μｍ世代以降の多層配線に適用する場合、次に示すような問題点がある。
第１には、第二のマスク形成層、即ちＳｉＮ膜９の膜厚が厚くなることである。第二のマスク１１は、接続孔層間膜のＳｉＯＣ膜（ＭＳＱ膜）６をエッチングして接続孔１４を開口し、かつ配線溝形成領域に開口部１５を開口するために用いられるので、ある程度の厚さが必要である。例えば、第二のマスク１１にＳｉＮ膜９を用いて、接続孔層間膜膜である膜厚４００ｎｍのＳｉＯＣ膜６を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚１００〜１５０ｎｍのＳｉＮ膜９がエッチング選択比上から必要となる。第二のマスク形成層の膜厚が厚くなると、以下に示す第２の問題が生じる。
【００１５】
第２には、レジストマスク１２を段差上に形成することが多くなるので、微細なパターンを高精度で形成することが難しいことである。
第二のマスク形成層であるＳｉＮ膜９を加工して配線溝パターンを有する第二のマスク１１を形成する工程では、図９（ｂ）に示すように、第一のマスク形成層であるＳｉＯ２　膜８に対するエッチング選択比（ＳｉＮ／ＳｉＯ２　）が２〜３程度しか確保出来ないので、ＳｉＮ膜９のオーバーエッチング時に下地ＳｉＯ２　膜８の掘れ量が３０ｎｍ前後発生することが多い。このため、接続孔パターンを有するレジストマスク１２を１３０〜１８０ｎｍの段差上に形成することが強いられる。
ところが、２００ｎｍ弱の局所段差越しに０．　１０μｍ世代以降の微細なレジストパターンを形成するのは、平坦部に形成する場合に比べて、レジスト膜のすそ引き発生や線幅制御の観点より、非常に難度の高い工程となる。
【００１６】
第３には、リソグラフィー工程で一般的に用いられる塗布系の反射防止膜（ＢＡＲＣ）を併用する場合、第二のマスク１１のパターン寸法や疎密具合により、ＢＡＲＣの埋め込み形状が変化するため、焦点深度ばらつき増大による露光処理時のレジスト形状悪化や、ＢＡＲＣ膜エッチングによる接続孔開口時の第二のマスク１１の形状悪化を招き易いことである。
【００１７】
第４には、上述した従来のデュアルダマシン法では、レジストマスク１２による接続孔１３のパターニングの前に、レジストマスク１０による配線溝パターンのパターニングを実施しているために、配線溝１６と接続孔１４のマスクアライメントが間接合わせとなり、先に接続孔パターンを形成する通常のプロセスに比べて、結果として上層配線と接続孔の合わせずれ量が増大してしまうという欠点がある。
【００１８】
これらの問題を解決する手段として、例えば特開２０００−１５０５１９号公報に開示されているように、第二のマスクを金属膜で形成して、接続孔層間膜のＭＳＱ膜に対するエッチング選択比を上げることにより、第二のマスクの薄膜化を行い、レジストパターニング段差を低減する方法が考えられる。
ところが、金属膜はマスクアライメントに用いる波長領域（２００〜１０００ｎｍ）の光を殆ど透過することが出来ないため、全面成膜してしまうと、その後の露光工程で、通常の波長域の光を用いたアライメントや画像処理を用いたアライメントを行うことが出来なくなるという問題がある。
【００１９】
そこで、本発明の目的は、ＰＡＥ膜、及びＭＳＱ膜等を用いた低誘電率層間絶縁膜内にデュアルダマシン構造を形成する際、レジストパターニング工程に対する負荷を低減し、良好なデュアルダマシン加工形状を得ることにより、高性能且つ高歩留まりで、高信頼性の多層配線構造を有する半導体装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
層間絶縁膜上に層間絶縁膜をエッチングするエッチングマスクとして第一のマスクを形成する工程と、
層間絶縁膜を加工する第二のエッチングマスクとして第一のマスクとは異なる材料で第一のマスク中に局所的に埋め込まれた第二のマスクを形成する工程と
を備えていることを特徴としている。
【００２１】
上述の発明方法は、本発明の技術的核となる構成要件を示している。上記目的を達成するために、具体的には、本発明に係る半導体装置の製造方法（第１の発明方法と言う）は、（イ）半導体基板上に設けられた下層配線と連通する接続孔を貫通させる絶縁膜として第一の絶縁膜を下層配線上に成膜し、次いで上部配線の埋め込み配線を形成する配線間絶縁膜として第二の絶縁膜を第一の絶縁膜上に成膜する工程と、
（ロ）第一のマスク形成層を第二の絶縁膜上に成膜する工程と、
（ハ）第一のマスク形成層上に上部配線の配線溝の反転パターンを有する第一のレジストマスクを形成する工程と、
（ニ）第一のレジストマスクを使って第一のマスク形成層をエッチングし、上部配線の配線溝の反転パターンからなる凹部を第一のマスク形成層に形成し、次いで第一のマスク形成層上に第二のマスク形成層を成膜して凹部を第二のマスク形成層で埋め込む工程と、
（ホ）次いで配線溝形成領域上の第二のマスク形成層を選択的に除去し、第一のマスク形成層の凹部に第二のマスク形成層を残留させてなる配線溝パターンを有する第二のマスクを形成する工程と、
（ヘ）第二のマスク及び第一のマスク形成層上に、接続孔の開口パターンを有する第二のレジストマスクを形成する工程と、
（ト）第二のレジストマスクをエッチングマスクとして第二のマスク、第一のマスク形成層及び第二の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）第二のマスクをエッチングマスクとして第一のマスク形成層をエッチングして、第一のマスク形成層に配線溝を形成するとともに、第二の絶縁膜をマスクにして第一の絶縁膜をエッチングして接続孔を完成する工程と、
（リ）第一のマスク及び第二のマスクの少なくともいずれかを用いて第二の絶縁膜をエッチングして、第二の絶縁膜に配線溝を形成する工程と、
（ヌ）第二のマスクを除去する工程と
を有することを特徴としている。
【００２２】
第１の発明方法では、工程（ニ）で第一のマスク形成層上に第二のマスク形成層を成膜して凹部を第二のマスク形成層で埋め込み、次いで工程（ホ）で配線溝形成領域上の第二のマスク形成層を選択的に除去し、第一のマスク形成層の凹部に第二のマスク形成層を残留させてなる配線溝パターンを有する第二のマスクを形成している。
これにより、接続孔の開口パターンを有する第二のレジストマスクを形成する際に、下地層が平坦であるから、通常のリソグラフィ特性で精度の高いパターンを有する第二のレジストマスクを形成することができる。
【００２３】
本発明方法の好適な実施態様の工程（イ）では、第一の絶縁膜としてメチルシルセスキオキサン膜を成膜し、第二の絶縁膜として有機膜を成膜する。また、工程（ロ）では、第一のマスク形成層として絶縁膜を成膜し、工程（ニ）では、第二のマスク形成層として金属膜を成膜する。更には、工程（ニ）では、第二のマスク形成層として、第二のマスクを使って反応性イオンエッチング法により選択的に第一のマスクを加工出来る材料層を成膜する。また、工程（ホ）で配線溝形成領域上の第二のマスク形成層を選択的に除去する際には、配線溝形成領域の第二のマスク形成層を化学機械研磨（ＣＭＰ）法により選択的に除去する。
【００２４】
上記目的を達成するために、本発明に係る別の半導体装置の製造方法（第２の発明方法と言う）は、（イ）半導体基板上に設けられた下層配線と連通する接続孔を貫通させる絶縁膜として第一の絶縁膜を下層配線上に成膜し、次いで上部配線の埋め込み配線を形成する配線間絶縁膜として第二の絶縁膜を第一の絶縁膜上に成膜する工程と、
（ロ）第一のマスク形成層を第二の絶縁膜上に成膜し、第一のマスク形成層上に第二のマスク形成層を成膜する工程と、
（ハ）配線溝の開口パターンを有するレジストマスクを第二のマスク形成層上に形成する工程と、
（ニ）レジストマスクの配線溝の開口パターンを介して第二のマスク形成層を選択的に改質して第二のマスク形成層に配線溝の開口パターンと同じパターンの改質領域を有する第二のマスクを第二のマスク形成層に形成する工程と、
（ホ）接続孔の開口パターンを有するエッチングマスクを第二のマスク形成層上に形成する工程と、
（ヘ）エッチングマスクを用いて、第二のマスク、第二のマスク形成層、及び第一のマスク形成層をエッチングして、第二のマスク形成層及び第一のマスク形成層を貫通する第一のマスクを形成し、更に第一のマスクをエッチングマスクとして第二の絶縁膜をエッチングして接続孔を開口する工程と、
（ト）第二のマスクを用いてエッチングし、第二のマスクの改質領域及び第一のマスク形成層に配線溝を形成するとともに、第二の絶縁膜をマスクにして第一の絶縁膜に接続孔を開口する工程と、
（チ）第一のマスク及び第二のマスクの少なくともいずれかを用いたエッチングにより、第二の絶縁膜に配線溝を形成する工程と、
（リ）少なくとも第二のマスクを除去する工程と
を有することを特徴としている。
【００２５】
第２の発明方法では、工程（ニ）でレジストマスクの配線溝の開口パターンを介して第二のマスク形成層を選択的に改質して第二のマスク形成層に配線溝の開口パターンと同じパターンの改質領域を有する第二のマスクを第二のマスク形成層に形成している。
これにより、工程（ホ）で接続孔の開口パターンを有するエッチングマスクを形成する際に、下地層が平坦であるから、通常のリソグラフィ特性で精度の高いパターンを有するエッチングマスクを形成することができる。
【００２６】
本発明方法の好適な実施態様の工程（イ）では、第一の絶縁膜としてメチルシルセスキオキサン膜を成膜し、第二の絶縁膜として有機膜を成膜する。また、工程（ロ）では、第二のマスク形成層として、第二のマスクを使って反応性イオンエッチング法により選択的に第一のマスクを形成できる材料層を成膜する。
また、工程（ロ）では、第二のマスク形成層として炭化シリコン（ＳｉＣ）膜を成膜し、工程（ニ）では、酸素イオン注入法を用いて、配線溝領域の第二のマスク形成層の改質処理を行う。または、工程（ロ）では、第二のマスク形成層として、非晶質シリコン（ａ−Ｓｉ）膜を成膜し、工程（ニ）では、酸素イオン注入法を用いて、配線溝領域の第二のマスク形成層の改質処理を行う。
【００２７】
本発明方法の好適な実施態様では、工程（ニ）の第二のマスク形成層を改質させる処理として、第二のマスクを用いた反応性イオンエッチング法により、第二のマスク形成層の改質領域を選択的に除去できる処理を施す。又は、工程（ニ）では、イオン注入法により第二のマスク形成層を選択的に改質させる。
【００２８】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
実施形態例１
本実施形態例は、第１の発明方法に係る半導体装置の製造方法の実施形態の一例である。図１（ａ）から（ｃ）、図２（ｄ）から（ｆ）、及び図３（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法により半導体基板上にデュアルダマシン構造を形成する際の各工程の断面図である。図１から図３に示す部位のうち図９から図１２に示す部位と同じものには、理解を容易にするために同じ符号を付している。これは、以下の図４から図８でも同じである。
先ず、図１（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機膜２と酸化シリコン（ＳｉＯ２　）膜３からなる積層膜を層間絶縁膜として成膜し、次いで２５０ｎｍの配線厚となるように、銅（Ｃｕ）膜の埋め込み配線４を形成する。
続いて、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、更に接続孔を貫通させる層間絶縁膜として、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６を成膜する。
【００２９】
ＳｉＣ膜５及びＳｉＯＣ膜６を成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、どちらの膜にもメチルシランである。
また、成膜条件として、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
以上の成膜条件により、比誘電率が、それぞれ、５．　０、及び３．　０程度のＳｉＣ膜５及びＳｉＯＣ膜６を成膜することが出来る。
【００３０】
次に、ＳｉＯＣ膜６上に、比誘電率２．　６程度の有機ポリマー膜を成膜する。本実施形態例では、有機ポリマー膜としてポリアリールエーテル（ＰＡＥ）膜７を２００ｎｍ成膜する。有機ポリマー膜は、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って成膜することが出来る。
ＰＡＥ膜の他には、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。
次いで、膜厚１５０ｎｍのＳｉＯ２　膜８を第一のマスク形成層として成膜し、ＳｉＯ２　膜８上に配線溝の反転パターンをレジストパターンとしてを有するレジストマスク２０を形成する。続いて、反転パターンを有するレジストマスク２０を用いて、ドライエッチング法により、ＳｉＯ２　膜８を途中までエッチングして開口部８ａを形成する。
【００３１】
ＳｉＯ２　膜８は、例えばシリコン源としてモノシラン（ＳｉＨ４　）を用い、酸化剤として一酸化二窒素（Ｎ２　Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、ＳｉＯ２　膜８を形成する際に、下層のＰＡＥ膜７の酸化が問題となる場合には、化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。
【００３２】
レジストマスク２０を用いてＳｉＯ２　膜８をエッチングする際には、一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてオクタフルオロブタン（Ｃ４　Ｆ８　）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ４　Ｆ８　：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定し、ＳｉＯ２　膜８を１００ｎｍ深さまでエッチングして、深さ１００ｎｍの開口部８ａを形成する。
開口部８ａを形成するＳｉＯ２　膜８のエッチング量は、有機膜（ＰＡＥ膜）７を露出させない範囲で、第二のマスクの形成可能な膜厚以上に設定する必要があるので、３０ｎｍ以上２００ｎｍ以下とするのが好ましい。
ＳｉＯ２　膜８をエッチングした後、例えば酸素（Ｏ２　）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク２０及びエッチング処理での残留付着物を完全に除去する。
【００３３】
次に、図１（ｂ）に示すように、第二のマスク形成層として、例えば１５０ｎｍ厚のタンタル（Ｔａ）膜２１を開口部８ａを含めてＳｉＯ２　膜８上に成膜する。
Ｔａ膜２１を成膜するには、市販のマグネトロンスパッタリング装置を用いて、Ｔａターゲットを用いた指向性スパッタリング法により行う。
【００３４】
第二のマスク形成層の膜種としては、窒化タンタル（ＴａＮ）膜等のタンタル系合金膜、チタン（Ｔｉ）膜、チタン系合金膜、タングステン（Ｗ）膜、タングステン合金膜、又はそれらの積層膜などでも良く、エッチングマスクとして選択比を確保出来るならば、炭化シリコン（ＳｉＣ）膜や窒化シリコン（ＳｉＮ）膜などの絶縁膜を用いることも可能である。
【００３５】
第二のマスク形成層の成膜に際しては、配線溝の反転パターンの開口部８ａに段差被覆性（ステップカバレッジ）良く第二のマスク形成層を成膜する必要があるので、自己放電イオン化スパッタリングや遠距離スパッタリング等の指向性スパッタリング法か、又は化学気相成長（ＣＶＤ）法による堆積が好ましい。
また、成膜厚さは、ＳｉＯ２　膜８に形成した開口部８ａの深さ、つまり１００ｎｍ以上とすることが好ましい。
【００３６】
続いて、例えば化学機械研磨（ＣＭＰ）法により、ＳｉＯ２　膜８上の配線溝を形成する領域、即ち開口部８ａ同士の間の領域に堆積されたＴａ膜２１を選択的に除去して、図１（ｃ）に示すように、開口部８ａにＴａ埋め込み層２２を形成する。Ｔａ埋め込み層２２は、第二のマスク１１を構成する。
ＣＭＰによるＴａ膜２１の選択的除去では、一般的なＣＭＰ条件を用いることができ、スラリーには例えばアルミナを主材料にしたものを用いる。また、本実施形態例では、Ｔａ膜２１の研磨とともに、配線溝形成領域に露出するＳｉＯ２　膜も５０ｎｍ研磨するＣＭＰ条件で研磨処理を行い、配線溝の反転パターン領域である開口部８ａに、最終的に厚さ１００ｎｍ前後のＴａ膜２１からなるＴａ埋め込み層２２を第２のマスク１１として形成する。
本実施形態例の別法として、Ｔａ膜２１の成膜厚さを１００ｎｍとし、ＳｉＯ２　膜８を全く研磨しないＣＭＰ条件でＴａの選択的除去を行うことも可能であるが、パターン寸法やパターン疎密に対して、開口部８ａに埋め込まれるＴａ膜２２の残膜ばらつきが少ない条件であることが好ましい。
【００３７】
次に、図１（ｃ）に示すように、第二のマスク１１を構成するＴａ埋め込み層２２に少なくとも一部が重なるように、接続孔パターンを有するレジストマスク１２をＳｉＯ２　膜８及びＴａ埋め込み層２２上に形成する。
【００３８】
Ｔａ埋め込み層２２のＣＭＰ研磨により、レジストマスク１２の形成面には段差がほとんど発生しないので、通常の平坦部にパターニングする場合と同等のリソグラフィー特性で、良好な接続孔のレジストパターン形状を有するレジストマスク１２を形成することができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、第二のマスクパターンを構成するＴａ埋め込み層２２の寸法や疎密具合により、ＢＡＲＣの埋め込み形状変化による膜厚変動が起こることは無く、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することが出来る。
【００３９】
続いて、図２（ｄ）に示すように、接続孔パターンを有するレジストマスク１２を用いて、ドライエッチング法により、接続孔開口部に残存するＴａ埋め込み層２２及びＳｉＯ２　膜８をエッチングし、続いてＳｉＯ２　膜８を第一のマスクとしてＰＡＥ膜７をエッチングして、ＳｉＯＣ膜６を露出させる接続孔１３を開口する。尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
エッチングされたＰＡＥ膜７は、後述するように、ＳｉＯＣ膜６のエッチングマスクとして、接続孔パターンを有するマスクを構成する。
【００４０】
Ｔａ埋め込み層２２のエッチングでは、一般的なマグネトロン方式のエッチング装置を用い、例えばオクタフルオロブタン（Ｃ４　Ｆ８　）、及び酸素（Ｏ２　）をエッチングガスとして用いる。ＳｉＯ２　膜８の接続孔開口は、例えばエッチングガスとしてオクタフルオロブタン（Ｃ４　Ｆ８　）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用いるドライエッチング法により行う。
【００４１】
また、ＰＡＥ膜７の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ３　）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第二のマスクであるＴａ埋め込み層２２、又は第一のマスクであるＳｉＯ２　膜８がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、Ｔａ膜、ＳｉＯ２　膜、ＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００４２】
次に、図２（ｅ）に示すように、配線溝パターンを有するる第二のマスク１１を構成するＴａ埋め込み層２２を用いて、ドライエッチング法により、第一のマスクとなるＳｉＯ２　膜８に配線溝パターン１５を形成する。
ＳｉＯ２　膜８のエッチングと同時に、接続孔パターンが開口されたＰＡＥ膜７をマスクとして、ＳｉＯＣ膜６に接続孔１４を開口する。
【００４３】
ＳｉＯ２　膜８及びＳｉＯＣ膜６のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ５　Ｆ８　）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ２　）を用い、ガス流量比（Ｃ５　Ｆ８　：ＣＯ：Ａｒ：Ｏ２　）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、第二のマスク１１を構成するＴａ埋め込み層２２に対するエッチング選択比（ＳｉＯＣ，　ＳｉＯ２／Ｔａ）は、２０以上になるので、上記エッチング処理に対し十分な余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【００４４】
続いて、図２（ｆ）に示すように、配線溝底部に残存するＰＡＥ膜７をエッチングして、配線溝１６を開口し、接続孔底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１４をＣｕ埋め込み層４に連通した所定のデュアルダマシン加工が完了する。
【００４５】
配線溝１６を開口するＰＡＥ膜７のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ３　）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。このエッチング条件下のＳｉＯＣ膜６、Ｔａ膜２２に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【００４６】
接続孔１４の底部にあるＳｉＣ膜５のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ２　Ｆ２　）、酸素（Ｏ２　）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ２　Ｆ２　：Ｏ２　：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
【００４７】
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝１６の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
尚、配線溝形成領域外に残存するＴａ埋め込み層２２は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で除去することができるが、この工程で除去出来なくても、その後に埋め込まれるＣｕ膜とＴａ膜のＣＭＰ工程で容易に除去することが可能である。
【００４８】
薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４底部のＣｕ変質層を正常のＣｕ層に転化した後、図３（ｇ）に示すように、例えばバリアメタルとしてＴａ膜１７をスパッタリング法により成膜し、Ｃｕ膜１８を電解めっき法あるいはスパッタリング法により堆積し、配線溝１６と接続孔１４への導電膜の埋め込みを同時に行う。
【００４９】
更に、図３（ｈ）に示すように、堆積したＴａ膜１７、Ｃｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、デュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚は例えば２５０ｎｍ程度となるよう調整される。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜１９をデュアルダマシン配線１８上に成膜する。
【００５０】
本実施形態例では、接続孔パターンを有するレジストマスク１２を形成する際、下層のＴａ埋め込み層２２からなる第二のマスク１１に局所段差が発生せず、選択的に埋め込み形成された第二のマスクＴａ膜２２が、ＳｉＯＣ膜６の接続孔１４開口時に高選択比を有したエッチング処理を可能にするので、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、本実施形態例により形成されたデュアルダマシン構造の多層配線は、良好なヴィアコンタント特性を得ることが出来る。
従って、実施形態例の方法によれば、低誘電率層間絶縁膜内にデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００５１】
更には、２００〜１０００ｎｍの波長領域の光をほとんど透過しない金属膜をマスクとして使用する場合の下地パターンとのマスクアライメントに関しても、本実施形態例では金属膜であるＴａ２１を成膜する前に、レジストマスク２０により配線溝の反転パターンをパターニングしているので、金属膜マスクの採用は問題とはならない。
同様に、その後の接続孔パターニングにおいても、必要なパターンにのみＴａ埋め込み層２２を形成することができるので、アライメントパターンやアライメント計測用パターンに金属膜を残さないように設計しておけば、下層配線４とのマスクアライメントも容易に行うことが出来る。
【００５２】
実施形態例２
図４（ａ）から（ｃ）、図５（ｄ）から（ｆ）、及び図６（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法でデュアルダマシン構造を形成する際の各工程の断面図である。
実施形態例１と同様に、図４（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機膜２と酸化シリコン（ＳｉＯ２　）膜３とからなる積層膜を層間絶縁膜にして、銅（Ｃｕ）膜の埋め込み配線４を形成する。
Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、続いて、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び比誘電率２．　６程度の有機ポリマーとして膜厚２００ｎｍのポリアリールエーテル（ＰＡＥ）膜７を成膜する。
更に、第一のマスク形成層として１５０ｎｍ厚のＳｉＯ２　膜８をＰＡＥ膜７上に成膜する。
【００５３】
次に、本実施形態例では、第二のマスク形成層として、例えば１００ｎｍ厚の炭化シリコン（ＳｉＣ）膜２３を成膜する。
第二のマスク形成層として成膜するＳｉＣ膜２３は、平行平板型プラズマＣＶＤ装置を用い、シリコン源原料ガスには、メチルシランを使用する。また、成膜条件として、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、及び成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
次いで、配線溝パターンを有するレジストマスク１０をＳｉＣ膜２３上に形成する。
【００５４】
続いて、レジストマスク１０を用いて、図４（ｂ）に示すように、配線溝形成領域のＳｉＣ膜２３に対してイオン注入により選択的に改質処理を施してＳｉＯＣ領域２５に転化させる。ＳｉＯＣ領域２５の間には非改質のＳｉＣ膜２３が残留して、第二のマスク１１を形成する。
イオン注入に際しては、一般的なイオン注入装置を用い、例えば注入イオンとして酸素イオン（Ｏ＋　）を加速電圧５０ｋｅＶ、注入ドーズ量２×１０１８イオン／ｃｍ２　のイオン注入条件で注入する。
このイオン注入により、配線溝形成領域の１００ｎｍ厚のＳｉＣ膜２３は、完全にＳｉＯＣ化してＳｉＯＣ改質領域２５に転化する。また、必要に応じて、注入後に４００℃以下の熱処理を行ってもよい。
【００５５】
配線溝形成領域のＳｉＣ膜２３の改質後、例えば酸素（Ｏ２　）プラズマをベースとしたアッシング処理と、レジスト溶解性を有する薬液処理とを施すことにより、レジストマスク１０を完全に除去することが出来る。
絶縁化処理による第二のマスク形成の別法として、例えば第二のマスク形成層として窒化シリコン（ＳｉＮ）膜を成膜し、酸素イオン（Ｏ＋　）注入により配線溝形成領域をＳｉＯＮ化することにより、配線溝パターンを有する第二のマスクを形成しても良い。
【００５６】
次に、図４（ｃ）に示すように、配線溝パターンを構成する非改質ＳｉＣ膜２３に少なくとも一部が重なるように、接続孔パターンを有するレジストパターン１２をＳｉＯ２　膜８及びＳｉＣ膜２３上に形成する。
本実施形態例では、第二のマスクを構成するＳｉＣ膜２３の配線溝パターンには段差が殆ど生じないので、通常の平坦部にパターニングする場合と同等のリソグラフィー特性で、良好な接続孔のレジストパターン形状を得ることが可能となる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、第二のマスクの配線パターンの寸法や疎密具合により、ＢＡＲＣの埋め込み形状変化による膜厚変動が起こることは無く、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減できる。
【００５７】
次に、図５（ｄ）に示すように、接続孔パターンを有するレジストマスク１２を用いて、ドライエッチング法により、接続孔開口部に残存するＳｉＣ膜２３、ＳｉＯＣ改質領域２５、及び第一のマスク形成層のＳｉＯ２　膜８をエッチングし、更にＳｉＯ２　膜８を第一のマスクとしてＰＡＥ膜７をエッチングして接続孔１３を開口する。
尚、レジストマスク１２は、ＰＡＥ膜７のエッチング処理で同時に除去される。
【００５８】
接続孔開口部に残存するＳｉＣ膜２３のエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン（ＣＨ２　Ｆ２　）、酸素（Ｏ２　）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ２　Ｆ２　：Ｏ２　：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下では、ＳｉＯＣ改質領域２５に対するＳｉＣ膜２３の選択比は１前後であるから、ＳｉＯＣ改質領域２５も、ＳｉＣ膜２３と共に同時にエッチングにより除去される。
尚、第一のマスクとなるＳｉＯ２　膜８の接続孔開口、及びＰＡＥ膜７の接続孔開口は、実施形態例１のＳｉＯ２　膜８及びＰＡＥ膜７のエッチングと同様に行う。
【００５９】
次に、図５（ｅ）に示すように、配線溝パターンを有する第二のマスク１１を構成するＳｉＣ膜２３を用いて、ドライエッチング法により、ＳｉＯＣ改質領域２５及び第一のマスクとなるＳｉＯ２　膜８をエッチングして配線溝パターン１５を形成する。更に、配線溝パターン１５の形成と同時に、接続孔パターンが開口されたＰＡＥ膜７をマスクとして、ＳｉＯＣ膜６をエッチングしてＳｉＣ膜５を露出する接続孔１４を開口する。
【００６０】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ５　Ｆ８　）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ２　）を用い、ガス流量比（Ｃ５　Ｆ８　：ＣＯ：Ａｒ：Ｏ２　）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下のＳｉＣ膜２３に対するエッチング選択比（ＳｉＯＣ、ＳｉＯ２　／ＳｉＣ）は１５以上であるから、上述のエッチング処理では、十分な余裕を持って配線溝パターン１５の上方の広がりや肩落ちを抑制した良好な開口形状の配線溝パターン１５を形成することが出来る。
【００６１】
その後、図５（ｆ）に示すように、配線溝パターン１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６を形成し、接続孔１４底部にあるＳｉＣ膜５をエッチングして、接続孔１４をＣｕ埋め込み層４に連通させて、所定のデュアルダマシン加工を完了する。
ＰＡＥ膜７の配線溝１６及び接続孔１４底部にあるＳｉＣ膜５のエッチングは、実施形態例１と同様に行う。第二のマスク１１を構成する残存ＳｉＣ膜２３は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で同時に除去される。
【００６２】
続いて、図６（ｇ）に示すように、実施形態例１と同様にして、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４により露出するＣｕ変質層を正常化した後、Ｔａ膜１７を成膜し、Ｃｕ膜１８を電解めっき法あるいはスパッタリング法により堆積し、配線溝１６と接続孔１４へ導電膜の埋め込みを行う。
更に、図７（ｈ）に示すように、堆積したＴａ膜１７、Ｃｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去し、Ｃｕ膜１８上にＳｉＣ膜１９を成膜することにより、デュアルダマシン構造の多層配線構造を得ることができる。
【００６３】
本工程を経て形成されたデュアルダマシン構造の多層配線は、実施形態例１の効果と同様に、接続孔パターンを有するのレジストマスク１２を形成する際、下地のＳｉＣ膜２３及びＳｉＯＣ改質領域２５に局所段差が発生しない。また、選択的に埋め込み形成され、第二のマスク１１を構成するＳｉＣ膜２３が、ＳｉＯＣ膜６の接続孔１４の開口時に高選択比を有したエッチング処理を可能にするので、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内にデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００６４】
実施形態例３
図７（ａ）から（ｃ）、及び図８（ｄ）から（ｆ）は、それぞれ、本実施形態例の方法でデュアルダマシン構造を形成する際の各工程の断面図である。
実施形態例１と同様に、図７（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、例えば有機膜２と酸化シリコン（ＳｉＯ２　）膜３からなる積層膜を層間絶縁膜として銅（Ｃｕ）膜の埋め込み配線４を形成する。
Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、続いて、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６及び比誘電率２．　６程度の有機ポリマーとして膜厚２００ｎｍのポリアリールエーテル（ＰＡＥ）膜７を成膜する。
続いて第一のマスク形成層として１５０ｎｍ厚のＳｉＯ２　膜８を成膜する。
【００６５】
次に、本実施形態例では、第二のマスク形成層として、例えばアルゴンプラズを用いたシリコンターゲットのスパッタリング法により５０ｎｍ厚のアモルファスシリコン膜（ａ−Ｓｉ）膜２７を成膜する。
更に、配線溝パターンを有するレジストマスク１０をａ−Ｓｉ膜２７上に形成する。
【００６６】
続いて、レジストマスク１０を用いて、図７（ｂ）に示すように、配線溝形成領域のａ−Ｓｉ膜２７に対してイオン注入により選択的に改質処理を施して、非改質の残留ａ−Ｓｉ膜２７の間にＳｉＯ２　改質領域２８を形成する。
イオン注入に際し、本実施形態例では、一般的なイオン注入装置を使用し、例えば注入イオンとして酸素イオン（Ｏ＋　）を加速電圧２０ｋｅＶ、注入ドーズ量２×１０１８イオン／ｃｍ２　でイオン注入する。
このイオン注入により、５０ｎｍ厚のａ−Ｓｉ膜２７は完全にＳｉＯ２　化してＳｉＯ２　膜領域２８に転化させることができる。また、必要に応じて注入後に４００℃以下の熱処理を行ってもよい。
【００６７】
また、配線溝形成領域のａ−Ｓｉ膜改質後は、例えば酸素（Ｏ２　）プラズマをベースとしたアッシング処理とレジスト溶解性を有する薬液処理を施すことにより、レジストマスク１０を完全に除去することが出来る。
絶縁化処理による第二のマスク形成の別法として、例えばａ−Ｓｉ膜２７に対する炭素イオン（Ｃ＋　）注入によるＳｉＣ化や、窒素イオン（Ｎ＋　）注入によるＳｉＮ化処理を適用することも可能であるが、下地の第一のマスク形成層に近い組成の改質化を行った方が、その後の加工処理を行い易い。
【００６８】
次に、図７（ｃ）に示すように、第二のマスク１１である配線溝パターンのａ−Ｓｉ残留領域２７に少なくとも一部が重なるように、接続孔パターンを有するレジストマスク１２を形成する。
第二のマスク１１であるａ−Ｓｉ残留領域２７の配線溝パターンでは段差がほとんど発生しないので、通常の平坦部にパターニングする場合と同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることが可能となる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、第二のマスク１１１のパターン（ａ−Ｓｉ残留領域２７）の寸法や疎密具合により、ＢＡＲＣの埋め込み形状変化による膜厚変動が起こることは無く、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減できる。
【００６９】
図８（ｄ）に示すように、接続孔パターンのレジストマスク１２を用いて、ドライエッチング法により、接続孔開口部に残存する第二のマスクのａ−Ｓｉ膜２７、ＳｉＯ２　改質領域２８、及び第一のマスク形成層のＳｉＯ２　膜８をエッチングして開口し、続いてＳｉＯ２　膜８を第一のマスクとしてＰＡＥ膜７をエッチングして接続孔１３を開口する。ここで、レジストマスク１２は、ＰＡＥ膜７のエッチング処理で同時に除去される。
第二のマスク１１のａ−Ｓｉ膜２７のエッチングは、通常のプラズマエッチング装置を使用して、例えばエッチングガスとして、塩素（Ｃｌ２　）、臭化水素酸（ＨＢｒ）、及び酸素（Ｏ２　）を用い、ガス流量比（Ｃｌ２　：ＨＢｒ：Ｏ２　）を１０：２：１、ＲＦパワーを２０Ｗ、基板温度を０℃に設定する。
【００７０】
ＳｉＯ２　改質領域２８と、第一のマスクのＳｉＯ２　膜８の接続孔１３の開口は、実施形態例１の第一のマスクのＳｉＯ２　膜８の接続孔開口と同様に行う。
また、ＰＡＥ膜７への接続孔開口も、実施形態例１と同様に行う。このエッチング条件下のレジストマスク１２のエッチングレートは、ＰＡＥ膜７のそれとほぼ同等であるため、ＰＡＥ膜７の開口中にレジストマスク１２は減肉していくが、第二のマスクであるａ−Ｓｉ膜２７又は第一のマスクであるＳｉＯ２　膜８が存在するので、それらをエッチングマスクにすることにより、良好な開口形状の接続孔１３を得ることが出来る。因みに、ＰＡＥ膜７のエッチング条件下のａ−Ｓｉ膜、ＳｉＯ２　膜、及びＳｉＯＣ膜に対するエッチング選択比は、１００以上である。
【００７１】
次に、図８（ｅ）に示すように、配線溝パターンを有するａ−Ｓｉ膜２７からなる第二のマスクを用いて、ドライエッチング法により、ＳｉＯ２　改質領域２８、及び第一のマスクとなるＳｉＯ２　膜８をエッチングして、配線溝パターン１５を形成する。
更に、実施形態例１と同様にして、配線溝パターン１５の開口と同時に、接続孔１３が開口されたＰＡＥ膜７をマスクとして、ＳｉＯＣ膜６をエッチングして接続孔１４を開口する。このエッチング条件下のａ−Ｓｉ膜２７に対するエッチング選択比（ＳｉＯＣ、ＳｉＯ２　／Ｓｉ）は２０以上であるから、上記エッチング処理では、十分な余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状の配線溝パターン１５を得ることが出来る。
【００７２】
次いで、図８（ｆ）に示すように、配線溝パターン１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６を形成し、接続孔１４底部にあるＳｉＣ膜５をエッチングして、接続孔１４をＣｕ埋め込み層４に連通させて、所定のデュアルダマシン加工を完了する。
以下、図示しないが、実施形態例２と同様にして、デュアルダマシン構造の多層配線構造を得ることができる。
尚、配線溝領域外に残存した第二のマスクａ−Ｓｉ膜２７は、接続孔底部のＳｉＣ膜５をエッチングする過程で除去することができるが、この工程で除去出来なくても、その後に埋め込まれるＣｕ膜とＴａ膜のＣＭＰ工程で容易に除去することが可能である。
【００７３】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際に下地層に局所段差が発生していないので、微細なパターンを有するレジストマスク１２を高精度で形成することができる。
また、第二のマスク１１を構成する、選択的に埋め込み形成されたａ−Ｓｉ膜２７が、ＳｉＯＣ膜６の接続孔開口１４時に高選択比を有したエッチング処理を可能にするので、配線溝の形状悪化無く安定して、微細寸法の接続孔開口を形成することができる。これにより、良好なヴィアコンタント特性を得ることが出来る。
また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内にデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００７４】
実施形態例１から３に記載の層間絶縁膜は、表記された膜種、膜厚、成膜方法に限定されることはない。Ｃｕ膜の酸化防止層として堆積したＳｉＣ膜５、１９は、ＣＶＤ法により形成されるＳｉＮ膜としてもよく、ＳｉＣ膜中に窒素（Ｎ２　）や水素（Ｈ）等の軽元素が含有した膜を用いても良い。
接続孔層間膜となるＳｉＯＣ膜６と配線層間膜となるＰＡＥ膜７の積層構造は、例えばＳｉＯＣ膜の代わりに、ＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ２　膜、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよく、ＰＡＥ膜の代わりにではポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用も可能である。さらに、キセロゲル膜、多孔質構造を有するＭＳＱ膜や有機ポリマー等の適用や、これらの組み合わせも可能である。
【００７５】
また、実施形態例１から３では、ＰＡＥ膜とＭＳＱ膜の上に成膜され、第一のマスクとなるＳｉＯ２　膜８は、図３（ｇ）等に示すように、最終的に配線層間として約５０ｎｍ残存させているが、バリアメタルとの密着性やＣｕ−ＣＭＰ工程における機械的強度、もしくはＣｕ酸化防止層１９を成膜する前に行われるＣｕ酸化物の還元処理時の損傷が問題にならなければ、第一のマスクをＳｉＯＦ膜、ＭＳＱ膜、ＨＳＱ膜等の無機系低誘電率膜とすることも可能である。
また、同様の制限が許す限り、第一のマスクを、デュアルダマシンエッチング工程やＣｕ−ＣＭＰ工程にて除去することも可能である。
【００７６】
また、実施形態例２では、第二のマスク形成層であるＳｉＣ膜２３の選択的改質は、酸素イオン注入法によりマスク領域外のＳｉＣ膜２３を酸化する方法を採用している。
これに限らず、その後のエッチング処理に対して選択比をとることが出来る組み合わせで、且つ第二のマスク形成層が第一のマスク形成層の絶縁膜と接続孔層間絶縁膜を選択的に除去出来る組み合わせの改質処理であればよく、例えば、第二のマスク形成層としてＳｉＯＣ膜を全面堆積し、配線溝パターンの反転マスクを用いて配線溝形成領域外の第二のマスク形成層のＳｉＯＣ膜にアルゴン（Ａｒ）やヘリウム（Ｈｅ）等の不活性ガスを用いたイオン注入を行うことによりＳｉ−Ｏ結合を切断し、第二のマスクをＳｉＣ化する方法を用いてもよい。
【００７７】
また、実施形態例３では、第二のマスク１１を形成するために、ａ−Ｓｉ膜２７の選択的イオン注入は、本実施形態例ではマスク領域外のａ−Ｓｉ膜を絶縁化する方法を採用しているが、その後のエッチング処理に対して選択比をとることが出来る組み合わせで、且つ第二のマスク形成層が第一のマスク形成層の絶縁膜と接続孔層間絶縁膜を選択的に除去出来る組み合わせの改質処理であればよく、例えば、第二のマスク形成層としてａ−Ｓｉ膜を全面堆積し、配線溝パターンの反転マスクを用いて配線溝領域外のａ−Ｓｉ膜に窒素イオンや炭素イオンを注入して第二のマスクをＳｉＮ膜、又はＳｉＣ膜とする方法を用いてもよい。
【００７８】
【発明の効果】
本発明によれば、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線を有する半導体装置の製造に際し、配線溝形成用のエッチングマスクを局所段差を発生させること無く形成することができるので、配線溝及び接続孔を高い位置合わせ精度及び高い形状精度で開口することができる。
また、マスクアライメントの観点より使用が制限されていた金属膜等をマスク材料として用いることが可能となり、良好なデュアルダマシン加工形状を得ることができる。
本発明方法を適用することにより、デュアルダマシン構造の多層配線を有する高集積微細で高性能半導体装置を高歩留まりで製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１（ｃ）に続いて、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図３】図３（ｇ）と（ｈ）は、それぞれ、図２（ｆ）に続いて、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図５】図５（ｄ）から（ｆ）は、それぞれ、図４（ｃ）に続いて、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図６】図６（ｇ）と（ｈ）は、それぞれ、図５（ｆ）に続いて、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図７】図７（ａ）から（ｃ）は、それぞれ、実施形態例３の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図８】図８（ｄ）から（ｆ）は、それぞれ、図７（ｃ）に続いて、実施形態例３の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図９】図９（ａ）と（ｂ）は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図１０】図１０（ｃ）から（ｅ）は、それぞれ、図９（ｂ）に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図１１】図１１（ｆ）と（ｇ）は、それぞれ、図１０（ｅ）に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【符号の説明】
１……下地絶縁膜、２……有機膜、３……酸化シリコン（ＳｉＯ２　）膜、４……Ｃｕ埋め込み配線、５……炭化シリコン（ＳｉＣ）膜、６……炭素含有酸化シリコン（ＳｉＯＣ）膜、７……ポリアリールエーテル（ＰＡＥ）膜、８……ＳｉＯ２　膜、８ａ……開口部、９……ＳｉＮ膜、１０……レジストマスク、１１……第二のマスク、１２……レジストマスク、１３、１４……接続孔、１５……開口部、１６……配線溝、１７……Ｔａ膜、、１８……Ｃｕ膜、１９……ＳｉＣ膜、２０……レジストマスク、２１……Ｔａ膜、２２……Ｔａ埋め込み層、２３……炭化シリコン膜（ＳｉＣ）膜、２５……ＳｉＯＣ膜、２７……アモルファスシリコン膜（ａ−Ｓｉ）膜、２８……改質ＳｉＯ２　膜。

Claims (12)

  1. 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
    層間絶縁膜上に層間絶縁膜をエッチングするエッチングマスクとして第一のマスクを形成する工程と、
    層間絶縁膜を加工する第二のエッチングマスクとして第一のマスクとは異なる材料で第一のマスク中に局所的に埋め込まれた第二のマスクを形成する工程と
    を備えていることを特徴とする半導体装置の製造方法。
  2. （イ）半導体基板上に設けられた下層配線と連通する接続孔を貫通させる絶縁膜として第一の絶縁膜を下層配線上に成膜し、次いで上部配線の埋め込み配線を形成する配線間絶縁膜として第二の絶縁膜を第一の絶縁膜上に成膜する工程と、
    （ロ）第一のマスク形成層を第二の絶縁膜上に成膜する工程と、
    （ハ）第一のマスク形成層上に上部配線の配線溝の反転パターンを有する第一のレジストマスクを形成する工程と、
    （ニ）第一のレジストマスクを使って第一のマスク形成層をエッチングし、上部配線の配線溝の反転パターンからなる凹部を第一のマスク形成層に形成し、次いで第一のマスク形成層上に第二のマスク形成層を成膜して凹部を第二のマスク形成層で埋め込む工程と、
    （ホ）次いで配線溝形成領域上の第二のマスク形成層を選択的に除去し、第一のマスク形成層の凹部に第二のマスク形成層を残留させてなる配線溝パターンを有する第二のマスクを形成する工程と、
    （ヘ）第二のマスク及び第一のマスク形成層上に、接続孔の開口パターンを有する第二のレジストマスクを形成する工程と、
    （ト）第二のレジストマスクをエッチングマスクとして第二のマスク、第一のマスク形成層及び第二の絶縁膜をエッチングして接続孔を開口する工程と、
    （チ）第二のマスクをエッチングマスクとして第一のマスク形成層をエッチングして、第一のマスク形成層に配線溝を形成するとともに、第二の絶縁膜をマスクにして第一の絶縁膜をエッチングして接続孔を完成する工程と、
    （リ）第一のマスク及び第二のマスクの少なくともいずれかを用いて第二の絶縁膜をエッチングして、第二の絶縁膜に配線溝を形成する工程と、
    （ヌ）第二のマスクを除去する工程と
    を有することを特徴とした半導体装置の製造方法。
  3. 工程（イ）では、第一の絶縁膜としてメチルシルセスキオキサン膜を成膜し、第二の絶縁膜として有機膜を成膜することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 工程（ロ）では、第一のマスク形成層として絶縁膜を成膜し、工程（ニ）では、第二のマスク形成層として金属膜を成膜することを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 工程（ニ）では、第二のマスク形成層として、第二のマスクを使って反応性イオンエッチング法により選択的に第一のマスクを加工出来る材料層を成膜することを特徴とする請求項２に記載の半導体装置の製造方法。
  6. 工程（ホ）で配線溝形成領域上の第二のマスク形成層を選択的に除去する際には、配線溝形成領域の第二のマスク形成層を化学機械研磨（ＣＭＰ）法により選択的に除去することを特徴とする請求項２に記載の半導体装置の製造方法。
  7. （イ）半導体基板上に設けられた下層配線と連通する接続孔を貫通させる絶縁膜として第一の絶縁膜を下層配線上に成膜し、次いで上部配線の埋め込み配線を形成する配線間絶縁膜として第二の絶縁膜を第一の絶縁膜上に成膜する工程と、
    （ロ）第一のマスク形成層を第二の絶縁膜上に成膜し、第一のマスク形成層上に第二のマスク形成層を成膜する工程と、
    （ハ）配線溝の開口パターンを有するレジストマスクを第二のマスク形成層上に形成する工程と、
    （ニ）レジストマスクの配線溝の開口パターンを介して第二のマスク形成層を選択的に改質して第二のマスク形成層に配線溝の開口パターンと同じパターンの改質領域を有する第二のマスクを第二のマスク形成層に形成する工程と、
    （ホ）接続孔の開口パターンを有するエッチングマスクを第二のマスク形成層上に形成する工程と、
    （ヘ）エッチングマスクを用いて、第二のマスク、第二のマスク形成層、及び第一のマスク形成層をエッチングして、第二のマスク形成層及び第一のマスク形成層を貫通する第一のマスクを形成し、更に第一のマスクをエッチングマスクとして第二の絶縁膜をエッチングして接続孔を開口する工程と、
    （ト）第二のマスクを用いてエッチングし、第二のマスクの改質領域及び第一のマスク形成層に配線溝を形成するとともに、第二の絶縁膜をマスクにして第一の絶縁膜に接続孔を開口する工程と、
    （チ）第一のマスク及び第二のマスクの少なくともいずれかを用いたエッチングにより、第二の絶縁膜に配線溝を形成する工程と、
    （リ）少なくとも第二のマスクを除去する工程と
    を有することを特徴とした半導体装置の製造方法。
  8. 工程（イ）では、第一の絶縁膜としてメチルシルセスキオキサン膜を成膜し、第二の絶縁膜として有機膜を成膜することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 工程（ロ）では、第二のマスク形成層として、第二のマスクを使って反応性イオンエッチング法により選択的に第一のマスクを形成できる材料層を成膜することを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 工程（ニ）では、イオン注入法により第二のマスク形成層を選択的に改質させることを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 工程（ロ）では、第二のマスク形成層として炭化シリコン（ＳｉＣ）膜を成膜し、
    工程（ニ）では、酸素イオン注入法を用いて、配線溝形成領域の第二のマスク形成層の改質処理を行うことを特徴とする請求項７に記載の半導体装置の製造方法。
  12. 工程（ロ）では、第二のマスク形成層として、非晶質シリコン（ａ−Ｓｉ）膜を成膜し、
    工程（ニ）では、酸素イオン注入法を用いて、配線溝形成領域の第二のマスク形成層の改質処理を行うことを特徴とする請求項７に記載の半導体装置の製造方法。
JP2002210467A 2002-07-19 2002-07-19 半導体装置の製造方法 Pending JP2004055781A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002210467A JP2004055781A (ja) 2002-07-19 2002-07-19 半導体装置の製造方法
US10/489,709 US6946385B2 (en) 2002-07-19 2003-07-02 Production method for semiconductor device
PCT/JP2003/008406 WO2004010495A1 (ja) 2002-07-19 2003-07-02 半導体装置の製造方法
TW092118876A TWI242247B (en) 2002-07-19 2003-07-10 Method for manufacturing a semiconductor device
US11/097,137 US7119007B2 (en) 2002-07-19 2005-04-04 Production method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002210467A JP2004055781A (ja) 2002-07-19 2002-07-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004055781A true JP2004055781A (ja) 2004-02-19

Family

ID=30767730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002210467A Pending JP2004055781A (ja) 2002-07-19 2002-07-19 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6946385B2 (ja)
JP (1) JP2004055781A (ja)
TW (1) TWI242247B (ja)
WO (1) WO2004010495A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030476A1 (ja) * 2009-09-10 2011-03-17 パナソニック株式会社 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
US7214612B2 (en) * 2005-08-31 2007-05-08 United Microelectronics Corp. Dual damascene structure and fabrication thereof
US7553770B2 (en) * 2007-06-06 2009-06-30 Micron Technology, Inc. Reverse masking profile improvements in high aspect ratio etch
US7737049B2 (en) * 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
KR101776955B1 (ko) 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP6311547B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
CN105226005B (zh) * 2014-05-30 2018-06-01 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
US9793169B1 (en) * 2016-06-07 2017-10-17 Globalfoundries Inc. Methods for forming mask layers using a flowable carbon-containing silicon dioxide material
TWI797088B (zh) * 2016-09-19 2023-04-01 日商東京威力科創股份有限公司 在原位硬遮罩移除方法
JP7321059B2 (ja) * 2019-11-06 2023-08-04 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143914A (ja) 1996-11-11 1998-05-29 Kenwood Corp 光ディスク装置
JP3305251B2 (ja) * 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
JP3501280B2 (ja) 1998-08-31 2004-03-02 富士通株式会社 半導体装置の製造方法
JP3436221B2 (ja) 1999-03-15 2003-08-11 ソニー株式会社 半導体装置の製造方法
JP2001156170A (ja) * 1999-11-30 2001-06-08 Sony Corp 多層配線の製造方法
JP4211198B2 (ja) * 2000-05-24 2009-01-21 ソニー株式会社 半導体装置の製造方法
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP4850332B2 (ja) * 2000-10-18 2012-01-11 東京エレクトロン株式会社 デュアルダマシン構造のエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030476A1 (ja) * 2009-09-10 2011-03-17 パナソニック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI242247B (en) 2005-10-21
US20050003653A1 (en) 2005-01-06
US7119007B2 (en) 2006-10-10
WO2004010495A1 (ja) 2004-01-29
TW200411770A (en) 2004-07-01
US20050170636A1 (en) 2005-08-04
US6946385B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US7534721B2 (en) Semiconductor device manufacturing device
US7176120B2 (en) Method of manufacturing semiconductor device
US6479391B2 (en) Method for making a dual damascene interconnect using a multilayer hard mask
JP4679193B2 (ja) 半導体装置の製造方法及び半導体装置
US7119007B2 (en) Production method of semiconductor device
US7723226B2 (en) Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
JP4850332B2 (ja) デュアルダマシン構造のエッチング方法
US7259089B2 (en) Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
JP2006253645A (ja) 半導体装置の製造方法および半導体装置
US7144761B2 (en) Semiconductor device and method for fabricating the same
JP2000091422A (ja) 多層配線構造の製造方法
JP2006165214A (ja) 半導体装置およびその製造方法
JP2005217223A (ja) 半導体装置の製造方法
JP2005353633A (ja) 半導体装置の製造方法および半導体装置
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2006049534A (ja) 半導体装置の製造方法及び半導体装置
KR20050023204A (ko) 반도체 장치의 제조방법
JP2004072080A (ja) 半導体装置の製造方法および半導体装置
JPH08264644A (ja) 接続孔を形成する工程を有する半導体装置の製造方法
KR100458589B1 (ko) 반도체 소자 제조 방법
JP2006332408A (ja) 半導体装置の製造方法
JP2006073907A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080226