JP2002009152A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002009152A
JP2002009152A JP2000186910A JP2000186910A JP2002009152A JP 2002009152 A JP2002009152 A JP 2002009152A JP 2000186910 A JP2000186910 A JP 2000186910A JP 2000186910 A JP2000186910 A JP 2000186910A JP 2002009152 A JP2002009152 A JP 2002009152A
Authority
JP
Japan
Prior art keywords
interlayer
semiconductor device
insulating film
interlayer insulating
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000186910A
Other languages
English (en)
Inventor
Hirosada Koganei
宏貞 黄金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000186910A priority Critical patent/JP2002009152A/ja
Priority to US09/884,074 priority patent/US6518170B2/en
Publication of JP2002009152A publication Critical patent/JP2002009152A/ja
Priority to US10/320,645 priority patent/US20030109128A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

(57)【要約】 （修正有） 【課題】 低誘電率の有機化合物を層間絶縁膜として用
いた半導体装置において、金属配線との密着性を維持し
つつ、しかも応力集中による破壊のない信頼性の高い半
導体装置及びその製造方法を提供する。 【解決手段】 金属配線１０２上に形成されかつ低誘電
率の有機化合物からなる層間絶縁膜１０４と、前記層間
絶縁膜上に形成された第二の金属配線１０８と、前記第
一の層間絶縁膜と第二の金属配線との間の密着性を向上
するために設けられた層間密着層１０６とを有する半導
体装置において、前記層間絶縁膜と層間密着層との間
に、その弾性率が前記層間絶縁膜より大でありかつ前記
層間密着層よりも小である応力緩衝層１０５を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、詳しくは低誘電率の層間絶縁膜を有
する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの高速化及び高集積化を実現する
ためには、配線どうし及び層間絶縁膜どうしの電気容量
に起因する信号伝搬速度の遅延が問題となってくる。こ
れに対して近年、特に層間絶縁膜の低誘電率化への取り
組みが進行しており、例えば、層間絶縁膜としてポリイ
ミド重化合物、ビスーベンゾサイクロブテンシロキサン
重化合物（以下ＢＣＢと記述する）等の有機化合物が用
いられる。これら有機化合物の比誘電率は１．５〜２．
５程度であって、ＳｉＯ２を主体とした従来の層間絶縁
膜における比誘電率（約４）に対して非常に低い値であ
る。また、これら有機化合物は、回転塗布及び焼成によ
り容易に成膜することが可能であり、しかも下地の構造
の起伏によらず平坦に成膜できるという特長を有する。
【０００３】ところがこれら有機化合物により層間絶縁
膜を形成した場合、配線に使用される金属との密着性が
弱く、剥離が生じやすい。そこで、これら有機化合物に
よる層間絶縁膜と配線との間に、密着性を向上させるた
めの層間密着膜を設けることが行われている。例えば層
間絶縁膜としてＢＣＢを用いた場合、層間密着膜として
はＳｉＮ等が用いられる。以下この例を用い、半導体装
置の構造をその製造工程とともに説明する。
【０００４】図４はＢＣＢを層間絶縁膜として用いたＧ
ａＡｓ−ＩＣの製造工程を示す断面図である。まずＧａ
Ａｓ基板１０１上に、Ａｕ等からなりＦＥＴ等の素子部
を含む第一の金属配線１０２が、スパッタ法とドライエ
ッチング法等により形成される（図４(ａ)）。次にＳｉ
Ｎからなる第一の層間密着層１０３が例えばプラズマＣ
ＶＤ法等により成膜される。ただし第一の層間密着層１
０４は、第一の金属配線１０２と後述する層間絶縁膜１
０４との間に十分な密着性が得られる場合には省くこと
ができる。
【０００５】次にＢＣＢからなる層間絶縁膜１０４が１
０００〜２００００ｎｍ程度の膜厚に、例えばＢＣＢを
所望の厚さに塗布した後に、Ｎ２雰囲気下、３００℃に
おいて焼成硬化することにより成膜される。次にＳｉＮ
からなる第二の層間密着層１０６がプラズマＣＶＤ法等
により成膜される（図４（ｂ））。次にフォトレジスト
マスク１０７を用いてドライエッチングによりスルーホ
ール部１１０を形成する（図４（c））。例えばＳｉＮ
はＣＦ４とＨ２との混合ガスによるＲＩＥにより、ＢＣ
ＢはＣＦ４とＯ２との混合ガスによるＲＩＥによりエッ
チングされる。その後、Ａｕ等からなる第二の金属配線
１０８がスパッタ法等により形成される（図４
（ｄ））。さらに第二の金属配線１０８を保護するため
の保護層１０９が形成される。保護層１０９は、第二の
金属配線１０９との密着性が良好なＳｉＮ等により形成
する。
【０００６】なお、層間密着層１０４及び保護層１０９
に用いるＳｉＮの膜厚が大きいと、比誘電率の上昇を招
くので、５０〜１００ｎｍ程度と極力小さくすることが
望ましい。
【０００７】
【発明が解決しようとする課題】上記のような構造とす
ることにより、半導体装置における層間絶縁膜は金属配
線との良好な密着性を保持しつつ低誘電率化を実現する
ことができる。ところが、層間絶縁膜として用いる有機
化合物と、層間密着層として用いるＳｉＮ等の材料と
は、機械的特性において大きな隔たりがある。一例とし
てＢＣＢを用いた５μｍの層間絶縁膜と、ＳｉＮを用い
た０.３μｍの層間密着層について、その応力と弾性率
とを表１に示す。表中において数値に付記された＋符号
は引張応力を―符号は圧縮応力を示し、ＢＣＢは引張応
力をＳｉＮは圧縮の応力を有する。また両者の弾性率に
は大きな隔たりがある。従って、これらを積層した場合
には両者の界面に強い応力が発生して弾性率の高いＳｉ
Ｎ側において脆性破壊を発生しやすく、半導体装置の信
頼性を大きく損なう結果となる。
【０００８】
【表１】
【０００９】そこで本発明の課題は、低誘電率の有機化
合物を層間絶縁膜として用いた半導体装置において、金
属配線との密着性を維持しつつ、しかも応力集中による
破壊のない信頼性の高い半導体装置及びその製造方法を
提供することである。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置は、金属配線上に形成されかつ低
誘電率の有機化合物からなる層間絶縁膜と、前記層間絶
縁膜上に形成された第二の金属配線と、前記第一の層間
絶縁膜と第二の金属配線との間の密着性を向上するため
に設けられた層間密着層とを有する半導体装置におい
て、前記層間絶縁膜と層間密着層との間に、その弾性率
が前記層間絶縁膜より大でありかつ前記層間密着層より
も小である応力緩衝層を設けてなることを特徴とする。
これにより、有機化合物を層間絶縁膜として用いた半導
体装置において、金属配線と層間絶縁膜との密着性を維
持しつつ、応力集中による脆性破壊を防ぐことが可能と
なり、半導体装置の信頼性が向上する。
【００１１】また本発明の半導体装置は、前記層間絶縁
膜がビスーベンゾサイクロブテンシロキサン重化合物か
らなり、かつ前記層間密着層がＳｉＮからなり、かつ前
記応力緩衝層がＳｉＯ２からなることを特徴とする。こ
れにより、有機化合物を層間絶縁膜として用いた半導体
装置において、金属配線と層間絶縁膜との密着性を維持
しつつ、応力集中による脆性破壊を防ぐことが可能とな
り、半導体装置の信頼性が向上する。
【００１２】また本発明の半導体装置の製造方法は、低
誘電率の有機化合物からなる層間絶縁膜を有する半導体
装置の製造方法において、前記金属配線上に層間密着層
を形成する工程と、前記層間密着層上にその弾性率が前
記層間絶縁膜より大でありかつ前記層間密着層よりも小
である応力緩衝層を形成する工程と、前記応力緩衝層上
に低誘電率の有機化合物からなる層間絶縁膜を形成する
工程と、前記層間絶縁膜上に第二の金属配線を形成する
工程とを有することを特徴とする。これにより、有機化
合物を層間絶縁膜として用いた半導体装置において、金
属配線と層間絶縁膜との密着性を維持しつつ、応力集中
による脆性破壊を防ぐことが可能となり、半導体装置の
信頼性が向上する。
【００１３】また本発明の半導体装置の製造方法は、前
記応力緩衝層が、熱ＣＶＤ法、プラズマＣＶＤ法、及び
光ＣＶＤ法のうちいずれか一のＣＶＤ法により形成され
ることを特徴とする。これにより、有機化合物を層間絶
縁膜として用いた半導体装置において、金属配線と層間
絶縁膜との密着性を維持しつつ、応力集中による脆性破
壊を防ぐことが可能となり、半導体装置の信頼性が向上
する。
【００１４】また本発明の半導体装置の製造方法は、前
記層間絶縁膜が回転塗布法及びそれに引き続いて行われ
る焼成硬化法により形成されるビスーベンゾサイクロブ
テンシロキサン重化合物膜であり、かつ前記層間密着層
が熱ＣＶＤ法、プラズマＣＶＤ法、及び光ＣＶＤ法のう
ちいずれか一のＣＶＤ法により形成されるＳｉＮ膜であ
り、かつ前記応力緩衝層が熱ＣＶＤ法、プラズマＣＶＤ
法、及び光ＣＶＤ法のうちいずれか一のＣＶＤ法により
形成されるＳｉＯ２膜であることを特徴とする。これに
より、有機化合物を層間絶縁膜として用いた半導体装置
において、金属配線と層間絶縁膜との密着性を維持しつ
つ、応力集中による脆性破壊を防ぐことが可能となり、
半導体装置の信頼性が向上する。
【００１５】
【発明の実施形態】本発明の一実施形態を以下に示す。
図１は本発明の半導体装置の一例として、ＢＣＢを層間
絶縁膜として用いたＧａＡｓ−ＩＣについて、その構成
を製造工程ごとに示した断面図である。
【００１６】図１（ｅ）を参照すると、ＧａＡｓ基板１
０１上にはＦＥＴ等の素子部をも含む第一の金属配線１
０２、第一の層間密着層１０３、膜厚１０００〜２００
００ｎｍ程度のＢＣＢからなる層間絶縁膜１０４、応力
緩衝層１０５、第二の層間密着層１０６、第二の金属配
線１０８、及び保護層１０９が順に積層されている。第
一の金属配線１０２及び第二の金属配線１０８はＡｕ等
からなる。また、第一の層間密着層１０３、第二の層間
密着層１０６、及び保護層１０９は、金属に対する密着
性がすぐれたＳｉＮ等により形成される。また、その膜
厚があまり大であると比誘電率の上昇を招くので、十分
な密着性が得られる範囲において可能な限り薄くするこ
とが望ましく、具体的には５０〜１００ｎｍ程度とする
ことが望ましい。
【００１７】応力緩衝層１０５は、層間絶縁膜１０４
（ＢＣＢ）と第二の層間密着層１０６（ＳｉＮ）との弾
性率の差に起因して生じる応力を緩和するために設けら
れる層である。従ってその弾性率が層間絶縁膜１０４
（ＢＣＢ）よりも大でありかつ第二の層間密着層１０６
（ＳｉＮ）よりも小である材料、例えばＳｉＯ２が適す
る。また応力緩衝層１０５は、応力を十分に緩和しかつ
それ自身に割れを生じない程度の厚さとして１００〜５
００ｎｍ程度とすることが望ましい。表２を参照する
と、０．３μｍのＳｉＯ２膜はＳｉＮ膜と同様に圧縮応
力を生じるが、その弾性率はＳｉＮ膜よりも小でありか
つＢＣＢ膜よりも大である。従って、これを応力緩衝層
１０５として用いることにより、従来問題となっていた
第二の層間密着層（ＳｉＮ）１０６における脆性破壊が
防止され、半導体装置の信頼性を向上することができ
る。
【００１８】
【表２】
【００１９】次に図１を参照して本発明の半導体装置の
製造工程を説明する。ＧａＡｓ基板１０１上に、第一の
金属配線１０２を形成する（図１（ａ））。第一の金属
配線１０２はＡｕ等の材料からなり、例えばスパッタ法
等により成膜した後に、フォトリソグラフィー技術によ
りドライエッチングを行って形成することができる。次
に、第一の金属配線１０２と後述する層間絶縁膜１０４
との間の密着性を維持するために第一の層間密着層１０
３を形成する。第一の層間密着層１０３としては例えば
ＳｉＮが適し、これをプラズマＣＶＤ法等により形成す
ることができる。なお、第一の金属層１０２と層間絶縁
層１０４との間に十分な密着性が得られる場合には、第
一の層間密着層１０３を省いてもよい。
【００２０】次にＢＣＢからなる層間絶縁膜１０４を形
成する。まず回転塗布法によりＢＣＢを所望の膜厚と
し、その後例えばＮ２ガス雰囲気中において３００℃に
おいて焼成することにより硬化される。このようにして
形成されたＢＣＢ膜の表面は、下地の形状及び凹凸によ
らず平坦となる。
【００２１】次に応力緩衝層１０５を形成する。応力緩
衝層１０５としては例えばＳｉＯ２が適し、プラズマＣ
ＶＤ法により形成することができる。この後さらに第二
の層間密着層１０６を形成する（図１（ｂ））。第二の
層間密着層１０６としては例えばＳｉＮが適し、これを
プラズマＣＶＤ法等により形成することができる。
【００２２】次にフォトレジストマスク１０７を用い
て、第二の層間密着層１０６、応力緩衝層１０５、層間
絶縁層１０４、及び第一の層間密着層１０３を順次ドラ
イエッチングすることにより、スルーホール部１１０を
形成する（図１（ｃ））。例えば、ＳｉＮ及びＳｉＯ２
はＣＦ４とＨ２との混合ガスを用いたＲＩＥにより、Ｂ
ＣＢはＣＦ４とＯ２との混合ガスを用いたＲＩＥにより
ドライエッチングすることができる。
【００２３】次にフォトレジストマスク１０７を除去
し、第二の金属配線１０８を形成し（図１（ｄ））、さ
らに第二の金属配線を保護する保護層１０９を形成する
（図１（ｅ））ことにより、本発明の半導体装置の一例
であるＧａＡｓ―ＩＣが製造される。
【００２４】次に本発明における第二の実施形態を以下
に示す。本実施形態においては、図２に示されるよう
に、第一の実施形態の半導体装置に対してさらに上層の
配線を積層する。第一の実施形態において示されたよう
に、本発明によりＢＣＢからなる層間絶縁膜とＳｉＮか
らなる層間密着層との積層が可能となり、その結果、Ｂ
ＣＢによる層間絶縁膜を容易に多層化することができ
る。なお、図２に示される半導体装置の製造工程は、第
一の実施形態において示されたものと同様であるため説
明を省略する。また、図２に示した半導体装置に対して
さらに上層の配線を積層することが可能であることはい
うまでもない。
【００２５】なお、本発明はここで示したＧａＡｓ−Ｉ
Ｃに限定されるものではなく、例えば図３に示されるよ
うに、ＳｉＮ膜がキャパシタ部３１０においてはキャパ
シタとして、それ以外の場所においては第二の層間密着
膜１０６として作用する構造の半導体装置をはじめとし
て、有機化合物を層間積層膜とした他の構造の半導体装
置についても適用可能であることはいうまでもない。あ
るいは層間絶縁膜としてＢＣＢ以外の有機化合物、例え
ばポリイミド化合物等を用いた場合においても、これら
層間絶縁膜と層間密着膜との間に、弾性率がそれらの間
にある応力緩衝層を設けることにより同様の効果を得
る。
【００２６】
【発明の効果】以上のように本発明によれば、低誘電率
の有機化合物を層間絶縁膜として用いた半導体装置にお
いて、金属配線との密着性を維持しつつ、しかも応力集
中による破壊のない信頼性の高い半導体装置及びその製
造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の一例を示す断面図であ
る。
【図２】 本発明の半導体装置の他の一例を示す断面図
である。
【図３】 本発明の半導体装置のさらに他の一例を示す
断面図である。
【図４】 従来の半導体装置の一例を示す断面図であ
る。
【符号の説明】
１０１ ＧａＡｓ基板 １０２ 第一の金属配線 １０３ 第一の層間密着層 １０４ 層間絶縁膜 １０５ 応力緩衝層 １０６ 第二の層間密着層 １０７ フォトレジストマスク １０８ 第二の金属配線 １０９ 保護層 １１０ スルーホール部 ２０４ 第二の層間絶縁膜 ２０５ 第二の応力緩衝層 ２０６ 第三の層間密着層 ２０８ 第三の金属配線 ３１０ キャパシタ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/318 Ｂ 21/318 Ｍ 21/90 Ｓ Ｐ Ｆターム(参考） 4K030 BA40 BA44 BB12 CA04 FA01 FA06 FA10 HA04 LA15 5F033 GG02 HH13 JJ13 KK13 PP15 QQ08 QQ09 QQ11 QQ13 QQ25 QQ37 RR04 RR06 RR21 RR22 SS11 SS14 SS15 SS22 TT04 XX01 XX14 XX17 XX19 XX24 5F058 AA08 AD05 AD10 AD11 AF04 AG01 AH02 BA10 BD02 BD04 BD10 BD19 BF02 BF05 BF07 BJ02

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 金属配線上に形成されかつ低誘電率の有
    機化合物からなる層間絶縁膜と、前記層間絶縁膜上に形
    成された第二の金属配線と、前記第一の層間絶縁膜と第
    二の金属配線との間の密着性を向上するために設けられ
    た層間密着層とを有する半導体装置において、前記層間
    絶縁膜と層間密着層との間に、その弾性率が前記層間絶
    縁膜より大でありかつ前記層間密着層よりも小である応
    力緩衝層を設けてなることを特徴とする半導体装置。
  2. 【請求項２】 前記層間絶縁膜がビスーベンゾサイクロ
    ブテンシロキサン重化合物からなり、かつ前記層間密着
    層がＳｉＮからなり、かつ前記応力緩衝層がＳｉＯ２か
    らなることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 低誘電率の有機化合物からなる層間絶縁
    膜を有する半導体装置の製造方法において、前記金属配
    線上に層間密着層を形成する工程と、前記層間密着層上
    にその弾性率が前記層間絶縁膜より大でありかつ前記層
    間密着層よりも小である応力緩衝層を形成する工程と、
    前記応力緩衝層上に低誘電率の有機化合物からなる層間
    絶縁膜を形成する工程と、前記層間絶縁膜上に第二の金
    属配線を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 前記応力緩衝層が、熱ＣＶＤ法、プラズ
    マＣＶＤ法、及び光ＣＶＤ法のうちいずれか一のＣＶＤ
    法により形成されることを特徴とする請求項３に記載の
    半導体装置の製造方法。
  5. 【請求項５】 前記層間絶縁膜が回転塗布法及びそれに
    引き続いて行われる焼成硬化法により形成されるビスー
    ベンゾサイクロブテンシロキサン重化合物膜であり、か
    つ前記層間密着層が熱ＣＶＤ法、プラズマＣＶＤ法、及
    び光ＣＶＤ法のうちいずれか一のＣＶＤ法により形成さ
    れるＳｉＮ膜であり、かつ前記応力緩衝層が熱ＣＶＤ
    法、プラズマＣＶＤ法、及び光ＣＶＤ法のうちいずれか
    一のＣＶＤ法により形成されるＳｉＯ２膜であることを
    特徴とする請求項３に記載の半導体装置の製造方法。
JP2000186910A 2000-06-21 2000-06-21 半導体装置及びその製造方法 Pending JP2002009152A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000186910A JP2002009152A (ja) 2000-06-21 2000-06-21 半導体装置及びその製造方法
US09/884,074 US6518170B2 (en) 2000-06-21 2001-06-20 Method of manufacturing a semiconductor device
US10/320,645 US20030109128A1 (en) 2000-06-21 2002-12-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000186910A JP2002009152A (ja) 2000-06-21 2000-06-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002009152A true JP2002009152A (ja) 2002-01-11

Family

ID=18686988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000186910A Pending JP2002009152A (ja) 2000-06-21 2000-06-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6518170B2 (ja)
JP (1) JP2002009152A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
US7459388B2 (en) 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
JP2011066068A (ja) * 2009-09-15 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2014168098A (ja) * 2014-05-19 2014-09-11 Sony Corp 固体撮像素子及び固体撮像素子の製造方法、電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006093330A (ja) * 2004-09-22 2006-04-06 Renesas Technology Corp 半導体装置およびその製造方法
JP4692314B2 (ja) * 2006-02-14 2011-06-01 住友電気工業株式会社 半導体デバイスの製造方法
US7727879B2 (en) 2007-03-21 2010-06-01 Stats Chippac, Ltd. Method of forming top electrode for capacitor and interconnection in integrated passive device (IPD)
DE102008045035B4 (de) * 2008-08-29 2017-11-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
KR102352809B1 (ko) * 2017-03-31 2022-01-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
CN109300947B (zh) * 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US6040628A (en) * 1996-12-19 2000-03-21 Intel Corporation Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6309956B1 (en) * 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
US6140456A (en) * 1997-10-24 2000-10-31 Quester Techology, Inc. Chemicals and processes for making fluorinated poly(para-xylylenes)
US6020458A (en) * 1997-10-24 2000-02-01 Quester Technology, Inc. Precursors for making low dielectric constant materials with improved thermal stability
US6323297B1 (en) * 1997-10-24 2001-11-27 Quester Technology, Inc. Low dielectric constant materials with improved thermal and mechanical properties
US6086679A (en) * 1997-10-24 2000-07-11 Quester Technology, Inc. Deposition systems and processes for transport polymerization and chemical vapor deposition
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6331479B1 (en) * 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP2001269859A (ja) * 2000-03-27 2001-10-02 Jsr Corp 化学機械研磨用水系分散体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
US7956462B2 (en) 2005-08-17 2011-06-07 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7459388B2 (en) 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
JP2011066068A (ja) * 2009-09-15 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2014168098A (ja) * 2014-05-19 2014-09-11 Sony Corp 固体撮像素子及び固体撮像素子の製造方法、電子機器

Also Published As

Publication number Publication date
US20030109128A1 (en) 2003-06-12
US6518170B2 (en) 2003-02-11
US20020013046A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
US6388328B1 (en) Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
JP2002009152A (ja) 半導体装置及びその製造方法
KR100411970B1 (ko) 본체내의관련된소자,특히전자소자의분리방법
US6806168B2 (en) Healing of micro-cracks in an on-chip dielectric
JP2003197742A (ja) 半導体装置およびその製造方法
JP2017503341A (ja) 電気回路機構を有する構造体内の反りの低減
WO2018043184A1 (ja) 貫通電極基板、貫通電極基板の製造方法及び実装基板
FI20011922A0 (fi) Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekko ontelorakenne
JP2000021873A (ja) 積層構造、配線構造、その製造方法、及び半導体装置
JPH061795B2 (ja) 多層配線構造体
JPH0689893A (ja) 半導体装置
JP2617955B2 (ja) 半導体装置の製造方法
JPS61279132A (ja) 半導体装置
JP3249162B2 (ja) マルチチップモジュール
KR100575870B1 (ko) 반도체 장치의 금속막 형성 방법
JPS6154645A (ja) 半導体装置
JP2942063B2 (ja) 半導体装置の製造方法
US7863153B1 (en) System and method for creating different field oxide profiles in a locos process
JPH06349951A (ja) 半導体装置の製造方法
KR930011114A (ko) 반도체장치의 제조방법
JP2000307000A (ja) 半導体装置
JPH0513411A (ja) 半導体装置の製造方法
JPH04334047A (ja) 半導体装置の製造方法
JPH05206136A (ja) 配線の形成方法
JPH0794583A (ja) 半導体集積回路装置の製造方法