JP4692314B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4692314B2
JP4692314B2 JP2006037134A JP2006037134A JP4692314B2 JP 4692314 B2 JP4692314 B2 JP 4692314B2 JP 2006037134 A JP2006037134 A JP 2006037134A JP 2006037134 A JP2006037134 A JP 2006037134A JP 4692314 B2 JP4692314 B2 JP 4692314B2
Authority
JP
Japan
Prior art keywords
resin layer
oxide film
electrode pad
semiconductor device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006037134A
Other languages
English (en)
Other versions
JP2007220756A (ja
Inventor
幸洋 辻
俊夫 野間口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006037134A priority Critical patent/JP4692314B2/ja
Priority to US11/651,534 priority patent/US7833882B2/en
Publication of JP2007220756A publication Critical patent/JP2007220756A/ja
Application granted granted Critical
Publication of JP4692314B2 publication Critical patent/JP4692314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48666—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体デバイス及びその製造方法に関する。
ベンゾシクロブテン（ＢＣＢ）からなる樹脂層上にボンディングパッドが形成された半導体レーザが知られている（例えば特許文献１参照）。
特開２００２−１６４６２２号公報
ボンディングパッド等の電極パッドは通常金属からなる。また、金属と樹脂との密着性は一般に不十分であることから、電極パッドと樹脂層とは密着し難い。電極パッドと樹脂層との密着性が不十分であると、ワイヤボンディング時に電極パッドが樹脂層から剥離してしまうおそれがある。
本発明は、上記事情に鑑みて為されたものであり、樹脂層と電極パッドとの密着性が向上された半導体デバイス及びその製造方法を提供することを目的とする。
上述の課題を解決するため、本発明の半導体デバイスの製造方法は、半導体素子上に設けられシリコン原子を含む樹脂層の表面を、Ｏ ２ ガスとＣＦ ４ ガスから生成された第１のプラズマによって酸化及びエッチングすることにより、前記樹脂層の表面に、４〜５０ｎｍの厚みを有するシリコン酸化膜を形成する第１のプラズマ処理工程と、前記シリコン酸化膜上に金属からなる電極パッドを形成する電極パッド形成工程とを含み、前記第１のプラズマ処理工程において、前記第1のプラズマを生成するための前記Ｏ ２ ガスとＣＦ ４ ガスとの混合ガス比が１：１〜２：１である。
本発明の半導体デバイスの製造方法では、シリコン原子を含む樹脂層の表面が、第１のプラズマ中の酸素原子によって酸化されると共に、第１のプラズマ中のフッ素原子によってエッチングされる。その結果、樹脂層の表層部には、４〜５０ｎｍの膜厚を有するシリコン酸化膜が形成される。この酸化膜によって、得られる半導体デバイスにおいて、樹脂層と電極パッドとの密着性が向上する。
また、上記半導体デバイスの製造方法は、前記第１のプラズマ処理工程と電極パッド形成工程との間に、前記酸化膜の表面を、不活性ガスから生成された第２のプラズマによって処理する第２のプラズマ処理工程を更に含むことが好ましい。
これにより、酸化膜に含まれるフッ素化合物及び有機物を分解除去することができる。この酸化膜によって、得られる半導体デバイスにおいて、樹脂層と電極パッドとの密着性を更に向上させることができる。
また、前記電極パッドがチタンからなることが好ましい。
この場合、得られる半導体デバイスにおいて、例えば金や白金等からなる電極パッドに比べて、樹脂層と電極パッドとの密着性を更に向上させることができる。
また、前記半導体素子が半導体光素子であることが好ましい。
この場合、樹脂層は例えば無機物層等よりも低容量なので、得られる半導体デバイスにおいて半導体光素子の高速動作が可能になる。
上記半導体デバイスは、半導体素子と、前記半導体素子上に設けられシリコン原子を含む樹脂層と、前記樹脂層上に設けられシリコン原子を含む酸化膜と、前記酸化膜上に設けられ金属を含む電極パッドとを備える。
上記半導体デバイスでは、樹脂層と電極パッドとが酸化膜によって接続されている。したがって、樹脂層と電極パッドとの密着性を向上できる。
本発明によれば、樹脂層と電極パッドとの密着性が向上された半導体デバイス及びその製造方法が提供される。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体デバイスを模式的に示す平面図である。図２は、図１に示されるII−II線に沿った断面図である。図１及び図２に示される半導体デバイス１０は、半導体素子２と、半導体素子２上に設けられシリコン原子（Ｓｉ）を含む樹脂層４と、樹脂層４上に設けられシリコン原子を含む酸化膜６と、酸化膜６上に設けられ金属を含む電極パッド８とを備える。樹脂層４と酸化膜６と電極パッド８とは、互いに密着して設けられている。
半導体素子２と樹脂層４との間には、絶縁層１２が設けられていることが好ましい。絶縁層１２は、例えばＳｉＯ２といったシリコン酸化物からなる。絶縁層１２には開口１３が形成されており、開口１３内には電極パッド８が埋め込まれている。開口１３は、例えば所定方向に延びる溝である。
半導体素子２としては、例えば、半導体光素子、電子デバイス等が挙げられる。半導体光素子としては、例えば、半導体レーザ、フォトダイオード、光変調器等が挙げられる。電子デバイスとしては、例えば、ＬＳＩ、トランジスタ、ＩＣ（集積回路）等が挙げられる。
樹脂層４は、シリコン原子を含む樹脂からなる。シリコン原子を含む樹脂は、例えば、低誘電率、高耐熱性といった良好な特性を有するので、樹脂層４によって半導体デバイス１０の静電容量（寄生容量）を低減することができる。その結果、半導体デバイス１０の高速動作が可能となる。シリコン原子を含む樹脂としては、例えば、ベンゾシクロブテン（ＢＣＢ）、カルボシラン化合物、シロキサン化合物等が挙げられる。ベンゾシクロブテンの中でも、ジビニルテトラメチルシロキサン−ビスベンゾシクロブテン（ＤＶＳ−ｂｉｓＢＣＢ）が特に好ましい。
酸化膜６は、好ましくは上述のシリコン原子を含む樹脂を酸化して得られる。酸化膜６は、例えばシリコン酸化物からなる。酸化膜６の膜厚は、４〜５０ｎｍであることが好ましい。酸化膜６の膜厚が４ｎｍ未満であると、樹脂層４と電極パッド８との密着性が不十分となる傾向にある。一方、酸化膜６の膜厚が５０ｎｍを超えると、酸化膜６内の空隙によって酸化膜６がひび割れ易くなる傾向にある。酸化膜６の膜厚は、例えば４〜５ｎｍである。酸化膜６の膜厚は、例えばＸＰＳ（Ｘ線光電子分光分析装置）等を用いて測定される。
電極パッド８は、パッド部７と、電極部１１と、パッド部７と電極部１１とを接続する接続部９とを有することが好ましい。パッド部７は、酸化膜６上に設けられた面状部材であることが好ましい。パッド部７は、ボンディングパッドとして機能する。一実施例において、パッド部７は、直径６０μｍ厚さ３μｍの円盤形状を有する。電極部１１は、絶縁層１２の開口１３内に埋め込まれ、半導体素子２に電気的に接続されていることが好ましい。電極パッド８は、チタン（Ｔｉ）からなることが好ましい。より好ましくは、電極パッド８は、Ｔｉ／Ｐｔ／Ａｕの３層構造を有する。
本実施形態の半導体デバイス１０では、樹脂層４と電極パッド８とが酸化膜６によって接続されているので、樹脂層４と電極パッド８との密着性を向上できる。特に、酸化膜６の膜厚が４〜５０ｎｍである場合に、樹脂層４と電極パッド８との密着性を向上できる。また、酸化膜６の表面粗さＲａや弾性率を調整することによって、樹脂層４と電極パッド８との密着性を更に向上できる。
また、電極パッド８がチタンからなる場合、例えば金や白金等からなる電極パッド８に比べて、樹脂層４と電極パッド８との密着性を更に向上させることができる。さらに、半導体素子２が半導体光素子である場合、樹脂層４は例えば無機物層等よりも低容量なので、半導体光素子の高速動作が可能になる。
図３及び図４は、それぞれ、第１実施形態に係る半導体デバイスの製造方法を模式的に示す工程断面図である。以下、一例として半導体デバイス１０の製造方法について説明する。
（第１のプラズマ処理工程）
図３(ａ)に示されるように、半導体素子２上にシリコン原子を含む樹脂層４ａを形成する。好ましくは、半導体素子２上に絶縁層１２ａを形成した後に樹脂層４ａを形成する。樹脂層４ａは、例えばシリコン原子を含む樹脂を塗布することによって得られる。
一実施例において、樹脂層４ａの表面４ａｓの表面粗さＲａは２．３７Åである。本明細書において、表面粗さＲａは、例えば原子間力顕微鏡（ＡＦＭ）により取得された画像から算出される。また、一実施例において、樹脂層４ａの表層部（厚さ４〜５ｎｍ）における炭素原子の含有率は約８８原子％、酸素原子の含有率は約５．１原子％、シリコン原子の含有率は約７．２原子％、フッ素原子の含有率は０原子％である。本明細書において、原子の含有率は、例えばＸ線光電子分光分析（ＸＰＳ）によって測定される。
続いて、樹脂層４ａの表面４ａｓを、図３(ｂ)に示されるように、酸素原子（Ｏ）を含むガスとフッ素原子（Ｆ）を含むガスとの混合ガスから生成された第１のプラズマＰ１によって処理する。酸素原子を含むガスとしては、Ｏ２ガスを用いることが好ましい。フッ素原子を含むガスとしては、ＣＦ４ガスを用いることが好ましい。
プラズマＰ１を生成する際に、圧力は０．０１〜１Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２２Ｐａ）、パワーは５０〜１００Ｗ、混合ガス比はＯ２：ＣＦ４＝１：１〜２：１であることが好ましい。一実施例において、圧力は０．５Ｔｏｒｒ、パワーは５２Ｗ、混合ガス比はＯ２：ＣＦ４＝５：４である。
第１のプラズマ処理工程では、樹脂層４ａの表面４ａｓが、プラズマＰ１中の酸素原子によって酸化されると共に、プラズマＰ１中のフッ素原子によってエッチングされる。その結果、所望の膜厚（例えば４〜５ｎｍ）の酸化膜６ａが形成される。樹脂層４ａのうち酸化された部分が酸化膜６ａとなり、酸化されなかった部分が樹脂層４となる。
一実施例において、酸化膜６ａの表面６ａｓの表面粗さＲａは１０．８３Åである。また、一実施例において、酸化膜６ａにおける炭素原子の含有率は約５１原子％、酸素原子の含有率は約３５原子％、シリコン原子の含有率は約１２．７原子％、フッ素原子の含有率は約２．２原子％である。この実施例によれば、プラズマＰ１による処理によって、炭素原子の含有率は減少し、酸素原子及びシリコン原子の含有率は増加することが分かる。
（第２のプラズマ処理工程）
続いて、酸化膜６ａの表面６ａｓを、図３(ｃ)に示されるように、不活性ガスから生成された第２のプラズマＰ２によって処理することが好ましい。不活性ガスとしては、例えば窒素ガス、希ガス等が挙げられる。希ガスとしては、例えばＨｅガス、Ｎｅガス、Ａｒガスが好ましい。一実施例において、不活性ガスは窒素ガスである。
プラズマＰ２を生成する際に、圧力は１×１０−６〜０．１Ｔｏｒｒ、パワーは５０〜１００Ｗであることが好ましい。一実施例において、圧力は０．０４Ｔｏｒｒ、パワーは５２Ｗである。
第２のプラズマ処理工程では、酸化膜６ａに含まれるフッ素化合物及び有機物が分解除去され、酸化膜６ａから酸化膜６が形成される。
一実施例において、酸化膜６の表面６ｓの表面粗さＲａは１４．０４Åである。また、一実施例において、酸化膜６における炭素原子の含有率は約２５原子％、酸素原子の含有率は約５０原子％、シリコン原子の含有率は約１９．６原子％、フッ素原子の含有率は０原子％である。この実施例によれば、プラズマＰ２による処理によって、炭素原子の含有率は更に減少し、酸素原子及びシリコン原子の含有率は更に増加することが分かる。また、フッ素原子の含有率も減少することが分かる。
（電極パッド形成工程）
続いて、図１、図２、図４(ａ)〜図４(ｃ)に示されるように、酸化膜６上に金属からなる電極パッド８を形成する。電極パッド８は例えばリフトオフ法を用いて以下のように形成される。
まず、必要に応じて、図４(ａ)に示されるように、例えばフォトリソグラフィー法を用いて絶縁層１２ａをエッチングすることにより、開口１３が形成された絶縁層１２を得る。
次に、図４(ｂ)に示されるように、例えばフォトリソグラフィー法を用いて開口１５が形成されたレジスト１４を酸化膜６及び絶縁層１２上に形成する。開口１５は、開口１３が露出するように形成されることが好ましい。
次に、図４(ｃ)に示されるように、レジスト１４及び半導体素子２上に、全面にわたって金属膜８ａを蒸着する。その後、レジスト１４を剥離することによって、金属膜８ａから電極パッド８を得る。電極パッド８を形成した後、電極パッド８上に実装用のワイヤをボンディングすることが好ましい。ワイヤは、例えば金からなり、超音波又は熱圧着によりボンディングされることが好ましい。ワイヤの直径は、例えば１００μｍである。
上述の各工程を経ることによって、図１及び図２に示される半導体デバイス１０が製造される。
本実施形態の半導体デバイスの製造方法によれば、樹脂層４ａの表面４ａｓが、プラズマＰ１中の酸素原子によって酸化されると共に、プラズマＰ１中のフッ素原子によってエッチングされる。その結果、樹脂層４ａの表層部には所望の膜厚（例えば４〜５ｎｍ）の酸化膜６ａが形成される。このような酸化膜６ａを形成することによって、樹脂層４と電極パッド８との密着性を向上させることができる。また、本実施形態の半導体デバイスの製造方法は、プラズマ処理チャンバや放電安定性に殆ど依存しないので、酸化膜６ａの膜厚を均一化し易い。なお、樹脂層４ａの表面４ａｓを酸素ガスのみから生成されるプラズマによって処理する場合には、樹脂層４ａの表層部に形成される酸化膜の膜厚は通常厚くなり過ぎて上記所望の膜厚とすることは困難であり、樹脂層４ａの表面４ａｓにひび割れが生じて荒れる傾向にある。
さらに、第２のプラズマ処理工程を実施することにより、酸化膜６ａに含まれるフッ素化合物及び有機物を分解除去することができる。その結果、酸素原子濃度及びシリコン原子濃度の高く主として無機物からなる酸化膜６が形成される。このような酸化膜６を形成することによって、樹脂層４と電極パッド８との密着性を更に向上させることができる。
また、電極パッド８がチタンからなる場合、例えば金や白金等からなる電極パッド８に比べて、樹脂層４と電極パッド８との密着性を更に向上させることができる。さらに、半導体素子２が半導体光素子である場合、樹脂層４は例えば無機物層等よりも低容量なので、半導体光素子の高速動作が可能になる。
（第２実施形態）
図５は、第２実施形態に係る半導体デバイスを模式的に示す平面図である。図６は、図５に示されるＶI−ＶI線に沿った断面図である。図５及び図６に示される半導体デバイス２０は、主としてIII−Ｖ族化合物半導体から構成される半導体レーザ３６と、半導体レーザ３６上に設けられシリコン原子を含む樹脂層４０と、樹脂層４０上に設けられシリコン原子を含む酸化膜４４と、酸化膜４４上に設けられ金属を含む電極パッド４６とを備える。樹脂層４０と酸化膜４４と電極パッド４６とは、互いに密着して設けられている。樹脂層４０、酸化膜４４及び電極パッド４６は、樹脂層４、酸化膜６及び電極パッド８とそれぞれ同様の材料から構成される。また、酸化膜４４及び電極パッド４６は、酸化膜６及び電極パッド８とそれぞれ同様の形状を有する。
半導体レーザ３６は、例えば、電極パッド４６と電極５２との間に配置される。電極パッド４６と電極５２との間に電圧を印加することによって、半導体レーザ３６は発光する。半導体レーザ３６は、電極５２に電気的に接続された半導体基板２２と、半導体基板２２上に設けられた活性層３２を含むメサ部ｍとを有する。半導体基板２２は、例えば第１導電型のＩｎＰからなる。第１導電型は、例えばｎ型である。活性層３２は、多重量子井戸構造を有することが好ましい。活性層３２は、例えばＧａＩｎＡｓＰ又はＡｌＧａＩｎＡｓからなる。
メサ部ｍは、半導体基板２２と活性層３２との間に設けられた第１導電型のクラッド層３１と、活性層３２上に設けられた第２導電型のクラッド層３４とを有する。第２導電型は、例えばｐ型である。メサ部ｍの側面ｍｓ上及び半導体基板２２の主面２２ｓ上には、埋め込み層２４及び埋め込み層２６がこの順に設けられている。埋め込み層２４は、例えば第２導電型のＩｎＰからなる。埋め込み層２６は、例えば第１導電型のＩｎＰからなる。
クラッド層３４及び埋め込み層２６上には、第２導電型のクラッド層２８が設けられている。クラッド層２８上には、電極パッド４６に電気的に接続されたコンタクト層３０が設けられている。コンタクト層３０は、例えば第２導電型のＩｎＧａＡｓからなる。
また、半導体レーザ３６には、コンタクト層３０から半導体基板２２まで到達するトレンチＴ，Ｔが形成されていることが好ましい。メサ部ｍは、トレンチＴ，Ｔの間に位置する。さらに、半導体レーザ３６と樹脂層４０との間には、トレンチＴ，Ｔに沿って絶縁層３８が設けられていることが好ましい。絶縁層３８は、例えばＳｉＯ２といったシリコン酸化物からなる。絶縁層３８にはメサ部ｍ上に配置された開口３９が形成されており、開口３９内には電極パッド４６が埋め込まれている。開口３９は、例えば所定方向に延びる溝である。
樹脂層４０は、一方のトレンチＴ上に設けられている。樹脂層４０は、そのトレンチＴ内に埋め込まれた樹脂部４１を有している。他方のトレンチＴ内には、樹脂部４２が埋め込まれている。樹脂部４２は、樹脂層４と同様の材料から構成される。
電極パッド４６は、パッド部４５と、電極部４９と、パッド部４５と電極部４９とを接続する接続部４７とを有することが好ましい。パッド部４５は、樹脂層４０上に配置されている。電極部４９は、開口３９内に埋め込まれ、コンタクト層３０に電気的に接続されている。パッド部４５には、ワイヤ４８の端子５０が電気的に接続されている。
本実施形態の半導体デバイス２０では、第１実施形態と同様に、樹脂層４０と電極パッド４６とが酸化膜４４によって接続されているので、樹脂層４０と電極パッド４６との密着性を向上できる。なお、半導体デバイス２０は、半導体デバイス１０と同様の方法により製造される。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
第１実施形態に係る半導体デバイスを模式的に示す平面図である。 図１に示されるII−II線に沿った断面図である。 第１実施形態に係る半導体デバイスの製造方法を模式的に示す工程断面図である。 第１実施形態に係る半導体デバイスの製造方法を模式的に示す工程断面図である。 第２実施形態に係る半導体デバイスを模式的に示す平面図である。 図５に示されるＶI−ＶI線に沿った断面図である。
符号の説明
２，３６…半導体素子、４，４ａ，４０…樹脂層、４ａｓ…樹脂層の表面、６，６ａ，４４…酸化膜、６ｓ，６ａｓ…酸化膜の表面、８，４６…電極パッド、１０，２０…半導体デバイス、Ｐ１…第１のプラズマ、Ｐ２…第２のプラズマ。

Claims (4)

  1. 半導体素子上に設けられシリコン原子を含む樹脂層の表面を、Ｏ ２ ガスとＣＦ ４ ガスから生成された第１のプラズマによって酸化及びエッチングすることにより、前記樹脂層の表面に、４〜５０ｎｍの厚みを有するシリコン酸化膜を形成する第１のプラズマ処理工程と、
    前記シリコン酸化膜上に金属からなる電極パッドを形成する電極パッド形成工程とを含み、
    前記第１のプラズマ処理工程において、前記第1のプラズマを生成するための前記Ｏ ２ ガスとＣＦ ４ ガスとの混合ガス比が１：１〜２：１である、半導体デバイスの製造方法。
  2. 前記第１のプラズマ処理工程と電極パッド形成工程との間に、前記シリコン酸化膜の表面を、不活性ガスから生成された第２のプラズマによって処理する第２のプラズマ処理工程を更に含む、請求項１に記載の半導体デバイスの製造方法。
  3. 前記電極パッドがチタンからなる、請求項１又は２に記載の半導体デバイスの製造方法。
  4. 前記半導体素子が半導体光素子である、請求項１〜３のいずれか一項に記載の半導体デバイスの製造方法。
JP2006037134A 2006-02-14 2006-02-14 半導体デバイスの製造方法 Active JP4692314B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006037134A JP4692314B2 (ja) 2006-02-14 2006-02-14 半導体デバイスの製造方法
US11/651,534 US7833882B2 (en) 2006-02-14 2007-01-10 Method of producing a semiconductor device by forming an oxide film on a resin layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037134A JP4692314B2 (ja) 2006-02-14 2006-02-14 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007220756A JP2007220756A (ja) 2007-08-30
JP4692314B2 true JP4692314B2 (ja) 2011-06-01

Family

ID=38367469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037134A Active JP4692314B2 (ja) 2006-02-14 2006-02-14 半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US7833882B2 (ja)
JP (1) JP4692314B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205025A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 光半導体素子及びその製造方法
DE102007000611A1 (de) * 2007-10-31 2009-05-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kratzfeste und dehnbare Korrosionsschutzschicht für Leichtmetallsubstrate
JP5678528B2 (ja) * 2010-09-07 2015-03-04 住友電気工業株式会社 半導体光デバイスの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120163A (ja) * 1992-09-30 1994-04-28 Victor Co Of Japan Ltd 半導体装置の電極形成方法
JPH08264478A (ja) * 1995-03-27 1996-10-11 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の電極形成方法
JP2002164622A (ja) * 2000-11-22 2002-06-07 Toshiba Electronic Engineering Corp 半導体光素子
JP2003188475A (ja) * 2001-12-13 2003-07-04 Sumitomo Electric Ind Ltd 半導体素子およびその製造方法
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2004014993A (ja) * 2002-06-11 2004-01-15 Seiko Epson Corp 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置
JP2004071713A (ja) * 2002-08-02 2004-03-04 Sumitomo Electric Ind Ltd 光デバイスおよびその製造方法
JP2004128360A (ja) * 2002-10-04 2004-04-22 Sumitomo Electric Ind Ltd 半導体光素子およびその製造方法
JP2005181416A (ja) * 2003-12-16 2005-07-07 Seiko Epson Corp 光学部品およびその製造方法、面発光型半導体レーザおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208067A (en) * 1986-04-14 1993-05-04 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5260603A (en) * 1990-01-25 1993-11-09 Kabushiki Kaisha Toshiba Electrode structure of semiconductor device for use in GaAs compound substrate
JP2001256618A (ja) * 2000-03-09 2001-09-21 Hitachi Ltd 磁気抵抗効果型ヘッド及び磁気記録再生装置
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
KR101011656B1 (ko) * 2003-03-07 2011-01-28 아사히 가라스 가부시키가이샤 감광성 수지 조성물 및 그 도막 경화물
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
KR100635065B1 (ko) * 2004-05-17 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120163A (ja) * 1992-09-30 1994-04-28 Victor Co Of Japan Ltd 半導体装置の電極形成方法
JPH08264478A (ja) * 1995-03-27 1996-10-11 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の電極形成方法
JP2002164622A (ja) * 2000-11-22 2002-06-07 Toshiba Electronic Engineering Corp 半導体光素子
JP2003188475A (ja) * 2001-12-13 2003-07-04 Sumitomo Electric Ind Ltd 半導体素子およびその製造方法
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2004014993A (ja) * 2002-06-11 2004-01-15 Seiko Epson Corp 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置
JP2004071713A (ja) * 2002-08-02 2004-03-04 Sumitomo Electric Ind Ltd 光デバイスおよびその製造方法
JP2004128360A (ja) * 2002-10-04 2004-04-22 Sumitomo Electric Ind Ltd 半導体光素子およびその製造方法
JP2005181416A (ja) * 2003-12-16 2005-07-07 Seiko Epson Corp 光学部品およびその製造方法、面発光型半導体レーザおよびその製造方法

Also Published As

Publication number Publication date
JP2007220756A (ja) 2007-08-30
US7833882B2 (en) 2010-11-16
US20070187707A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP5329808B2 (ja) 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法
KR101252292B1 (ko) 상온에서의 금속의 직접 결합
EP2345069B1 (en) Method of manufacturing a biocompatible electrode
US20080197377A1 (en) Photonic semiconductor device and manufacturing method
TW410392B (en) Damascene interconnection and semiconductor device
JP4692314B2 (ja) 半導体デバイスの製造方法
JP5581106B2 (ja) 半導体装置の作製方法
CN108242438A (zh) 具有伸出导电通孔的半导体装置和制造此类装置的方法
US20090184336A1 (en) Semiconductor light emitting device and manufacturing method therefor
JP3535461B2 (ja) 半導体装置の製造方法及び半導体装置
US20110198733A1 (en) Semiconductor device and method of patternning resin insulation layer on substrate of the same
JP2001298211A (ja) 半導体受光素子及びその製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
US11749558B2 (en) Treating a silicon on insulator wafer in preparation for manufacturing an atomistic electronic device interfaced with a CMOS electronic device
JP5678528B2 (ja) 半導体光デバイスの製造方法
JP2002367956A (ja) 半導体装置の電極パッド及びその製造方法
JP3987029B2 (ja) 半導体光素子の製造方法および半導体光素子
JP2007335564A (ja) リッジ部を有する半導体素子の製造方法
JP5272331B2 (ja) 半導体装置
JP2006013331A (ja) 半導体レーザ素子
JP2001313295A (ja) パターン形成方法
US20070026666A1 (en) Method of forming metal line on semiconductor device
JP2000357701A (ja) 半導体装置及びその製造方法
JP4727138B2 (ja) 半導体素子の製造方法
JP2005026482A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4692314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250