JP2003188475A - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法

Info

Publication number
JP2003188475A
JP2003188475A JP2001380546A JP2001380546A JP2003188475A JP 2003188475 A JP2003188475 A JP 2003188475A JP 2001380546 A JP2001380546 A JP 2001380546A JP 2001380546 A JP2001380546 A JP 2001380546A JP 2003188475 A JP2003188475 A JP 2003188475A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
mesa portion
resin
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001380546A
Other languages
English (en)
Other versions
JP4075367B2 (ja
Inventor
Satoshi Matsuba
聡 松葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2001380546A priority Critical patent/JP4075367B2/ja
Publication of JP2003188475A publication Critical patent/JP2003188475A/ja
Application granted granted Critical
Publication of JP4075367B2 publication Critical patent/JP4075367B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】埋込樹脂内の気泡の発生を低減できる半導体メ
サの埋込構造を有する半導体素子を提供する。 【解決手段】半導体素子1aは、半導体メサ部12,52と、
樹脂埋込部24とを備える。半導体メサ部12,52は、所定
の波長の光が伝搬可能な光導波路を有する。樹脂埋込部
24は、半導体メサ部12,52を埋め込むように設けられB
CB樹脂を含む。半導体メサ部12,52の光導波路は、III
−V系化合物半導体を含む活性層6,46を備える。活性層
6,46は、第1導電型III−V系化合物半導体を含む半導
体部8,48と第2導電型III−V系化合物半導体を含む半
導体部10,50との間に配置されている。活性層6,46は、
光を発生するために利用されることができ、または光を
変調するために利用されることができる。半導体素子1a
は、パッド電極30,60を更に備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子および
その製造方法に関する。
【0002】
【従来の技術】光通信のために、様々な半導体光素子が
利用されている。半導体光素子は、半導体基板上に様々
な光素子を含む。半導体光素子には、発光素子、変調素
子、光合波器、光分波器および光導波路といった素子が
ある。これらの素子は、半導体材料で形成された半導体
メサを備えている。
【0003】
【発明が解決しようとする課題】発明者は、半導体光素
子の特性を向上させるために技術開発を行っている。最
近、光通信の伝送容量の需要が増している。この要求に
応じるために、半導体光素子の動作速度を上げることが
求められている。発明者は、10Gbp/sを越えるよ
うな光伝送速度を実現できるような半導体光素子が求め
られると考えている。また、発明者は、半導体光素子の
利用範囲が今後も拡大されることを考えに入れると、半
導体光素子の製造工程が簡素であることも重要であると
考えている。
【0004】発明者は、動作速度を向上するために、光
素子に付随する寄生容量等を低減することが重要である
と考えている。発明者は、1.55マイクロメートル帯
のための光素子を例示として光素子の構造について検討
をしている。この光素子は、InP基板上に形成された
半導体メサを有しており、この半導体メサを平坦化する
ためにInP半導体により埋め込んでいる。
【0005】また、半導体メサに付与される寄生容量を
低減するために、別の素子構造が提案されている。この
構造では、ポリイミド樹脂により半導体メサを埋め込ん
でいる。この構造の検討において、発明者は、様々な実
験を行ってきた。この実験において、ポリイミド樹脂の
樹脂特性に起因するいくつかの技術的課題を発見した。
ポリイミド樹脂を用いる構造では、半導体メサの埋込を
形成するために、ポリイミド樹脂を塗布した後に熱処理
を行う。この熱処理の後に、半導体メサの側壁に空孔が
発生する。この不具合を解決するために、発明者は、ポ
リイミド樹脂の埋込構造を形成する条件だけでなく、半
導体メサを埋め込むために材料について更に検討を行っ
た。
【0006】本発明の目的は、半導体メサ側壁部に発生
する空孔を低減できる半導体メサの埋込構造を有する半
導体素子、およびこの半導体素子を製造する方法を提供
することにした。
【0007】
【課題を解決するための手段】本発明の一側面は、半導
体素子に係わる。半導体素子は、半導体メサ部と、樹脂
埋込部とを備える。半導体メサ部は、所定の波長の光が
伝搬可能な光導波路を有する。樹脂埋込部は、半導体メ
サ部を埋め込むと共に半導体メサ部から盛り上がるよう
に設けられている。
【0008】樹脂埋込部の高さが半導体メサ部の高さよ
り大きい形状を形成するために、埋込用樹脂部の形成の
ために用いる樹脂の収縮率は、熱硬化処理においてポリ
イミド樹脂の収縮率より小さいことが必要である。この
樹脂を用いると、半導体メサ側壁部に発生する空孔を低
減できる。
【0009】このような半導体素子の樹脂特性は、下記
の少なくともいずれかを更に備えてもよい。埋込用樹脂
部の形成のために用いる樹脂は、所定の波長の光に感光
性を有している。埋込用樹脂部の形成のために用いる樹
脂は、熱硬化性を有している。埋込用樹脂部の樹脂の比
誘電率は、ポリイミド樹脂の比誘電率より小さい。ま
た、樹脂埋込部の高さの最高値は半導体メサ部の高さよ
り大きいことが好ましい。
【0010】発明者は、実験により、半導体メサ側壁部
に発生する空孔は熱硬化の際に発生していることを発見
した。すなわち、この半導体光素子においては、熱硬化
のときの樹脂収縮率が重要であるという知見を得た。こ
の知見によれば、本願に係わる半導体光素子の埋込用樹
脂部の樹脂は、ポリイミド樹脂の収縮率より小さいこと
が好適である。この樹脂によれば、半導体メサの埋込構
造において、熱硬化の際に発生する半導体メサ側壁部の
空孔を低減できる。
【0011】また、本発明の一側面は半導体素子に係わ
る。この半導体素子では、樹脂埋込部は、所定の波長の
光が伝搬可能な光導波路を有する半導体メサ部を埋め込
むように設けられビスベンゾシクロブテン樹脂(以下、
BCB樹脂という)を含む。発明者の実験によれば、B
CB樹脂を用いると半導体メサ側壁部の空孔を低減でき
ることが示された。
【0012】さらに、本発明の一側面は、半導体素子に
係わる。この半導体素子では、半導体メサ部は、III−
V系化合物半導体を含んでおり、2μm以上の高さを有
するように設けられている。発明者の実験によれば、こ
のような高さの半導体メサ部であっても、BCB樹脂を
含む埋込樹脂を用いると、半導体メサの側壁部に空孔を
発生させることなく埋め込むことができる。
【0013】上記の半導体素子では、半導体メサ部の光
導波路は、III−V系化合物半導体を含む活性層を備え
るようにしてもよい。活性層は、第1導電型III−V系
化合物半導体を含む半導体部と第2導電型III−V系化
合物半導体を含む半導体部との間に配置されている。活
性層は、光を発生するために利用されることができ、ま
たは光を変調するために利用されることができる。
【0014】また、半導体メサ部は、第1および第2の
半導体層を有することができる。第1の半導体層は、第
2導電型III−V系化合物半導体を含み半導体メサ部の
光導波路上に設けられている。第2の半導体層は、基板
上において活性層の両側に位置する。この配置によれ
ば、第2の半導体層は、第1の半導体層からのキャリア
を活性層に導くことが可能である。
【0015】半導体素子は、パッド電極を更に備えるよ
うにしてよい。パッド電極は、樹脂埋込部上に設けられ
ており、また半導体メサ部に接続されている。半導体メ
サ部は、光導波路上に設けられたコンタクト層を更に有
する。コンタクト層は、パッド電極に接続されている。
この構造によれば、パッド電極は、ポリイミド樹脂の比
誘電率より小さい埋込用樹脂部上に設けられる。
【0016】半導体素子は、半導体メサ部と樹脂埋込部
との間に設けられた無機絶縁膜を更に備えることができ
る。無機絶縁膜によれば、半導体素子の信頼性を向上で
きる。
【0017】半導体素子は、別の半導体メサ部と、別の
パッド電極と、III−V系化合物半導体層とを更に備え
ることができる。別の半導体メサ部は、樹脂埋込部によ
り埋め込まれ所定の波長の光が伝搬可能な光導波路を有
する。別の半導体メサ部は、半導体メサ部と光学的に結
合されている。この構造によれば、半導体素子は、複数
の光素子を搭載できる。
【0018】また、別の半導体メサ部の光導波路は、II
I−V系化合物半導体を含む別の活性層を備えている。
別の活性層は、第1導電型III−V系化合物半導体を含
む半導体部と第2導電型III−V系化合物半導体部との
間に配置されている。半導体メサ部の光導波路および別
の半導体メサ部の光導波路上には、III−V系化合物半
導体層が設けられるようにしてもよい。この構造は、2
つの光導波路の接続部に形成される可能性がある段差を
小さくするために役立つ。
【0019】別のパッド電極は、樹脂埋込部上に設けら
れ別の半導体メサ部に接続されている。この構造によれ
ば、別のパッド電極は、ポリイミド樹脂の比誘電率より
小さい埋込用樹脂部上に設けられている。
【0020】別の半導体メサ部は、該光導波路上に設け
られ別のパッド電極に接続された別のコンタクト層を有
する。複数の光素子は、それぞれのコンタクト層を備え
ている。別個のコンタクト層は、両素子間の分離抵抗を
大きくするために役立つ。
【0021】本発明の別の側面は、半導体素子を製造す
る方法に係わる。この方法は、(a)III−V系化合物半
導体を含むメサ部を基板上に形成する工程、(b)メサ部
上及び基板上にBCB樹脂体を形成する工程、(c)メサ
部上のBCB樹脂部分が露光されないようなマスクを用
いてBCB樹脂体を露光する工程、(d)露光されたBC
B樹脂体を現像する工程、(e)基板、メサ部、および現
像されたBCB樹脂体を熱処理する工程を備える。
【0022】この製造方法によれば、BCB樹脂体から
メサ部のトップが露出していると共に、メサ部の側面が
樹脂で覆われている構造を形成できる。
【0023】本発明の別の側面は半導体素子を製造する
方法に係わる。この方法は(f)複数のIII−V系化合物
半導体層を含む半導体多層膜を基板上に形成する工程、
(g)半導体多層膜に複数のトレンチを形成して半導体多
層膜部を形成する工程、(h)トレンチを形成する工程の
後に、基板上にBCB樹脂体を形成する工程、(i)半導
体多層膜部とのBCB樹脂部分を覆うパターンを有する
マスクを用いてBCB樹脂体を露光する工程、(j)露光
されたBCB樹脂体を現像する工程、(k)基板、半導体
多層膜部及び現像されたBCB樹脂体を熱処理する工程
を備える。
【0024】この製造方法によれば、トレンチをBCB
樹脂により埋め込みできると共に、半導体多層膜部の上
部が露出されている構造を形成できる。
【0025】本発明の上記の目的および他の目的、特
徴、並びに利点は、添付図面を参照して進められる本発
明の好適な実施の形態の以下の詳細な記述からより容易
に明らかになる。
【0026】
【発明の実施の形態】本発明は、添付図面と共に以下の
詳細な記述を考慮することによって容易に理解される。
図面に共通な同一要素を示すために、可能な場合には、
同一の参照番号が使用される。
【0027】(第1の実施の形態)図1は、第1の実施の
形態に係わる半導体光素子を示す斜視図である。図2
は、I−I線で示された断面図である。図1および図2
を参照しながら、第1の実施の形態に係わる半導体素子
を説明する。この半導体素子1aは、半導体発光デバイ
ス2a、半導体変調デバイス2bおよび分離デバイス2
cを備える。素子分離デバイス2cは、半導体発光デバ
イス2aと半導体変調デバイス2bとの間に位置してい
る。半導体変調デバイス2bは、半導体発光デバイス2
aに分離デバイス2cを介して光学的に結合されてい
る。半導体発光デバイス2aは、所定の波長の光を発生
できる。半導体変調デバイス2bは、素子分離デバイス
2cを介して半導体発光デバイス2aから受けた光を変
調できる。半導体発光デバイス2a、半導体変調デバイ
ス2bおよび分離デバイス2cは、n型InP半導体基
板といった半導体基板4に設けられている。
【0028】半導体発光デバイス2aは、半導体メサ部
12を備えている。半導体メサ部12は、活性層6、n
型半導体層8およびp型半導体層10を備えている。活
性層6は、基板4の主面4a上に設けられている。活性
層6は、III−V系化合物半導体を含む。活性層6は、I
II−V系化合物半導体を含むn型半導体層8とIII−V
系化合物半導体を含むp型半導体層10との間に設けら
れている。n型半導体部8およびp型半導体層10は、
基板4上に設けられている。活性層6は、単一の半導体
層から成ることができ、またSQW構造あるいはMQW
構造を備えることもできるが、これらに限定されるもの
ではない。活性層6の屈折率は、n型半導体層8および
p型半導体層10の屈折率より大きいので、これらの半
導体層6、8、10は光導波路12aを構成する。つま
り、n型半導体層8はn型クラッド層として働くと共
に、p型半導体層10はp型クラッド層として働く。
【0029】半導体メサ部12は、活性層6、n型半導
体層8およびp型半導体層10からなる光導波路12a
の側面に電流狭窄部12bを有する。電流狭窄部12b
は、光導波路12aの半導体層に比べて比抵抗が大きい
半導体層14を有する。半導体層14上には、p型半導
体層10と異なる導電型のn型半導体層16が設けられ
ている。半導体層16は、ホールトラップ層として働
く。このような構造により、電流狭窄部12bは、電流
を光導波路12aに導くように働く。
【0030】半導体メサ部12は、光導波路12aおよ
び電流狭窄部12b上に設けられp型半導体層20を備
える。p型半導体層20は第2のクラッド層として働
く。半導体メサ部12はp型半導体層20上にコンタク
ト層22を更に備える。
【0031】また、半導体発光デバイス2aは、半導体
メサ部12を形成するように設けられた凹部18を有す
る。凹部18は、半導体層14、16、20、22を貫
通して基板4に到達している。凹部18内には、樹脂埋
込部24が設けられている。樹脂埋込部24は、BCB
樹脂を熱硬化して形成されたBCB樹脂体である。
【0032】なお、半導体発光デバイス2aは、樹脂埋
込部24と半導体メサ部12との間に、シリコン窒化
膜、シリコン酸化膜またはシリコン酸窒化膜といったシ
リコン系無機絶縁膜層26を備えることができる。無機
絶縁膜層26により、半導体メサ部12を保護できるの
で、半導体発光デバイス2aの信頼性が向上される。
【0033】半導体発光デバイス2aは、半導体メサ部
12上に設けられたオーミック電極28を備える。電極
28は、アノードのためのために設けられている。半導
体発光デバイス2aが無機絶縁膜層26を備える場合に
は、無機絶縁膜層26はコンタクト層22に通じる開口
部を有する。電極28は、この開口部を介してコンタク
ト層22に電気的に接続されている。電極28は、パッ
ド電極30に接続されている。パッド電極30は、樹脂
埋込部24上に設けられている。また、半導体発光デバ
イス2aは、基板4の裏面4b上に設けられたオーミッ
ク電極32を備える。電極32は、裏面4bの全面にカ
ソードのためのために設けられている。
【0034】図1に示されるように、BCB樹脂体は、
半導体メサ部12の上部より盛り上がるように形成され
ている。この形状のために、半導体メサ部12と樹脂埋
込部24との間に段差が実質的に無いので、電極28に
断線が生じにくい。
【0035】好適な実施例としては、下記のものが例示
される。 活性層6:GaAlInP層(膜厚300ナノメートル) n型クラッド層8:InP層(膜厚550ナノメートル) p型クラッド層10:InP層(膜厚200ナノメート
ル) 高抵抗半導体層14:FeドープInP層(膜厚100
0ナノメートル) n型ホールトラップ層16:InP層(膜厚1000ナ
ノメートル) 第2のp型クラッド層20:InP層(膜厚200ナノ
メートル) p型コンタクト層22:GaInAs層(膜厚500ナ
ノメートル) 無機絶縁膜層26:シリコン窒化層(膜厚350ナノメ
ートル)。
【0036】半導体変調デバイス2bは、半導体メサ部
52を備える。半導体メサ部52は、活性層46、n型
半導体層48及びp型半導体層50を備えている。活性
層46は、基板4の主面4a上に設けられている。活性
層46は、III−V系化合物半導体を含む。活性層46
は、III−V系化合物半導体を含むn型半導体層48とI
II−V系化合物半導体を含むp型半導体層50との間に
設けられている。n型半導体部48及びp型半導体層5
0は基板4上に設けられている。活性層46は、単一の
半導体層から成ることができ、またSQW構造あるいは
MQW構造を備えることもできるが、これらに限定され
るものではない。活性層46の屈折率は、n型半導体層
48およびp型半導体層50の屈折率より大きいので、
これらの半導体層46、48、50は光導波路52aを
構成する。n型半導体層48はn型クラッド層として働
くと共にp型半導体層50はp型クラッド層として働
く。
【0037】半導体メサ部52は、活性層46、n型半
導体層48およびp型半導体層50からなる光導波路5
2aの側面に電気絶縁部52bを有する。電気絶縁部5
2bは、光導波路52aの半導体層に比べて比抵抗が大
きい半導体層14を有する。半導体層14上には、n型
半導体層16が設けられている。半導体変調デバイス2
bにおいて、光導波路52aは、光導波路12aと同様
に、電流狭窄部12bと同じ構造である電気絶縁部52
bにより挟まれている。
【0038】半導体メサ部52は、光導波路52aおよ
び電気絶縁部52b上に設けられp型半導体層20を備
える。p型半導体層20は第2のクラッド層として働
く。半導体メサ部52はp型半導体層20上にコンタク
ト層54を更に備える。
【0039】また、半導体変調デバイス2bは、半導体
メサ部52を形成するように設けられた凹部18を有す
る。凹部18は、半導体層14、16、20、22を貫
通して基板4に到達している。凹部18内には、樹脂埋
込部24が設けられている。樹脂埋込部24は、半導体
発光素子2aと同様に、BCB樹脂を熱硬化して形成さ
れたBCB樹脂体である。半導体変調デバイス2bは、
半導体発光デバイス2aと同様に、樹脂埋込部24と半
導体メサ部12との間に無機絶縁膜層26を備えること
ができる。
【0040】半導体変調デバイス2bは、半導体メサ部
52上に設けられたオーミック電極58を備える。電極
58は、アノード用に設けられている。半導体変調デバ
イス2bが無機絶縁膜層26を備える場合には、無機絶
縁膜層26はコンタクト層54に通じる開口部を有す
る。電極58は、この開口部を介してコンタクト層54
に電気的に接続されている。電極58は、パッド電極6
0に接続されている。パッド電極60は、樹脂埋込部2
4上に設けられている。また、半導体変調デバイス2b
は、半導体発光素子2aと共用されるオーミック電極3
2を備える。電極32は、半導体変調デバイス2bのカ
ソードのためのために設けられている。
【0041】図2に示されるように、BCB樹脂体は、
半導体メサ部52の上部より盛り上がるように形成され
ている。この形状のために、半導体メサ部52と樹脂埋
込部24との間に段差が実質的に無いので、電極58に
断線が生じにくい。また、この形状は、半導体素子1a
のチップに加工するとき、あるいはこのチップを実装す
るときに行われるハンドリングから半導体メサ部52を
保護するために役立つ。
【0042】BCB樹脂の比誘電率(2.65)は、In
P半導体の比誘電率に比べて小さく、またポリイミド樹
脂の比誘電率(約3.5)に比べて小さい。このため、パ
ッド電極60に付与される寄生容量は小さい。
【0043】好適な実施例としては、下記のものが例示
される。 活性層46:InGaAsP(膜厚260ナノメートル) n型クラッド層48:InP(膜厚50ナノメートル) p型クラッド層50:InP(膜厚100ナノメートル) p型コンタクト層54:GaInAs(膜厚530ナノ
メートル)。
【0044】半導体発光デバイス2aにおいて、第2の
クラッド層20及びコンタクト層22が光導波路12a
と電流狭窄部12bとの上に設けられている場合には、
電極28とコンタクト層22との接触面積を広くでき
る。また、半導体変調デバイス2bにおいて、第2のク
ラッド層20及びコンタクト層54が光導波路52aと
電流阻止部52bとの上に設けられている場合には、電
極58とコンタクト層54との接触面積を広くできる。
これらの構造により、素子の寄生抵抗を低減できる。加
えて、半導体メサ部12と樹脂埋込部24との境界だけ
でなく、半導体メサ部52と樹脂埋込部24との境界に
おいて実質的に段差が無いので、フォトリソグラフィ工
程においてコンタクトのための開口部を境界に近くまで
大きくできる。この構造によっても、素子の寄生抵抗を
低減できる。
【0045】再び図1を参照すると、素子分離デバイス
2cは、半導体発光デバイス2aを半導体変調デバイス
2bから電気的に分離するように働く。このために、素
子分離デバイス2cにおいては、コンタクト層が除かれ
て分離部62が形成されている。分離部62において
は、凹部が形成されコンタクト層22はコンタクト層5
4と分離されている。この構造により、半導体発光デバ
イス2aがコンタクト層を介して半導体変調デバイス2
bと電気的に接続されることを防止している。素子分離
のための構造は、本実施の形態の構造に限定されるもの
ではない。本実施の形態では、素子分離デバイス2cが
備える半導体層は、半導体変調デバイス2bの構造と同
一であるが、本発明は、この形態に限定されるものでは
ない。
【0046】半導体発光デバイス2aは、半導体基板4
と半導体層8との境界に形成された回折格子34を備え
る。回折格子34は、半導体基板4と半導体層8との界
面の形状を周期的に変化させることにより構成される。
回折格子34は、活性層6と光学的に結合されるように
設けられている。この構成により、半導体発光デバイス
2aは、分布帰還型半導体レーザ素子として動作するた
めに好適である。
【0047】半導体変調デバイス2bでは、活性層46
は、n型半導体層48およびp型半導体層50により挟
まれており、活性層46のフォトルミネッセンス波長
は、活性層6のフォトルミネッセンス波長よりわずかに
小さい(活性層46が単一の半導体層から成る場合に
は、活性層46のバンドギャップは、活性層6のバンド
ギャップよりも大きい)。この構造により、半導体変調
デバイス2bは、電界吸収型変調素子として動作するた
めに好適である。
【0048】半導体変調デバイス2b及び素子分離デバ
イス2cの光導波路12aは、半導体発光デバイス2a
の光導波路12aに境界面64において突き当てられて
おり、この突き当てにより、光導波路12aは光導波路
52aに光学的に結合される。
【0049】また、典型的な半導体メサ部12、52の
寸法は、幅5マイクロメートル、高さ6マイクロメート
ルである。
【0050】図3は、半導体光素子と電源とを示す回路
図である。半導体発光デバイス2aは、電源70により
順方向にバイアスされている。半導体変調デバイス2b
は、電源72により逆方向にバイアスされている。電源
72は、外部信号に応じて変調された駆動信号を半導体
変調デバイス2bに提供する。この構造により、半導体
変調デバイス2bは、半導体発光デバイス2aから連続
的に提供される光を外部信号74に応答して変調する。
【0051】(第2の実施の形態)別の実施の形態は、半
導体光素子を製造する方法に関する。図4(a)、図4
(b)、図5(a)、図5(b)、図6(a)、図6(b)、図7
(a)、図7(b)、図8(a)、図8(b)、図9(a)、図9
(b)、図10(a)、図10(b)を参照しながら半導体光
素子を製造する方法について説明する。
【0052】(第1の半導体多層膜形成工程)図4(a)を
参照すると、n型InP基板80a上には、n型InP
バッファ層80bが形成されている。n型InP基板8
0aとn型InPバッファ層80bとは、基板82を構
成する。半導体基板82は、半導体発光デバイス領域8
2a、半導体変調デバイス領域82b、および素子分離
デバイス領域82cを備える。これらの領域82a〜8
2cは、所定の軸方向に沿って配置されている。基板8
2の半導体発光デバイス領域82aには、n型InP半
導体膜84、半導体活性層膜86およびp型InP半導
体膜88が順に形成されている。これらの半導体膜は、
バッファ層80bの全面に所定の多層半導体膜およびシ
リコン系無機絶縁膜のマスク90を形成した後に、半導
体変調デバイス領域82bおよび素子分離デバイス領域
82cの多層膜を選択的に除去することにより形成され
る。半導体多層膜の形成に先立って、半導体発光デバイ
ス領域82aには回折格子92として機能する周期的に
凹部が形成されている。
【0053】(第2の半導体多層膜形成工程)図4(b)を
参照すると、n型InPバッファ層80b上には、n型
InP半導体膜94、半導体活性層膜96およびp型I
nP半導体膜98が順に選択的に形成されている。これ
らの半導体多層膜は、半導体変調デバイス領域82bお
よび素子分離デバイス領域82cに、マスク90を用い
て選択的に形成される。選択成長の後に、マスク90を
除去する。
【0054】好適な実施例では、n型InPバッファ層
80b、n型InP半導体膜84、半導体活性層膜8
6、p型InP半導体膜88、n型InP半導体膜9
4、半導体活性層膜96およびp型InP半導体膜98
は、有機金属気相成長(OMCVD)法によりエピタキシ
ャル成長される。
【0055】(光導波路メサ形成工程)図5(a)を参照す
ると、光導波路メサ100a、100bが形成されてい
る。光導波路メサ100a、100bを形成するため
に、導波路用マスク102を形成する。マスク102
は、シリコン系無機絶縁膜のマスクであり、所定の方向
に伸びている。マスク102を用いて、半導体発光デバ
イス領域82a、半導体変調デバイス領域82b、およ
び素子分離デバイス領域82cに形成された半導体多層
膜をエッチングする。このエッチングは、好適な実施例
ではウエットエッチングにより行われる。エッチング溶
液は、ブロムメタノ−ル液である。このエッチングは、
n型InP半導体膜84、半導体活性層膜86、p型I
nP半導体膜88、n型InP半導体膜94、半導体活
性層膜96およびp型InP半導体膜98が除去されて
基板82が露出するまで行われる。エッチング工程の結
果、光導波路部メサ100aは、n型InP半導体層
(n型クラッド層)84a、半導体活性層86a、p型I
nP半導体層(p型クラッド層)88aを備える。光導波
路部メサ100bは、n型InP半導体層(n型クラッ
ド層)94a、半導体活性層96aおよびp型InP半
導体層(p型クラッド層)98aを備える。
【0056】(埋込半導体膜形成工程)図5(b)を参照す
ると、光導波路メサ100a、100bを埋め込むよう
に、高抵抗InP半導体膜104及びn型InP半導体
膜106が形成されている。半導体膜104及び106
は、マスク102を用いて、半導体発光デバイス領域8
2a、半導体変調デバイス領域82b、および素子分離
デバイス領域82cに選択的に形成される。好適な実施
例では、半導体膜104及び106は、有機金属気相成
長(OMCVD)法により形成される。高抵抗InP半導
体膜104は、例えばFeドープInP半導体から成
り、光導波路部メサ100aの側面と、光導波路部メサ
100bの側面とに接触するように形成されている。n
型InP半導体膜は、InP半導体膜104上に形成さ
れており、p型InP半導体層88a及びp型InP半
導体層98aの側面に接触するように形成されている。
埋込半導体部が形成された後に、マスク102を除去す
る。
【0057】光導波路メサ100aにおいて、n型In
P半導体膜106は、FeドープInP半導体内を伝導
してしまうホールを捕獲するホールトラップとして機能
するように形成されており、また、高抵抗InP半導体
膜104は、電子を阻止すると共に光導波路メサ100
aに電流をガイドするように形成されている。
【0058】(コンタクト半導体膜形成工程)図6(a)を
参照すると、光導波路メサ100a及び100b並びに
埋込半導体部108上に、p型InP半導体膜110及
びp型GaInAs半導体膜112が形成されている。
p型InP半導体膜110は、光導波路メサ100a及
び100b上に形成されるので、光導波路メサ100a
と光導波路メサ100bとの境界部を埋め込むことがで
きる。p型GaInAs半導体膜112もまた、光導波
路メサ100a及び100b上に形成されている。p型
GaInAs半導体膜112は、半導体発光デバイス領
域82a及び半導体変調デバイス領域82bのためのコ
ンタクト層として利用されると共に、後の工程において
素子分離デバイス領域82cにおいては除去される。
【0059】(トレンチマスク形成工程)図6(a)を参照
すると、p型InP半導体膜110及びp型GaInA
s半導体膜112上に、トレンチマスク114が形成さ
れている。トレンチマスク114は、所定の方向に伸び
ており、光導波路メサ100a及び100bを含む半導
体メサ部を形成するために用いられる。
【0060】(トレンチ形成工程)図6(b)を参照する
と、トレンチ溝116が形成されている。トレンチ溝1
16は、埋込半導体部108、p型InP半導体膜11
0及びp型GaInAs半導体膜112を貫通して基板
82に到達するようにトレンチマスク114を用いて形
成されている。トレンチ溝116により、半導体メサ部
118が形成される。半導体メサ部118は、光導波路
メサ100a及び100b、埋込半導体部108a、第
2のクラッド層110a、並びにコンタクト層112a
を備える。半導体メサ部118は、半導体発光デバイス
領域82aのための半導体メサ部118a、半導体変調
デバイス領域82bのための半導体メサ部118b、お
よび素子分離デバイス領域82cのための半導体メサ部
118cから構成される。トレンチ溝116を形成した
後に、トレンチマスク114を除去する。
【0061】トレンチ部116は、半導体発光デバイス
領域82aにおいて埋込半導体部の電流阻止機能を増強
するために、FeドープInP半導体膜104に加えて
n型InP半導体膜106を形成している。この構造の
ため、n型InP半導体膜106と第2のp型クラッド
層110aとの間にpn接合が形成されてしまい、この
pn接合は、寄生容量として作用する。この寄生容量を
低減するために、トレンチ114が形成される。
【0062】(樹脂埋込工程)図7(a)を参照すると、基
板82上にBCB樹脂が塗布されている。BCB樹脂が
半導体メサ部118上において約1マイクロメートル以
上の厚さになるように塗布され、BCB樹脂体122を
形成する。塗布の結果、BCB樹脂体122の表面は、
トレンチ116の部分がややへこんだ形状になる。この
塗布工程の完了後に、中間生産物120が形成される。
BCB樹脂の塗布に先だって、またトレンチ116を形
成した後に、シリコン系無機絶縁膜124を形成しても
よい。
【0063】(露光工程)図7(b)を参照すると、中間生
産物120のBCB樹脂122上にマスク128は配置
されている。マスク128を介して、所定の波長の光1
26がBCB樹脂体122に照射される。マスク128
は、ガラス基板128aと、ガラス基板128a上に形
成された遮光層128bとを有する。遮光層128b
は、半導体メサ部118に沿って伸びるストライプ形状
を有する。
【0064】図8は、図7(a)に示された中間生産物1
20と、マスク128とを示す正面図である。水銀ラン
プ130から光126がマスク128に照射される。遮
光層124bに到達する光126aは、BCB樹脂体1
22に到達することない。ガラス基板124aを透過し
た光126bは、BCB樹脂体122に吸収される。こ
れにより、遮光層128bのパターンが、BCB樹脂体
122に転写される。
【0065】遮光層128bの幅L1は、中間生産物1
20の半導体メサ部118の幅L2より広い。しかし、
遮光層124bのエッジ近傍を通過する光126bの一
部は、回折現象により遮光層124bの裏側に回り込む
回折光126cになる。回折光126cは、遮光層12
4bのエッジから離れるにつれて徐々に弱くなる。回折
光126cは遮光層124bの影になるBCB樹脂体1
22の部分に吸収される。
【0066】発明者が行った実験によれば、半導体メサ
部118のエッジとマスク124の遮光層124bのエ
ッジとの間隔(L1/2−L2/2)は、2〜5マイクロメ
ートルが好適である。遮光層の幅L1は10マイクロメ
ートル〜15マイクロメートルである。実施例では、遮
光層の幅L1は約13マイクロメートルであり、半導体
メサ部の幅L2は約5マイクロメートルである。
【0067】(現像工程)BCB樹脂は、光感光性を示す
と共にネガ特性を有している。この特性により、露光さ
れたBCB樹脂を現像液132に浸すと、光が照射され
なかったBCB樹脂は現像液132に溶ける。故に、半
導体メサ部118上のBCB樹脂は、現像液132に溶
けて消失する。一方、遮光層124bにより光が遮られ
なかったBCB樹脂の領域は、現像液132に溶けるこ
となく残る。回折光126cが吸収されたBCB樹脂の
領域は、光の吸収量に応じてBCB樹脂が現像液132
に溶け出す。
【0068】図9(a)は、現像工程後の中間生産物を示
す斜視図である。BCB樹脂体122の表面は、塗布直
後では半導体メサ部118上の樹脂部分が盛り上がりト
レンチ114上の樹脂部分がやや陥没しているけれど
も、現像後ではトレンチ114上の位置から半導体メサ
部118のエッジへ向けて緩やかな下り坂になってい
る。
【0069】(キュア工程)図9(b)を参照すると、現像
されたBCB樹脂122aを有する中間生産物に熱エネ
ルギ134が与えられる。この熱処理により、BCB樹
脂体122aが熱硬化して、BCB樹脂体122bにな
る。実施例では、熱処理温度は250℃であり、熱処理
時間は1時間である。
【0070】発明者の実験によれば、熱処理温度は、2
10℃から250℃程度(好ましくは250℃未満)で行
うことができ、この温度範囲は、ポリイミド樹脂の熱処
理温度(約400℃)に比べて低い。故に、この熱処理に
起因する半導体層中の不純物の再拡散が生じ難い。
【0071】また、発明者の実験によれば、BCB樹脂
は熱収縮が小さい。発明者の見積もりでは、熱処理の前
後における収縮率は、5%以下であった。故に、BCB
樹脂の表面の形状は、現像後の形状とほとんど同じであ
る。
【0072】さらに、BCB樹脂を用いたときは、ポリ
イミド樹脂を用いた場合に半導体メサ部118の側壁に
生じた気泡(エアーホール)も観察されなかった。
【0073】(デスカム工程)まず、キュアされた中間生
産物に対してデスカム処理が施される。デスカム処理で
は、この中間生産物がCF4(又はSF6)+O2のプラズ
マに曝される。このプラズマにより、半導体メサ部11
8の上面に存在する残留樹脂物が除去される。好適な実
施例では、プロセスガスはCF4とO2との混合ガスであ
り、ガス比率はCF4:O2=1:4である。
【0074】(オーミック電極形成工程)次いで、半導体
メサ部118上の絶縁膜124に開口部を形成する。こ
のため、半導体メサ部118およびBCB樹脂体122
b上に、ポジレジストマスク136を形成する。ポジレ
ジストマスク136には、半導体発光デバイスのための
コンタクト開口部136aと、半導体変調デバイスのた
めのコンタクト開口部136bとを有する。
【0075】ポジレジストマスク136を用いて、エッ
チングにより絶縁膜124を除去する。この工程によ
り、絶縁膜124には、各デバイス毎にコンタクト層に
到達するコンタクト孔が形成される。この後、ポジレジ
ストマスク136を除去する。
【0076】マスク除去後に、ポジレジストマスクを形
成する。このポジレジストマスクは、電極パターンを有
する。この上に金属を蒸着した後に、リフトオフ法を用
いて溶剤でポジレジストマスクを溶かし、pオーミック
電極138a、138bを形成する。また、基板82の
裏面には、その全面にnオーミック電極140が形成さ
れる。
【0077】これらの工程により、図10(b)に示され
るような半導体光素子142が完成した。この製造方法
によれば、埋込樹脂として、ポリイミド樹脂の代わりに
BCB樹脂を用いている。BCB樹脂は、誘電率、熱処
理による収縮率、吸湿率の点でポリイミド樹脂よりも優
れた特性を有する。これらの特性は、本実施の形態によ
る製造方法に対して好適である。例えば、ポリイミド樹
脂を用いる場合では、ポリイミド樹脂内の水分により半
導体デバイスの信頼性を低下させる可能性があるので、
SiN膜といった保護膜が半導体メサ部の側壁に必須で
あると考えられている。しかしながら、BCB樹脂は、
半導体メサ部の側壁に直接に塗布できる。故に、半導体
メサ部の側壁に形成される保護膜が不要である。
【0078】(第3の実施の形態)図11は、第3の実施
の形態に係わる別の半導体光素子を示す斜視図である。
図12は、II−II線で示された断面図である。図1
1および図12を参照しながら、第3の実施の形態に係
わる半導体光素子を説明する。この半導体光素子1b
は、半導体発光デバイス152a、半導体変調デバイス
152bおよび分離デバイス152cを備える。素子分
離デバイス152cは、半導体発光デバイス152aと
半導体変調デバイス152bとの間に位置している。半
導体変調デバイス152bは、半導体発光デバイス15
2aと素子分離デバイス152cを介して光学的に結合
されている。半導体発光デバイス152aは、所定の波
長の光を発生できる。半導体変調デバイス152bは、
素子分離デバイス152cを介して半導体発光デバイス
152aから受けた光を変調できる。半導体発光デバイ
ス152a、半導体変調デバイス152bおよび素子分
離デバイス152cは、n型InP半導体基板といった
半導体基板154に設けられている。
【0079】半導体発光デバイス152aは半導体メサ
部162を備えている。半導体メサ部162は、活性層
156、n型半導体層158及びp型半導体層160を
備えている。活性層156は、基板154の主面154
a上に設けられている。活性層156は、III−V系化
合物半導体を含む。活性層156は、III−V系化合物
半導体を含むn型半導体層158とIII−V系化合物半
導体を含むp型半導体層160との間に設けられてい
る。活性層156は、単一の半導体層から成ることがで
き、またSQW構造あるいはMQW構造を備えることも
できるが、これらに限定されるものではない。また、n
型半導体部158及びp型半導体層160は、基板15
4上に設けられている。活性層156の屈折率は、n型
半導体層158およびp型半導体層160の屈折率より
大きいので、これらの半導体層156、158、160
は光導波路162aを構成する。つまり、n型半導体層
158はn型クラッド層として働くと共にp型半導体層
160はp型クラッド層として働く。
【0080】第1の実施の形態の半導体光素子1aと異
なり、半導体メサ部162は、光導波路126aの側面
に電流狭窄部を備えていない。この構造のため、電流狭
窄部を形成するための工程が不要になる。
【0081】半導体メサ部162は、光導波路162a
上に設けられp型半導体層160を備える。p型半導体
層158は第2のクラッド層として働く。半導体メサ部
162はp型半導体層160上にコンタクト層164を
更に備える。
【0082】また、半導体発光デバイス152aは、半
導体メサ部162を形成するように設けられた凹部16
6を有する。凹部166は、半導体層156、158、
160、164を貫通して基板154に到達している。
凹部166には、樹脂埋込部168が設けられている。
樹脂埋込部168は、BCB樹脂を熱硬化して形成され
たBCB樹脂体である。
【0083】なお、本実施の形態の半導体光素子では設
けられていないけれども、半導体発光デバイス152a
は、樹脂埋込部168と半導体メサ部162との間に、
シリコン系無機絶縁膜といった絶縁膜を備えることがで
きる。
【0084】半導体発光デバイス152aは、半導体メ
サ部162上に設けられたオーミック電極170を備え
る。電極170は、アノードのためのために設けられて
いる。半導体発光デバイス152aは無機絶縁膜を備え
ないので、電極170は、この開口部を介することなく
コンタクト層164に電気的に接続されている。電極1
70は、パッド電極172に接続されている。パッド電
極172は、樹脂埋込部168上に設けられている。ま
た、半導体発光デバイス152aは、基板154の裏面
154b上に設けられたオーミック電極174を備え
る。電極174は、裏面154bの全面にカソードのた
めのために設けられている。
【0085】図11に示されるように、BCB樹脂体
は、半導体メサ部162の上部より盛り上がるように形
成されている。この形状のために、半導体メサ部162
と樹脂埋込部168との間に段差が実質的に無いので、
電極170に断線が生じにくい。また、無機絶縁膜が設
けられていないので、半導体メサ部162の上面が、そ
のまま、電極170と接触する。
【0086】好適な実施例としては、下記のものが例示
される。 活性層156:GaAlInP層(膜厚300ナノメー
トル) n型クラッド層158:InP層(膜厚500ナノメー
トル) p型クラッド層160:InP層(膜厚200ナノメー
トル) p型コンタクト層164:GaInAs層(膜厚500
ナノメートル)。
【0087】半導体変調デバイス152bは、半導体メ
サ部182を備えている。半導体メサ部182は、活性
層176、n型半導体層178およびp型半導体層18
0(p型半導体層160と同一半導体層)を備えている。
活性層176は、基板154の主面154a上に設けら
れている。活性層176は、III−V系化合物半導体を
含む。活性層176は、III−V系化合物半導体を含む
n型半導体層178とIII−V系化合物半導体を含むp
型半導体層180との間に設けられている。活性層17
6は、単一の半導体層から成ることができ、またSQW
構造あるいはMQW構造を備えることもできるが、これ
らに限定されるものではない。また、n型半導体部17
8およびp型半導体層180は、基板154上に設けら
れている。活性層176の屈折率は、n型半導体層17
8およびp型半導体層180の屈折率より大きいので、
これらの半導体層176、178、180は光導波路1
82aを構成する。つまり、n型半導体層178はn型
クラッド層として働くと共に、p型半導体層180はp
型クラッド層として働く。
【0088】半導体光素子1bでは、半導体メサ部18
2は、光導波路182aの側面に電気絶縁部52bを備
えていない。しかしながら、半導体メサ部182は、光
導波路182a上にコンタクト層184を備える。
【0089】また、半導体変調デバイス152bは、半
導体メサ部182を形成するように設けられた凹部16
6を有する。凹部166は、半導体層176、178、
180、184を貫通して基板154に到達している。
凹部182には、樹脂埋込部168が設けられている。
樹脂埋込部168は、半導体発光素子152a同様に、
BCB樹脂を熱硬化して形成されたBCB樹脂体であ
る。
【0090】半導体変調デバイス152bは、半導体メ
サ部182上に設けられたオーミック電極188を備え
る。電極188は、アノードのためのために設けられて
いる。半導体変調デバイス152bは無機絶縁膜を備え
ないので、直接に、コンタクト層184に電気的に接続
されている。電極188は、パッド電極190に接続さ
れている。パッド電極190は、樹脂埋込部168上に
設けられている。また、半導体変調デバイス152b
は、半導体発光素子152aと共用されるオーミック電
極174を備える。電極174は、半導体変調デバイス
152bのカソードのためのために設けられている。
【0091】図12に示されるように、第1の実施の形
態の半導体光素子と同様に、BCB樹脂体は、半導体メ
サ部182の上部より盛り上がるように形成されてい
る。この形状のために半導体メサ部182と樹脂埋込部
166との間に段差が実質的に無いので、電極188に
断線が生じ難い。また、この形状は、半導体素子1bの
チップに加工するとき、或いはこのチップを実装すると
きに行われるハンドリングから半導体メサ部182を保
護するために役立つ。さらに、無機絶縁膜が設けられて
いないので、半導体メサ部182の上面がそのまま電極
190と接触する。
【0092】好適な実施例としては、下記のものが例示
される。 活性層176:GaInAsP(膜厚250ナノメート
ル) n型クラッド層178:InP(膜厚450ナノメート
ル) p型クラッド層180:InP(膜厚300ナノメート
ル) p型コンタクト層184:GaInAs(膜厚500ナ
ノメートル)。
【0093】再び図11を参照すると、素子分離デバイ
ス152cは、半導体発光デバイス152aを半導体変
調デバイス152bから電気的に分離するように働く。
このために、素子分離デバイス152cにおいては、コ
ンタクト層が除かれて分離部192が形成されている。
分離部192においては、凹部が形成されコンタクト層
164はコンタクト層184と分離されている。この構
造により、半導体発光デバイス152aがコンタクト層
を介して半導体変調デバイス152bと接続されること
を防止している。素子分離のための構造は、本実施の形
態の構造に限定されるものではない。本実施の形態で
は、素子分離デバイス152cが備える半導体層は、半
導体変調デバイス152bの構造と同一であるが、本発
明は、この形態に限定されない。
【0094】半導体発光デバイス152aは、半導体基
板154と半導体層158との境界に形成された回折格
子196を備える。回折格子196は、半導体基板15
4と半導体層178との界面の形状を周期的に変化させ
ることにより構成される。回折格子196は、活性層1
76と光学的に結合されるように設けられている。これ
により、半導体発光デバイス152aは、分布帰還型半
導体レーザ素子として動作するために好適である。
【0095】半導体変調デバイス152bでは、活性層
176は、n型半導体層178およびp型半導体層18
0により挟まれており、活性層176のフォトルミネッ
センス波長は、活性層156のフォトルミネッセンス波
長よりわずかに小さい(活性層176が単一の半導体層
から成る場合には、活性層176のバンドギャップは、
活性層156のバンドギャップよりも大きい)。この構
造により、半導体変調デバイス152bは、電界吸収型
変調素子として動作するために好適である。
【0096】半導体変調デバイス152bおよび素子分
離デバイス152cの光導波路182aは、半導体発光
デバイス152aの光導波路182aに境界面194に
おいてを突き当てられており、この突き当てにより、光
導波路182aは、光導波路162aに光学的に結合さ
れる。
【0097】また、典型的な半導体メサ部162、18
2の寸法は、幅5マイクロメートル、高さ6マイクロメ
ートルである。
【0098】(第4の実施の形態)本実施の形態は、第3
の実施の形態の半導体光素子を製造する方法に関する。
第3の実施の形態の半導体光素子を製造する方法は、主
に半導体メサ部を製造する工程の点で、第2の実施の形
態に記載された製造方法と異なる。
【0099】図13(a)、図13(b)、図14(a)、図
14(b)、図15(a)、図15(b)を参照しながら半導
体光素子を製造する方法について説明する。
【0100】(半導体多層膜形成工程)図13(a)を参照
すると、第2の実施の形態と同様に、半導体基板202
は、n型InPバッファ層200aとn型InP基板2
00bとを備える。基板202は、半導体発光デバイス
領域202a、半導体変調デバイス領域202bおよび
素子分離デバイス領域202cを備える。これらの領域
202a〜202cは、所定の軸方向に沿って配置され
ている。半導体基板202上の半導体発光デバイス領域
202aには、n型InP半導体膜204、半導体活性
層膜206およびp型InP半導体膜208が順に形成
されている。これらの半導体膜は、バッファ層200a
の全面に所定の多層半導体膜及びシリコン系無機絶縁膜
のマスク210を形成した後に、半導体変調デバイス領
域202b及び素子分離デバイス領域202cの多層膜
を選択的に除去することにより形成される。半導体発光
デバイス領域202aには回折格子212として働く周
期的に凹部が形成されている。
【0101】図13(b)を参照すると、n型InPバッ
ファ層200a上には、n型InP半導体膜214、半
導体活性層膜216及びp型InP半導体膜218が順
に選択的に形成される。この半導体多層膜は、半導体変
調デバイス領域202b及び素子分離デバイス領域20
2cに、マスク210を用いて選択的に形成される。
【0102】(コンタクト半導体膜形成工程)図14(a)
を参照すると、マスク210を除去した後に、p型In
P半導体膜208、218上に、p型GaInAs半導
体膜220が形成されている。p型GaInAs半導体
膜220は、半導体発光デバイス領域202a及び半導
体変調デバイス領域202bのためのコンタクト層(以
下、コンタクト半導体膜220としても引用する)とし
て利用されると共に、後の工程において素子分離デバイ
ス領域202cにおいては除去される。
【0103】コンタクト半導体膜の形成に先立って、p
型InP半導体膜208、218上にp型InP半導体
膜を形成するようにしてもよい。このp型InP半導体
膜は、p型InP半導体膜208、218上に形成され
るので、p型InP半導体膜208とp型InP半導体
膜218との境界部を埋め込むことができる。このp型
InP半導体膜はクラッド層として機能する。
【0104】好適な実施例では、n型InPバッファ層
200a、n型InP半導体膜204、半導体活性層膜
206、p型InP半導体膜208、n型InP半導体
膜214、半導体活性層膜216、p型InP半導体膜
218及びp型GaInAs半導体膜220は、有機金
属気相成長(OMCVD)法によりエピタキシャル成長さ
れる。
【0105】(メサ形成用マスク形成工程)図14(a)を
参照すると、半導体メサを形成するためのマスク222
がコンタクト半導体膜220上に形成される。マスク2
22は、所定の方向に伸びており、半導体メサ部を形成
するために用いられる。
【0106】(半導体メサ部形成工程)図14(b)を参照
すると、半導体メサ部(光導波路メサ)224a、224
bが形成されている。半導体メサ部224a、224b
を形成するために、半導体発光デバイス領域202a、
半導体変調デバイス領域202b、および素子分離デバ
イス領域202cに形成された半導体多層膜をマスク2
22を用いてエッチングする。このエッチングは、好適
な実施例ではウエットエッチングにより行われる。この
エッチングは、n型InP半導体膜204、半導体活性
層膜206、p型InP半導体膜208、n型InP半
導体膜204、半導体活性層膜206およびp型InP
半導体膜208が除去されて、基板202に到達するま
で行われる。エッチング工程の結果、半導体メサ224
aは、n型InP半導体層(n型クラッド層)204a、
半導体活性層206a、p型InP半導体層(p型クラ
ッド層)208aおよびp型GaInAs半導体膜22
0a(コンタクト膜)を備える。半導体メサ224bは、
n型InP半導体層(n型クラッド層)214a、半導体
活性層216aおよびp型InP半導体層(p型クラッ
ド層)218aおよびp型GaInAs半導体膜(コンタ
クト膜)220aを備える。半導体メサ224を形成し
た後に、マスク222を除去する。
【0107】(樹脂埋込工程)図15(a)を参照すると、
基板202上にBCB樹脂が塗布されている。BCB樹
脂は、半導体メサ部224上において約1マイクロメー
トル以上の厚さになるように塗布され、BCB樹脂体2
26を形成する。塗布の結果、BCB樹脂体226の表
面は、半導体メサ部224の両側の部分がややへこんだ
形状になる。この塗布工程の完了後に、中間生産物22
8が形成される。
【0108】BCB樹脂の塗布に先だって、また半導体
メサ部224を形成した後に、メサ部224上にシリコ
ン系無機絶縁膜124を形成してもよい。
【0109】半導体メサ部224は、半導体発光デバイ
ス領域202aで電流を狭窄するために設けられてい
る。本実施の形態では、FeドープInP半導体膜の代
わりにBCB樹脂を用いている。FeドープInP半導
体膜は、電子をトラップできるけれども、正孔をトラッ
プできない。このため、半導体レーザのアノードとカソ
ードとの間にリーク電流が存在する。この電流を低減す
るために、FeドープInP半導体膜上にn型InP膜
を設けて、正孔をトラップするようにしている。ところ
が、この構造では、n型InP半導体膜とp型InP半
導体膜との間にFeドープInP半導体膜が位置する。
この構造は、寄生容量を生じされる。この寄生容量を低
減するために、半導体メサ部224をBCB樹脂で埋め
込んでいる。
【0110】この工程の後に、BCB樹脂を露光する露
光工程、露光されたBCB樹脂を現像する現像工程、現
像されたBCB樹脂を熱処理するキュア工程、半導体メ
サ部の露出面の残留樹脂等を除去するデスカム工程を、
第2の実施の形態と同様に行う。しかしながら、第2の
実施の形態の条件と異なる条件で行うこともできる。
【0111】(オーミック電極形成工程)次いで、半導体
メサ部224およびBCB樹脂体226a上に、ポジレ
ジストマスクを形成する。この上から金属を蒸着した
後、リフトオフ法を用いて溶剤でポジレジストマスクを
溶かし、pオーミック電極230a、230bを形成す
る。また、基板202の裏面には、その全面にnオーミ
ック電極232が形成される。さらに、コンタクト膜2
20aは部分的にエッチングされて、コンタクト層22
0b、220cが形成されている。
【0112】これらの工程により、図15(b)に示され
るような半導体光素子234が完成した。オーミック電
極230aは、半導体発光デバイスのための電極であ
り、オーミック電極230bは、半導体変調デバイスの
ための電極である。オーミック電極232は、半導体発
光デバイスおよび半導体変調デバイスのための共有電極
である。半導体分離デバイス領域のコンタクト膜は除去
されている。この製造方法によれば、埋込樹脂としてポ
リイミド樹脂の代わりにBCB樹脂を用いている。本実
施の形態でも、第2の実施の形態と同様な作用及び効果
が得られる。
【0113】本実施の形態では、半導体メサ部を直接に
埋め込んでいるので、第2の実施の形態と比較して製造
工程の数が少ない。また、樹脂埋込部は、BCB樹脂の
厚さが半導体メサ部から滑らかに増すように形成されて
いる。オーミック電極の形成が容易であり、メタル膜の
断線が生じない。BCB樹脂は、半導体メサ部の側壁に
直接に塗布できる。故に、オーミックメタル膜をコンタ
クト層上に直接に形成できる。このため、半導体メサ部
のエッジまでコンタクト層とオーミック電極との接触面
積を大きくでき、コンタクト抵抗を低減できる。
【0114】本実施の形態における好適な実施例として
は、下記のものが例示される。 半導体発光デバイス領域 活性層206a:GaAlInP層(膜厚300ナノメ
ートル) n型クラッド層204a:InP層(膜厚500ナノメ
ートル) p型クラッド層208a:InP層(膜厚200ナノメ
ートル) p型コンタクト層220c:GaInAs層(膜厚50
0ナノメートル) 半導体変調デバイス領域 活性層216a:GaInAsP(膜厚300ナノメー
トル) n型クラッド層214a:InP(膜厚550ナノメー
トル) p型クラッド層218a:InP(膜厚200ナノメー
トル) p型コンタクト層220d:GaInAs(膜厚500
ナノメートル)。
【0115】(第5の実施の形態)図16(a)〜図16
(c)を参照しながら、基板(S)上に形成された半導体メ
サ部(M)の埋込のためにBCB樹脂ではなくポリイミド
樹脂を用いたときの不具合を説明する。
【0116】図16(a)は、半導体メサ部(M)を埋め込
むようにポリイミド樹脂を塗布した形態を示している。
塗布されたポリイミド樹脂体(R)の形状は、凸形状にな
る。これは、ポリイミド樹脂は粘性が大きいので、基板
上に形成された半導体メサ部(M)の形状が反映された形
状になるためである。メサ上のポリイミド樹脂の膜厚
は、トレンチ上の膜厚とほぼ同じになる。
【0117】このポリイミド樹脂体をキュアすると、ポ
リイミド樹脂の熱収縮性により樹脂が収縮する。発明者
が実験に利用したポリイミド樹脂では、キュア条件(4
00℃、30分)により熱処理により、樹脂体の体積が
53%変化した。詳細に観察すると、図16(b)に示す
ように、ほぼ半数のサンプルに半導体メサ部(M)の側壁
にギャップ(G)が生じていることが明らかになった。こ
のギャップ(G)は、後の工程のプラズマ処理により拡大
されてしまう。つまり、ポリイミド樹脂の樹脂埋込部と
半導体メサ部との密着性が低下する可能性がある。
【0118】キュア後に、半導体メサ部の上面から樹脂
をドライエッチング法(例えば、RIE法)により除く。
エッチング後のポリイミド樹脂体の厚さは半導体メサ部
のエッジから薄くなり、ポリイミド樹脂体の形状は、半
導体素子のために好適ではない。半導体メサ部の埋込に
ポリイミド樹脂を用いると、常にメサ頂部より、ポリイ
ミド樹脂体の高さは低くある。一方、BCB樹脂では、
半導体メサ部から滑らかに高さが増すような形状が実現
され、樹脂体の最大の高さがメサ半導体部の頂上の高さ
より大きい。これにより、電極の寄生容量を低減でき
る。
【0119】ポリイミド樹脂を用いた場合、埋込形状
は、第1〜第4の実施の形態で説明したBCB樹脂を用
いる場合に比べて好適な結果が得られない。
【0120】発明者の調査によれば、BCB樹脂の特性
は、ポリイミド樹脂に比べて、誘電率だけでなく、吸水
率も小さい。このため、BCB樹脂を用いると、ポリイ
ミド樹脂を用いる場合に比べて、水分による半導体素子
の特性変動を小さくできる。BCB樹脂を用いると、半
導体メサ部に直接に埋め込むような構造の光素子を得る
ことができる。
【0121】BCB樹脂の膜厚の変化は、露光及び現像
により、75%の減少が生じるけれども、熱処理では、
5%程度の減少である。BCB樹脂のガラス転移点(3
50℃)はポリイミド樹脂のガラス転移点(400℃)よ
りも低いので、プロセスが低温化できる。
【0122】好適な実施の形態において本発明の原理を
図示し説明してきたが、本発明は、そのような原理から
逸脱することなく配置および詳細において変更されるこ
とができることは、当業者によって認識される。以上、
説明した半導体素子は特定の半導体材料から形成されて
いるけれども、必要なように変更され得る。したがっ
て、特許請求の範囲およびその精神の範囲から来る全て
の修正および変更に権利を請求する。
【0123】
【発明の効果】以上、説明したように本発明によれば、
半導体メサ側壁部上に生じる空孔の発生を低減できる半
導体メサの埋込構造を有する半導体素子、およびこの半
導体素子を製造する方法が提供された。
【図面の簡単な説明】
【図1】図1は、第1の実施の形態に係わる半導体光素
子の斜視図である。
【図2】図2は、第1の実施の形態の半導体光素子のI-
I線における断面図である。
【図3】図3は、半導体光素子と電源とを示す図面であ
る。
【図4】図4(a)および図4(b)は、第2の実施の形態
に係わる半導体光素子の製造工程を示す斜視図である。
【図5】図5(a)および図5(b)は、第2の実施の形態
に係わる半導体光素子の製造工程を示す斜視図である。
【図6】図6(a)および図6(b)は、第2の実施の形態
に係わる半導体光素子の製造工程を示す斜視図である。
【図7】図7(a)および図7(b)は、第2の実施の形態
に係わる半導体光素子の製造工程を示す斜視図である。
【図8】図8は、第2の実施の形態に係わる半導体光素
子の製造工程を示す斜視図である。
【図9】図9(a)および図9(b)は、第2の実施の形態
に係わる半導体光素子の製造工程を示す斜視図である。
【図10】図10(a)および図10(b)は、第2の実施
の形態に係わる半導体光素子の製造工程を示す斜視図で
ある。
【図11】図11は、第3の実施の形態に係わる半導体
光素子の斜視図である。
【図12】図12は、第3の実施の形態の半導体光素子
のII -II線の断面図である。
【図13】図13(a)および図13(b)は、第4の実施
の形態に係わる半導体光素子の製造工程を示す斜視図で
ある。
【図14】図14(a)および図14(b)は、第4の実施
の形態に係わる半導体光素子の製造工程を示す斜視図で
ある。
【図15】図15(a)および図15(b)は、第4の実施
の形態に係わる半導体光素子の製造工程を示す斜視図で
ある。
【図16】図16(a)〜図16(c)は、比較例を示すた
めの図面である。
【符号の説明】
1a…半導体光素子、2a…半導体発光デバイス領域、
2b…半導体変調デバイス領域、2c…素子分離デバイ
ス領域、4…半導体基板、6、46…活性層、8、1
0、48、50…クラッド層、12…半導体メサ部、1
4…埋込半導体層、16…ホールトラップ層、18…シ
リコン系無機絶縁膜、20…クラッド層、22、54…
コンタクト層、24…BCB樹脂部、28、32、58
…電極、34…回折格子、1b…半導体光素子、152
a…半導体発光デバイス領域、152b…半導体変調デ
バイス領域、152c…素子分離デバイス領域、154
…半導体基板、156、176…活性層、158、16
0、178…クラッド層、162…半導体メサ部、16
4、184…コンタクト層、168…BCB樹脂部、1
70、174、188…電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H047 KA04 LA01 MA07 NA02 PA05 PA21 PA24 QA02 QA05 2H079 AA02 AA13 BA01 CA05 DA16 EA03 EA07 5F058 AA10 AB01 AC07 AF04 AG01 AH06 5F073 AA22 CB11

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 2μm以上の高さを有するように設けら
    れIII−V系化合物半導体を含む半導体メサ部と、 前記半導体メサ部を埋め込むように設けられビスベンゾ
    シクロブテン樹脂を含む樹脂埋込部とを備える半導体素
    子。
  2. 【請求項2】 III−V系化合物半導体を含み所定の波
    長の光が伝搬可能な光導波路を有する半導体メサ部と、 前記半導体メサ部を埋め込むと共に半導体メサ部から盛
    り上がるように設けられた樹脂埋込部とを備える半導体
    素子。
  3. 【請求項3】 III−V系化合物半導体を含み所定の波
    長の光が伝搬可能な光導波路を有する半導体メサ部と、 前記半導体メサ部を埋め込むように設けられビスベンゾ
    シクロブテン樹脂を含む樹脂埋込部とを備える半導光素
    子。
  4. 【請求項4】 前記半導体メサ部の光導波路は、III−
    V系化合物半導体を含む活性層を備え、前記活性層は、
    第1導電型III−V系化合物半導体を含む半導体部と第
    2導電型III−V系化合物半導体を含む半導体部との間
    に配置されている、請求項2または請求項3に記載の半
    導体光素子。
  5. 【請求項5】 前記半導体メサ部は、 第2導電型III−V系化合物半導体を含み前記半導体メ
    サ部の前記光導波路上に設けられた半導体層と、 前記半導体層からのキャリアを前記活性層に導くように
    前記基板上において前記活性層の両側に位置する半導体
    埋込層とを有する、請求項4に記載の半導体素子。
  6. 【請求項6】 前記樹脂埋込部上に設けられ前記半導体
    メサ部に接続されたパッド電極を更に備え、 前記半導体メサ部は、前記光導波路上に設けられ前記パ
    ッド電極に接続されたコンタクト層を更に有する、請求
    項1〜請求項5のいずれかに記載の半導体素子。
  7. 【請求項7】 前記半導体メサ部と前記樹脂埋込部との
    間に設けられた無機絶縁膜を更に備える請求項1〜請求
    項6のいずれかに記載の半導体光素子。
  8. 【請求項8】 前記樹脂埋込部により埋め込まれ所定の
    波長の光が伝搬可能な光導波路を有する別の半導体メサ
    部と、 前記樹脂埋込部上に設けられ前記別の半導体メサ部に接
    続された別のパッド電極と、 前記半導体メサ部の光導波路および前記別の半導体メサ
    部の光導波路上に設けられたIII−V系化合物半導体層
    とを更に備え、 前記別の半導体メサ部は、前記半導体メサ部と光学的に
    結合されており、 前記別の半導体メサ部の光導波路は、III−V系化合物
    半導体を含む別の活性層を備えており、 前記別の活性層は、第1導電型III−V系化合物半導体
    を含む半導体部と第2導電型III−V系化合物半導体部
    との間に配置されており、 前記別の半導体メサ部は、該光導波路上に設けられ前記
    別のパッド電極に接続された別のコンタクト層を有す
    る、請求項2〜7のいずれかに記載の半導体素子。
  9. 【請求項9】 III−V系化合物半導体を含むメサ部を
    基板上に形成する工程と、 前記メサ部と前記基板との上にビスベンゾシクロブテン
    樹脂体を形成する工程と、 前記メサ部上のビスベンゾシクロブテン樹脂部分が露光
    されないようなマスクを用いて前記ビスベンゾシクロブ
    テン樹脂体を露光する工程と、 露光されたビスベンゾシクロブテン樹脂体を現像する工
    程と、 前記基板、前記メサ部、および現像されたビスベンゾシ
    クロブテン樹脂体を熱処理する工程とを備える半導体素
    子の製造方法。
  10. 【請求項10】 複数のIII−V系化合物半導体層を含
    む半導体多層膜を基板上に形成する工程と、 前記半導体多層膜に複数のトレンチを形成して半導体多
    層膜部を形成する工程と、 トレンチを形成する前記工程の後に、前記基板上にビス
    ベンゾシクロブテン樹脂体を形成する工程と、 前記半導体多層膜部上のビスベンゾシクロブテン樹脂部
    分を覆うパターンを有するマスクを用いて前記ビスベン
    ゾシクロブテン樹脂体を露光する工程と、 露光されたビスベンゾシクロブテン樹脂体を現像する工
    程と、 前記基板、前記半導体多層膜部、および現像されたビス
    ベンゾシクロブテン樹脂体を熱処理する工程とを備える
    半導体素子の製造方法。
JP2001380546A 2001-12-13 2001-12-13 半導体素子およびその製造方法 Expired - Fee Related JP4075367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001380546A JP4075367B2 (ja) 2001-12-13 2001-12-13 半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001380546A JP4075367B2 (ja) 2001-12-13 2001-12-13 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003188475A true JP2003188475A (ja) 2003-07-04
JP4075367B2 JP4075367B2 (ja) 2008-04-16

Family

ID=27591550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001380546A Expired - Fee Related JP4075367B2 (ja) 2001-12-13 2001-12-13 半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4075367B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220756A (ja) * 2006-02-14 2007-08-30 Sumitomo Electric Ind Ltd 半導体デバイス及びその製造方法
US7538357B2 (en) 2004-08-20 2009-05-26 Panasonic Corporation Semiconductor light emitting device
JP2009117550A (ja) * 2007-11-05 2009-05-28 Sumitomo Electric Ind Ltd 半導体レーザ素子及びその作製方法
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2011009456A (ja) * 2009-06-25 2011-01-13 Opnext Japan Inc 半導体光素子、及びその製造方法
JP2012123184A (ja) * 2010-12-08 2012-06-28 Sumitomo Electric Ind Ltd 半導体光変調素子及びその製造方法
JP2013021139A (ja) * 2011-07-12 2013-01-31 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ
JP2013191683A (ja) * 2012-03-13 2013-09-26 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2018170308A (ja) * 2017-03-29 2018-11-01 日本オクラロ株式会社 半導体光素子、光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538357B2 (en) 2004-08-20 2009-05-26 Panasonic Corporation Semiconductor light emitting device
JP2007220756A (ja) * 2006-02-14 2007-08-30 Sumitomo Electric Ind Ltd 半導体デバイス及びその製造方法
US7833882B2 (en) 2006-02-14 2010-11-16 Sumitomo Electric Industries, Ltd. Method of producing a semiconductor device by forming an oxide film on a resin layer
JP4692314B2 (ja) * 2006-02-14 2011-06-01 住友電気工業株式会社 半導体デバイスの製造方法
JP2009117550A (ja) * 2007-11-05 2009-05-28 Sumitomo Electric Ind Ltd 半導体レーザ素子及びその作製方法
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子
JP2011009456A (ja) * 2009-06-25 2011-01-13 Opnext Japan Inc 半導体光素子、及びその製造方法
JP2012123184A (ja) * 2010-12-08 2012-06-28 Sumitomo Electric Ind Ltd 半導体光変調素子及びその製造方法
JP2013021139A (ja) * 2011-07-12 2013-01-31 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ
JP2013191683A (ja) * 2012-03-13 2013-09-26 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2018170308A (ja) * 2017-03-29 2018-11-01 日本オクラロ株式会社 半導体光素子、光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP4075367B2 (ja) 2008-04-16

Similar Documents

Publication Publication Date Title
JP2002139717A (ja) 光変調器およびその製造方法並びに光半導体装置
JPH10173291A (ja) 半導体レーザ装置
JP4075367B2 (ja) 半導体素子およびその製造方法
US4811352A (en) Semiconductor integrated light emitting device
JP3941296B2 (ja) 変調器と変調器付き半導体レーザ装置並びにその製造方法
EP0917260A1 (en) Electrical isolation of opto-electronic device components
JP2013143393A (ja) 半導体集積素子、及び半導体集積素子を作製する方法
KR910009761B1 (ko) 반도체 레이저 장치 및 그 제조방법
JP4147858B2 (ja) 光デバイスおよびその製造方法
JP2003229635A (ja) 半導体光集積素子
JP3678872B2 (ja) 分布帰還型半導体レーザ素子の製造方法及び分布帰還型半導体レーザ素子
JP2013044793A (ja) 光半導体素子の製造方法
US6692980B2 (en) Method for fabricating monolithic integrated semiconductor photonic device
US6200826B1 (en) Method of fabricating a reverse mesa ridge waveguide type laser diode
US6807327B2 (en) Semiconductor optical device
JP2011022281A (ja) 半導体装置及びその製造方法
JP2002169132A (ja) 電界吸収型光変調器およびその製造方法
JP2010230978A (ja) 光半導体装置及びその製造方法
KR100576776B1 (ko) 반도체 광소자의 제작 방법
JPH05102615A (ja) 半導体装置およびその製造方法
WO2019026943A1 (ja) 光半導体素子の製造方法および光半導体素子
JP4430848B2 (ja) 発光装置
EP1227361A2 (en) Semiconductor optical device having reduced parasitic capacitance
US11892681B2 (en) Fiber to chip coupler and method of making the same
JP2004158562A (ja) 半導体光素子、半導体レーザ素子、半導体光変調素子、及び半導体光集積素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees