JP2007335564A - リッジ部を有する半導体素子の製造方法 - Google Patents
リッジ部を有する半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2007335564A JP2007335564A JP2006164530A JP2006164530A JP2007335564A JP 2007335564 A JP2007335564 A JP 2007335564A JP 2006164530 A JP2006164530 A JP 2006164530A JP 2006164530 A JP2006164530 A JP 2006164530A JP 2007335564 A JP2007335564 A JP 2007335564A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- ridge
- mask
- ridge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】絶縁膜と金属膜の密着性が高い、リッジ部を有する半導体素子の新たな製造方法を提供すること。
【解決手段】半導体層1にリッジ2を形成後、半導体層1表面、リッジ2表面、リッジ2側面を覆うように絶縁膜4を形成し、さらに絶縁膜4上にTi膜7を形成する(図1b)。Ti膜7上にレジストマスク5を形成し、アッシング処理によりリッジ2の上部に位置するレジストマスク5を除去してTi膜7を露出させる(図1d)。バッファードフッ酸を用い、リッジ2の表面が露出するまで絶縁膜4およびTi膜7をエッチングする(図1e)。その後、レジストマスク5を除去し(図1f参照)、金属膜6を形成する(図1g)。
【選択図】図1
【解決手段】半導体層1にリッジ2を形成後、半導体層1表面、リッジ2表面、リッジ2側面を覆うように絶縁膜4を形成し、さらに絶縁膜4上にTi膜7を形成する(図1b)。Ti膜7上にレジストマスク5を形成し、アッシング処理によりリッジ2の上部に位置するレジストマスク5を除去してTi膜7を露出させる(図1d)。バッファードフッ酸を用い、リッジ2の表面が露出するまで絶縁膜4およびTi膜7をエッチングする(図1e)。その後、レジストマスク5を除去し(図1f参照)、金属膜6を形成する(図1g)。
【選択図】図1
Description
本発明は、リッジ部を有する半導体素子において、金属膜と絶縁膜との密着性が高い半導体素子の製造方法に関するものである。特に、本発明は、リッジにより電流狭窄を実現するリッジ型の半導体レーザの製造方法に有効な製法に関する。
従来より、III 族窒化物半導体を用いた絶縁膜により電流狭窄を行った半導体レーザとして、下記特許文献1、および特許文献2に記載の構造が知られている。
これらの半導体レーザの構造は、電流を縦方向に流すための窓を除いて、絶縁膜を形成して、その絶縁膜と窓の上に、一様に金属膜からなる電極を形成した構造である。この場合に、金属膜には、外部から電流を供給するためにワイヤーボンディングが行われるが、金属膜と絶縁膜との接着性が弱いとこの電極である金属膜が容易に剥離してしまうという問題があった。そこで、下記特許文献では、電極である金属膜と絶縁膜との間に、絶縁膜に対して接着性の強い金属膜を形成している。特に特許文献1には、絶縁膜としてSiO2 、Si3 N4 、Al2 O3 、TiO2 、金属薄膜としてCr、Al、Ti、Niを用いた場合の、種々の組み合わせにおける絶縁膜と金属膜の密着性について考察されている。
特開平8−279643
特開2000−261103
これらの半導体レーザの構造は、電流を縦方向に流すための窓を除いて、絶縁膜を形成して、その絶縁膜と窓の上に、一様に金属膜からなる電極を形成した構造である。この場合に、金属膜には、外部から電流を供給するためにワイヤーボンディングが行われるが、金属膜と絶縁膜との接着性が弱いとこの電極である金属膜が容易に剥離してしまうという問題があった。そこで、下記特許文献では、電極である金属膜と絶縁膜との間に、絶縁膜に対して接着性の強い金属膜を形成している。特に特許文献1には、絶縁膜としてSiO2 、Si3 N4 、Al2 O3 、TiO2 、金属薄膜としてCr、Al、Ti、Niを用いた場合の、種々の組み合わせにおける絶縁膜と金属膜の密着性について考察されている。
特許文献2においては、電流通路である窓の周辺においては、電極である金属膜が直接、絶縁膜に接触しており、Tiなどの絶縁膜に対して接着性の高い金属膜が形成されていない部分が存在する。このため、電極である金属膜が窓の周辺で剥離し易いという問題がある。
また、特許文献2では、電流の通路となる窓を有した絶縁膜とその上の絶縁膜に対する密着性の強い窓を有した金属膜の形成は、フォトリソグラフィを用いている。特許文献1においては、製法は記載されていないが、同様に、フォトリソグラフィを用いて形成されていると思われる。
リッジの頂部に電極を形成するリッジ型の半導体レーザの場合に、リッジ部以外の部分に形成された絶縁膜と電極との接着性を向上させるために、上記特許文献1、2に記載されている絶縁膜に対する接着性の高いTiなどの金属膜を形成するとすると、フォトリソグラフィを用いた場合には、リッジとマスクとの精度の高い位置合せが困難であり、密着性の高い金属膜がリッジの側壁に接合して形成されることがない。このために、リッジの側壁部分では、電極である金属膜が直接、絶縁膜に接合したり、III 族窒化物半導体に接合するので、この部分で剥離を生じることになる。
本発明は、上記の課題を解決するために成されたものであり、その目的は、リッジ構造を有する半導体素子において、リッジに対する電極となる金属薄膜の剥離を防止した半導体素子の製造方法を提供することである。
また、本発明は、絶縁膜と金属膜の密着性が高い、リッジ部を有する半導体素子の新たな製造方法を提供することを目的とする。
また、本発明は、絶縁膜と金属膜の密着性が高い、リッジ部を有する半導体素子の新たな製造方法を提供することを目的とする。
第1の発明は、リッジ部を有する半導体素子の製造方法において、半導体素子表面とリッジ部を覆うように絶縁膜を形成する工程と、絶縁膜を覆うように金属薄膜を形成する工程と、金属薄膜を覆うように、かつ、表面の凹凸が前記リッジ部の高さ以下となるようにレジスト膜を形成する工程と、レジストアッシング処理によりリッジ部の上部に位置する金属薄膜を露出させる工程と、ウェットエッチングによりリッジ部表面が露出するまで絶縁膜および金属薄膜をエッチングする工程と、レジスト膜を除去する工程と、金属薄膜およびリッジ部上部表面を覆うように金属膜を形成する工程と、を有し、金属薄膜は、絶縁膜と金属膜との接着力よりも大きな接着力を有することを特徴とする半導体素子の製造方法である。
リッジ部を有する半導体素子は、このリッジ部を電流狭窄に用いる半導体レーザなどといった、リッジ部の頂部に形成される金属膜を電極とする構造の素子である。この素子であれば、半導体レーザには、限定されない。半導体としては、III 族窒化物半導体が望ましいが、これには限定されない。III 族窒化物半導体としては、GaN、InN、AlNなどの2元系の半導体、任意組成比のAlGaN、InGaNなどの3元系の半導体、任意組成比のAlGaInNなどの4元系の半導体を用いることができる。金属膜には、Au,Al,Ti/Ni,などの金属を用いることができる。金属薄膜には、金属膜と絶縁膜の接着力より大きな接着力を有するものを用いる。たとえば、金属薄膜としてTiを用いた場合は、絶縁膜としてSiO2 、Al2 O3 、窒化珪素を用い、金属膜としてAu、Al、Ti/Niを用いると、絶縁膜と金属膜の接着力よりも大きな接着力を得ることができる。
第2の発明は、リッジ部を有する半導体素子の製造方法において、リッジ部を形成する際に用いたマスクを除去せずに、半導体素子表面とリッジ部とマスクを覆うように絶縁膜を形成する工程と、絶縁膜を覆うように金属薄膜を形成する工程と、リッジ部上部に位置する金属薄膜を覆わないようにレジスト膜を形成する工程と、リッジ部表面が露出するまでマスクと絶縁膜と金属薄膜をエッチングする工程と、レジスト膜を除去する工程と、金属薄膜およびリッジ部上部表面を覆うように金属膜を形成する工程と、を有し、金属薄膜は、絶縁膜と金属膜との接着力よりも大きな接着力を有することを特徴とする半導体素子の製造方法である。この発明でも、金属膜には、Au,Al,Ti/Ni,などの金属を用いることができる。第1の発明の場合と同様に、金属薄膜としてTiを用いた場合は、絶縁膜としてSiO2 、Al2 O3 、窒化珪素を用い、金属膜としてAu、Al、Ti/Niを用いると、絶縁膜と金属膜の接着力よりも大きな接着力を得ることができる。
第3の発明は、第2の発明におけるマスクと絶縁膜と金属薄膜をリッジ部表面が露出するまでエッチングする工程が、金属薄膜をウェットエッチングにより除去し、絶縁膜と、マスクの一部と、その一部の側面の絶縁膜および金属膜をドライエッチングにより除去し、残部のマスクと、残部のマスクの側面の絶縁膜および金属薄膜を、リッジ部表面が露出するまでウェットエッチングにより除去する工程であることを特徴とする。
この発明によると、ドライエッチングのみで除去する工程に比べて、リッジ部表面に与えるダメージを軽減できる。また、ウェットエッチングのみで除去する工程に比べて、ウェットエッチングで除去すべき箇所が少ないため、エッチング時間を制御してリッジ上部以外の絶縁膜を残すことが容易となる。
この発明によると、ドライエッチングのみで除去する工程に比べて、リッジ部表面に与えるダメージを軽減できる。また、ウェットエッチングのみで除去する工程に比べて、ウェットエッチングで除去すべき箇所が少ないため、エッチング時間を制御してリッジ上部以外の絶縁膜を残すことが容易となる。
第4の発明は、第1の発明または第2の発明において、絶縁膜がSiO2 膜、Al2 O3 膜、および、窒化珪素膜のうち、少なくとも1種であることを特徴とする。
第5の発明は、第3の発明において、リッジ部を形成するマスクおよび絶縁膜はSiO2 から成り、マスクは蒸着により形成し、絶縁膜はCVD法により形成することを特徴とする。この場合には、絶縁膜のエッチング速度がリッジ部を形成するマスクのエッチング速度よりも遅くすることができるので、リッジ部の頂部を露出させるエッチングの時に、マスクと絶縁膜を同一の工法、材料により形成した場合に比べて、リッジ部の側壁に絶縁膜を残すことが容易となる。
第6の発明は、第1の発明ないし第5の発明の何れか一つの発明において、リッジ部表面が露出するまでエッチングする工程において、金属薄膜はTiであり、エッチングに用いるエッチング液はバッファードフッ酸であることを特徴とする半導体素子の製造方法である。バッファードフッ酸を用いると、SiO2 から成る絶縁膜やリッジ部を形成するSiO2 から成るマスクとTi膜とを容易にエッチングすることができる。
第7の発明は、第1の発明または第2の発明において、半導体素子は半導体レーザであることを特徴とする半導体素子の製造方法である。この製法により、電極である金属膜の剥離が防止されて、信頼性の高い半導体レーザを実現することができる。
第8の発明は、第1の発明または第2の発明において、半導体素子が少なくともIII 族窒化物半導体層を有することを特徴とする半導体素子の製造方法である。
本発明のリッジ部を有する半導体素子の第1および第2の製造方法によると、絶縁膜と金属膜の間に金属薄膜を形成する工程を組み込んだことにより、絶縁膜と金属膜の密着性を向上させることが可能となっている。特に、リッジ部上部表面以外は金属薄膜が形成されている点に利点がある。これにより、従来のリッジ部付近での金属膜の剥がれやすさが解消されている。また、本発明の製造方法によると、レジストの選択露光によるフォトリソグラフィを用いておらず、セルフアライメントにより、リッジ部の側壁に密着して金属薄膜を形成できるので、製造が簡単であると共に、電極である金属膜の絶縁膜に対する密着性が向上する。したがって、リッジ構造を有する半導体において、電極の剥離を防止した信頼性の高い半導体素子を得ることができる。
また、第5の発明のように絶縁膜としてCVD法によりSiO2 を形成し、マスクとして蒸着法によりSiO2 を形成すると、絶縁膜のSiO2 がマスクのSiO2 に比べて強固な膜となりエッチング速度が遅くなるため、より容易にリッジ部上部表面だけを選択的に露出させることができるし、リッジ部の側壁に絶縁膜を残すことができる。また、第6の発明のようにバッファードフッ酸を用いるとSiO2 で作成した絶縁膜とTi膜をすべてエッチングできるために、マスク側面のTi膜をエッチングする工程を加える必要がない。また、第7の発明や第8の発明のように、本発明は半導体レーザやIII 族窒化物半導体層を有する半導体素子に有効である。
以下、本発明の具体的な実施例を図を用いて説明するが、本発明は実施例に限定されるものではない。
実施例1は、本発明によるリッジ部を有する半導体素子の製造方法であり、図1は、実施例1による製造工程を示す図である。以下、実施例1による製造工程について、図を参照しながら説明する。
まず、半導体層1にリッジ2を形成するために所定の位置にマスク3を形成する。マスク3は、SiO2 であり、蒸着法により形成した。マスク3の厚さは、0.3〜0.5μmである。その後エッチングによりリッジ2を形成する(図1a参照)。半導体層1およびリッジ2はIII 族窒化物半導体で構成され、リッジ2の高さは、0.1〜0.7μm、リッジ2の幅は、1〜5μmである。
次に、マスク3を除去し、CVD法により絶縁膜4を、半導体層1表面、リッジ2表面、リッジ2側面を覆うように形成する。絶縁膜4はSiO2 から成り、厚さは0.05〜0.3μmである。
次に、絶縁膜4上全体にTi膜7を蒸着法により形成する(図1b参照)。Ti膜7の厚さは、2〜20nmである。その後、Ti膜7上全体にフォトレジストを塗布して光硬化させ、レジストマスク5を形成する(図1c参照)。レジストマスク5の厚さは、1μm程度である。全体をアッシング処理することによりリッジ2の上部に位置するレジストマスク5を除去してTi膜7を露出させる(図1d参照)。このとき、レジストマスク5の厚さがリッジ2上部ではそれ以外の部分よりも薄いため、全体をアッシング処理してもリッジ2上部以外の部分のレジストマスク5は残る。すなわち、セルフアライメントにより、リッジ2以外の領域にリッジ2の側壁に接合してレジストマスク5が形成される。
次に、バッファードフッ酸を用い、リッジ2上部の表面が露出するまで絶縁膜4およびTi膜7をエッチングする(図1e参照)。この時、リッジ2の側壁には、絶縁膜4とTi膜7がエッチングされずに残される。その後、レジストマスク5を除去し(図1f参照)、蒸着法により金属膜6を素子全体に一様に形成する(図1g参照)。すなわち、リッジ2の両側のTi膜7の上、リッジ2の側壁のTi膜7の上、リッジ2の露出した頂部(絶縁膜4もTi膜7も存在しない)に、金属膜6が形成される。金属膜6はAuから成る。ほかに金属膜6としてAl,Ti/Niなどを用いることができる。
以上の工程により、リッジ上部以外はSiO2 膜とTi膜に覆われ、SiO2 膜と金属膜の間にTi膜を挟んだことで金属膜の剥がれにくい、リッジ部を有する半導体素子が得られる。特に、リッジ2の側壁まで、絶縁膜4とTi膜7が形成されているので、リッジ2の段差部分で金属膜が剥離することが防止される。これにより、この段差部分で生じた熱が確実にTi膜7を介して絶縁膜4に放射されるので、発熱が防止されて、素子の信頼性を向上させることができる。
実施例2は、本発明によるリッジ部を有する半導体素子の製造方法であり、図2は、実施例2による製造工程を示す図である。以下、実施例2による製造工程について、図を参照しながら説明する。
リッジ2を形成するために、図1の1aと同様に、SiO2 から成るマスク3を蒸着法により形成する。選択エッチングにより形成するリッジ2の上にだけ、マスク3を残して、半導体層1をエッチングして、半導体層1から凸状に突出したリッジ2を形成する。本実施例では、このマスク3を残した状態で、CVD法によりSiO2 からなる絶縁膜4を、半導体層1表面、リッジ2側面、マスク3の上部および側面を覆うように形成する。絶縁膜4の厚さは、実施例1と同様である。
次に、絶縁膜4上全体にTi膜7を蒸着法により形成する(図2a参照)。すなわち、リッジ2の頂部、側壁、半導体層1の平坦部の上方に、Ti膜7を形成する。Ti膜7の厚さは、2〜20nmである。そして、フォトレジストをリッジ2の上部に位置するTi膜7を覆わないように、スピンコートにより塗布し、光硬化させレジストマスク5を形成する(図2b参照)。レジストマスク5の厚さは、0.1〜0.2μm程度である。スピンコートでレジストマスク5を形成するので、リッジ2の側壁に接合して、レジストマスクがセルフアライメントで形成される。
次に、レジストマスク5に覆われていないTi膜7をバッファードフッ酸を用いて除去する。このとき、絶縁膜4も厚さ方向に一部除去される場合もあるが支障はない。
次に、マスク3、絶縁膜4(上記ウェットエッチングにより一部除去された場合には、その残された部分)を、CHF3 とArの混合ガスにより、マスク3の側面の絶縁膜4およびTi膜7とともにマスク3の高さの一部をエッチングした状態になるまで、ドライエッチングする(図2c参照)。その後、バッファードフッ酸を用い、リッジ2の表面が露出するまで残りのマスク3、マスク3の側面の絶縁膜4およびTi膜7をウェットエッチングする(図2d参照)。このとき、マスク3および絶縁膜4はともにSiO2 から成るが、マスク3は蒸着法、絶縁膜4はCVD法により形成したため、マスク3のほうがエッチング速度が速い。そのため、リッジ2側面に絶縁膜4、Ti膜7を残したまま、リッジ2表面を露出するまでエッチングすることが容易にできる。このリッジ2側面に絶縁膜4、Ti膜7が密着した状態で残せることにより、後で形成される金属膜6のリッジ2の段差での剥離を確実に防止することができ、素子の信頼性を向上させることができる。
次に、マスク3、絶縁膜4(上記ウェットエッチングにより一部除去された場合には、その残された部分)を、CHF3 とArの混合ガスにより、マスク3の側面の絶縁膜4およびTi膜7とともにマスク3の高さの一部をエッチングした状態になるまで、ドライエッチングする(図2c参照)。その後、バッファードフッ酸を用い、リッジ2の表面が露出するまで残りのマスク3、マスク3の側面の絶縁膜4およびTi膜7をウェットエッチングする(図2d参照)。このとき、マスク3および絶縁膜4はともにSiO2 から成るが、マスク3は蒸着法、絶縁膜4はCVD法により形成したため、マスク3のほうがエッチング速度が速い。そのため、リッジ2側面に絶縁膜4、Ti膜7を残したまま、リッジ2表面を露出するまでエッチングすることが容易にできる。このリッジ2側面に絶縁膜4、Ti膜7が密着した状態で残せることにより、後で形成される金属膜6のリッジ2の段差での剥離を確実に防止することができ、素子の信頼性を向上させることができる。
その後、レジストマスク5を除去し(図2e参照)、蒸着法により金属膜6をリッジ2の上部およびリッジ2を除く半導体層1の上方の平坦部の上に形成すると(図2f参照)、実施例1と同様の半導体素子が得られる。
なお、実施例ではリッジ部は1つであったが、本発明は、リッジ部を複数有する半導体素子にも同様に適用できる。
本発明は、リッジ部を有する半導体レーザの製造方法に適用することができる。
1:半導体層
2:リッジ
3:マスク
4:絶縁膜
5:レジストマスク
6:金属膜
7:Ti膜
2:リッジ
3:マスク
4:絶縁膜
5:レジストマスク
6:金属膜
7:Ti膜
Claims (8)
- リッジ部を有する半導体素子の製造方法において、
前記半導体素子表面と前記リッジ部を覆うように絶縁膜を形成する工程と、
前記絶縁膜を覆うように金属薄膜を形成する工程と、
前記金属薄膜を覆うように、かつ、表面の凹凸が前記リッジ部の高さ以下となるようにレジスト膜を形成する工程と、
レジストアッシング処理により前記リッジ部の上部に位置する金属薄膜を露出させる工程と、
前記絶縁膜および前記金属薄膜を、前記リッジ部表面が露出するまでエッチングする工程と、
前記レジスト膜を除去する工程と、
前記金属薄膜および前記リッジ部上部表面を覆うように金属膜を形成する工程と、
を有し、
前記金属薄膜は、前記絶縁膜と前記金属膜との接着力よりも大きな接着力を有することを特徴とする半導体素子の製造方法。 - リッジ部を有する半導体素子の製造方法において、
前記リッジ部を形成する際にリッジ部上部に形成したマスクを除去せずに、前記半導体素子表面と前記リッジ部と前記マスクを覆うように前記絶縁膜を形成する工程と、
前記絶縁膜を覆うように前記金属薄膜を形成する工程と、
前記リッジ部上部に位置する前記金属薄膜を覆わないようにレジスト膜を形成する工程と、
前記マスクと前記絶縁膜と前記金属薄膜を、前記レジスト膜をマスクとして前記リッジ部表面が露出するまでエッチングする工程と、
前記レジスト膜を除去する工程と、
前記金属薄膜および前記リッジ部上部表面を覆うように金属膜を形成する工程と、
を有し、
前記金属薄膜は、前記絶縁膜と前記金属膜との接着力よりも大きな接着力を有することを特徴とする半導体素子の製造方法。 - 前記エッチングする工程は、
前記金属薄膜をウェットエッチングにより除去し、
前記絶縁膜と、前記マスクの一部と、その一部の側面の前記絶縁膜および前記金属膜をドライエッチングにより除去し、
残部の前記マスクと、残部の前記マスクの側面の前記絶縁膜および前記金属薄膜を、前記リッジ部表面が露出するまでウェットエッチングにより除去する工程であることを特徴とする請求項2に記載の半導体素子の製造方法。 - 前記絶縁膜は、SiO2 膜、Al2 O3 膜、および、窒化珪素膜のうち、少なくとも1種であることを特徴とする請求項1または請求項2のいずれかに記載の半導体素子の製造方法。
- 前記リッジ部を形成する前記マスクおよび前記絶縁膜はSiO2 から成り、前記マスクは蒸着により形成し、前記絶縁膜はCVD法により形成することを特徴とする請求項3に記載の半導体素子の製造方法。
- 前記リッジ部表面が露出するまでウェットエッチングする工程において、
前記金属薄膜はTiであり、
エッチングに用いるエッチング液は、バッファードフッ酸であることを特徴とする請求項5に記載の半導体素子の製造方法。 - 前記半導体素子は、リッジ型の半導体レーザであることを特徴とする請求項1または請求項2に記載の半導体素子の製造方法。
- 前記半導体素子は、少なくともIII 族窒化物半導体層を有することを特徴とする請求項1または請求項2に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164530A JP2007335564A (ja) | 2006-06-14 | 2006-06-14 | リッジ部を有する半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164530A JP2007335564A (ja) | 2006-06-14 | 2006-06-14 | リッジ部を有する半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335564A true JP2007335564A (ja) | 2007-12-27 |
Family
ID=38934758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006164530A Withdrawn JP2007335564A (ja) | 2006-06-14 | 2006-06-14 | リッジ部を有する半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007335564A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165799A (ja) * | 2010-02-08 | 2011-08-25 | Showa Denko Kk | フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ |
CN116706684A (zh) * | 2023-07-11 | 2023-09-05 | 苏州镓锐芯光科技有限公司 | 一种半导体激光器的制备方法 |
-
2006
- 2006-06-14 JP JP2006164530A patent/JP2007335564A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165799A (ja) * | 2010-02-08 | 2011-08-25 | Showa Denko Kk | フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ |
CN116706684A (zh) * | 2023-07-11 | 2023-09-05 | 苏州镓锐芯光科技有限公司 | 一种半导体激光器的制备方法 |
CN116706684B (zh) * | 2023-07-11 | 2024-03-01 | 苏州镓锐芯光科技有限公司 | 一种半导体激光器的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008205025A (ja) | 光半導体素子及びその製造方法 | |
JP2000307184A (ja) | 半導体素子の製造方法 | |
JP7068579B2 (ja) | 発光素子の製造方法 | |
JP3255281B2 (ja) | 窒化物半導体素子 | |
JP5061951B2 (ja) | 光半導体装置の製造方法 | |
JP2008034587A (ja) | 半導体レーザの製造方法、半導体素子の製造方法および素子の製造方法 | |
JPH11266058A (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
JP2007335564A (ja) | リッジ部を有する半導体素子の製造方法 | |
JP4589080B2 (ja) | エッチング方法 | |
JP4889930B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
JP4782463B2 (ja) | 半導体レーザの製造方法 | |
JP2005167118A (ja) | 窒化ガリウム系半導体レーザ及びその製造方法 | |
JPH11340569A (ja) | 半導体素子の電極形成方法およびその構造 | |
JP5022603B2 (ja) | 半導体装置の製造方法 | |
JP2007311495A (ja) | 半導体装置の製造方法 | |
JP5722082B2 (ja) | 窒化物半導体レーザ装置の製造方法 | |
JP4534763B2 (ja) | 半導体素子の製造方法 | |
JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2007027164A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
JP2006186275A5 (ja) | ||
JP2008028219A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2703327B2 (ja) | 半導体装置の製造方法 | |
JP2004273769A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
JP2004200287A (ja) | 半導体装置用電極の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
A761 | Written withdrawal of application |
Effective date: 20100325 Free format text: JAPANESE INTERMEDIATE CODE: A761 |