JP4889930B2 - 窒化物半導体レーザ素子の製造方法 - Google Patents

窒化物半導体レーザ素子の製造方法 Download PDF

Info

Publication number
JP4889930B2
JP4889930B2 JP2004247700A JP2004247700A JP4889930B2 JP 4889930 B2 JP4889930 B2 JP 4889930B2 JP 2004247700 A JP2004247700 A JP 2004247700A JP 2004247700 A JP2004247700 A JP 2004247700A JP 4889930 B2 JP4889930 B2 JP 4889930B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
insulating film
side electrode
ridge portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004247700A
Other languages
English (en)
Other versions
JP2006066660A (ja
Inventor
晋 近江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004247700A priority Critical patent/JP4889930B2/ja
Priority to US11/211,544 priority patent/US7512168B2/en
Publication of JP2006066660A publication Critical patent/JP2006066660A/ja
Application granted granted Critical
Publication of JP4889930B2 publication Critical patent/JP4889930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Description

本発明は、リッジストライプ構造を有する窒化物半導体レーザ素子の製造方法に関する。
GaN、AlN、InN及びそれらの混晶に代表される窒化物半導体材料により、紫外領域から可視領域で発振する窒化物半導体レーザ素子の作製、試作が行われている。この窒化物半導体レーザ素子の製造を行う際、従来のリッジストライプ型の導波路構造を有する窒化物半導体レーザでは、p側電極形成領域における窒化物半導体成長層の上部に、平行な一対の溝を形成し、その一対の溝にはさまれた部分にリッジ部を形成し、これらリッジ部及び一対の溝にまたがってp電極を形成する場合がある(特許文献1参照)。このような構造をした窒化物半導体レーザ素子の概略断面図を、図9に示す。
図9の窒化物半導体レーザ素子は、C面を表面とするサファイア基板1上に、低温成長によるアンドープGaNバッファ層2、アンドープGaN層3、n型GaNコンタクト層4、n型AlGaNクラッド層5、n型GaN光導波層6、InGaN多重量子井戸構造活性層7、p型AlGaNキャップ層8、p型GaN光導波層9、p型AlGaNクラッド層10、p型GaNコンタクト層11と、が順に積層されるとともに、溝12、13、リッジ部14、絶縁膜15、開口部15a、15b、p側電極16、n側電極17、とから構成されている。
n型GaNコンタクト層4の上層部、n型AlGaNクラッド層5、n型GaN光導波層6、InGaN多重量子井戸構造の活性層7、p型AlGaNキャップ層8、p型GaN光導波層9、p型AlGaNクラッド層10、及びp型GaNコンタクト層11は所定幅のメサ形状をしたメサ部を形成している。又、当該メサ部におけるp型AlGaNクラッド層10の上層部及びp型GaNコンタクト層11には、例えば、共振器方向に互いに平行に直線状に延在する溝12、13が設けられており、当該溝12、13との間にはリッジ部14が形成されている。
図9に示されているように、メサ部の表面及びメサ部以外の部分のn型GaNコンタクト層4の表面には、層厚300nmのSiO2などの絶縁膜15が設けられている。この絶縁膜15には、リッジ部14の上の部分に開口部15aが、メサ部に隣接する部分のn型GaNコンタクト層4の上の部分に開口部15bが設けられている。そして、リッジ部14及び溝12、13にまたがって、層厚410nmのp側電極16が設けられており、絶縁膜15に設けられた開口部15aを通じて、リッジ部14のp型GaNコンタクト層11とのオーミックコンタクトが取れている。又、リッジ部14の上の部分、及び溝12,13以外の平坦な部分に形成されたp側電極16の高さは、それぞれ部分でほぼ同一となっている。又、絶縁膜15に設けられた開口部15bにn側電極17が形成され、n型GaNコンタクト層4とオーミックコンタクトが取れている。
特開2000−12970号公報
しかし、上述の特許文献1による技術を用いて作製された窒化物半導体レーザ素子には、p側電極16上に、外部との電気的な接続を得るために、金などからなるワイヤを用いてワイヤボンディングを実施すると、当該ワイヤとp側電極16の接合部にダメージが入り、絶縁膜15中に電流のリークパスが発生しやすいという問題点があった。この問題は、ガリウム系化合物からなる窒化物半導体レーザ素子において、より顕著となる。以下に例により詳述する。
上述の問題点を確認するために、図9に示された従来構造の窒化物半導体レーザ素子から、リッジ部14の直上の絶縁体15に開口部15aを設けない構造を変更した窒化物半導体レーザを作製した。このため、当該窒化物半導体レーザ素子では、p側電極16はp型GaNコンタクト層11と、電気的に直接、コンタクトしている部分はない。図10は、p側電極16とn側電極17上に、金ワイヤの先端部分をアーク放電で溶解することによりボール形状に形成された金ワイヤの先端部分に超音波を印加して接合を実施するボールボンディング法により接合し、これら金ワイヤを介し、窒化物半導体レーザ素子に順方向の電圧を印加したときの電流−電圧特性を示したものである。尚、絶縁膜15は、SiO2から成り、その層厚は350nmである。又、p側電極16は、p型GaNコンタクト層11側から順に、層厚15nmのPd層、層厚200nmのAu層とが積層された2層構造である。
p側電極16は全て絶縁膜15上に設けられ、p型GaNコンタクト層11と、電気的に直接、コンタクトしている部分はないにもかかわらず、図10より明らかなように、印加電圧値が3ボルトを超える付近から電流が流れ始め、印加電圧値が6ボルトでは10ミリアンペア近いリーク電流が流れている。
上述の現象は、p側電極上に金ワイヤをボールボンディング法を用いて接合する際の条件に強く依存する。即ち、p側電極と金ワイヤとの接合強度を高めるために、超音波を印加する時間を長くし、又、超音波の出力を高める。しかしながら、このように超音波の印加時間を長くしたとき、又は、超音波出力を高めたとき、リーク電流は流れやすくなる。それに対して、絶縁膜15を、例えば、層厚800nm程度に厚く形成する、又は、p側電極16の層厚を、例えば、600nm程度に厚く形成した場合、リーク電流を抑制できることが判明している。
しかしながら、上述の現象のリーク電流を抑制するために、絶縁膜15を、例えば、層厚800nmとして形成すると、開口部15aを設ける事が非常に困難となる。通常、絶縁膜15に開口部15aを得る方法として、開口部を有するレジストパターンを形成し、ウェットエッチング法により、該開口部において表面が露出している絶縁膜15を下地のp型GaNコンタクト層11が露出するまで除去する方法が用いられている。ところが、ウエットエッチング法を用いた場合、深さ方向だけではなく、横方向にも等方的にエッチングが進行する。
このような場合では、深さ方向にエッチングが800nm進行するだけではなく、横方向へもエッチングは進行し、左右両側それぞれで800nm、計1.6μm程度、もしくは、それ以上にエッチングが進行する。ところが、通常、リッジ部14の幅は、1.4μmから3.0μm程度である。このため、ウエットエッチング法により形成される開口部15aの幅が、リッジ部14の幅よりも広くなってしまう可能性が高い。一方、ドライエッチング法を用いれば、異方性エッチングが可能になり、横方向へのエッチングの進行は抑制されるが、同時に、イオン衝撃などによるp型GaNコンタクト層11へのダメージが危惧される。
又、p側電極16の層厚を、例えば、600nm程度に厚く形成した場合においても、p側電極16の材料とリッジ部14を構成する窒化ガリウム系化合物との熱膨張係数が異なり、それを原因とした歪の影響が無視できなくなり、InGaN多重量子井戸構造活性層7への悪影響が懸念される。
このような問題を鑑みて、本発明は、窒化物半導体成長層の上に形成された上部電極と外部との電気的な接続を得るために、上部電極上に金などから成るワイヤを用いてワイヤボンディングなどを実施した場合においても、ワイヤと上部電極との接合部にダメージが発生することが抑制され、電流のリークパスが発生することのない、信頼性の高い窒化物半導体レーザ素子の製造方法を提供することを目的とする。
上記目的を達成するために本発明は、基板上に複数の窒化物半導体層が積層されてなる窒化物半導体成長層の表面の一対の溝と、当該一対の溝に挟まれたリッジ部とを備えた窒化物半導体レーザ素子の製造方法において、前記一対の溝と前記リッジ部とが形成される領域以外の前記窒化物半導体成長層の表面に第1絶縁体膜を形成する第1ステップと、前記第1ステップの後、前記リッジ部の形成される領域にフォトレジストマスクを形成し、前記第1絶縁体膜と前記フォトレジストマスクとを用いて、前記一対の溝と前記リッジ部を形成する第2ステップと、前記第2ステップの後、前記一対の溝と前記リッジ部と前記第1絶縁体膜の表面とにまたがって第2絶縁体膜を形成した後に、前記リッジ部上に形成された前記フォトレジストマスクを、前記リッジ部上の前記フォトレジストマスク上に形成された前記第2絶縁体膜とともにリフトオフにより同時に除去し、開口部を設ける第3ステップと、前記第3ステップの後、前記第2絶縁体膜と前記開口部の表面にまたがって上部電極層を形成する第4ステップと、前記第4ステップの後、前記上部電極層の表面において前記一対の溝より外側に外部との電気的な接続を行うための電気的接続点を設ける第5ステップと、を備え、前記第1ステップ、前記リッジ部を形成する領域の前記窒化物半導体成長層の表面に別の上部電極層を形成する工程を含み、前記第2ステップ、前記別の上部電極層の表面に前記フォトレジストマスクを形成する工程を含むことを特徴とする。
このような方法によると、前記第1絶縁体膜が、前記一対の溝と前記リッジ部をエッチング技術を用いて形成する際に、マスクの一部として用いられ、エッチングを実施した後も前記第1絶縁体膜を除去しなくても構わなく、マスクを前記一対の溝と前記リッジ部を形成した後に除去し、その後に、前記第1絶縁体膜を形成する方法と比較して、工程が簡略化される。
また、前記マスク上に形成された前記第2絶縁体膜の除去を、マスクをリフトオフすることによって実施して構わない。このため、前記リッジ部上部に前記開口部を設ける手段として、等方的にエッチングがなされ、エッチングレートなどの制御性が良くないウェットエッチング法や、プラズマにさらされることでイオン衝撃などによるダメージが発生するドライエッチング法を使用する必要がない。そのため、エッチングレートのばらつきのために前記開口部の幅のばらつきが大きくなり前記窒化物半導体レーザ素子の電流−電圧特性、発振しきい値電流、発振モード等が悪影響を受けることを抑制できるだけではなく、前記リッジ部の表面がイオン衝撃などによるダメージを受けることによって発生する前記窒化物半導体レーザ素子の動作電圧の上昇や信頼性の低下を抑制できる。
また、前記窒化物半導体成長層表面の前記リッジ部上に別の上部電極層が形成されてからは、前記リッジ部の表面をフォトレジストマスクや絶縁膜などによって被覆しなくても構わないため、被覆工程を経ることに伴う前記窒化物半導体層表面における残渣の発生と、それを原因とする前記窒化物半導体レーザ素子の電流電圧特性、及び信頼性の劣化の可能性を、抑制できる。
本発明によると、ワイヤが接続される領域の絶縁体膜と上部電極層を合わせた厚さが、他の領域よりも厚いため、上部電極上に、外部との電気的な接続を得るために金などからなるワイヤを用いて、ワイヤボンディングなどを実施した場合においても、ワイヤと上部電極との接合部に発生するダメージの影響を受けず、電流のリークパスが発生することのない、信頼性の高い窒化物半導体レーザ素子を実現することができる。
特に、上部電極層ではなく絶縁体膜を厚く形成した場合、上部電極上に、外部との電気的な接続を得るために、金などからなるワイヤを用いて、ボールボンディング法によるワイヤボンディングなどを実施する際、超音波を十分に接合部に印加することができ、接合強度の低下を防ぐことができる。
又、本発明の窒化物半導体レーザの製造方法によると、絶縁体膜が、一対の溝とリッジ部をエッチング技術を用いて形成する際に、マスクとして用いられることができるので、エッチングを実施した後も当該絶縁体膜を除去する必要がなくなって、その製造工程を簡略化することができる。
又、本発明の窒化物半導体レーザの製造方法によると、リッジ部上部に開口部を設ける際にマスクと第2絶縁体膜とをリフトオフするのみでよい。よって、リッジ部上部に開口部を設ける手段として、ウェットエッチング法やドライエッチング法を使用しなくても構わない。そのため、エッチングレートのばらつきのために開口部幅のばらつきが大きくなり窒化物半導体レーザ素子の電流−電圧特性、発振しきい値電流、発振モード等が悪影響を受けることを、抑制できるだけではなく、リッジ部の表面がイオン衝撃などによるダメージを受けることによって発生する窒化物半導体レーザ素子の動作電圧の上昇や信頼性の低下を抑制できる。
又、本発明の窒化物半導体レーザの製造方法によると、窒化物半導体成長層表面のリッジ部上に上部電極が形成されてからは、リッジ部の表面をフォトレジストマスクや絶縁膜などによって被覆しなくても構わないため、被覆工程を経ることに伴う窒化物半導体層表面における残渣の発生と、それを原因とする窒化物半導体レーザ素子の電流電圧特性、及び信頼性の劣化の可能性を、抑制できる。
<第1の実施形態>
本発明の第1の実施形態について、図面を参照して説明する。図1は本実施形態における窒化物半導体レーザ素子の構造を示す概略断面図である。
図1の窒化物半導体レーザ素子は、n型GaN基板100上に、低温成長による層厚40nmのSiドープGaNバッファ層101、層厚4μmのn型GaN層102、層厚1.3μmのn型AlGaNクラッド層103、層厚0.1μmのn型GaN光導波層104、合計層厚30nmのInGaN多重量子井戸構造活性層105、層厚15nmのp型AlGaNキャップ層106、層厚0.1μmのp型GaN光導波層107、層厚1.3μmのp型AlGaNクラッド層108、層厚0.8μmのp型GaNコンタクト層109と、が順に積層された窒化物半導体成長層1000が形成されているとともに、幅30μmの溝112及び113、幅3μmのリッジ部114、層厚350nmのSiO2から成る絶縁膜115、幅1.5μmの開口部115a、第1p側電極116、n側電極117、第2p側電極118、金線119、から構成されている。
p型AlGaNクラッド層108の上層部及びp型GaNコンタクト層109には、窒化物半導体層の[1−100]方向(図示せず)に平行に直線状に延在する溝112、113が設けられており、当該溝112、113の間にリッジ部114が形成されている。溝112、113、リッジ部114、及びそれら以外の部分のp型GaNコンタクト層109の表面には、SiO2よりなる絶縁膜115が形成され、又、当該絶縁膜115には、リッジ部114の上部に、開口部115aが設けられる。
このように形成された絶縁膜115及び開口部115a表面に、リッジ部114及び溝112、113をまたぐようにして、窒化物半導体成長層1000側より、Pd(層厚20nm)とAu(層厚150nm)を順次蒸着し、第1p側電極116が形成されている。又、絶縁膜115の開口部115aを通じて、リッジ部114のp型GaNコンタクト層109と第1p側電極116はオーミックコンタクトしている。
又、溝112を中心にして、リッジ部114と反対側に形成された第1p側電極116の表面に、層厚600nmのAuから成る第2p側電極118が設けられ、更に、当該第2p側電極118上には金線119が接続されている。又、n型GaN基板100の裏面には、n型GaN基板100側より、Ti(層厚25nm)とAl(層厚150nm)が順次蒸着され、n側電極117が形成されている。
次に、窒化物半導体レーザ素子の作製方法について、以下に、図面を参照し説明する。図5は、本実施形態における窒化物半導体レーザ素子の製造方法を示す概略断面図である。
まず、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法など、窒化物半導体素子に一般的に用いられている周知のプロセスを適宜適用し、n型GaN基板100上に図1に示すような積層構造の窒化物半導体成長層1000を形成する。
このようにn型GaN基板100上に窒化物半導体成長層1000が形成されたウエーハが得られると、次に、図5(a)のように、窒化物半導体成長層1000の表面に、レジスト開口部幅Xが30μm、幅3μmのストライプ形状のフォトレジストマスク201から成るフォトレジストパターンを形成する。次に、図5(b)のように、形成したフォトレジストマスク201を用いて、RIE(Reactive Ion Etching:反応性イオンエッチング)技術により、窒化物半導体成長層1000をp型AlGaNクラッド層108の途中までエッチングを実施し、溝112、113、リッジ部114を形成する。この際、エッチングに用いるプロセスガスとして、Cl2、SiCl4、BCl3などの塩素系ガスを用いても構わない。
引き続き、有機溶剤でフォトレジストマスク201を剥離、除去した後、図5(c)のように、層厚350nmのSiO2より成る絶縁膜115を、電子ビーム蒸着法により形成する。次に、図5(d)のように、通常のフォトリソグラフィー技術とHF(フッ化水素酸)によるウエットエッチング技術を用いて、リッジ部114上部の絶縁膜115に幅1.5μmの開口部115aを設ける。
次に、図5(e)のように、リッジ部114及び溝112、113をまたぐようにして、窒化物半導体成長層1000側より、Pd(層厚20nm)とAu(層厚150nm)を電子ビーム蒸着法により順次蒸着する。このようにして、リッジ部114の窒化物半導体成長層1000上、及び絶縁膜115の表面上に、第1p側電極116を形成する。更に、溝112を中心として、リッジ部114と反対側に形成された第1p側電極116の上部に、層厚600nmのAuから成る第2p側電極118を形成し、図5(f)に示す形状を得る。
図5(e)のように、特定の部位のみに第1p側電極116を形成する場合には、まず、蒸着前にフォトリソグラフィー技術を用いて、第1p側電極116を形成する領域を開口部とするレジストパターンを形成する。引き続き、レジストパターンを残した状態で、上述のように、ウエーハ表面全体にPdとAuを順次蒸着する。蒸着後、リフトオフにより、レジストパターン上に蒸着されたPdとAuを、レジストパターンと共に除去する。結果、開口部には、PdとAuが残り、図5(e)のような形状の第1p側電極116が得られる。
同様に、図5(f)のように、特定の部位のみに第2p側電極118を形成する場合には、まず、蒸着前にフォトリソグラフィー技術を用いて、第2p側電極118を形成する領域を開口部とするレジストパターンを形成する。引き続き、レジストパターンを残した状態で、上述のように、ウエーハ表面全体にAuを蒸着する。蒸着後、リフトオフにより、レジストパターン上に蒸着されたAuを、レジストパターンと共に除去する。結果、開口部には、PdとAuが残り、図5(f)のような形状の第2p側電極118が得られる。
このようにして得られたウエーハを、ウエーハの厚みが80μm程度になるまで、n型GaN基板100の裏面の研磨もしくはエッチングを実施する。次に、当該n型GaN基板100の裏面に、基板側から順に、Ti(層厚25nm)とAl(層厚150nm)を電子ビーム蒸着法により蒸着し、n側電極117を形成した後、第2p側電極118上に金線119を接続し、図1の窒化物半導体レーザ素子を得る。
本実施形態において、金線119の接続部分の下に形成される第1p側電極116と第2p側電極118の層厚の合計は、770nmとなる。このため、外部との電気的な接続を得るために、第2p側電極118表面に金ワイヤを用いてワイヤボンディング等を実施した場合に、金線119と第2p側電極118とを接合することによるダメージが、絶縁膜115まで影響することがない。よって、絶縁膜115中に電流のリークパスが発生することなく、信頼性の高い窒化物半導体レーザ素子を得ることができた。
尚、上述したように本実施形態において、図1に示すように、溝112を中心としてリッジ部114と反対側の領域に、第2p側電極118を形成したが、これに限定されるものではない。即ち、図8に示すように、溝113を中心としてリッジ部114と反対側の領域に第2p側電極118を設け、第2p側電極118が、リッジ部114を中心にして左右対称な位置双方に、第1p側電極116表面に形成されるようにしても構わない。
図8に示すような構造の窒化物半導体レーザ素子は、図1に示す構造の窒化物半導体レーザ素子と異なり、金線を介して外部と電気的に接続するのではなく、第2p側電極118側をサブマウント等に対向させて接合し、外部と電気的に接続することが可能である。この窒化物半導体レーザ素子をサブマウント等に接合する実装工程において、図8のような構造の窒化物半導体レーザ素子は、リッジ部114の左右に形成された第2p側電極118の高さが等しくなるため、サブマウント等に接合する際に、接合後の当該窒化物半導体レーザ素子の傾きを抑えることができる。又、第2p側電極118が、接合時のダメージと、それに伴う電流のリークパスの発生を抑制することができる。
<第2の実施形態>
本発明の第2の実施形態について、図面を参照して説明する。図2は本実施形態における窒化物半導体レーザ素子の構造を示す概略断面図である。尚、本実施形態におけるn型GaN基板100上に積層される窒化物半導体成長層1000の構成は、第1の実施形態と同様であるので、その詳細な説明は、第1の実施形態を参照するものとして、省略する。
図2の窒化物半導体レーザ素子は、n型GaN基板100上に、第1の実施形態と同様に、窒化物半導体成長層1000が形成されるとともに、幅30μmの溝112及び113、幅3μmのリッジ部114、層厚350nmのSiO2から成る絶縁膜115、幅1.5μmの開口部115a、p側電極216、n側電極117、金線119、層厚700nmのSiO2から成る第2絶縁膜215、から構成されている。
第1の実施形態と同様に、p型AlGaNクラッド層108の上層部及びp型GaNコンタクト層109には、窒化物半導体層の[1−100]方向に平行に直線状に延在する溝112、113が設けられており、当該溝112、113の間にリッジ部114が形成されている。溝112、113、リッジ部114、及びそれら以外の部分のp型GaNコンタクト層109の表面には、SiO2よりなる絶縁膜115が形成され、又、当該絶縁膜115には、リッジ部114の上部に、開口部115aが設けられる。
そして、第1の実施形態と異なり、溝112を中心として、リッジ部114と反対側に形成された絶縁膜115の表面には、層厚700nmのSiO2から成る第2絶縁膜215が設けられている。
このように形成された絶縁膜115、開口部115a及び第2絶縁膜215表面に、リッジ部114及び溝112、113をまたぐようにして、窒化物半導体成長層1000側より、Pd(層厚20nm)とAu(層厚150nm)とを順次蒸着し、p側電極216が形成されている。又、絶縁膜115の開口部115aを通じて、リッジ部114のp型GaNコンタクト層109とp側電極216はオーミックコンタクトしている。更に、第2絶縁膜215の直上に形成されたp側電極216の上部には、金線119が接続されている。又、n型GaN基板100の裏面には、n型GaN基板100側より、Ti(層厚25nm)とAl(層厚150nm)が順次蒸着され、n側電極117が形成されている。
本実施形態の窒化物半導体レーザ素子の製造方法において、絶縁膜115に開口部15aを形成するまでの工程については、図5(a)〜(d)を参照し説明した第1の実施形態の窒化物半導体レーザの製造方法と同一であるので、その詳細な説明は、第1の実施形態を参照するものとして省略する。そして、図5(d)に示すように絶縁膜115に開口部115aを形成すると、第1の実施形態と異なり、溝112を中心にしてリッジ部114の反対側にあたる絶縁膜115の表面に、層厚700nmのSiO2から成る絶縁膜を電子ビーム蒸着法により蒸着し、通常のフォトリソグラフィー技術とHFによるウエットエッチング技術を用いて、第2絶縁膜215を形成する。次に、絶縁膜115、開口部115a及び第2絶縁膜215表面に、リッジ部114及び溝112、113をまたぐようにして、窒化物半導体成長層1000側より、Pd(層厚20nm)とAu(層厚150nm)とを電子ビーム法により順次蒸着し、p側電極216を形成する。
このようにして得られたウエーハを、ウエーハの厚みが80μm程度になるまで、n型GaN基板100の裏面の研磨もしくはエッチングを実施する。次に、当該n型GaN基板100の裏面に、基板側から順に、Ti(層厚25nm)とAl(層厚150nm)を電子ビーム蒸着法により蒸着し、n側電極117を形成し、図2の窒化物半導体レーザ素子を得る。
本実施形態において、金線119の直下に層厚700nmのSiO2から成る第2絶縁膜215を設けることで、p側電極216表面に金ワイヤを用いてワイヤボンディング等を実施して、金線119とp側電極216とを接合したときに発生するダメージが第2絶縁膜215で吸収される。よって、絶縁膜115までのダメージの影響が抑制され、絶縁膜115中の電流のリークパスの発生がない、信頼性の高い窒化物半導体レーザ素子を得ることができた。尚、第1の実施形態における図8の構成と同様、第2絶縁膜215は、リッジ部114を中心にして左右対称な位置双方に、形成しても構わない。
本実施形態では、第1の実施形態の第2p側電極118の代わりに第2絶縁膜215を形成することにより、電流のリークパスの発生が抑制される。このため、外部との電気的接合をするのに、ワイヤボンディングを実施する場合、ボンディングする位置の金属層の層厚が、第1の実施形態と比べて、金線119と接合されるp側電極の層厚を薄くすることができる。よって、金線119をp側電極216に接合する際、超音波を十分に接合部に印加することができ、接合強度の低下を防ぐことができる。
<第3の実施形態>
本発明の第3の実施形態について、図面を参照して説明する。図3は本実施形態における窒化物半導体レーザ素子の構造を示す概略断面図である。尚、本実施形態におけるn型GaN基板100上に積層される窒化物半導体成長層1000の構成は、第1の実施形態と同様であるので、その詳細な説明は、第1の実施形態を参照するものとして、省略する。
図3の窒化物半導体レーザ素子は、n型GaN基板100上に、第1の実施形態と同様に、窒化物半導体成長層1000が形成されるとともに、幅35μmの溝312及び313、幅1.5μmのリッジ部314、層厚600nmのSiO2から成る第1絶縁膜315、p側電極316、層厚350nmのSiO2から成る第2絶縁膜317、幅1.5μmの開口部317a、n側電極117、金線119、から構成されている。
このとき、p型AlGaNクラッド層108の上層部及びp型GaNコンタクト層109には、窒化物半導体層の[1−100]方向に平行に直線状に延在する溝312、313が設けられており、当該溝312、313の間にリッジ部314が形成されている。溝312を中心にしてリッジ部314と反対側にあたる窒化物半導体成長層1000の表面には、SiO2から成る第1絶縁膜315が設けられている。又、溝312、313、リッジ部314、第1絶縁膜315、及びそれら以外の部分のp型GaNコンタクト層109の表面には、SiO2から成る第2絶縁膜317が形成されている。又、当該第2絶縁膜317には、リッジ部314の上部に、開口部317aが設けられている。
上述のリッジ部314および溝312、313をまたぐようにして、第2絶縁膜317及び開口部317a表面に、窒化物半導体成長層1000側より、Pd(層厚20nm)とAu(層厚150nm)が順次蒸着され、p側電極316が形成され、第2絶縁膜317の開口部317aを通じて、リッジ部314のp型GaNコンタクト層109とオーミックコンタクトしている。更に、第1絶縁膜315の直上に形成されたp側電極316の上部には、金線119が接続されている。又、n型GaN基板100の裏面には、n型GaN基板100側から、Ti(層厚25nm)とAl(層厚150nm)が順次蒸着され、n側電極117が形成されている。尚、第1絶縁膜315は、リッジ部314を中心にして左右対称な位置双方に形成しても構わない。
次に、窒化物半導体レーザ素子の作製方法について、以下に、図面を参照し説明する。図6は、本実施形態における窒化物半導体レーザ素子の製造方法を示す概略断面図である。尚、以下では、第1絶縁膜315を、リッジ部314を中心にして、左右対称な位置双方に形成するものとして説明する。
まず、第1の実施形態と同様に、n型GaN基板100上に、窒化物半導体成長層1000を積層する。次に、図6(a)のように、窒化物半導体成長層1000の表面に、開口部幅Yが70μmの第1絶縁膜315を、電子ビーム蒸着法を用いて形成する。当該開口部の形成は、第1の実施形態と同様に、まず、蒸着前にフォトリソグラフィー技術を用いて、第1絶縁膜315を形成する領域を開口部とするレジストパターンを形成する。引き続き、レジストパターンを残した状態で、ウエーハ表面全体に第1絶縁膜315を、電子ビーム蒸着法を用いて蒸着する。蒸着後、リフトオフにより、レジストパターン上に蒸着された第1絶縁膜315を、レジストパターンと共に除去する。結果、レジストパターン開口部には、第1絶縁膜315が残り、図6(a)のような形状が得られる。
次に、図6(b)のように、第1絶縁膜315の開口部の中央に、幅1.5μmのフォトレジストマスク203を形成する。次に、図6(c)のように、第1絶縁膜315、及びフォトレジストマスク203をマスクとして、RIE技術を用いて、窒化物半導体成長層1000を、p型AlGaNクラッド層108の途中までエッチングを実施し、溝312、313、リッジ部314を形成する。この際、エッチングに用いるプロセスガスとして、Cl2、SiCl4、BCl3などの塩素系ガスを用いても構わない。
次に、ウエーハ全面にSiO2から成る第2絶縁膜317を、電子ビーム蒸着法により蒸着した後、リッジ部314直上のフォトレジストマスク203表面に蒸着した第2絶縁膜317を、上述のようにリフトオフを用いて、フォトレジストマスク203と同時に除去し、結果、図6(d)のように、開口部317aを設ける。
このようにして得られたウエーハを、図6(e)のように、リッジ部314及び溝312、313をまたぐようにして、窒化物半導体成長層1000側より、Pd(層厚20nm)とAu(層厚150nm)を電子ビーム蒸着法により順次蒸着し、p側電極316を形成する。このように、特定の部分へのp側電極316を形成は、上述したように、蒸着前のフォトリソグラフィー技術によるレジストマスクの形成と、蒸着後のリフトオフによるレジストマスクの除去により、実施される。
このようにして得られたウエーハを、ウエーハの厚みが80μm程度になるまで、n型GaN基板100の裏面の研磨もしくはエッチングを実施する。次に、当該n型GaN基板100の裏面に、基板側から順に、Ti(層厚25nm)とAl(層厚150nm)を電子ビーム蒸着法により蒸着し、n側電極117を形成した後、p側電極316上で、溝312を中心にしてリッジ部314と反対側の領域に、金線119を接続し、窒化物半導体レーザ素子を得る。当該窒化物半導体レーザ素子と図3の窒化物半導体レーザ素子との相違点は、図3の窒化物半導体レーザ素子では、第1絶縁膜315が片側のみに形成されているのに対して、上述した窒化物半導体レーザ素子では、第1絶縁膜315が、リッジ部314を中心にして、左右対称な位置双方に形成されている。
本実施形態における窒化物半導体レーザ素子は、リッジ部314をRIEにより形成する際に使用したフォトレジストマスク203が、その上部に蒸着された第2絶縁膜317とともにリフトオフにより除去されてリッジ部314上部に開口部317aが設けられるため、ウェットエッチング技術を用いる第1の実施形態及び第2の実施形態における窒化物半導体レーザ素子と比較すると、開口部317aの幅のばらつきが大幅に小さくなる。又、層厚600nmの第1絶縁膜315が形成されるために、リッジ部314が周囲よりも低い位置に形成される。
又、本実施形態の窒化物半導体レーザ素子の製造方法において、第1絶縁膜315が、溝312、313、リッジ部314を形成する際に、マスクとなるだけではなく、金線119をp側電極316に接合する際に発生するダメージと、それに伴う電流リークパスの発生を抑制する。又、マスクを溝112、113、リッジ部114を形成した後に除去し、その後に、絶縁膜115を形成する第1の実施形態や第2の実施形態のような方法と比較して、工程が簡略化される。
このように、本実施形態では、リッジ部上部に開口部を設ける手段として、等方的にエッチングがなされてエッチングレートなどの制御性が良くないウェットエッチング法や、プラズマにさらされることでイオン衝撃などによるダメージが発生するドライエッチング法が使用されない。そのため、エッチングレートのばらつきのために開口部317aの幅のばらつきが大きくなり窒化物半導体レーザ素子の電流−電圧特性、発振しきい値電流、発振モード等が悪影響を受けることが防止できる。又、リッジ部314の表面がイオン衝撃などによるダメージを受けることが無く、イオン衝撃によるダメージによって発生する窒化物半導体レーザ素子の動作電圧の上昇や信頼性の低下を防止できる。
<第4の実施形態>
本発明の第4の実施形態について、図面を参照して説明する。図4は本実施形態における窒化物半導体レーザ素子の構造を示す概略断面図である。尚、本実施形態におけるn型GaN基板100上に積層される窒化物半導体成長層1000の構成は、第1の実施形態と同様であるので、その詳細な説明は、第1の実施形態を参照するものとして、省略する。
図4の窒化物半導体レーザ素子は、n型GaN基板100上に、第1の実施形態と同様に、窒化物半導体成長層1000が形成されているとともに、幅40μmの溝412及び413、幅1.5μmのリッジ部414、層厚600nmのSiO2から成る第1絶縁膜415、第1p側電極416、層厚350nmのSiO2から成る第2絶縁膜417、幅1.5μmの開口部417a、第2p側電極418、n側電極117、金線119、から構成される。
p型AlGaNクラッド層108の上層部及びp型GaNコンタクト層109には、窒化物半導体層の[1−100]方向に平行に直線状に延在する溝412、413が設けられており、当該溝412、413の間にリッジ部414が形成されている。溝412及び溝413を中心にしてリッジ部414と反対側にあたる窒化物半導体成長層1000の表面双方には、SiO2から成る第1絶縁膜415が設けられる。又、溝412、413、リッジ部414、及び第1絶縁膜415の表面には、SiO2から成る第2絶縁膜417が形成されている。又、当該第2絶縁膜417には、リッジ部414の上部に、開口部417aが設けられている。
又、リッジ部414の表面には、当該リッジ部414と略同じ幅を有するPd(層厚15nm)から成る第1p側電極416が設けられ、第2絶縁膜417に設けられた開口部417aを通じて、リッジ部414上部のp型GaNコンタクト層109とオーミックコンタクトしている。
そして、第1p側電極416、溝412、413をまたぐようにして、第2絶縁膜417及び第1p側電極416それぞれの表面に、Au(層厚300nm)が蒸着されて第2p側電極418が形成される。更に、第2p側電極418の上部には、金線119が接続されている。又、n型GaN基板100の裏面には、n型GaN基板100側から、Ti(層厚25nm)とAl(層厚150nm)が順次蒸着され、n側電極117が形成されている。
次に、窒化物半導体レーザ素子の作製方法について、以下に、図面を参照し説明する。図7は、本実施形態における窒化物半導体レーザ素子の製造方法を示す概略断面図である。
まず、第1の実施形態と同様に、n型GaN基板100上に、窒化物半導体成長層1000を積層する。次に、窒化物半導体成長層1000の表面に、図7(a)のように、電子ビーム蒸着法を用いてPd(層厚15nm)を蒸着し、幅20μmでストライプ形状の第1p側電極層416を形成する。
このストライプ形状の第1p側電極層416を形成するには、まず窒化物半導体成長層1000の表面全体にPdを蒸着し、次に、通常のフォトリソグラフィ技術を用いて、幅20μmのフォトレジストパターンを形成する。その後、フォトレジストにより被覆されていない開口部分のPdを、ウェットエッチング技術を用いて除去する。このようなウェットエッチングは、塩酸、硝酸、及び純水を、体積比率1対9対5の割合で混合した溶液中に、ウエーハを20秒ほど浸漬することで実施される。
次に、図7(b)のように、第1p側電極416の直上と第1p側電極416の両側それぞれからの幅Zが30μmとなる領域とを除いて、窒化物半導体成長層1000全面に、SiO2から成る第1絶縁膜415を、電子ビーム蒸着法を用いて形成する。
次に、図7(c)のように、通常のフォトリソグラフィー技術を用い、幅1.5μmのフォトレジストマスク204を、第1p側電極416表面に形成する。引き続き、当該フォトレジストマスク204及び第1絶縁膜415をマスクとして、RIE技術を用いて、第1p側電極層416及び窒化物半導体成長層1000をp型AlGaNクラッド層108の途中までエッチングを実施し、図7(d)のように、溝412、413、リッジ部144を形成する。尚、第1p側電極416をエッチングする際に、エッチングの用いるガスとして、Ar、CF4、CHF3、もしくは、これらに添加ガスとしてCl2、SiCl4、BCl3などの塩素系ガスを体積比率で0%から50%程度、混合したガスを用いても構わない。また、窒化物半導体成長層1000をエッチングする際には、Cl2、SiCl4、BCl3などの塩素系ガスを用いても構わない。
更に、このようにして得られたウエーハ全面にSiO2から成る第2絶縁膜417を、電子ビーム蒸着法により蒸着した後、リフトオフ法により、リッジ部414直上の第2絶縁膜417が蒸着されたフォトレジストマスク204を除去し、図7(e)のような、開口部417aが得られる。
引き続き、図7(f)のように、第1p側電極416および溝412、413をまたぐようにして、Au(層厚300nm)から成る第2p側電極418を電子ビーム蒸着法を用いて、形成する。このような、特定の部分への第2p側電極418の形成は、上述したように、蒸着前のフォトリソグラフィー技術によるレジストマスクの形成と、蒸着後のリフトオフによるレジストマスクの除去により、実施される。
このようにして得られたウエーハを、ウエーハの厚みが80μm程度になるまで、n型GaN基板100の裏面の研磨もしくはエッチングを実施する。次に、当該n型GaN基板100の裏面に、基板側から順に、Ti(層厚25nm)とAl(層厚150nm)を電子ビーム蒸着法により蒸着し、n側電極117を形成した後、第2p側電極418上で溝412又は溝413を中心にしてリッジ部414と反対側の領域に金線119を接続し、図4に示すような窒化物半導体レーザ素子を得る。
本実施形態における窒化物半導体レーザ素子の製造方法では、最初に第1p側電極416が形成されてからは、リッジ部414の表面を直接フォトレジストマスクや絶縁膜などによって被覆する工程がないため、本発明の第1の実施形態、第2の実施形態、及び第3の実施形態のような、被覆工程を経ることに伴う窒化物半導体層表面における残渣の発生と、それを原因とする窒化物半導体レーザ素子の電流電圧特性、及び信頼性の劣化の可能性を、抑制できる。又、他の実施形態と同様に、絶縁膜の合計した層厚を厚くすることによりダメージを吸収し、第1絶縁膜415及び第2絶縁膜417における、電流リークパスの発生を抑制する。
尚、本発明の各実施形態において、上部電極上に、外部との電気的な接続を得るために、金ワイヤのワイヤボンディング等を実施した場合に、接合部にダメージが生じ、電流のリークパスの発生を抑制するために設けた層は、第1の実施の形態では層厚600nmのAuから成る第2p側電極118(図1)、第2の実施の形態では層厚700nmのSiO2から成る第2絶縁膜215(図2)、第3の実施の形態では層厚600nmのSiO2から成る第1絶縁膜315(図3)、第4の実施の形態では層厚600nmのSiO2から成る第1絶縁膜415(図4)であるが、これらの各層の層厚は、上述の数値に限定されるものではない。又、p側電極を下側にしてサブマウント等に実装する場合、例えば、放熱性に優れたCu製のサブマウントでは、その表面に略250nmの凹凸が存在することから、接合面となるp側電極の表面より、リッジ部が、300nm以上n型GaN基板100側の近い位置にあることが望ましい。
又、本明細書において、「窒化物半導体」とは、窒化ガリウム(GaN)のGaが部分的に他のIII族元素に置き換えられた半導体、例えば、GasAltIn1-s-tN(0<s≦1、0≦t<1、0<s+t≦1)を含み、各構成原子の一部が不純物原子等に置き換えられた半導体や、他の不純物が添加された半導体も含むものとする。
又、本発明の第1の実施形態における第1p側電極116(図1)、及び第2の実施形態におけるp側電極216(図2)、第3の実施形態におけるp側電極316(図3)は、窒化物半導体成長層1000側より順に、層厚20nmのPdと層厚150nmのAuが蒸着された電極であったが、電極材料はこれらに限定されるものではなく、Ni、Tiなどを用いても構わないし、更に、その表面に、Au、Moなどの金属が積層された構造であっても構わない。又、各層の厚みも、上述の値に限定されるものではない。
又、本発明の第4の実施形態における第1p側電極は層厚15nmのPd、第2p側電極は層厚300nmのAuであったが(図4)、電極材料はこれらに限定されるものではなく、それぞれ、Ni、Tiなどを用いても構わないし、更に、その表面に、Au、Moなどの複数の金属が積層された構造であっても構わない。又、層厚も、上述の値に限定されるものではない。
又、本発明の各実施形態における絶縁膜の材料としてSiO2を用いたが、これに限定されるものではなく、TiO2やSiO,Ta25,SiNなどの他の無機誘電体や、AlGaNなどの窒化ガリウム系化合物半導体などを、用いても構わない。又、その層厚も、上述した各実施形態における値に限定されるものではない。更に、その形成方法についても、上述した各実施形態において用いた電子ビーム蒸着法に限定されるものではなく、スパッタリング法、プラズマCVD法など、他の成膜方法を用いても構わない。
又、本発明の各実施形態で使用したドライエッチング技術は、RIE技術であったが、これに限定されるものではなく、RIBE(Reactive Ion Beam Etching:反応性イオンビームエッチング)技術、スパッタエッチング技術などを用いても構わない。
本発明の第1の実施形態における窒化物半導体レーザ素子の構成を示す概略断面図である。 本発明の第2の実施形態における窒化物半導体レーザ素子の構成を示す概略断面図である。 本発明の第3の実施形態における窒化物半導体レーザ素子の構成を示す概略断面図である。 本発明の第4の実施形態における窒化物半導体レーザ素子の構成を示す概略断面図である。 本発明の第1の実施形態における窒化物半導体レーザ素子の一部の製造方法を説明するための概略断面図である。 本発明の第3の実施形態における窒化物半導体レーザ素子の一部の製造方法を説明するための概略断面図である。 本発明の第4の実施形態における窒化物半導体レーザ素子の一部の製造方法を説明するための概略断面図である。 本発明の第1の実施形態における窒化物半導体レーザ素子の変形例の構成を示す概略断面図である。 従来技術による窒化物半導体レーザ素子の構成を示す概略断面図である。 従来技術により製造した窒化物半導体レーザ素子の電流−電圧特性を示した図である。
符号の説明
1 サファイア基板
2 アンドープGaNバッファ層
3 アンドープGaN層
4 n型GaNコンタクト層
5 n型AlGaNクラッド層
6 n型GaN光導波層
7 InGaN多重量子井戸構造活性層
8 p型AlGaNキャップ層
9 p型GaN光導波層
10 p型AlGaNクラッド層
11 p型GaNコンタクト層
12 溝
13 溝
14 リッジ部
15 絶縁膜
15a 開口部
15b 開口部
16 p側電極
17 n側電極
100 n型GaN基板
101 SiドープGaNバッファ層
102 n型GaN層
103 n型AlGaNクラッド層
104 n型GaN光導波層
105 InGaN多重量子井戸構造活性層
106 p型AlGaNキャップ層
107 p型GaN光導波層
108 p型AlGaNクラッド層
109 p型GaNコンタクト層
112 溝
113 溝
114 リッジ部
115 絶縁膜
115a 開口部
116 第1p側電極
117 n側電極
118 第2p側電極
119 金線
201 フォトレジストマスク
203 フォトレジストマスク
204 フォトレジストマスク
215 第2絶縁膜
216 p側電極
312 溝
313 溝
314 リッジ部
315 第1絶縁膜
316 p側電極
317 第2絶縁膜
317a 開口部
412 溝
413 溝
414 リッジ部
415 第1絶縁膜
416 第1p側電極
417 第2絶縁膜
417a 開口部
418 第2p側電極
1000 窒化物半導体成長層

Claims (1)

  1. 基板上に複数の窒化物半導体層が積層されてなる窒化物半導体成長層の表面の一対の溝と、当該一対の溝に挟まれたリッジ部とを備えた窒化物半導体レーザ素子の製造方法において、
    前記一対の溝と前記リッジ部とが形成される領域以外の前記窒化物半導体成長層の表面に第1絶縁体膜を形成する第1ステップと、
    前記第1ステップの後、前記リッジ部の形成される領域にフォトレジストマスクを形成し、前記第1絶縁体膜と前記フォトレジストマスクとを用いて、前記一対の溝と前記リッジ部を形成する第2ステップと、
    前記第2ステップの後、前記一対の溝と前記リッジ部と前記第1絶縁体膜の表面とにまたがって第2絶縁体膜を形成した後に、前記リッジ部上に形成された前記フォトレジストマスクを、前記リッジ部上の前記フォトレジストマスク上に形成された前記第2絶縁体膜とともにリフトオフにより同時に除去し、開口部を設ける第3ステップと、
    前記第3ステップの後、前記第2絶縁体膜と前記開口部の表面にまたがって上部電極層を形成する第4ステップと、
    前記第4ステップの後、前記上部電極層の表面において前記一対の溝より外側に外部との電気的な接続を行うための電気的接続点を設ける第5ステップと、
    を備え、
    前記第1ステップ、前記リッジ部を形成する領域の前記窒化物半導体成長層の表面に別の上部電極層を形成する工程を含み
    前記第2ステップ、前記別の上部電極層の表面に前記フォトレジストマスクを形成する工程を含むことを特徴とする窒化物半導体レーザ素子の製造方法。
JP2004247700A 2004-08-27 2004-08-27 窒化物半導体レーザ素子の製造方法 Active JP4889930B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004247700A JP4889930B2 (ja) 2004-08-27 2004-08-27 窒化物半導体レーザ素子の製造方法
US11/211,544 US7512168B2 (en) 2004-08-27 2005-08-26 Nitride semiconductor laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004247700A JP4889930B2 (ja) 2004-08-27 2004-08-27 窒化物半導体レーザ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006066660A JP2006066660A (ja) 2006-03-09
JP4889930B2 true JP4889930B2 (ja) 2012-03-07

Family

ID=35941803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247700A Active JP4889930B2 (ja) 2004-08-27 2004-08-27 窒化物半導体レーザ素子の製造方法

Country Status (2)

Country Link
US (1) US7512168B2 (ja)
JP (1) JP4889930B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008588B1 (ko) * 2005-11-16 2011-01-17 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP4193867B2 (ja) 2006-05-02 2008-12-10 ソニー株式会社 GaN系半導体レーザの製造方法
JP4091647B2 (ja) * 2006-07-21 2008-05-28 三菱電機株式会社 半導体光素子の製造方法
JP2008042131A (ja) * 2006-08-10 2008-02-21 Opnext Japan Inc 半導体光素子およびその製造方法
JP2008205139A (ja) * 2007-02-20 2008-09-04 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
KR101064053B1 (ko) 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5735216B2 (ja) * 2009-02-27 2015-06-17 日亜化学工業株式会社 窒化物半導体レーザ素子
KR100986407B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5150666B2 (ja) 2010-03-04 2013-02-20 株式会社東芝 半導体レーザ装置
JP2014093393A (ja) * 2012-11-02 2014-05-19 Canon Inc リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243417B1 (ko) * 1997-09-29 2000-02-01 이계철 알더블유지 구조의 고출력 반도체 레이저
JP3716622B2 (ja) * 1998-06-19 2005-11-16 ソニー株式会社 半導体レーザ
JP2000058461A (ja) * 1998-08-12 2000-02-25 Nec Corp 窒化物半導体層の選択成長方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
JP4613395B2 (ja) * 2000-06-09 2011-01-19 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
JP4703014B2 (ja) * 2001-02-15 2011-06-15 シャープ株式会社 窒化物半導体発光素子、光学装置、および半導体発光装置とその製造方法
US6984841B2 (en) * 2001-02-15 2006-01-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production thereof
JP3970530B2 (ja) * 2001-02-19 2007-09-05 三菱電機株式会社 半導体装置およびその製造方法
JP4370904B2 (ja) * 2001-05-31 2009-11-25 日亜化学工業株式会社 半導体レーザ素子
JP4131623B2 (ja) * 2001-09-12 2008-08-13 三洋電機株式会社 電極構造およびその製造方法
JP4504610B2 (ja) * 2002-03-01 2010-07-14 株式会社日立製作所 リッジ型半導体レーザ素子
JPWO2003075425A1 (ja) * 2002-03-01 2005-06-30 三洋電機株式会社 窒化物系半導体レーザ素子
JP4179802B2 (ja) * 2002-05-27 2008-11-12 シャープ株式会社 半導体レーザ素子とその製造方法
JP2004022717A (ja) * 2002-06-14 2004-01-22 Sharp Corp 多波長レーザ装置
JP4442093B2 (ja) * 2002-12-24 2010-03-31 日亜化学工業株式会社 窒化物半導体積層用基板の製造方法
JP2004335530A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp リッジ導波路型半導体レーザ

Also Published As

Publication number Publication date
JP2006066660A (ja) 2006-03-09
US7512168B2 (en) 2009-03-31
US20060043409A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
JP3857295B2 (ja) 半導体発光素子
US7456039B1 (en) Method for manufacturing semiconductor optical device
US7512168B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4142084B2 (ja) 半導体光素子の製造方法
JP4847780B2 (ja) 半導体レーザダイオード、その製造方法、及び半導体レーザダイオード組立体
JP4272239B2 (ja) 半導体光素子の製造方法
JP6094632B2 (ja) 半導体レーザ素子
KR100818522B1 (ko) 레이저 다이오드의 제조방법
JP2009212386A (ja) 半導体光素子の製造方法
JP4752867B2 (ja) 半導体光素子の製造方法
US7751456B2 (en) Method for manufacturing semiconductor optical device
JP4390433B2 (ja) 窒化物半導体レーザ及びその製造方法
JP3693142B2 (ja) 半導体レーザ装置およびその製造方法
JP2000299528A (ja) 半導体レーザおよびその製造方法
JP4640752B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JP5090192B2 (ja) 窒化物半導体発光素子とその窒化物半導体発光素子を備える窒化ガリウム系化合物半導体レーザ素子。
JP2020017650A (ja) 光半導体素子の製造方法
JP5403023B2 (ja) 窒化物半導体発光素子を作製する方法
JP2004119702A (ja) GaN系半導体レーザ素子とその製造方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP5204170B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
CN116998073A (zh) 半导体激光器
JP2012023406A (ja) 窒化物半導体発光素子とその窒化物半導体発光素子を備える窒化ガリウム系化合物半導体レーザ素子

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100713

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4889930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350