JP2008042131A

JP2008042131A - 半導体光素子およびその製造方法

Info

Publication number: JP2008042131A
Application number: JP2006218341A
Authority: JP
Inventors: Yasushi Sakuma; 康佐久間; Kazuhiro Komatsu; 和弘小松; Shigenori Hayakawa; 茂則早川; Daisuke Nakai; 大介中井
Original assignee: Opnext Japan Inc
Current assignee: Opnext Japan Inc
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2008-02-21
Also published as: KR100912564B1; KR20080014613A; US20080036044A1

Abstract

【課題】リッジ導波路型半導体レーザの製造プロセスにて発生する、コンタクト層上のドライエッチングによるダメージ層をなくし、その信頼性と歩留りを向上させる。
【解決手段】コンタクト層上にスペーサ層とダメージ受容層を形成し、リッジ状の導波路構造上部のパッシベーション膜をドライエッチングのダメージをこの２層に吸収させ、その後、ウェットエッチングにより選択的に除去することにより、ドライエッチングによるダメージ層を除去する。
【選択図】図６

Description

本発明は、半導体光素子およびその製造方法に関し、特に、リッジ状の導波路構造の半導体レーザ素子に適応して有効な技術に関するものである。

一般に、半導体レーザにおいては、電流注入の高効率化と横モード制御を目的として、コンタクト層と第２クラッド層中にリッジ状の導波路構造を形成する。このリッジ状の導波路構造は半導体メサと呼ばれ、半導体メサ上部のコンタクト層に電流を注入することによりレーザ発振を行うことができる。

従来、半導体メサ上部に電流注入領域を形成する工程は、半導体メサ上部のパッシベーション膜をフッ酸系のエッチング液を用いたウェットエッチングにより除去してきた。しかし、この補法では、エッチングの深さ制御が悪いため、半導体メサ底部のパッシベーション膜抜けによる閾値増大や信頼性劣化、または、半導体メサ側壁のパッシベーション膜減少による光出力の低下など、製造歩留りを大幅に低下させる要因となっていた。

この問題点に対しては、深さ制御性に優れたリアクティブイオンエッチング（ＲＩＥ：Reactive Ion Etching）法などのドライエッチングを用いて、半導体メサ上部のパッシベーション膜をエッチングする方法が知られている。

しかし、ドライエッチングを用いた方法は、イオン照射による結晶表面の荒れ、反応ガスから発生した水素分子の結晶中への混入（水素パッシベート）、反応生成物の付着などの問題があることが知られている。このようなドライエッチングによるダメージ層や反応生成物が半導体メサ上部に存在すると、コンタクト抵抗の増加や信頼性不良を引き起こす要因となるため、ドライエッチング後の後処理が重要となる。

一般的なドライエッチングの後処理としては、まず、酸素プラズマアッシングと濃硫酸浸漬により反応生成物を除去した後、結晶中に混入した水素分子を６００℃程度でアニール処理し除去する方法がある。また、ドライエッチングに晒されたダメージ層をウェットエッチングにより除去する方法がある。

しかし、これらの方法をリッジ状の導波路構造上部に位置するパッシベーション膜のドライエッチング後の処理として適応する場合、次のような問題がある。

まず酸素プラズマアッシングなどを用いる方法は、第２クラッド層からの活性層中へのキャリアの熱拡散が起こり、レーザ特性を悪化させる要因となるため適応は望ましくない。

また、ウェットエッチングにより除去する方法は、従来のコンタクト層と第２クラッド層の２層からなるリッジ状の導波路構造上部の構造では、コンタクト層内の数１０ｎｍのダメージ層のみをウェットエッチングにて選択的に除去することは困難であり、製造歩留りを低下させる要因となる。

一方、ドライエッチングのよるダメージ層と反応生成物自体を低減する誘導結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）装置やエレクトロンサイクロトロンレゾナンスリアクティブイオンエッチング(ＥＣＲ−ＲＩＥ：Electron Cyclotron Resonance-Reactive Ion Etching)装置などのドライエッチング装置の開発も進んでいるが、完全にゼロにすることは困難であり、装置導入などのコストがかかる問題もある。

そこで、本発明の目的は、リッジ状の導波路構造上のコンタクト層内のドライエッチングによるダメージ層を生じさせない工夫をし、半導体光素子の信頼性と歩留りを向上させることができる技術を提供することにある。

リッジ状の導波路構造上部のパッシベーション膜のドライエッチングの前に、コンタクト層上にダメージ受容層とスペーサ層の２つの層を積層しておく。パッシベーション膜のドライエッチングによるダメージ層を、前記ダメージ受容層と前記スペーサ層に吸収させる。前記ダメージ受容層と前記スペーサ層はパッシベーション膜のドライエッチング後、ウェットエッチングにより選択的に除去する。このことにより、コンタクト層にドライエッチングのよるダメージ層を作らないようにする。

例えば本発明では、半導体基板上に複数の層を積層した半導体光素子において、前記半導体光素子は、ドライエッチング及び当該ドライエッチング後のウェットエッチングにより前記複数の層のうち予め定められた第一の層まで溝を形成するものであって、前記複数の層の上面に位置する第二の層の上面には、スペーサ層を形成し、当該スペーサ層の上面には、ダメージ受容層を形成する。

前記スペーサ層は、前記第二の層に対して選択的にエッチングができる材料であること、かつ前記第一の層の上面に接する第三の層に対して選択比が小さい材料で形成し、前記ダメージ受容層は、前記ドライエッチングによって、前記第二の層にダメージ層が形成されないようにするものである。

本発明によれば、リッジ状の導波路構造上部のパッシベーション膜のドライエッチングによるダメージ層を、前記ダメージ受容層に吸収させることができる。このことにより、コンタクト層にドライエッチングによるダメージ層を作らないようにすることができる。この結果、リッジ状の導波路構造上に電流注入領域を形成する工程を高制御かつ安定に製造できる。すなわち、半導体光素子の基本特性、信頼性および歩留りを向上させることができる。

以下、本発明の実施形態について図面を参照して説明する。まず、本発明の実施形態に係る半導体光素子の構造について説明し、次いで、製造方法について述べる。

本実施形態の半導体光素子は、図６に示すように、リッジ状の導波路構造の半導体レーザ素子に適応した例である。

本実施形態におけるリッジ状の導波路型半導体レーザ素子を図６に示す。半導体基板１上に、バッファ層２、クラッド層３、ガイド層４、歪多重量子井戸活性層５、ガイド層６、クラッド層７、ヘテロ障壁低減層８、コンタクト層９、スペーサ層１０および、ダメージ受容層１１がこの順に設けられる。また、上面から半導体基板１に向かってコンタクト層９およびクラッド層７を含む位置（本実施形態ではガイド層６の上面）まで彫り込んで形成される溝１００が２本形成される。これらの溝１００，１００に挟まれてリッジ状の導波路構造２００が形成される。一方、ストライプ状の溝１００の外側の領域は、リッジ保護層３００となる。

歪多重量子井戸活性層５は、図示していないが、井戸層と障壁層とを複数層積層することにより構成される。

コンタクト層９上にはスペーサ層１０と、ダメージ受容層１１とを有する。スペーサ層１０は、コンタクト層に対して選択的にエッチングできる材料により構成される。ダメージ受容層１１は、ドライエッチング時に照射されるイオンがコンタクト層９に侵入しないように受け止める機能を果たす。すなわち、ダメージ受容層１１は、ドライエッチングに対して、コンタクト層９にドライエッチングによるダメージ層が作られないような耐久性がある材料が用いられる。

また、リッジ状の導波路構造２００の上面は、製造過程でコンタクト層９上のスペーサ層１０と、ダメージ受容層１１が除去されている。そのため、リッジ保護層３００の上面よりも、スペーサ層１０の厚さとダメージ受容層１１の厚さ、および、パッシベーション膜１３の厚さ分だけ低くなっている。

リッジ状の導波路構造２００では、コンタクト層９が、スペーサ層１０およびダメージ受容層１１と、パッシベーション膜１３とによって覆われず、コンタクト層９と電極１４（この例でｐ型電極）とが電気的に接触した状態となっている。

リッジ保護層３００では、コンタクト層９上にスペーサ層１０とダメージ受容層１１を有している。この２層は、パッシベーション膜１３に覆われた状態となっている。

また、半導体基板１の裏面側には、電極１５が形成される。ここでは、ｎ型電極として設けられる。また、半導体基板１の周囲の劈開面に、反射保護膜１６が形成されている。

本実施形態による半導体光素子は、歪多重量子井戸活性層５を挟んで半導体基板１側がｎ型、反対側がｐ型となっている。この実施形態に係る半導体光素子の多層構造の一例を示す。

本実施形態の半導体光素子は、ｎ型ＩｎＰ（インジウムリン）基板１上に、膜厚２００ｎｍのｎ型ＩｎＰバッファ層２、膜厚５００ｎｍのｎ型ＩｎＰクラッド層３、膜厚３０ｎｍのＩｎＡｌＡｓ（インジウムアルミニウムヒ素）層４、膜厚５ｎｍのＩｎＧａＡｌＡｓ（インジウムガリウムアルミニウムヒ素）井戸層と、膜厚８ｎｍのＩｎＧａＡｌＡｓ障壁層からなるＩｎＧａＡｌＡｓ系歪多重量子井戸活性層５、膜厚３０ｎｍのＩｎＡｌＡｓ層６、膜厚１６００ｎｍのｐ型ＩｎＰクラッド層７、膜厚３０ｎｍのＩｎＧａＡｓＰ（インジウムガリウムヒ素リン）ヘテロ障壁低減層８、膜厚２００ｎｍのｐ型ＩｎＧａＡｓ（インジウムガリウムヒ素）コンタクト層９、膜厚１００ｎｍノンドープＩｎＰスペーサ層１０と、膜厚３０ｎｍノンドープＩｎＧａＡｓダメージ受容層１１を、この順で成膜して得られた多層構造を有する。

なお、ＩｎＡｌＡｓ（インジウムアルミニウムヒ素）層４がＩｎＧａＡｓＰ（インジウムガリウムヒ素リン）でもよい。また、ここでは歪多重量子井戸活性層５として、ＩｎＧａＡｌＡｓ系材料を使用したが、ＩｎＧａＡｓＰ系材料でも構わない。そして、無効電流を抑制するためにＩｎＰスペーサ層１０をノンドープとしたが、他の高抵抗材料、例えばＦｅドープＩｎＰなどでも構わない。さらに、ダメージ受容層１１をＩｎＧａＡｓとしたが、ＩｎＧａＡｓＰ系材料で構成することもできる。

この多層構造のコンタクト層９とｐ型ＩｎＰクラッド層７中にはストライプ状の溝１００があり、中央はリッジ状の導波路（半導体メサ）構造２００になっている。また、リッジ状の導波路構造の上部のコンタクト層９には、パッシベーション膜１３のドライエッチングによるダメージ層がないという特徴を持っている。

次に、本発明の第一実施形態の半導体光素子に関するより具体的な構造について製造方法と共に、図面に基づいて詳細に説明する。第一実施形態は、発振波長１．３μｍのリッジ導波路型半導体レーザ素子に適用したものであり、その作製手順は次の通りである。

まず、図１に示すように、ｎ型ＩｎＰ（インジウムリン）基板１上に、上記の順に多層構造を有機金属気相成長法（ＭＯＣＶＤ法）により形成する。

次に、図２に示すように、ＣＶＤ酸化膜１００ｎｍ（以下、ＳｉＯ_２膜と称する）１２をマスク材料として、ｐ型ＩｎＰクラッド層７の途中までドライエッチングし、ストライプ状の溝１００を持つ構造に加工する。

続いて、ｐ型ＩｎＰクラッド層７を塩酸と燐酸の混合液を用いて、ストライプ状の溝１００のウェットエッチングを行う。すると、多層構造の中央に図３に示すようなリッジ状の導波路（半導体メサ）構造２００が形成され、その幅は２．０μｍである。ストライプ状の溝１００の幅は１０μｍである。また、ストライプ状の構造の両脇にリッジ保護層３００が形成される。

このとき、ノンドープＩｎＰスペーサ層１０はノンドープＩｎＧａＡｓダメージ受容層１１が存在するため、結晶方位に準じたエッチング形状となり、サイドエッチングによる膜厚の消失は起こらない。

次に、ストライプ状のＳｉＯ_２膜１２をウェットエッチングによって除去する。その後、ＣＶＤ法により５００ｎｍのパッシベーション膜１３を基板全体に形成する。その後、フォトリソグラフィーとドライエッチングを用いて、電流注入領域となるリッジ状の導波路構造上部及びノンドープＩｎＰスペーサ層１０およびダメージ受容層１１の側壁のパッシベーション膜１３を、図４に示すようにエッチングする。

このとき、ドライエッチングプロセスに晒されたノンドープＩｎＧａＡｓダメージ受容層１１とノンドープＩｎＰスペーサ層１０の表面、数十ｎｍにはドライエッチングによるダメージ層が形成される。

次に、このドライエッチングによるダメージ層を含んだダメージ受容層１１とスペーサ層１０とを、リッジ状の導波路構造側壁のパッシベーション膜１３をマスク材とし、図５に示すように除去する。まず、燐酸と過酸化水素水の混合液によるウェットエッチングを用いて、ノンドープＩｎＧａＡｓダメージ受容層１１を除去する。次に、塩酸と燐酸の混合液によるウェットエッチングを用いて、ＩｎＰスペーサ層１０を除去する。これにより、リッジ状の導波路構造（半導体メサ）２００上部のコンタクト層９が露出する。

次に、図６に示すように、Ｔｉ／Ｐｔ／Ａｕから成る厚さ１μｍ程度のｐ側電極１４を、エレクトロンビーム（ＥＢ：Electron Beam）蒸着法により形成する。その後、このｐ側電極１４をイオンミリングによりパターニングする。また、基板裏面は１００μｍの厚さまで研磨処理し、ｎ側電極１５を形成する。

その後、電極アロイ等の工程を経る。そして、素子長が２００μｍとなるようにウェハをバー状に劈開し、劈開面に反射保護１６を形成した後、チップ状に素子を分離することにより、発振波長１．３μｍ帯のリッジ導波路型半導体レーザが完成する。

本実施例により作製した半導体レーザに電流注入を行った結果、閾値電流１２ｍＡでレーザ発振し、波長１３０１ｎｍに発振スペクトルが観測された。

次に、第二実施形態を、図７を用いて説明する。前記第一実施形態と同様に、第二実施形態も発振波長１．３μｍ帯のリッジ導波路型半導体レーザ素子に適用したものである。ただし、第二実施形態は、ノンドープＩｎＰスペーサ層１０の膜厚が１０００ｎｍと厚膜化した場合の例である。第二実施形態の半導体レーザを作製する方法は、前記第一実施形態と同じである。

上記のような素子構造では、ノンドープＩｎＰスペーサ層１０の膜厚を１０００ｎｍと厚くしているため、リッジ状の導波路構造２００の高さがさらに低くなる。その結果、ノンドープＩｎＰスペーサ層１０の膜厚だけ高くなったリッジ保護層３００がリッジ状の導波路構造２００を保護する役割を果たす。例えば、素子を組み立てる工程において、リッジ状の導波路構造２００を傷つけることがなくなる。これにより、結晶欠けなどを大幅に低減することができる。

本実施例により作製した半導体レーザに電流注入を行った結果、閾値電流１１ｍＡでレーザ発振し、波長１３０３ｎｍに発振スペクトルが観測された。

なお、スペーサ層の膜厚は１００ｎｍ〜３μｍの範囲で変えることができる。

次に、第三実施形態を、図８を用いて説明する。第三実施形態は、エレクトロアブソープション（ＥＡ：Electro-Absorption）変調器などの半導体光素子が集積した場合の半導体レーザの例である。

第三実施形態の半導体レーザの部分は第一、二実施形態と同様のプロセスで作製することができる。図８ではさらに、リッジ状導波路構造２００のコンタクト層９の部分を切断し、電流が流れないようになっている。また、両脇のリッジ保護層３００にも段差をつけている。

以上の各実施形態に示すように、本発明によれば、高品質な半導体光素子を提供することができる。その結果、波長制御性、温度特性に優れた直接変調型半導体レーザ、ＥＡ変調集積レーザなどに利用することができる。

本発明の第１実施形態を示す、リッジ導波路型半導体レーザの製造方法を示す半導体基板の要部断面図である。本発明の第１実施形態を示す、リッジ導波路型半導体レーザの製造方法を示す半導体基板の要部断面図である。本発明の第１実施形態を示す、リッジ導波路型半導体レーザの製造方法を示す半導体基板の要部断面図である。本発明の第１実施形態を示す、リッジ導波路型半導体レーザの製造方法を示す半導体基板の要部断面図である。本発明の第１実施形態を示す、リッジ導波路型半導体レーザの製造方法を示す半導体基板の要部断面図である。本発明の第１実施形態を示す、リッジ導波路型半導体レーザの斜視図である。本発明の第２実施形態を示す、リッジ導波路型半導体レーザの斜視図である。本発明の第３実施形態を示す、ＥＡ変調器集積半導体レーザの斜視図である。

符号の説明

１：ＩｎＰ基板、２：ＩｎＰバッファ層、３：ＩｎＰクラッド層、
４：ＩｎＡｌＡｓ層、５：歪多重量子井戸活性層、６：ＩｎＡｌＡｓ層、
７：ＩｎＰクラッド層、８：ヘテロ障壁低減層、９：ＩｎＧａＡｓコンタクト層、
１０：ＩｎＰスペーサ層、１１：ＩｎＧａＡｓダメージ受容層、１２：ＳｉＯ_２膜、
１３：パッシベーション膜、１４：ｐ側電極、１５：ｎ側電極、１６：反射保護膜
１００：溝、２００：リッジ状の導波路構造、３００：リッジ保護層

Claims

半導体基板上に複数の層を積層した半導体光素子において、
前記半導体光素子は、ドライエッチング及び当該ドライエッチング後のウェットエッチングにより前記複数の層のうち予め定められた第一の層まで溝を形成するものであって、
前記複数の層の上面に位置する第二の層の上面には、スペーサ層が形成されており、当該スペーサ層の上面には、ダメージ受容層が形成されていること、
を特徴とする半導体光素子。
請求項１に記載の半導体光素子であって、
前記スペーサ層は、前記第二の層に対して選択的にエッチングができる材料であること、
を特徴とする半導体光素子。
請求項１又は２に記載の半導体光素子であって、
前記スペーサ層は、前記第一の層の上面に接する第三の層に対して選択比が小さい材料で形成されており、
前記ダメージ受容層は、前記第三の層に対して選択比が大きい材料で形成されていること、
を特徴とする半導体光素子。
請求項１乃至３の何れか一項に記載の半導体光素子であって、
前記ダメージ受容層は、前記ドライエッチングによって、前記第二の層にダメージ層が形成されないようにするものであること、
を特徴とする半導体光素子。
請求項１乃至４の何れか一項に記載の半導体光素子であって、
前記スペーサ層の膜厚は、１００ｎｍ以上３μｍ以下であること、
を特徴とする半導体光素子。
請求項１乃至５の何れか一項に記載の半導体光素子であって、
半導体基板上に、第一クラッド層、活性層、第二クラッド層、および、コンタクト層、が少なくとも積層されており、
前記第一の層は、前記第二のクラッド層の下面に接する層であり、
前記第二の層は、前記コンタクト層であり、
前記溝を複数形成することにより、複数の前記溝の間にリッジ状の導波路構造を形成するものであること、
を特徴とする半導体光素子。
半導体基板上に複数の層を積層し、前記複数の層の上面に位置する第二の層の上面にスペーサ層を形成し、当該スペーサ層の上面にダメージ受容層を形成する第一の工程と、
ドライエッチング及び当該ドライエッチング後のウェットエッチングにより前記複数の層のうち予め定められた第一の層まで複数の溝を形成して、複数の前記溝の間にリッジ状の立体構造を形成する第二の工程と、
表面に保護膜を形成する第三の工程と、
前記立体構造の上面の前記保護膜をドライエッチングすることにより、前記スペーサ層及び前記ダメージ受容層を露出させる第四の工程と、
前記スペーサ層及び前記ダメージ受容層をウェットエッチングにより除去する第五の工程と、
を備えることを特徴とする半導体光素子の製造方法。
請求項７に記載の半導体光素子の製造方法であって、
前記第一の工程で形成される前記スペーサ層は、前記第二の層に対して選択的にエッチングができる材料を用いること、
を特徴とする半導体光素子の製造方法。
請求項７又は８に記載の半導体光素子の製造方法であって、
前記第一の工程で形成される前記スペーサ層は、前記第一の層の上面に接する第三の層に対して選択比が小さい材料を用い、
前記第一の工程で形成される前記ダメージ受容層は、前記第三の層に対して選択比が大きい材料を用いること、
を特徴とする半導体光素子の製造方法。
請求項７乃至９の何れか一項に記載の半導体光素子の製造方法であって、
前記第一の工程で形成される前記ダメージ受容層は、前記ドライエッチングによって、前記第二の層にダメージ層が形成されないものを用いること、
を特徴とする半導体光素子の製造方法。
請求項７乃至１０の何れか一項に記載の半導体光素子の製造方法であって、
前記第一の工程で形成される前記スペーサ層の膜厚は、１００ｎｍ以上３μｍ以下であること、
を特徴とする半導体光素子の製造方法。
請求項１乃至５の何れか一項に記載の半導体光素子の製造方法であって、
前記第一の工程は、半導体基板上に、第一クラッド層、活性層、第二クラッド層、および、コンタクト層、を少なくとも積層し、前記コンタクト層の上面に前記スペーサ層及び前記ダメージ受容層を形成するものであり、
前記第二の工程は、前記第二のクラッド層の下面に接する層まで複数の溝を形成して、複数の前記溝の間にリッジ状の導波路構造を形成するものであること、
を特徴とする半導体光素子の製造方法。