JP2010074131A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】電流非注入領域を有するリッジストライプ上に形成される電極の接触抵抗を低減し、且つ電流−光出力特性に生じる不連続な跳びを抑制すると共に、高出力動作を行えるようにする。
【解決手段】半導体発光素子は、基板１上に少なくともｎ型クラッド層２、活性層４、ｐ型クラッド層６及びｐ型コンタクト層８が順次積層され、ｐ型クラッド層及びｐ型コンタクト層からなるリッジ部６ａを有している。ｐ型クラッド層の上には、リッジ部を覆うように設けられ、リッジ部の上部を選択的に露出する開口部を有する誘電体膜１０と、該誘電体膜から露出したｐ型コンタクト層の上面及び側面と接触するＰ電極９とが形成されている。誘電体膜は、リッジ部の端部を覆うことにより、活性層に注入される電流を阻止する電流非注入領域３０を有し、誘電体膜の電流非注入領域はｐ型コンタクト層と接して形成されている。
【選択図】図２

Description

本発明は、半導体発光素子及びその製造方法に関し、特に電流非注入領域を有する窒化ガリウム（ＧａＮ）系半導体レーザダイオード及びその製造方法に関する。

近年、窒化ガリウム（ＧａＮ）系半導体を用いた発光素子は、レーザダイオード又は発光ダイオードとして急速に普及している。特に、ＧａＮ系半導体レーザダイオードは、高密度光ディスクシステムにおける光ピックアップ装置におけるキーデバイスとして、産業上の重要性を増してきており、その用途の拡大と共に小型化と低動作電流化とが可能であり、高出力且つ長寿命特性への要求が高まっている。

なかでも、高出力での動作に関しては、動作電流を低減する技術、レーザ光における横モードを安定化する技術、及び共振器の光学損傷（Catastrophic Optical Damage:ＣＯＤ）を防止する技術が求められる。光学損傷を抑制するために、例えば、特許文献１には、共振器端面の近傍に電流非注入領域を設ける構成が記載されており、高出力を必要とするＧａＮ系半導体レーザダイオード等への適応が検討されている。

（第１の従来例）
以下、第１の従来例に係る半導体レーザダイオードについて、図２９（ａ）〜図２９（ｄ）を参照しながら説明する。

第１の従来例に係るＧａＮ系半導体レーザダイオードは、リッジ導波路構造（リッジストライプ）１０１ａがＰｄ（パラジウム）膜１０２及びＰｔ（白金）膜１０３を積層したＰ電極１０４をエッチングマスクとして、ＧａＮ系半導体層１０１をドライエッチングすることにより形成されている。従って、共振器の端部に形成された電流非注入領域１０１ｂは、Ｐｄ／ＰｔからなるＰ電極１０４を除去することにより形成される。

図２９（ａ）〜図２９（ｄ）に示すような、ＧａＮ系半導体層１０１の上部クラッド層に設けられたリッジストライプ１０１ａは、活性層（図示せず）に注入される電流を狭窄して、該活性層におけるレーザ発振のための共振領域の幅を制限する。このため、レーザ光の横モードが安定して動作電流が低減する。さらに、共振器の端部に電流非注入領域１０１ｂが設けられることにより、共振器端面のＣＯＤが有効に防止されて、長寿命化を図ることができる。

具体的には、第１の従来例に係るＧａＮ系半導体レーザダイオードは、以下の工程により製造される。

まず、図２９（ａ）に示すように、Ｎ型ＧａＮ基板１００の上にエピタキシャル成長したＧａＮ系半導体層１０１の上に、Ｐｄ膜１０２及びＰｔ膜１０３を順次積層してＰ電極１０４を形成する。

次に、図２９（ｂ）に示すように、Ｐ電極１０４をエッチングマスクとして、ＧａＮ系半導体層１０１をドライエッチングすることにより、リッジストライプ１０１ａを形成する。このとき、エッチング終了時点で、Ｐ電極１０４を構成する金属膜のうちの上層のＰｔ膜１０３がほぼ除去されるようにエッチングを行う。

次に、図２９（ｃ）に示すように、Ｐｄ膜１０２及び残存するＰｔ膜１０３のうちＰ電極１０４として用いる部分を残して他の領域を王水によるエッチングにより除去して、リッジストライプ１０１ａに電流非注入領域１０１ｂを形成する。

次に、図２９（ｄ）に示すように、リッジストライプ１０１ａを含むＧａＮ系半導体層１０１の上に誘電体膜１０５を形成する。続いて、誘電体膜１０５の上に、リッジストライプの上側に所定の開口部を有するレジストパターンを形成し、例えば反応性イオンエッチング（ＲＩＥ）法により、誘電体膜１０５におけるリッジストライプ１０１ａの上側部分を除去して、誘電体膜１０５からＰｔ膜１０３を露出する。その後、Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなる金属積層膜からなるパッド電極１０６をリフトオフ法により形成する。

（第２の従来例）
第１の従来例と異なる製造方法として特許文献２に記載された第２の従来例がある。これについて、図３０（ａ）〜図３０（ｃ）を用いて説明する。

まず、図３０（ａ）に示すように、誘電体膜１０５が形成されたリッジストライプ１０１ａを覆うようにレジスト膜１０９を形成する。その後、レジスト膜１０９をアッシングによりエッチバックすることにより、誘電体膜１０５におけるリッジストライプ１０１ａの頂面を露出する。

次に、図３０（ｂ）に示すように、ウエットエッチング法により、レジスト膜１０９をマスクとして誘電体膜１０５をエッチングして、図３０（ｃ）に示すように、リッジストライプ１０１ａの上部を構成するコンタクト層１０８を誘電体膜１０５から露出する。その後、図示はしていないが、露出したコンタクト層１０８を含むレジスト膜１０９の上に、電極形成用の金属膜を堆積し、レジスト膜１０９の上に堆積した金属膜を該レジスト膜１０９と共に除去する、いわゆるリフトオフ法により、コンタクト層１０８の上に電極を形成する。ここで、形成されたコンタクト層１０８及び電極は、誘電体膜１０５における基板面に平行な部分の膜厚よりも厚く形成されている。このため、レジスト膜１０９に対してエッチバックを行った後に、レジスト膜１０９を用いて誘電体膜１０５を選択的にエッチングする際に、コンタクト層１０８を除いたリッジストライプ１０１ａの側面が露出することを防止できる構造、すなわち、コンタクト層１０８を除くリッジストライプ１０１ａの側面を誘電体膜１０５で覆ったままの構造とすることができる。

第２の従来例と第１の従来例との大きな相違点は、第２の従来例においては、リッジストライプ１０１ａを形成し、さらに誘電体膜１０５をエッチングした後に電極を形成するため、電極の構成元素によるコンタミネーション（残留異物）及びＰｄ膜１０２の劣化を抑制できることである。また、第２の従来例は、エッチバック法を用いているため、コンタクト層１０８の上面のみならず、該コンタクト層１０８の側面にも電極を被覆できるので、接触抵抗を低減できるという利点がある。

特開２００８−３４５８７号公報 特開２００６−５９８８１号公報

まず、第１の従来例においては、Ｐｄ／ＰｔからなるＰ電極（導電膜）をエッチングマスクとして、ＧａＮ系半導体層をドライエッチングすることにより、リッジストライプを形成している。さらに、Ｐ電極における電流非注入領域の形成部分を王水によりエッチング除去している。

しかしながら、第１の従来例には、コンタクト層上面の電流非注入領域から金属膜を完全に除去することは困難であるという問題がある。コンタクト層の上面の電流非注入領域に金属膜が残ると、電流非注入領域において、ＧａＮ系半導体層と誘電体膜との界面にレーザ発振に寄与しない無効電流が増大したり、誘電体膜とコンタクト層との界面の密着性が損なわれて誘電体膜の剥離や放熱不良が発生したりする。

また、Ｐ電極をマスクとしてＧａＮ系半導体層をエッチングすると、その後の拡散工程においても、電極を構成する金属元素のコンタミネーションも懸念される。さらに、Ｐｄ膜はとりわけ水素を吸収し易い性質を有している。このため、拡散工程における雰囲気ガスの影響を受けてＰ電極が劣化し、素子抵抗の増大も懸念される。

また、共振器端面の近傍に電流非注入領域を設ける構造は、該電流非注入領域の面積が小さ過ぎるとＣＯＤ抑止の効果がなく、逆に大き過ぎると非注入領域が可飽和吸収体となって、電流−光出力特性に不連続な跳びを生じることになる。このため、リッジストライプの上面において、電流非注入領域を形成する誘電体膜の端部とＰ電極の端部とが離間することなく精度良く形成される必要がある。

さらに、第１の従来例に係る製造方法は、ウエットエッチング法を用いる必要があり、王水等をエッチャントに用いる場合は、Ｐｔ膜を極薄く残すようにしたとしても、王水によるＰｔ膜のエッチング速度はＰｄ膜と比べて極めて小さい。このため、電流非注入領域の長さを、例えば１０μｍ程度以下の高精度で安定して形成するには向いていない。

また、第２の従来例のように、レジスト膜にエッチバック法を用いる方法では、電流非注入領域が形成されるように誘電体膜を残存させることは不可能である。全面が露出したリッジストライプの上面に、誘電体膜を選択的に形成する工程は複雑となるため、良好な電流非注入領域を形成できないという問題がある。

また、Ｐ電極としてＰｄ／Ｐｔ膜をリッジストライプ上に選択的に且つ安定して形成するには、例えばリストオフ法が考えられる。しかしながら、第２の従来例に係る製造方法だけで誘電体膜をエッチングした後に、Ｐｄ／Ｐｔ膜を蒸着し、リフトオフするのは困難であるという問題もある。

本発明は、前記従来の問題を解決し、電流非注入領域を有するリッジストライプ上に形成される電極の接触抵抗を低減し、且つ電流−光出力特性に生じる不連続な跳びを抑制すると共に、高出力動作を行えるようにすることを目的とする。

前記の目的を達成するため、本発明は、半導体発光素子の製造方法を、第１のレジスト膜をエッチバックして、該第１のレジスト膜を失活し、さらに、失活した第１のレジスト膜の上に誘電体膜の電流非注入領域をマスクする第２のレジスト膜を形成することにより、リッジストライプの上に形成される誘電体膜からなる電流非注入領域を形成する構成とする。

具体的に、本発明に係る半導体発光素子は、半導体基板の上に、少なくとも第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層及び第２導電型のコンタクト層が順次積層され、第２クラッド層及びコンタクト層がストライプ状に形成されたリッジ部を有する半導体積層体と、第２クラッド層の上にリッジ部を覆うように設けられ、リッジ部の上部を選択的に露出する開口部を有する誘電体膜と、リッジ部の上部に設けられ、誘電体膜から露出したコンタクト層の上面及び側面と接触する第１の電極とを備え、誘電体膜は、リッジ部における共振器端面側の端部の少なくとも一方を覆うことにより、活性層に注入される電流を阻止する電流非注入領域を有し、誘電体膜における電流非注入領域は、コンタクト層と接して形成されていることを特徴とする。

本発明の半導体発光素子によると、第１の電極がコンタクト層の側面にも形成されているため、第１の電極とコンタクト層との接触面積が大きくなる。その上、第１の電極がコンタクト層から剥がれ難くなるので、接触抵抗を小さくすることができる。その結果、本半導体発光素子は低電流発振及び高出力化が可能となる。また、誘電体膜とコンタクト層とが密着性良く接触するため、電流非注入領域を介した電流リークが少なくなる。同時に、誘電体膜が剥離し難いことから放熱性が高く、また、第１の電極が電流非注入領域とほぼ接しているため、放熱性もより向上する。以上から、高出力で且つ電流−光出力（ＩＬ）特性の直線性に優れる長寿命特性を有する半導体発光素子を得ることができる。

本発明の半導体発光素子において、第１の電極は、誘電体膜から露出したコンタクト層の上面の全部に接触すると共に、コンタクト層の両側面と接触していることが好ましい。

このようにすると、第１の電極とコンタクト層との接触面積が最大となり、且つ第１の電極に剥がれが生じないため、接触抵抗を最小にすることができる。

本発明の半導体発光素子において、リッジ部の幅寸法はリッジ部が延びる方向において変化していてもよい。

このようにすると、第１の電極とコンタクト層との接触面積をさらに大きくできると共に、第１の電極に剥がれが生じないため、第１の電極の接触抵抗をさらに小さくにすることができる。

本発明の半導体発光素子において、半導体基板及び半導体積層体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなるIII-Ｖ族窒化物化合物半導体であってもよい。

このようにすると、発振波長を青紫色から緑色の領域に設定することができる。

この場合に、第１の電極は、コンタクト層と接触する部分にニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を含んでいてもよい。

このようにすると、第１の電極のIII−Ｖ族窒化物化合物半導体からなるコンタクト層に対する接触抵抗を小さくすることができる。

本発明の半導体発光素子は、誘電体膜及び第１の電極の上に形成された第２の電極をさらに備え、第２の電極はリッジ部の共振器端面側の端部が電流非注入領域の上に位置するように形成されていてもよい。

このようにすると、電界集中によるＣＯＤレベルの劣化を防止することができる。

本発明の半導体発光素子において、第２の電極におけるリッジ部の共振器端面側の端部の幅寸法は、リッジ部の幅よりも大きくてもよい。

第１の電極はリッジ部の頂面上に形成されていることから電界集中が発生し易く、第２の電極をパッド電極として使用する場合には、このように第２の電極の幅をリッジ部の幅よりも大きくすることにより、第１の電極に対する電界集中を抑制できる。従って、高出力動作が可能となる。

本発明の半導体発光素子において、リッジ部は、該リッジ部の上部から下部に向けてその幅寸法が大きくなるように台形傾斜していてもよい。

このようにすると、誘電体膜の上に形成される第２の電極（例えばパッド電極）が滑らかに形成できるので、第２の電極に生じる段切れを防止することができる。

本発明の半導体発光素子において、誘電体膜はリッジ部の両側面を覆う部分の外側同士の間の寸法がリッジ部の上部から下部に向けて大きくなるように形成されていてもよい。

このようにしても、誘電体膜の上に形成される第２の電極（例えばパッド電極）が滑らかに形成できるので、第２の電極に生じる段切れを防止することができる。

本発明の半導体発光素子において、第１の電極は、リッジ部の共振器端面側の端部と該共振器端面との距離が３μｍ以上且つ１０μｍ以下であってもよい。

このようにすると、電流−光出力特性に生じる不連続な跳びが抑制されるため、閾値電流値の上昇に伴う動作電流の増大が抑制できるため、高出力動作が可能となる。特に、半導体発光素子を光ディスク装置に用いた場合に、閾値電流の近傍で電流−光出力特性に不連続な跳びが発生すると、光出力のモニタ制御を安定して行えない等の不具合も生じるため、この跳び量を抑制することができる。

本発明に係る半導体発光素子の製造方法は、半導体基板の上に、少なくとも半導体層からなるｎ型クラッド層、活性層、ｐ型クラッド層及びｐ型コンタクト層を順次積層することにより、半導体積層体を形成する工程と、ｐ型クラッド層及びｐ型コンタクト層をエッチングすることにより、ストライプ状のリッジ部を形成する工程と、半導体積層体の上にリッジ部を覆うように誘電体膜を形成する工程と、誘電体膜の上に第１のレジスト膜を形成し、形成した第１のレジスト膜に対してエッチバックを行って、第１のレジスト膜から誘電体膜におけるリッジ部の上側部分を露出する工程と、第１のレジスト膜を失活させる工程と、誘電体膜におけるリッジ部の上側部分を含む第１のレジスト膜の上に、第２のレジスト膜を形成する工程と、形成した第２のレジスト膜に対して露光及び現像を行うことにより、第２のレジスト膜に、誘電体膜におけるリッジ部の上側部分を共振器端面側の両端部の少なくとも一方を残して露出する開口パターンを形成する工程と、第１のレジスト膜及び第２のレジスト膜をマスクとして誘電体膜をエッチングすることにより、誘電体膜からリッジ部の上部を選択的に露出する工程と、露出したリッジ部の上部を含む第１のレジスト膜及び第２のレジスト膜の上に第１の導電膜を形成する工程と、第１のレジスト膜及び第２のレジスト膜を除去することにより、リッジ部の上に、第１の導電膜からなる第１の電極を選択的に形成する工程と、第１の電極の上に第２の導電膜を形成し、形成した第２の導電膜をパターニングすることにより、第２の導電膜から第２の電極を形成する工程とを備えていることを特徴とする。

本発明の半導体発光素子の製造方法によると、第１のレジスト膜に対してエッチバック法を用い、さらにエッチバックされた第１のレジスト膜の上に所望の開口パターンを有する第２のレジスト膜を形成する２層レジスト工法を用いる。これにより、誘電体膜及び第１の導電膜のリッジ部における左右対称性を確保することができる。その上、リッジ部上であって、共振器の端部の上に第１の導電膜を形成しない電流非注入領域が形成されることから、光軸中心のずれを回避できる。このため、高ＣＯＤレベルを実現することが可能となる。その上、誘電体膜の上に第１の電極が形成されないため、第１の電極の剥がれが生じにくくなる。

本発明の半導体発光素子の製造方法は、リッジ部を形成する工程において、リッジ部がその上部から下部に向けてその幅寸法が大きくなるように形成してもよい。

また、本発明の半導体発光素子の製造方法は、誘電体膜を形成する工程において、誘電体膜は、リッジ部の両側面を覆う部分の外側同士の間の寸法がリッジ部の上部から下部に向けて大きくなるように形成してもよい。

本発明の半導体発光素子の製造方法において、誘電体膜におけるリッジ部の両側面を覆う部分の外側同士の間の寸法をリッジ部の上部から下部に向けて大きする工程は、不活性ガスを用いたドライエッチング工程であってもよい。

この場合に、不活性ガスはアルゴンであってよい。

本発明の半導体発光素子の製造方法は、第１のレジスト膜を失活させる工程と、第２のレジスト膜を形成する工程との間に、誘電体膜を該誘電体膜と第２のレジスト膜との密着性を向上する密着性向上剤にさらす工程をさらに備えていてもよい。

本発明の半導体発光素子の製造方法において、誘電体膜からリッジ部を露出する工程は、ウエットエッチング工程であってよい。

本発明の半導体発光素子の製造方法において、第１のレジスト膜を失活させる工程は、ＵＶ照射又は温度が１５０℃以上のベーキングを用いてもよい。

本発明の半導体発光素子の製造方法において、半導体基板及び半導体積層体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなるIII-Ｖ族窒化物化合物半導体であってもよい。

本発明に係る半導体発光素子及びその製造方法によると、電流非注入領域を有するリッジストライプ上に形成される電極の接触抵抗が低減され、且つ電流−光出力特性に生じる不連続な跳びが抑制されて、高出力動作が可能となる。

本発明の第１の実施形態に係る半導体発光素子を示す平面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子を示し、（ａ）は図１のＡ−Ａ線における断面図であり、（ｂ）は図１のＢ−Ｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 本発明の第１の実施形態の一変形例に係る半導体発光素子を示す平面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図１のＡ−Ａ線と対応する断面図であり、（ｂ）は図１のＢ−Ｂ線と対応する断面図である。 本発明の第１の実施形態に係る半導体発光素子の電流非注入領域を拡大した部分平面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体発光素子の注入電流に対する光出力及び効率の関係を示し、（ａ）は電流非注入領域なしの場合のグラフであり、（ｂ）は電流非注入領域長が３μｍの場合のグラフであり、（ｃ）は電流非注入領域長が５μｍの場合のグラフであり、（ｄ）は電流非注入領域長が１０μｍの場合のグラフである。 本発明の第１の実施形態に係る半導体発光素子の電流非注入領域を拡大すると共に、パッド電極の端部の位置を変更した部分平面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体発光素子の注入電流に対する光出力の関係を示し、（ａ）は電流非注入領域なしで且つＰ電極がパッド電極から路出する場合のグラフであり、（ｂ）は電流非注入領域長が５μｍで且つＰ電極がパッド電極から露出する場合のグラフであり、（ｃ）は電流非注入領域長が５μｍで且つＰ電極がパッド電極から露出しない場合のグラフである。 本発明の第２の実施形態に係る半導体発光素子を示す平面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体発光素子を示し、（ａ）は図２３のＡ−Ａ線における断面図であり、（ｂ）は図２３のＢ−Ｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図２３のＡ−Ａ線と対応する断面図であり、（ｂ）は図２３のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図２３のＡ−Ａ線と対応する断面図であり、（ｂ）は図２３のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図２３のＡ−Ａ線と対応する断面図であり、（ｂ）は図２３のＢ−Ｂ線と対応する断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体発光素子の製造方法の一工程を示し、（ａ）は図２３のＡ−Ａ線と対応する断面図であり、（ｂ）は図２３のＢ−Ｂ線と対応する断面図である。 （ａ）〜（ｄ）は第１の従来例に係る半導体レーザダイオードの製造工程の要部を示し、（ａ）はメタルマスク形成工程、（ｂ）はリッジストライプ形成工程、（ｃ）は電流非注入領域形成工程、（ｄ）はパッド電極形成工程を示す斜視図である。 （ａ）〜（ｃ）は第２の従来例に係る半導体レーザダイオードの製造工程の要部を示し、（ａ）はレジストパターンのアッシング工程、（ｂ）は誘電体膜のエッチング工程、（ｃ）はコンタクト層の形成工程を示す断面図である。

本発明に係る半導体発光素子（ＧａＮ系半導体レーザダイオード）及びその製造方法について各実施形態を図面を参照しながら説明する。なお、本発明に係る半導体発光素子は、上記の構成を基本とし、さらに種々の態様を用いることができ、以下の実施形態に限られない。

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。

図１は本発明の第１の実施形態に係るＧａＮ系半導体レーザダイオードの平面構成を示し、図２（ａ）は図１のＡ−Ａ線における断面構成を示し、図２（ｂ）は図１のＢ−Ｂ線における断面構成を示している。

図２（ａ）及び（ｂ）に示すように、例えば、ｎ型ＧａＮからなる基板１の上には、厚さが約２．５μｍのｎ型Ａｌ_ｘＧａ_１−ｘＮ（ｘ＝０．０３）からなるｎ型クラッド層２が形成されている。ｎ型クラッド層２の上には、厚さが約０．１μｍのｎ型ＧａＮからなるｎ型光ガイド層３が形成されている。ｎ型光ガイド層３の上には、厚さが約３ｎｍのＩｎ_ｚＧａ_１−ｚＮ（ｚ＝０．０７）からなる井戸層と、厚さが約８ｎｍのＩｎ_ｓＧａ_１−ｓＮ（ｓ＝０．０１）からなる障壁層とによって構成される多重量子井戸活性層４が形成されている。多重量子井戸活性層４の上には、厚さが約０．１μｍのｐ型ＧａＮからなるｐ型光ガイド層５が形成されている。

ｐ型光ガイド層５の上には、ｐ型Ａｌ_ｔＧａ_１−ｔＮ（ｔ＝０．０３）からなるｐ型クラッド層６が形成されている。ｐ型クラッド層６には、厚さが約０．５μｍのストライプ状で順メサ形状を有するリッジ部６ａが形成されている。ここで、順メサ形状とは、リッジ部６ａの幅が基板１の上方に向かうにつれて小さくなる断面台形状をいう。リッジ部６ａの上部には、厚さが約６０ｎｍのｐ型ＧａＮからなるコンタクト層８が形成されている。

図１及び図２（ｂ）に示すように、コンタクト層８の上には、パラジウム（Ｐｄ）及び白金（Ｐｔ）が積層されてなり、コンタクト層８とオーミック接続するＰ電極９が形成されている。また、ｐ型クラッド層６におけるリッジ部６ａの両側面上及び両側方の領域上には、例えば酸化シリコン（ＳｉＯ_２）からなる誘電体膜１０が形成されており、誘電体膜１０は、Ｐ電極９が形成された領域に開口部を有している。また、図１及び図２（ａ）に示すように、電流非注入領域３０は、誘電体膜１０によって覆われている。すなわち、誘電体膜１０から露出したコンタクト層８の上面及び側面を覆うＰ電極９は、ｐ型クラッド層６におけるリッジ部６ａの側面、及びリッジ部６ａを除く誘電体膜１０の上には形成されていない。また、Ｐ電極９及び該Ｐ電極９のエッチング時の残留物は、リッジ部６ａの共振器端面の近傍において、電流非注入領域３０として機能する誘電体膜１０とコンタクト層８との間には介在していない。なお、第１の実施形態においては、電流非注入領域３０は共振器の前端面側及び後端面側の両方に形成しているが、いずれか一方に形成してもよい。但し、いずれか一方に形成する場合には、共振器の前端面側に設けるのが好ましい。

図１、図２（ａ）及び（ｂ）に示すように、誘電体膜１０及びＰ電極９の上には、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）が順次積層されてなるパッド電極１１が形成されている。また、基板１におけるｎ型クラッド層２と反対側の面（裏面）上には、基板１とオーミック接続するＮ電極１２が形成されている。

このように、第１の実施形態に係るＧａＮ系半導体レーザダイオードによると、Ｐ電極９とコンタクト層８との接触面積を大きくできるため、素子抵抗を低減することができる。その上、誘電体膜１０からなる電流非注入領域３０がリッジ部６ａの両端部に設けられているため、Ｐ電極９が共振器端面の近傍で剥がれ難い。このため、素子抵抗のばらつきを小さくすることができる。

また、誘電体膜１０の電流非注入領域３０は、コンタクト層８に対して密着性良く接触するため、電流非注入領域３０を介した電流リークが抑制されるので、誘電体膜１０自体の剥がれも生じにくくなる。

さらに、Ｐ電極９は、電流非注入領域３０とほぼ接しているため、共振器端面近傍における放熱性が高い。その上、電流非注入領域３０の形成精度も高いため、高出力下での電流−光出力特性に生じる不連続な跳びが抑制される。その結果、電流−光出力特性の直線性に優れた、長寿命特性を有するＧａＮ系半導体レーザダイオードを得ることができる。

以下、第１の実施形態に係るＧａＮ系半導体レーザダイオードの製造方法について図３（ａ）及び（ｂ）〜図１８（ａ）及び（ｂ）を参照しながら説明する。なお、各図の（ａ）は図１のＡ−Ａ線と対応する断面構成を示し、（ｂ）は図１のＢ−Ｂ線と対応する断面構成を示している。

まず、図３（ａ）及び（ｂ）に示すように、ｎ型ＧａＮからなる基板１の上に、半導体積層体２０を形成する。具体的には、例えば有機金属気相成長（ＭＯＣＶＤ）法を用いて、基板１側の主面上に、ｎ型クラッド層２、ｎ型光ガイド層３、多重量子井戸活性層４、ｐ型光ガイド層５、厚さが約０．５μｍのｐ型クラッド層６及びコンタクト層８を順次エピタキシャル成長する。

ここで、半導体積層体２０をエピタキシャル成長するための原料として、例えば、ガリウム（Ｇａ）にはトリメチルガリウム（ＴＭＩ）、アルミニウム（Ａｌ）にはトリメチルアルミニウム、インジウム（Ｉｎ）にはトリメチルインジウム、窒素（Ｎ）にはアンモニア（ＮＨ_３）を用いることができる。また、ｐ型のドーパントとしてのマグネシウム（Ｍｇ）にはシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）、ｎ型のドーパントとしてのシリコン（Ｓｉ）にはシラン（ＳｉＨ_４）を用いることができる。また、原料ガス用のキャリアガスには、窒素（Ｎ_２）及び水素（Ｈ_２）を用いることができる。

なお、本発明は、上述した半導体積層体２０及びその製造方法に限定されず、半導体積層体２０の成長方法及び該半導体積層体２０を構成する各半導体層の組成が変わっても同様に適用可能である。

次に、図４（ａ）及び（ｂ）に示すように、半導体積層体２０を構成するコンタクト層８の上に所望の膜厚を有する酸化シリコン（ＳｉＯ_２）からなるマスク層１３を形成する。続いて、フォトリソグラフィ法により、マスク層１３の上に所定の方向に延びるストライプ状のレジストパターン１４を形成する。

次に、図５（ａ）及び（ｂ）に示すように、ストライプ状のレジストパターン１４をマスクとして、例えば、反応性イオンエッチング（ＲＩＥ）法等によるドライエッチング法、又はバッファードフッ酸（ＢＨＦ）等を用いたウエットエッチング法により、マスク層１３をエッチングすることにより、マスク層１３から所望の幅を持つストライプ状のマスクパターン１３ａを形成する。なお、マスクパターン１３ａの形成には、通常、加工制御性に優れるドライエッチング法を用いる。その後、レジストパターン１４を除去する。

次に、図６（ａ）及び（ｂ）に示すように、マスクパターン１３ａをマスクとして、塩素ガス（Ｃｌ_２）に堆積性ガスである四塩化珪素ガス（ＳｉＣｌ_４）を添加した混合ガスを用いた誘導結合型プラズマ（ＩＣＰ）エッチング法により、コンタクト層８及びクラッド層６を順次エッチングして、コンタクト層８とクラッド層６の上部とからリッジ部６ａを形成する。

次に、図７（ａ）及び（ｂ）に示すように、バッファードフッ酸（ＢＨＦ）等を用いたウエットエッチングにより、マスクパターン１３ａを除去する。これにより、リッジ部６ａの側面が基板１の主面の法線から５°〜３０°程度に傾斜した順メサ形状を有するリッジ部６ａの形成工程が終了する。ここで、リッジ部６ａの側面の傾斜角度は、堆積性ガスであるＳｉＣｌ_４の添加比率を変えることによって可能である。続いて、化学気相成長（ＣＶＤ）法により、リッジ部６ａを含むｐ型クラッド層６の上にその全面を覆うように、ＳｉＯ_２からなる誘電体膜１０を形成する。誘電体膜１０の膜厚は、５０ｎｍ〜１０００ｎｍ程度であれば良く、誘電体膜１０の光閉じ込め効果と該誘電体膜１０の応力が半導体積層体２０に及ぼす影響とを考慮して、好ましくは、５０ｎｍ〜３００ｎｍ程度である。

次に、図８（ａ）及び（ｂ）に示すように、誘電体膜１０の上の全面に、リッジ部６ａの段差部分の高さの約１．５倍以上の膜厚を有する第１のレジスト膜１６を塗布する。このような膜厚とすることにより、上面がリッジ部６ａの段差部の影響を受けにくい、平坦性の良い第１のレジスト膜１６が形成される。続いて、形成した第１のレジスト膜１６に対して温度が１５０℃以上の加熱処理、例えば約１７０℃の温度で約２０分間の加熱処理を行うことにより、該第１のレジスト膜１６を失活させる。なお、第１のレジスト膜１６を失活させる方法として、加熱処理に代えて、紫外線を照射するＵＶキュア処理を用いてもよい。

次に、図９（ａ）及び（ｂ）に示すように、第１のレジスト膜１６に対して酸素プラズマ処理を行って、誘電体膜１０におけるリッジ部６ａの頂部の上側部分が露出するように、所望の膜厚をエッチバックする。このエッチバック工程は、枚葉式で且つ高均一性を有するアッシング装置により、第１のレジスト膜１６を制御性良くエッチバック処理すると共に、反射分光法等の光学的膜厚測定技術を用いて、誘電体膜１０上の第１のレジスト膜１６の膜厚を精度良く測定することによって実現できる。続いて、露出した誘電体膜１０を含め、エッチバックされた第１のレジスト膜１６の上の全面に、Ｐ電極をパターニングする第２のレジスト膜１７を塗布する。このとき、図１に示すように、共振器端面の電流非注入領域３０であるリッジ部６ａの上に誘電体膜１０が残存する構造を形成する場合は、第２のレジスト膜１７と誘電体膜１０との密着性を確保するためのレジスト塗布の前処理として、第１のレジスト膜１６から露出した誘電体膜１０を、例えばヘキサメチルジシザラン（ＨＭＤＳ）にさらす処理を行う。

続いて、リソグラフィ法により、前処理された第２のレジスト膜１７をパターニングして、第２のレジスト膜１７におけるリッジ部６ａの上側の領域に、コンタクト層８の幅よりも大きい開口幅を持つ開口部１７ａを形成する。図９（ａ）に示すように、本工程において、第２のレジスト膜１７を、リッジ部６ａの端部上に開口部を設けないマスク形状とすることにより、リッジ部６ａの端部上に、Ｐ電極が形成されない電流非注入領域３０を形成することができる。このとき、電流非注入領域３０は、共振器端面から３μｍ以上且つ１０μｍ以下程度の寸法で設ければよい。より好ましくは、共振器端面から約５μｍである。また、第２のレジスト膜１７に、リッジ部６ａの頂面の幅よりも大きい開口部１７ａを設けることにより、リソグラフィ工程におけるパターン合わせ精度に依存しない自己整合プロセスを行える。

次に、図１０（ａ）及び（ｂ）に示すように、第１のレジスト膜１６及び第２のレジスト膜１７をマスクとして、例えばバッファードフッ酸を用いたウエットエッチング法により誘電体膜１０をエッチングする。これにより、誘電体膜１０にコンタクト層８の一部を露出する開口部が形成される。すなわち、電流非注入領域３０を除くコンタクト層８の上面の領域及び側面の一部がＰ電極形成用の第２のレジスト膜１７から露出する。このとき、前述した第２のレジスト膜１７と誘電体膜１０との密着性を確保するための塗布前処理、例えば、ヘキサメチルジシザラン（ＨＭＤＳ）処理を行った場合には、バッファードフッ酸を用いたウエットエッチング液は、誘電体膜１０と第２のレジスト膜１７との界面を透浸しない。このため、誘電体膜１０の電流非注入領域３０におけるエッチング面は、リッジ部６ａの端部上に開口部１７ａを設けない第２のレジスト膜１７からなるマスクとほぼ同等の形状となる。これにより、リッジ部６ａの上側に電流非注入領域３０となる誘電体膜１０が残存する構造を得る。

ここで、第２のレジスト膜１７と誘電体膜１０との密着性を確保する塗布前処理を実施することなく、第２のレジスト膜１７の塗布を行う工程を経た場合（以下、一変形例と呼ぶ。）を説明する。

本変形例においては、図１１（ａ）及び（ｂ）に示すように、バッファードフッ酸を用いたウエットエッチング液は、誘電体膜１０と第２のレジスト膜１７との界面を透浸し得るため、図１１（ａ）に示すように、電流非注入領域３０において誘電体膜１０が除去されてなる空洞部１０ａが形成される。

この場合には、次の図１２（ａ）及び（ｂ）に示すように、所望の厚さを持つＰｄ／Ｐｔ膜を蒸着する工程を経て、図１３（ａ）及び（ｂ）のリフトオフ後の状態に示す通り、リッジ部６ａの上側の電流非注入領域３０についても、図１３（ａ）に示すように、誘電体膜１０が残存しない構造を得る。

次に、図１４（ａ）及び（ｂ）に示すように、蒸着リフトオフ法により、Ｐ電極９を含む誘電体膜１０の上に、Ｔｉ／Ｐｔ／Ａｕ膜からなるパッド電極１１を形成する。このとき、図１４（ｂ）に示すように、リッジ部６ａの端部においては、コンタクト層８及び誘電体膜１０の上に、パッド電極１１が形成される。続いて、基板１におけるｎ型クラッド層２が形成された面と反対側の面（裏面）を研磨する。その後、研磨された基板１の裏面上にＮ電極１２を形成する。

このように、一変形例においては、図１４（ａ）及び図１５の平面図に示すように、共振器端面の近傍において、誘電体膜１０がリッジ部６ａの上面を覆わずに、Ｔｉ／Ｐｔ／Ａｕからなるパッド電極１１が電流非注入領域３０を覆う構造を得る。ここで、パッド電極１１におけるコンタクト層８と直接に接触するＴｉ膜は、ｐ型ＧａＮからなるコンタクト層８とはオーミック接続しないため、電流非注入領域３０が形成される。

以上説明したように、本実施形態に係る誘電体膜１０が電流非注入領域３０においてリッジ部６ａの上面を覆う構造と、一変形例に係る誘電体膜１０が電流非注入領域３０でリッジ部６ａの上面を覆わない構造とを選択的に形成することができる。

また、第２のレジスト膜１７に対して塗布前処理を施す本実施形態においても、図１６（ａ）及び（ｂ）に示すように、第２のレジスト膜１７の上に、所望の厚さを持つＰｄ／Ｐｔ膜を蒸着することにより、コンタクト層８の上面及び側面の上にＰ電極９を形成する。このとき、コンタクト層８の上面及び側面上から、エッチングにより開口された誘電体膜１０の開口端面にかけてもＰ電極９が形成される。なお、Ｐ電極９を構成するＰｄ膜の膜厚は１０ｎｍ以上且つ１００ｎｍ以下が望ましい。また、Ｐｔ膜はＰｄ膜の酸化又は合金化による変質に対する保護膜として機能させるために、１０ｎｍ以上の膜厚を有していることが望ましい。

次に、図１７（ａ）及び（ｂ）に示すように、リフトオフ法により、第１のレジスト膜１６、Ｐ電極９形成用の第２のレジスト膜１７及び第２のレジスト膜１７上のＰ電極９を同時に取り除く。このように、本実施形態に係る製造方法は、自己整列工法、いわゆるエッチバック法を用いる第１のレジスト膜１６を形成し、その後、エッチバックされた第１のレジスト膜１６の上に所望の開口部１７ａを有する第２のレジスト膜１７を形成する２層レジスト工法を用いる。これにより、誘電体膜１０からなり、リッジ部６ａの両側面上に形成される電流ブロック層及びＰ電極９のそれぞれの左右対称性を確保することができる。その上、リッジ部６ａ（共振器）の両端部の上にＰ電極９を接合しない電流非注入領域３０が形成されており、リッジ部６ａの上にのみＰ電極９を設ける構造、又はＰ電極９がリッジ部６ａの上面に対して最大限に大きくオーミック接合できるように、コンタクト層８の上面及び側面にＰ電極９が形成される構造を実現できる。

なお、本実施形態のように、電流非注入領域３０に誘電体膜１０を残存する構造の場合は、誘電体膜１０におけるリッジ部６ａの両側面上に形成される部分とリッジ部６ａの電流非注入領域３０を形成する部分とが同時に形成される。このため、例えば電流ブロック層を形成する一の誘電体膜と電流非注入領域３０を覆う他の誘電体膜とを別工程で形成する場合の誘電体膜同士の界面に及ぼす不純物等の作用による微分量子効率（Ｓｅ）の低下を防止することができる。その上、接触抵抗の劣化を防止でき、さらには、誘電体膜１０を一体に形成することにより、成膜工程を簡略化できる。

次に、図１８（ａ）及び（ｂ）に示すように、蒸着リフトオフ法により、Ｐ電極９を含む誘電体膜１０の上に、Ｔｉ／Ｐｔ／Ａｕ膜からなるパッド電極１１を形成する。ここで、リッジ部６ａの側面に堆積する誘電体膜１０は、基板１の主面の法線に対して５°〜２０°程度に傾斜した順メサ形状であるため、リッジ部６ａの段差部においても誘電体膜１０を滑らかに形成することができる。このため、パッド電極１１におけるリッジ部６ａの下部の隅部には段切れ部が生じることがない。従って、段切れ部を起点とした電界集中による素子破壊を防止することができる。また、Ｐ電極９の上に形成される、最上層がＡｕからなるパッド電極１１における共振器端面側の端部の位置は、Ｐ電極９がパッド電極１１から露出しないように、Ｐ電極９の端部よりもパッド電極１１の端部の方が共振器端面に近いことが好ましい。これにより、Ｐ電極９への電界集中による素子破壊を防止することができる。なお、パッド電極１１の形成には、上述のようにレジストパターンを用いた蒸着リフトオフ方によって形成してもよく、また、電解めっき法によって形成してもよい。続いて、基板１におけるｎ型クラッド層２が形成された面と反対側の面（裏面）を研磨する。その後、研磨された基板１の裏面上にＮ電極１２を形成する。

以上により、本実施形態に係るＧａＮ系半導体レーザダイオードのウエハプロセスが完了する。

その後は、以上の工程によって得られたウエハ状態にある複数のレーザダイオードを複数のバー状態（レーザバー）に劈開して、ＧａＮ系半導体レーザダイオードに共振器を形成する。さらに、劈開された共振器端面に反射率を制御するための端面コートを施し、その後、レーザバーを個々のチップ状態に劈開することにより、ＧａＮ系半導体レーザダイオードが完成する。

図１９に第１の実施形態に係るＧａＮ系半導体レーザダイオードの共振器端面の近傍を拡大した平面図を示す。図１９に示すように、ここでは電流非注入領域３０におけるの共振器端面とＰ電極９との間隔を非注入領域長Ｌとしている。

図２０（ａ）〜図２０（ｄ）は、図１９において、ＧａＮ系半導体レーザダイオードの非注入領域長Ｌをそれぞれ、０μｍ、３μｍ、５μｍ及び１０μｍとしたときの、電流−光出力特性を示している。ここで、非注入領域長Ｌが０μｍとは、電流非注入領域３０を設けない構成をいう。

図２０（ａ）に示す電流非注入領域３０を設けない構成と比較して、図２０（ｂ）〜図２０（ｄ）に示すように、非注入領域長Ｌ＝３μｍ、５μｍ及び１０μｍと、電流非注入領域３０の間隔が大きくなるに従って、レーザ発振領域における効率が向上する。また、非注入領域長Ｌ＝５μｍとＬ＝１０μｍとを比較した場合では、非注入領域長Ｌ＝１０μｍでは閾値の上昇と共にレーザ発振領域における電流−光出力特性に不連続な跳びが現れる。このように、共振器端面の近傍に電流を注入しない電流非注入領域３０を設ける構造は、非注入領域長Ｌが小さ過ぎるとＣＯＤ抑止の効果がなくなる。一方、非注入領域長Ｌが大き過ぎると電流非注入領域３０が可飽和吸収体となって、電流−光出力特性に不連続な跳びを生じる。従って、非注入領域長Ｌの最適化が必要であることが分かる。

また、電流−光出力特性が線形性を有する領域の効率値に対して、閾値電流付近における効率の変化量の最大値を、０．５Ｗ／Ａ以下に抑制することが要望されており、これを満たすには、非注入領域長Ｌを１０μｍ以下に設定する必要がある。すなわち、非注入領域長Ｌが１０μｍを超えると、ＣＯＤ抑止の効果は得られるものの、本レーザダイオードを光ピックアップ装置に使用した際に、光出力モニタができない等の不具合が発生する。このため、非注入領域長Ｌは１０μｍ以下に設定する。

また、図２１に第１の実施形態に係るＧａＮ系半導体レーザダイオードの共振器端面の近傍を拡大した平面図を示す。図２１においては、共振器端面、Ｐ電極９及びパッド電極１１の２通りの端部１１Ａ、１１Ｂの位置関係を示している。ここでも、電流非注入領域３０における非注入領域長をＬとしている。

図２２（ａ）は、図２１において、Ｐ電極９の非注入領域長Ｌ＝０μｍで且つパッド電極１１の端部が１１Ａの場合、図２２（ｂ）は非注入領域長Ｌ＝５μｍで且つパッド電極１１の端部が１１Ａの場合、及び図２２（ｃ）は非注入領域長Ｌ＝５μｍで且つパッド電極１１の端部が１１Ｂの場合の、三水準における室温（２５℃）での連続波（ＣＷ）駆動時の電流−光出力特性をそれぞれ表している。なお、図２２（ｂ）の場合は、Ｐ電極９の端部がパッド電極１１の端部から露出する構成であり、図２２（ｃ）の場合は、Ｐ電極９の端部がパッド電極１１に覆われる構成である。

図２２（ａ）及び（ｂ）から分かるように、非注入領域長Ｌ＝０μｍ及び５μｍで且つパッド電極１１の端部が１１Ａの場合は、光出力の４００ｍＡ付近からキンクが生じている。これに対し、図２２（ｃ）からは、非注入領域長Ｌ＝５μｍで且つパッド電極１１の端部が１１Ｂの場合には、光出力が７００ｍＡ付近までキンクは発生していないことが分かる。この場合、さらに光出力が１２００ｍＷ付近までＣＯＤレベルが増大していることが確認できる。すなわち、Ｐ電極９の共振器端面側の端部がパッド電極１１の端部から露出しない構造とすることにより、電界集中によるＣＯＤレベルの劣化を防止することができる。

さらに、第１の実施形態に係るＧａＮ系半導体レーザダイオードは、下部レジスト層にエッチバック法を利用し、所望のレジストマスクを上部レジスト層として下部レジスト層の上に形成する２層レジスト工法を用いる半導体レーザダイオードである。このため、誘電体膜１０及びＰ電極（導電膜）９の左右対称性を確保できるので、レーザ光の光軸中心の設計値からのずれを回避できる。

また、第１の実施形態に係るレーザダイオードは、リッジ部６ａ上の所望の部位にのみＰ電極９が形成される構成である。このため、従来のようにＳｉＯ_２等の誘電体からなる電流ブロック層を覆うようにＰ電極が形成される場合と比較して、Ｐ電極９に電極剥がれが生じにくい。さらに、コンタクト層８の上面及び側面と、誘電体膜１０におけるリッジ部６ａの側面上の端面にもＰ電極９が形成される。このため、Ｐ電極９がリッジ部６ａの上面に対して最大限に広くオーミック接合できることによる接触抵抗の低減と、Ｐ電極９の電極剥がれの防止との両立を図ることができる。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。

図２３は本発明の第２の実施形態に係るＧａＮ系半導体レーザダイオードの平面構成を示し、図２４（ａ）は図２３のＡ−Ａ線における断面構成を示し、図２４（ｂ）は図２３のＢ−Ｂ線における断面構成を示している。また、図２３及び図２４において、図１及び図２と同一の構成部材には同一の符号を付すことにより説明を省略する。

図２３に示すように、第２の実施形態に係るＧａＮ系半導体レーザダイオードは、リッジ部６ａの平面形状が、該リッジ部６ａが延びる方向において変化している。すなわち、リッジ部６ａの幅が、例えば共振器の前端面側で狭く、後誕面側で広い平面台形状を有している。

また、図２４（ａ）及び（ｂ）に示すように、第２の実施形態においては、リッジ部６ａの側面が基板１の主面の法線に対して約０°〜約５°とほぼ垂直としている。これに対し、誘電体膜１０の断面形状は、基板１の主面の法線に対して５°〜３０°程度の傾斜角度を有する順メサ形状である。ここでは、誘電体膜１０の膜厚は、５０ｎｍ〜４００ｎｍ程度としている。

以下、第２の実施形態に係るＧａＮ系半導体レーザダイオードの製造方法について図２５（ａ）及び（ｂ）〜図２８（ａ）及び（ｂ）を参照しながら説明する。なお、各図の（ａ）は図２３のＡ−Ａ線と対応する断面構成を示し、（ｂ）は図２３のＢ−Ｂ線と対応する断面構成を示している。

まず、図２５（ａ）及び（ｂ）に示すように、第１の実施形態と同様に、例えばＭＯＣＶＤ法により、ｎ型ＧａＮからなる基板１の上に半導体積層体２０を形成する。その後、コンタクト層８の上に、ＳｉＯ_２からなり、平面台形状を有するマスクパターン１３ａを形成する。

次に、図２６（ａ）及び（ｂ）に示すように、マスクパターン１３ａをマスクとして、塩素ガス（Ｃｌ_２）を用いた誘導結合型プラズマ（ＩＣＰ）エッチング法により、コンタクト層８及びクラッド層６をエッチングして、コンタクト層８及びクラッド層６の上部からリッジ部６ａを形成する。

次に、図２７（ａ）及び（ｂ）に示すように、バッファードフッ酸（ＢＨＦ）等を用いたウエットエッチングにより、マスクパターン１３ａを除去する。これにより、リッジ部６ａの側面が基板１に主面の法線から０°〜５°程度に傾斜したほぼ垂直形状であるリッジ部６ａが形成される。続いて、ＣＶＤ法により、リッジ部６ａを含むｐ型クラッド層６の上にその全面を覆うように、ＳｉＯ_２からなる誘電体膜１０を形成する。ここで、ＣＶＤ法により形成される誘電体膜１０は、通常、リッジ部６ａの側面にもリッジ部６ａを除く領域の上面の膜厚とほぼ同一か又はやや薄い膜厚で堆積される。このため、誘電体膜１０で覆われたリッジ部６ａの側面は、基板１の主面にほぼ垂直か又は逆テーパ状を呈する。また、上述したように、第２の実施形態においては、ストライプ状に形成されたリッジ部６ａの幅は、リッジ部６ａが延びる方向でその幅が変化する。

次に、図２８（ａ）及び（ｂ）に示すように、堆積した誘電体膜１０に対して、アルゴンガス（Ａｒ）等の不活性ガスによるＲＩＥ処理を行う。これにより、リッジ部６ａの側面上に形成された誘電体膜１０の断面形状を順テーパ形状に加工する。すなわち、誘電体膜１０は、リッジ部６ａの上部から下部に向かって幅寸法が大きくなる順テーパ形状となる。ここで、誘電体膜１０の膜厚は、５０ｎｍ〜４００ｎｍ程度の範囲である。より好ましくは、上部での膜厚が２００ｎｍ〜３５０ｎｍ程度である。さらに、誘電体膜１０の膜厚はリッジ部６ａの下部に向かって徐々に増大し、そのリッジ部６ａ上の側面は基板１の主面に垂直な方向から５°〜３０°程度の傾斜角度を有し、且つリッジ部６ａが露出しない順メサ形状が好適である。

この後は、第１の実施形態と同様に、２層のレジスト膜を用いて、誘電体膜１０におけるリッジ部６ａの頂面上にＰ電極９を選択的に形成し、その後、Ｐ電極９を含む誘電体膜１０の上にパッド電極１１を形成する。第２の実施形態においては、リッジ部６ａの側面が基板１の主面に対してほぼ垂直であったり、リッジ部６ａの平面形状が該リッジ部６ａが延びる方向によって幅が変化したりしても、第１の実施形態と同様に、最上層がＡｕからなるパッド電極１１をリッジ部６ａの段差部においても滑らかに形成することができる。従って、パッド電極１１におけるリッジ部６ａの下部には段切れ部が生じることがなく、該段切れ部を起点とした電界集中による素子破壊を防止することができる。

また、Ｐ電極９と該Ｐ電極９の上に形成されるパッド電極１１との共振器端面側の端部の位置関係は、図２１で説明したように、Ｐ電極９がパッド電極１１の端部から露出しないように、共振器端面との距離がパッド電極１１と比べてＰ電極９の方が大きいことが好ましい。これにより、Ｐ電極９への電界集中による素子破壊を防止することができる。

また、第２の実施形態においては、リッジ部６ａの側面を基板１の主面に対してほぼ垂直としている。これにより、リッジ部６ａの幅が該リッジ部６ａが延びる方向によって変化するような場合（テーパストライプ）、例えばリッジ部６ａの後端面側の幅を前端面側の幅よりも大きくできるため、コンタクト層８とＰ電極９との接触抵抗が低減される。このため、レーザダイオードの動作電圧を低減することができるので、テーパストライプ構造は高出力のＧａＮ系半導体レーザダイオードに好適な構造である。

以上説明したように、上記の各実施形態に係るＧａＮ系レーザダイオードの製造方法は、自己整列工法である、いわゆるエッチバック法を用い、さらに、所望のマスクを上部レジスト層として形成する２層レジスト工法を用いる。これにより、誘電体膜１０及びＰ電極９のリッジ部６ａにおける左右対称性を確保することができる。その上、リッジ部６ａ上であって、共振器の端部の上にＰ電極９を形成しない構造の電流非注入領域３０を設けていることから、光軸中心のずれを回避できる。このため、高ＣＯＤレベルを実現することが可能となる。

また、レーザ構造が形成されたウエハの劈開時の電極剥がれ及び製造工程中のコンタクト層９の剥がれを防止できるので、接触抵抗の増大を防止できると共に、電流−光出力特性に不連続な跳び等が生じるレーザ特性の不具合を防止することができる。

また、リッジ部６ａ上の所定の領域にのみＰ電極９を設ける構造であるため、ＳｉＯ_２等からなる誘電体膜で構成される電流ブロック層をＰ電極が覆う構成と比較して、電極剥がれが生じにくい。例えば、ｐ型ＧａＮと良好にオーミック接続するパラジウム（Ｐｄ）及びＮｉ（ニッケル）等の金属は、ＳｉＯ_２との密着性が特に悪い。従って、上記の各実施形態のように、リッジ部６ａの上にのみ、Ｐｄ又はＮｉ等からなるＰ電極９を形成する構造は、電極剥がれを防止するという観点から極めて優れた構造といえる。

さらに、コンタクト層８の上面及び側面にＰ電極９が形成されており、該Ｐ電極９がリッジ部６ａの上面に対して最大限に広くオーミック接合できるため、低接触抵抗と電極剥がれ防止とを両立することができる。

また、電流非注入領域３０は、電流ブロック層として機能する誘電体膜１０と一体に形成されているため、該誘電体膜１０とコンタクト層８との接合面での不純物を介した電流リークに基づく損失の増大による微分量子効率（Ｓｅ）の低下を防止することができる。これと同時に、アルカリ性の物質及びレジスト材料に対して不安定であるコンタクト層８の表面が、製造工程中に不要なレジスト等に接触するおそれを回避できる。従って、コンタクト層８とＰ電極９との間の接触抵抗の劣化を防止することができる。

本発明に係る半導体発光素子は、ＦＦＰ（Far Field Pattern：遠視野特性）特性及び信頼性に優れており、高密度光ディスクシステムにおける光ピックアップ用のレーザ光源等に有用である。また、半導体発光素子を歩留まり良く製造可能であるため、半導体発光素子を光源として用いる他の分野にも利用可能である。

１ 基板
２ ｎ型クラッド層
３ ｎ型光ガイド層
４ 多重量子井戸活性層
５ ｐ型光ガイド層
６ ｐ型クラッド層
６ａ リッジ部
８ コンタクト層
９ Ｐ電極
１０ 誘電体膜
１０ａ 空洞部
１１ パッド電極
１２ Ｎ電極
１３ マスク層
１３ａ マスクパターン
１４ レジストパターン
１６ 第１のレジスト膜
１７ 第２のレジスト膜
１７ａ 開口部
２０ 半導体積層体
３０ 電流非注入領域

Claims (19)

1. 半導体基板の上に、少なくとも第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層及び第２導電型のコンタクト層が順次積層され、前記第２クラッド層及びコンタクト層がストライプ状に形成されたリッジ部を有する半導体積層体と、
   前記第２クラッド層の上に前記リッジ部を覆うように設けられ、前記リッジ部の上部を選択的に露出する開口部を有する誘電体膜と、
   前記リッジ部の上部に設けられ、前記誘電体膜から露出した前記コンタクト層の上面及び側面と接触する第１の電極とを備え、
   前記誘電体膜は、前記リッジ部における共振器端面側の端部の少なくとも一方を覆うことにより、前記活性層に注入される電流を阻止する電流非注入領域を有し、
   前記誘電体膜における前記電流非注入領域は、前記コンタクト層と接して形成されていることを特徴とする半導体発光素子。
2. 前記第１の電極は、前記誘電体膜から露出した前記コンタクト層の上面の全部に接触すると共に、前記コンタクト層の両側面と接触していることを特徴とする請求項１に記載の半導体発光素子。
3. 前記リッジ部の幅寸法は、前記リッジ部が延びる方向において変化していることを特徴とする請求項１に記載の半導体発光素子。
4. 前記半導体基板及び半導体積層体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなるIII-Ｖ族窒化物化合物半導体であることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子。
5. 前記第１の電極は、前記コンタクト層と接触する部分にニッケル又はパラジウムを含むことを特徴とする請求項４に記載の半導体発光素子。
6. 前記誘電体膜及び第１の電極の上に形成された第２の電極をさらに備え、
   前記第２の電極は、前記リッジ部の共振器端面側の端部が前記電流非注入領域の上に位置するように形成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
7. 前記第２の電極における前記リッジ部の共振器端面側の端部の幅寸法は、前記リッジ部の幅よりも大きいことを特徴とする請求項６に記載の半導体発光素子。
8. 前記リッジ部は、前記リッジ部の上部から下部に向けてその幅寸法が大きくなるように台形傾斜していることを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子。
9. 前記誘電体膜は、前記リッジ部の両側面を覆う部分の外側同士の間の寸法が前記リッジ部の上部から下部に向けて大きくなるように形成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子。
10. 前記第１の電極は、前記リッジ部の共振器端面側の端部と該共振器端面との距離が３μｍ以上且つ１０μｍ以下であることを特徴とする請求項１〜９のいずれか１項に記載の半導体発光素子。
11. 半導体基板の上に、少なくとも半導体層からなるｎ型クラッド層、活性層、ｐ型クラッド層及びｐ型コンタクト層を順次積層することにより、半導体積層体を形成する工程と、
    前記ｐ型クラッド層及びｐ型コンタクト層をエッチングすることにより、ストライプ状のリッジ部を形成する工程と、
    前記半導体積層体の上に前記リッジ部を覆うように誘電体膜を形成する工程と、
    前記誘電体膜の上に第１のレジスト膜を形成し、形成した第１のレジスト膜に対してエッチバックを行って、前記第１のレジスト膜から前記誘電体膜における前記リッジ部の上側部分を露出する工程と、
    前記第１のレジスト膜を失活させる工程と、
    前記誘電体膜における前記リッジ部の上側部分を含む前記第１のレジスト膜の上に、第２のレジスト膜を形成する工程と、
    形成した前記第２のレジスト膜に対して露光及び現像を行うことにより、前記第２のレジスト膜に、前記誘電体膜における前記リッジ部の上側部分を共振器端面側の両端部の少なくとも一方を残して露出する開口パターンを形成する工程と、
    前記第１のレジスト膜及び第２のレジスト膜をマスクとして前記誘電体膜をエッチングすることにより、前記誘電体膜から前記リッジ部の上部を選択的に露出する工程と、
    露出した前記リッジ部の上部を含む前記第１のレジスト膜及び第２のレジスト膜の上に第１の導電膜を形成する工程と、
    前記第１のレジスト膜及び第２のレジスト膜を除去することにより、前記リッジ部の上に、前記第１の導電膜からなる第１の電極を選択的に形成する工程と、
    前記第１の電極の上に第２の導電膜を形成し、形成した前記第２の導電膜をパターニングすることにより、前記第２の導電膜から第２の電極を形成する工程とを備えていることを特徴とする半導体発光素子の製造方法。
12. 前記リッジ部を形成する工程において、前記リッジ部はその上部から下部に向けてその幅寸法が大きくなるように形成することを特徴とする請求項１１に記載の半導体発光素子の製造方法。
13. 前記誘電体膜を形成する工程において、前記誘電体膜は、前記リッジ部の両側面を覆う部分の外側同士の間の寸法が前記リッジ部の上部から下部に向けて大きくなるように形成することを特徴とする請求項１１又は１２に記載の半導体発光素子の製造方法。
14. 前記誘電体膜における前記リッジ部の両側面を覆う部分の外側同士の間の寸法を前記リッジ部の上部から下部に向けて大きくする工程は、不活性ガスを用いたドライエッチング工程であることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
15. 前記不活性ガスはアルゴンであることを特徴とする請求項１４に記載の半導体発光素子の製造方法。
16. 前記第１のレジスト膜を失活させる工程と、前記第２のレジスト膜を形成する工程との間に、前記誘電体膜を該誘電体膜と前記第２のレジスト膜との密着性を向上する密着性向上剤にさらす工程をさらに備えていることを特徴とする請求項１１〜１５のいずれか１項に記載の半導体発光素子の製造方法。
17. 前記誘電体膜から前記リッジ部を露出する工程は、ウエットエッチング工程であることを特徴とする請求項１１に記載の半導体発光素子の製造方法。
18. 前記第１のレジスト膜を失活させる工程は、ＵＶ照射又は温度が１５０℃以上のベーキングを用いることを特徴とする請求項１１〜１７のいずれか１項に記載の半導体発光素子の製造方法。
19. 前記半導体基板及び半導体積層体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなるIII-Ｖ族窒化物化合物半導体であることを特徴とする請求項１１〜１８のいずれか１項に記載の半導体発光素子の製造方法。