JP2007324577A - 集積型半導体発光装置およびその製造方法 - Google Patents

集積型半導体発光装置およびその製造方法 Download PDF

Info

Publication number
JP2007324577A
JP2007324577A JP2007120964A JP2007120964A JP2007324577A JP 2007324577 A JP2007324577 A JP 2007324577A JP 2007120964 A JP2007120964 A JP 2007120964A JP 2007120964 A JP2007120964 A JP 2007120964A JP 2007324577 A JP2007324577 A JP 2007324577A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
light emitting
emitting device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007120964A
Other languages
English (en)
Inventor
Hideyoshi Horie
秀善 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2007120964A priority Critical patent/JP2007324577A/ja
Publication of JP2007324577A publication Critical patent/JP2007324577A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】本発明は、大面積の面光源的発光に適した集積型化合物半導体発光装置の構造、およびその製造方法を提供することを目的とする。
【解決手段】透明な基板21上に形成された複数の発光ユニット11を有する集積型化合物半導体発光装置であって、前記発光ユニットが、薄膜結晶成長層24、25、26、第一および第二導電型側電極27、28を有し、光取り出し方向が基板側で、第一および第二導電型側電極が光取り出し方向と反対側に形成され、発光ユニット同士が、薄膜結晶成長層の表面から前記バッファ層22の一部までを除去して形成された発光ユニット間分離溝12により電気的に分離されている。
【選択図】図1

Description

本発明は集積型の化合物半導体発光装置に関するものであり、特に、GaN系材料を用いた発光ダイオード(LED)に関するものである。なお、本明細書中において、発光ダイオードまたはLEDとの表現は、レーザダイオード、スーパールミネッセントダイオード等を含んだ発光素子一般を含む言葉として使用する。
従来よりIII−V族化合物半導体を用いた電子デバイスおよび発光デバイスが知られている。特に発光デバイスとしては、GaAs基板上に形成されたAlGaAs系材料やAlGaInP系材料による赤色発光、GaP基板上に形成されたGaAsP系材料による橙色または黄色発光等が実現されてきている。また、InP基板上ではInGaAsP系材料を用いた赤外発光デバイスも知られている。
これらデバイスの形態としては、自然放出光を利用する発光ダイオード(light emitting diode: LED)、さらに誘導放出光を取り出すための光学的帰還機能を内在させたレーザダイオード(laser diode: LD)、および半導体レーザが知られており、これらは表示デバイス、通信用デバイス、高密度光記録用光源デバイス、高精度光加工用デバイス、さらには医療用デバイスなどとして用いられてきている。
1990年代以降において、V族元素として窒素を含有するInAlGa(1−x−y)N系III−V族化合物半導体(0≦x≦1、0≦y≦1、0≦x+y≦1)の研究開発が進み、これを用いたデバイスの発光効率が飛躍的に改善され、高効率な青色LED、緑色LEDが実現されている。その後の研究開発によって、紫外領域においても高効率なLEDが実現され、現在では、青色LDも市販されるに至っている。
紫外または青色LEDを励起光源として蛍光体と一体化すると白色LEDが実現できる。白色LEDは、次世代の照明デバイスとしての利用可能性があるために、励起光源となる紫外または青色LEDの高出力化、高効率化の産業的な意義は極めて大きい。現在、照明用途を念頭にした、青色または紫外LEDの高効率化、高出力化の検討が精力的になされている。
素子の高出力化、すなわち、全放射束を向上させるためには、素子の大型化と大きな投入電力に対する耐性の確保は必須である。また、通常のLEDが点光源であるのに対して十分な大型化がなされた素子は、面光源としての発光特性を示す様になり、特に照明用途には好適となる。
しかし、通常の小型LEDの面積を単に相似形的に大きくしただけの素子では、一般に素子全体の発光強度の均一性が得られないという問題がある。そこで、基板上に複数の素子を並べることが考えうる。例えば、同一基板上に複数のLEDを形成する技術が、特開平11−150303号公報(特許文献1)、特開2001−156331号公報(特許文献2)、特開2002−26384号公報(特許文献3)および特開2003−115611号公報(特許文献4)に記載されている。
特開平11−150303号公報(特許文献1)には、基板上で複数のLEDが直列接続された集積型の発光部品が開示されている。この文献では、単一の発光ユニットである1対のpn接合を有する部分を電気的に完全に分離するために、Niマスクを使用して、絶縁性基板が露出するまでGaN層をエッチングしている(段落0027参照)。しかし、Ni等の金属マスクを使用してGaN系材料をドライエッチングする方法は、金属マスクの耐性が必ずしも高くないため、GaN系材料をエッチングする際に、選択比がとれずに、エッチングの形状制御に問題があり、結果として発光ユニット間は、大きく離れざるを得ないため、各発光ユニットは単に同一基板上に離間して形成された個別のLEDとなっているだけである。また、金属マスクの耐性が低いことから、良好な結晶性の発光素子を作製するために必要な、十分に厚いバッファ層を用いることができない。すなわち、金属マスクではGaN系材料を十分な深さだけエッチングすることはできないため、特許文献1の構造を金属マスクで作製するためには、バッファ層は薄膜となってしまう。特許文献1の実施例では0019段落記載のとおり、基板上にn−GaN層3.0μm(nGaNバッファ層)と発光層0.1μm、p−GaN層0.5μmの計3.6μmをエッチングするだけである。その上に形成される素子構造部分の結晶性を犠牲にしなければならない問題があった。
即ち、特許文献1記載の発光装置は、基板上に単一の発光ユニットを有する発光素子を、複数個離間して並べたものと本質的に差異がなく、発光強度の均一性の高い面光源ではない。この特許文献1の図6に示されているように、各発光ユニットを分離している分離溝部分では発光がないことが示されている。また、このような形態では、集積化した素子の中の発光ユニットの1つが劣化した際には、その箇所のみが極端に発光強度が落ちてしまう問題がある。さらに、その製造法上の制約から発光層部分も良質な結晶性に出来なかった。
特開2001−156331号公報(特許文献2)にも同一基板上に複数の発光ユニットを形成した集積型装置が記載されている。しかしこの文献でも、その図2に示されているように、1対のpn接合部分を含む発光ユニットは、互いに分離溝で完全に分離されており、同一基板上で個別のLEDとなっているだけである。従来の製造方法で形成したものは、発光ユニットを分離している分離溝部分(作製方法は開示されていない)の幅を大きく取らざるを得ないため、発光しない部分の距離が大きく、面光源全体での発光強度の均一性は確保できない。従って、集積化した素子中の1つの発光ユニットが劣化した場合にも、その箇所のみが極端に発光強度が落ちてしまう。
また、従来の製造方法のマスクでは、選択比が十分でないため、GaN系材料を十分な深さだけエッチングすることはできないため、良好な結晶性の発光素子を作製するために必要な、十分に厚いバッファ層を用いることができない。特許文献2には層構成のすべては開示されていないが、0012段落記載のとおり、バッファ層はその低温部分が約20nmであることのみ示されている。
特開2002−26384号公報(特許文献3)には、大面積で発光効率の良い集積型窒化物半導体発光素子を提供する目的で、LEDの集積方法が開示されている。しかし、その図2、図3および段落0038段落に記載されている通り、発光ユニットと他の発光ユニット部分の間の分離溝は、SiOをマスクとしてサファイア基板に到達するまでRIE法によって半導体層をエッチングすることで形成されている。この分離溝形成プロセスでは、SiOをエッチングマスクとして使用しているため(酸化物マスク、窒化物マスクの耐性は必ずしも高くない)、GaN系材料をエッチングする際に、選択比がとれずに、エッチングの形状制御に問題があり、分離溝部分の幅が大きくならざるを得ない。そのため、発光しない部分の距離が大きく、特許文献1、2と同様に、面光源全体での発光強度の均一性は確保できない。従って、集積化した素子中の発光ユニットの1つが劣化した際には、その箇所のみが極端に発光強度が落ちてしまう。また、SiOマスクの耐性が低いことから、良好な結晶性の発光素子を作製するために必要な、十分に厚いバッファ層を用いることができない。すなわち、SiOマスクではGaN系材料を十分な深さだけエッチングすることはできないため、特許文献3の構造をSiOマスクで作製するためには、バッファ層は薄膜となってしまう。当該明細書の実施例では19段落記載のとおり、基板上にn−GaN層1.5μm(アンドープGaN層)をバッファ層として形成しているだけであって、その上に形成される素子構造部分の結晶性を犠牲にしなければならかい問題があった。
また、特開2003−115611号公報(特許文献4)には、面発光光源またはディスプレイとして利用する目的で、LEDを集積化した発光装置が開示されている。この文献には、2つのタイプの装置が記載されており、そのうちの1つタイプは、1対のpn接合部分を含む発光ユニットが、互いに電気的に分離されている装置である(請求項4、図10(b)等)。そして、この分離はダイシングによって形成されている(図10)。このタイプでは、前記の3つの文献と同様に、発光ユニット間の分離溝部分で発光強度が大きく低下するために、面光源全体での均一性が確保できない。また、発光ユニットの1つが劣化した場合に、その近傍のみが極端に発光強度が落ちてしまうという問題も同様にある。この文献に記載されている装置の2つ目のタイプは、1対のpn接合部分を含む発光ユニットが、互いに電気的に結合されている装置である(請求項5、図10(a)等)。このタイプでは、n型半導体層が発光装置全体で共通となっている(図10(a))。このような場合には、n側電極から最も近接するp側電極に電流が流れ込むだけでなく、1つのn側電極からあらゆるp側電極に電流が流れ込むことになり、発光装置全体としてみたときの電流注入効率は高くない。また、すべてのp側電極とすべてのn側電極が電気的に結合しているため、1箇所の劣化が、装置全体の劣化となってしまう。よって、このタイプの装置は、面光源を目指した大面積化には、本質的に不向きである。
特開平11−150303号公報 特開2001−156331号公報 特開2002−26384号公報 特開2003−115611号公報
以上のように、従来から同一基板上に複数の発光ユニットを形成する提案はあったが、面光源を目的とした集積化のために適した構造ではなかった。
即ち、本発明は、大面積の面光源的発光に適した集積型化合物半導体発光装置の構造、およびその製造方法を提供することを目的とする。
本発明は、以下の事項に関する。
1. 発光波長に対して透明な基板と、この基板上に形成された複数の発光ユニットを有する集積型化合物半導体発光装置であって、
前記発光ユニットは、前記基板上に、第一導電型クラッド層を含む第一導電型半導体層、活性層構造、および第二導電型クラッド層を含む第二導電型半導体層を有する化合物半導体薄膜結晶成長層と、第二導電型側電極と、並びに第一導電型側電極とを有し、
主たる光取り出し方向が前記基板側であり、前記第一導電型側電極および前記第二導電型側電極が、前記主たる光取り出し方向とは、反対側に形成されており、
前記基板と前記第一導電型半導体層の間に、前記複数の発光ユニット間に共通して設けられたバッファ層を有し、
前記発光ユニット同士は、隣接する発光ユニットの間に設けられ、前記薄膜結晶成長層の表面から前記バッファ層の界面まで、または前記バッファ層の一部までを除去して形成された発光ユニット間分離溝により電気的に分離されていること
を特徴とする集積型化合物半導体発光装置。
2. 前記バッファ層が、薄膜結晶成長により形成された層であることを特徴とする上記1記載の発光装置。
3. 前記バッファ層の少なくとも前記第一導電型半導体層に直接接する部分の比抵抗が、0.5(Ω・cm)以上であることを特徴とする上記1または2記載の発光装置。
4. 前記バッファ層全体の比抵抗が、0.5(Ω・cm)以上であることを特徴とする上記1〜3のいずれかに記載の発光装置。
5. 前記バッファ層が複数の層の積層構造であることを特徴とする上記1〜4のいずれかに記載の発光装置。
6. 前記発光ユニット間分離溝の幅が、2〜300μmの範囲である上記1〜5のいずれかに記載の発光装置。
7. 前記発光装置は、複数の発光装置の間に設けられた装置間分離溝内のスクライブ領域から分割されたものであって、この装置間分離溝が、前記バッファ層の途中まで形成されたことを特徴とする上記1〜6のいずれかに記載の発光装置。
8. 前記発光装置は、複数の発光装置の間に設けられた装置間分離溝内のスクライブ領域から分割されたものであって、この装置間分離溝が、前記基板まで達して形成されたことを特徴とする上記1〜6のいずれかに記載の発光装置。
9. 前記発光装置は、複数の発光装置の間に設けられた装置間分離溝内のスクライブ領域から分割されたものであって、この装置間分離溝が、前記基板の一部を除去して形成されたことを特徴とする上記1〜6のいずれかに記載の発光装置。
10. 前記発光ユニット間分離溝内の底面および側面の全面を被覆し、前記発光装置の側面に露出した層のうち、少なくとも前記第一導電型半導体層、活性層構造および第二導電型半導体層の側面を被覆し、前記第一導電型側電極の主たる光取り出し方向側の一部に接し、前記第二導電型側電極の主たる光取り出し方向と反対側の一部を覆っている絶縁層を有することを特徴とする上記1〜9のいずれかに記載の発光装置。
11. 前記絶縁層が、前記装置間分離溝の側面に露出した層のすべてを被覆していることを特徴とする上記10記載の発光装置。
12. 前記スクライブ領域として、前記装置間分離溝内の溝底面に、前記絶縁層で覆われていない領域が設けられている上記11記載の発光装置。
13. 前記絶縁層が、前記装置間分離溝内の前記溝底面には形成されておらず、かつ前記装置間分離溝の側面に露出した層のうち、前記溝底面側から導電性を有さない層の少なくとも一部までには形成されていないことを特徴とする上記10記載の発光装置。
14. 前記薄膜結晶成長層が、V族として窒素原子を含むIII−V族化合物半導体からなることを特徴とする上記1〜13のいずれかに記載の発光装置。
15. 前記活性層構造が、量子井戸層とバリア層からなり、バリア層の数をB、量子井戸層の数をWで表したとき、BとWが、
B=W+1
を満たすことを特徴とする上記1〜14のいずれかに記載の発光装置。
16. 前記基板が、サファイア、SiC、GaN、LiGaO、ZnO、ScAlMgO、NdGaOおよびMgOからなる群より選ばれることを特徴とする上記1〜15のいずれかに記載の発光装置。
17. 前記絶縁層が、複数の層からなる誘電体多層膜であることを特徴とする上記10〜13のいずれかに記載の発光装置。
18. 前記第一導電型半導体層側から前記バッファ層へ垂直入射する当該発光装置の発光波長の光が前記バッファ層で反射される反射率をR2で表し、前記絶縁層に前記第二導電型半導体層側から垂直入射する当該発光装置の発光波長の光が前記絶縁層で反射される反射率をR12、前記絶縁層に第一導電型半導体層側から垂直入射する当該発光装置の発光波長の光が前記絶縁層で反射される反射率をR11、前記絶縁層に前記活性層構造側から垂直入射する当該発光装置の発光波長の光が前記絶縁層で反射される反射率をR1qでそれぞれ表したとき、
(式1) R2<R12
(式2) R2<R11
(式3) R2<R1q
のすべての条件を満たすように、前記絶縁層が構成されていることを特徴とする上記10〜13および17のいずれかに記載の発光装置。
19. 前記基板の光取り出し側の表面が平坦でないことを特徴とする上記1〜18のいずれかに記載の発光装置。
20. 前記バッファ層から基板側に垂直入射する当該発光装置の発光波長の光が基板で反射される反射率をR3、前記基板から光取り出し側の空間に垂直入射する当該発光装置の発光波長の光が空間との界面で反射される反射率をR4で表したとき、
R4<R3
を満たすように基板の光取り出し側に低反射光学膜を有することを特徴とする上記1〜19のいずれかに記載の発光装置。
21. 第一導電型がn型であり、第二導電型がp型であることを特徴とする上記1〜20のいずれかに記載の発光装置。
22. 前記第一導電型側電極および前記第二導電型側電極が、ハンダによって金属面を有するサブマウントに接合されていることを特徴とする上記1〜21のいずれかに記載の発光装置。
23. 複数の発光ユニットを同一基板上に有する集積型化合物半導体発光装置の製造方法であって、
発光波長に対して透明な基板上に、バッファ層を成膜する工程と、
少なくとも、第一導電型クラッド層を含む第一導電型半導体層、活性層構造、および第二導電型クラッド層を含む第二導電型半導体層を有する薄膜結晶成長層を成膜する工程と、
前記第二導電型半導体層の表面に第二導電型電極を形成する工程と、
前記第一導電型半導体層の一部を表面に露出させる第一エッチング工程と、
前記第一エッチング工程により、露出した第一導電型半導体層の面に第一導電型電極を形成する工程と、
前記発光ユニットを互いに電気的に分離するための発光ユニット間分離溝を形成するために、前記薄膜結晶成長層表面から前記バッファ層の界面まで、または前記薄膜結晶成長層表面から前記バッファ層の一部までを除去する第二エッチング工程と、
複数の発光装置に分離するための装置間分離溝を形成するために、少なくとも前記第一導電型半導体層、活性層構造および第二導電型半導体層を除去する第三エッチング工程と
を有することを特徴とする集積型化合物半導体発光装置の製造方法。
24. 前記バッファ層の成膜工程を、前記薄膜結晶成長層の成膜工程の一部として、かつ前記第一導電型半導体層の形成に先立って行うことを特徴とする上記23記載の方法。
25. 前記バッファ層の少なくとも前記第一導電型半導体層に直接接する部分の比抵抗が、0.5(Ω・cm)以上であることを特徴とする上記23または24記載の方法。
26. 前記バッファ層全体の比抵抗が、0.5(Ω・cm)以上であることを特徴とする上記23〜25のいずれかに記載の方法。
27. 前記バッファ層を、複数の層の積層構造として成膜することを特徴とする上記23〜26のいずれかに記載の方法。
28. 前記第三エッチング工程を、前記第二エッチング工程と同時にまたは別に行い、前記薄膜結晶成長層表面から前記バッファ層の界面まで、または前記薄膜結晶成長層表面から前記バッファ層の一部を除去するまでエッチングを行うことを特徴とする上記23〜27のいずれかに記載の方法。
29. 前記第三エッチング工程において、前記基板表面に達するまでエッチングを行うことを特徴とする上記23〜27のいずれかに記載の方法。
30. 前記第三エッチング工程において、前記基板の一部も除去するようにエッチングを行うことを特徴とする上記23〜27のいずれかに記載の方法。
31. 前記第二および第三エッチング工程が、Cl、BCl、SiCl、CClおよびそれらの2種以上の組み合わせからなる群より選ばれるガス種を用いたドライエッチングで行われることを特徴とする上記23〜30のいずれかに記載の方法。
32. エッチングマスクとして、パターニングされた金属フッ化物層を用いることを特徴とする上記31記載の方法。
33. 前記金属フッ化物層が、SrF、AlF、MgF、BaF、CaFおよびそれらの組み合わせからなる群より選ばれることを特徴とする上記32記載の方法。
34. 前記第二導電型電極を形成する工程、前記第一エッチング工程および前記第一導電型電極を形成する工程をこの順番に行い、前記第一導電型電極を形成する工程の前に、さらに絶縁層を形成する工程を有することを特徴とする上記23〜33のいずれかに記載の方法。
35. 前記絶縁層を形成する工程が、第一〜第三エッチング工程の後に行われることを特徴とする上記34記載の方法。
36. 前記第二導電型電極を形成する工程、前記第一エッチング工程および前記第一導電型電極を形成する工程をこの順番に行い、
前記第三エッチング工程では、表面から、前記バッファ層の少なくとも一部を除去するまで、または少なくとも前記基板に達するまでの深さでエッチングを行って前記装置間分離溝を形成し、
さらに、第一〜第三エッチング工程の後であって、前記第一導電型電極を形成する工程の前に、さらに絶縁層を形成する工程と、
前記装置間分離溝内で、溝底面に堆積した絶縁層の一部を除去し、スクライブ領域を形成する工程
を有することを特徴とする上記23〜27のいずれかに記載の方法。
37. 前記第二導電型電極を形成する工程、前記第一エッチング工程および前記第一導電型電極を形成する工程をこの順番に行い、
前記第三エッチング工程では、表面から、前記バッファ層の少なくとも一部を除去するまで、または少なくとも前記基板に達するまでの深さでエッチングを行って前記装置間分離溝を形成し、
さらに、第一〜第三エッチング工程の後であって、前記第一導電型電極を形成する工程の前に、さらに絶縁層を形成する工程と、
前記装置間分離溝内で、溝底面に堆積した絶縁層のすべてと、前記装置間分離溝の側壁に形成された絶縁層のうち、前記溝底面側の一部を除去する工程と
を有することを特徴とする上記23〜27のいずれかに記載の方法。
38. 前記第二、第三エッチング工程を同時に実施し、前記バッファ層の界面まで、または、バッファ層の一部を除去するまでエッチングを行って前記装置間分離溝を形成することを特徴とする上記36記載の方法。
39. 前記第二、第三エッチング工程を同時に実施し、前記バッファ層の界面まで、または、バッファ層の一部を除去するまでエッチングを行って前記装置間分離溝を形成することを特徴とする上記37記載の方法。
40. さらに、複数の発光装置に分離する工程と、前記第一導電型電極および第二導電型電極を、サブマウント上の金属層に接合する工程とを有することを特徴とする上記23〜39記載の方法。
41. 前記接合をハンダで行うことを特徴とする上記40記載の方法。
本発明によれば、大面積の面光源的発光に適した構造を有する集積型化合物半導体発光装置およびその製造方法を提供することができる。
特に本発明によれば、発光装置の面積が数cmを越える場合であっても、発光強度の均一性の高い面的な青色または紫外発光が可能である。また、本発明は、フリップチップ型であって、サブマウントに搭載できるために、十分な放熱性と高い光取出し効率を確保することができる。
本発明では、発光ユニット間分離溝が、バッファ層を含めた全ての層が除去されて形成されているのではないので、隣接発光ユニット同士を、電気的には分離しながら近接させることができる。そのため、集積密度の向上および面光源的発光に非常に有利である。また、1箇所の劣化が、装置全体に影響を及ぶことがないので信頼性の観点でも優れる。さらに、発光ユニット間に共通する、電気的に十分高抵抗なバッファ層の一部まで発光ユニット間分離溝を形成するだけでよいため、基板に到達するほど深くエッチングしなければならないなどの制約を考慮することなしに、十分に厚いバッファ層を用いることも可能であって、このために発光素子部分の結晶性をより良好にすることも可能で、発光装置の高出力化の観点で望ましい。また、エッチング時間も短時間ですむなどの観点でも望ましい。
本明細書において、「積層」または「重なる」の表現は、もの同士が直接接触している状態に加え、本発明の趣旨を逸脱しない限りにおいて、互いに接触していなくても、一方を他方に投影した際に空間的に重なる状態をも指す場合がある。また、「〜の上(〜の下)」の表現も、もの同士が直接接触して一方が他方の上(下)に配置されている状態に加え、本発明の趣旨を逸脱しない限りにおいて、互いに接触していなくても、一方が他方の上(下)に配置されている状態にも使用する場合がある。さらに、「〜の後(前、先)」との表現は、ある事象が別の事象の直後(前)に発生する場合にも、ある事象が別の事象との間に第三の事象を挟んだ後(前)発生する場合にも、どちらにも使用する。また、「接する」の表現は、「物と物が直接的に接触している場合」に加えて、本発明の趣旨に適合する限りにおいて、「物と物が直接的には接触していなくても、第三の部材を介して間接的に接している場合」、「物と物が直接的に接触している部分と、第三の部材を介して間接的に接している部分が混在している場合」などを指す場合もある。
さらに、本発明において、「薄膜結晶成長」とは、いわゆる、MOCVD(Metal Organic Chemical Vapor Deposition)、MBE(Molecular Beam Epitaxy)、プラズマアシストMBE、PLD(Pulsed
Laser Deposition)、PED(Pulsed Electron Deposition)、VPE(Vapor Phase Epitaxy)、LPE(Liquid
Phase Epitaxy)法等の結晶成長装置内における薄膜層、アモルファス層、微結晶、多結晶、単結晶、あるいはそれらの積層構造の形成に加えて、その後の薄膜層の熱処理、プラズマ処理等によるキャリアの活性化処理等も含めて薄膜結晶成長と記載する。
図1に、本発明の集積型化合物半導体発光装置(以下、単に発光装置という)の1例を示す。また、図1の発光装置の構造を詳細に説明するために、作製途中の形状を示す図2も参照しながら説明する。ここでは、図1、図2に示すように、3つの発光ユニット11によって1つの発光装置10を構成する例を示しているが、集積の個数は特に限定はなく、提供される一つの基板内で適宜個数を設定可能である。例えば2個でもよく、また、500個を越える個数を集積してもかまわない。ここで、好ましくは25〜200個であり、また2次元的に配列されていることも好ましい。
本発明において、1つの発光ユニットは、図に示すように基板21上に、少なくとも、第一導電型クラッド層24を含む第一導電型半導体層、第二導電型クラッド層26を含む第二導電型半導体層、および前記第一および第二導電型半導体層の間に挟まれた活性層構造25を有する化合物半導体薄膜結晶成長層、第二導電型側電極27、並びに第一導電型側電極28を有する。図のように発光ユニット間分離溝12は、集積型化合物半導体発光装置10内の発光ユニット11を区画しているが、基板21およびバッファ層22は、発光ユニット間に共通して設けられている。
この例では、第二導電型クラッド層26の表面の一部に、第二導電型側電極27が配置され、第二導電型クラッド層26と第二導電型側電極27の接触している部分が第二電流注入領域35となっている。また、第二導電型クラッド層、活性層構造の一部、第一導電型クラッド層の一部が除去された構成となっており、除去した箇所に露出する第一導電型クラッド層24に接して、第一導電型側電極28が配置されることで、第二導電型側電極27と第一導電型側電極28が、基板に対して同じ側に配置されるように構成されている。
本発明では、発光ユニット11は、互いに発光ユニット間分離溝12により電気的には分離されている。即ち、発光ユニット間分離溝12は、薄膜結晶成長層中の導電性の高い層を分断しており、少なくともバッファ層22まで、好ましくは図1に示すようにバッファ層の途中まで除去されているために、発光ユニット間で実質的な電気的結合はない。詳細は後述するが、バッファ層のうちで少なくとも第一導電型半導体層(図では第一導電型クラッド層24)に直接接触している部分は実質的に絶縁性である。尚、本発明において、1つの発光ユニット内の発光ポイント(独立した発光部)は1つである。
また、本発明では、発光ユニット間分離溝の幅が、好ましくは2〜300μm、さらに好ましくは5〜50μm、最も好ましくは8〜15μmである。本発明では、特に後述する製造方法とあいまって、発光ユニット間分離溝の幅を短くすることが可能であり、面光源に適した集積化が可能になる。
さらに本発明では、その上に形成される素子構造を電気的に構成する層(pn接合やpin接合、金属・半導体接合等を形成)の結晶性をより良好にするために、バッファ層の全厚みは、好ましくは4〜20μm、さらに好ましくは4.5〜10μm、最も好ましくは5〜8μmである。
図2には、同一基板上に、中央の発光装置10に隣接する別の発光装置も一部図示されており、それぞれの発光装置10は、装置間分離溝13によって分離されている。装置間分離溝13の中のスクライブ領域14で、スクライブしブレーキングして、各発光装置を分離して、サブマウント40上の金属面41に、金属ハンダ42を介して第二導電型電極27および第一導電型電極28をそれぞれ接続して、図1に示すような発光装置が得られる。
装置間分離溝は、この例では、基板に達するまで薄膜結晶成長層を除去して形成されており、好ましい形態の1つである。しかし、装置間分離溝が、バッファ層の途中まで形成されている形態も好ましく、また、基板の一部を除去して形成されている形態も可能である。これらの場合のいずれも、バッファ層よりも活性層構造側にある導電性の高い層の側壁に絶縁層を容易に形成できる。いずれの場合も、装置分離溝内のスクライブ領域にて分割して、1つ1つの発光装置に分離される。
本発明の発光装置では、絶縁層30は、薄膜結晶成長層22〜26の表面、側壁等を含んだ露出部分の大部分を覆っているが、図1の発光装置の側壁部分、即ち発光装置が分離されていない図2の状態における装置間分離溝13中の絶縁層形状は、いくつかの形態が可能である。いずれの形態においても、発光装置を分離する前に、発光装置を区画する装置間分離溝13中に、絶縁層が存在しない部分が存在することが好ましい。そして、絶縁膜が存在しない部分から、発光装置間を分離することが好ましい。その結果、本発明の発光装置の好ましい形状では、側壁を覆う絶縁層が、発光装置の端まで達していない。絶縁層の好ましい形態の具体例を次に示す。
本発明の1形態においては、図2に示すように、絶縁層30が装置間分離溝13の溝内の表面の全てを覆うのではなく、基板面(即ち、溝底面)と接している部分に絶縁層30が形成されていないスクライブ領域14が形成されている。このため装置間分離の際に薄膜結晶成長層にダメージを与えることがなく、また絶縁層の剥がれ等が生じないので好ましい。その結果得られる発光装置では、図1のA部分に示すように、絶縁層30が基板末端まで達していない。この形状ができている装置では、絶縁層の剥がれがないことが保証される結果、仮にハンダの回り込みがあっても、発光装置の機能が損なわれることがなく信頼性の高い装置となる。
また、本発明の異なる形態においては、図4に示すように、絶縁層30が基板面(即ち、溝底面)と基板に近接する溝側壁部分で形成されていない絶縁層非形成部分15が存在する。この構造も、装置間分離の際に絶縁層の剥がれ等が生じないので好ましい。得られる発光装置では、図3のB部分に示すように、絶縁層30が基板面まで達していない絶縁層非形成部分15が存在する。この図では、バッファ層22の壁面の一部までが露出しているが、露出している部分は、ドーピングされていないアンドープ層であることが好ましい。この形状ができている装置では、絶縁層の剥がれがないことが保証され、また露出しているのが絶縁性の高い材料であれば、図1の形態の発光装置と同じく信頼性の高い装置となる。また、基板の一部までエッチングして装置間分離溝を形成した場合には、溝の壁面のうち、基板部分のみが露出し、バッファ層が絶縁層で被覆されている場合がある。
また、装置間分離溝が、バッファ層の途中まで形成されている場合には、次のような形状の発光装置が得られる。例えば図17および図18に示すように、発光装置端までバッファ層22が存在し、バッファ層には、装置間分離溝の底面に基づく段差が存在しており、バッファ層の側壁は、絶縁層で覆われていない部分(装置端部分)と、発光装置端から内側に入った側壁部分(装置間分離溝の側壁)とを有する。バッファ層22の端は、図17および図18では、基板端面と一致しているが、分離方法によっては、基板21より内側に入ることも、基板21より外側に出ることもある。絶縁層30は、図17の例では、図17中にC部分で示すように、バッファ層22の端から離れた溝底面の位置から、分離溝底面部分と、分離溝の側壁部分とを被覆している。これは、図1および図2において、装置間分離溝をバッファ層22の途中でとめた形態に対応する。また、図18の例は、図3および図4において、装置間分離溝をバッファ層22の途中で止めた形態に対応し、図18のD部分に示すように、発光装置端から内側に入った側壁部分(装置間分離溝の側壁)のうち、主たる光取り出し方向側に絶縁層で覆われていない部分が存在する。
また、装置間分離溝の深さは、バッファ層の途中の任意の位置に設定することが可能である。図17および図18において、装置間分離溝の深さを変更した例を、それぞれ図19および図20に示す。図19中のE部分、図20中のF部分の形状は、それぞれ図17のC部分、図18のD部分と同じである。
これらの例のように、装置間分離溝が、バッファ層の途中まで形成されている場合にも、側壁を覆う絶縁層が、発光装置の端まで達していない形状ができている装置は、絶縁層の剥がれがないことが保証され、また露出している層を絶縁性の高い材料で構成することにより、図1、図3の形態の発光装置と同じく信頼性の高い装置となる。
さらに、本発明の発光装置では、絶縁層30が図1のように、第一導電型側電極28の主たる光取り出し方向側の一部に接していること、即ち、第一導電型側電極28と第一導電型半導体層(図では第一導電型クラッド層24)とのコンタクト部分の周囲に絶縁層が介在している部分があること、および第二導電型側電極27の主たる光取り出し方向と反対側の一部を覆っていること、即ち、第二導電型側電極27と第二導電型半導体層(図では第二導電型クラッド層26)の間には絶縁層が存在せずに第二導電型側電極27の周囲に被覆している部分があることが好ましい。この形態は、第二導電型側電極27が形成された後に絶縁層30が形成され、絶縁層30が形成された後に第一導電型側電極28が形成されたことを意味する。このような順序による製造方法は、後述するが、第二導電型クラッド層26等の第二導電型半導体層にダメージが少なく、また第一導電型側電極のダメージが少ないために、高効率の発光装置が得られる。即ち、このような構造を有する発光装置は、高効率を示すことを意味する。
さらに、第二導電型側電極27の大きさは、第二電流注入領域35と同じであるが、第二導電型側電極の露出面37(第二導電型側電極露出部分)は、第二電流注入領域35の大きさよりも小さいことが好ましい。さらに、第一導電型クラッド層24の表面を覆う絶縁層30の一部に、第一導電型側電極28が第一導電型クラッド層24と接触するための開口が設けられ、それが、第一電流注入領域36となる。第一導電型側電極28の面積を、第一電流注入領域よりも大きくすることが好ましい。
また、第二導電型側電極と第一導電型側電極は、空間的に重なりを有さないことも望ましい。
以下に、装置を構成する各部材と構造についてさらに詳細に説明する。
<基板>
基板21は、光学的に素子の発光波長に対しておおよそ透明であれば、材料等は特に限定されない。ここでおおよそ透明とは、発光波長に対する吸収が無いか、あるいは、吸収が存在しても、その基板の吸収によって光出力が50%以上低減しないものである。
基板は、電気的には絶縁性基板であることが好ましい。これは、フリップチップマウントをした際に、たとえハンダ材などが基板周辺に付着しても、発光装置への電流注入には影響を与えないからである。具体的な材料としては、例えばInAlGaN系発光材料またはInAlBGaN系材料をその上に薄膜結晶成長させるためは、サファイア、SiC、GaN、LiGaO、ZnO、ScAlMgO、NdGaO、およびMgOから選ばれることが望ましく、特にサファイア、GaN、ZnO基板が好ましい。特にGaN基板を用いる際には、そのSiのドーピング濃度はアンドープ基板を用いる場合には、3×1017cm−3のSi濃度以下が望ましく、さらに望ましくは1×1017cm−3以下であることが、電気抵抗の観点と結晶性の観点からが望ましい。
本発明で使用される基板は、いわゆる面指数によって完全に確定されるジャスト基板だけではなく、薄膜結晶成長の際の結晶性を制御する観点から、いわゆるオフ基板(miss oriented substrate)であることもできる。オフ基板は、ステップフローモードでの良好な結晶成長を促進する効果を有するため、素子のモフォロジ改善にも効果があり、基板として広く使用される。たとえば、サファイアのc+面基板をInAlGaN系材料の結晶成長用基板として使用する際には、m+方向に0.2度程度傾いた面を使用することが好ましい。オフ基板としては、0.1〜0.2度程度の微傾斜を持つものが広く一般的に用いられるが、サファイア上に形成されたInAlGaN系材料においては、活性層構造内の発光ポイントである量子井戸層にかかる圧電効果による電界を打ち消すために、比較的大きなオフ角度をつけることも可能である。
基板は、MOCVDやMBE等の結晶成長技術を利用して集積型化合物半導体発光装置を製造するために、あらかじめ化学エッチングや熱処理等を施しておいてもよい。また、後述するバッファ層との関係で、意図的に凹凸をつけた基板に加工しておき、これによって、薄膜結晶成長層と基板との界面で発生する貫通転移を発光素子あるいは、後述する発光ユニットの活性層近傍に導入しないようにすることも可能である。
基板の厚みとしては、本発明の1形態においては、装置作成初期においては、通常250〜700μm程度のものであり、半導体発光装置の結晶成長、素子作製プロセスにおける機械的強度が確保されるようにしておくのが普通である。これを用いて薄膜結晶成長層を成長した後に、各々の素子に分離しやすくするために、適宜、研磨工程によってプロセス途中で薄くし、最終的に発光装置としては100μm厚程度以下となっていることがのぞましい。また、通常30μm以上の厚みである。
さらに本発明の異なる形態では、基板の厚さは、従来とは異なり厚いものでもよく、350μm程度、さらには400μm、または500μm程度の厚みがあってもよい。
さらに、基板の主たる光取り出し方向の面に、いわゆる低反射コーティング層あるいは低反射光学膜が形成されていることが望ましい。基板−空気界面の屈折率差による反射を抑制し、高出力化、素子の高効率化を図ることができる。ここでバッファ層から基板側に垂直入射する当該発光装置の発光波長の光が基板で反射される反射率をR3、基板から光取り出し側の空間に垂直入射する当該発光装置の発光波長の光が空間との界面で反射される反射率をR4で表したとき、基板の光取り出し側に、素子の発光波長に対する反射率R4がR4がR4<R3を満たすような低反射光学膜を有することが望ましい。たとえば基板がサファイアである場合には、低反射コーティング膜としてMgF等を用いることが望ましい。発光波長における基板の屈折率nに対して、低反射コーティング膜の屈折率が、√nに近いことが望ましいので、サファイアの屈折率の平方根に対して、MgFの屈折率が近いからである。
本発明においては、基板の主たる光取り出し方向の面が、平坦でない面または粗面であることも好ましい。これにより量子井戸層内で発光した光を高効率で取り出すことが可能になり、素子の高出力化、高効率化の観点で望ましい。また、素子の発光波長をλ(nm)とすると、その粗面の程度は、平均粗さRa(nm)が
λ/5(nm)<Ra(nm)<10×λ(nm)
を満たすことが望ましく、
λ/2(nm)<Ra(nm)<2×λ(nm)
を満たすことがより望ましい。
<バッファ層>
バッファ層22は、基板上に薄膜結晶成長する上で、転移の抑制、基板結晶の不完全性の緩和、基板結晶と所望の薄膜結晶成長層との各種の相互不整合の軽減など、主に薄膜結晶成長のための目的のために形成される。さらに、発光ユニット間分離溝をバッファ層の途中までで止められる程度の厚さと、発光ユニット間の電気的分離ができる程度の絶縁性が必要である。
バッファ層は、薄膜結晶成長で成膜され、本発明で望ましい形態であるInAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系材料、GaN系材料などを基板上に異種基板上に薄膜結晶成長する際には、必ずしも基板との格子定数のマッチングが確保されないので、バッファ層は特に重要である。たとえば、薄膜結晶成長層を有機金属気相成長法(MOVPE法)で成長する際には、600℃近傍の低温成長AlN層をバッファ層に用いたり、あるいは500℃近傍で形成した低温成長GaN層を用いたりすることも出来る。また、800℃から1000℃程度の高温で成長したAlN、GaN、AlGaN、InAlGaN、InAlBGaNなども使用可能である。これらの層は一般に薄く5〜40nm程度である。
バッファ層22は必ずしも単一の層である必要はなく、低温で成長したGaNバッファ層の上に、結晶性をより改善するために、ドーピングを施さない1000℃程度の温度で成長したGaN層を数μm程度有するようにしてもかまわない。実際には、このような厚膜バッファ層を有することが普通であって、その厚みは0.5〜7μm程度である。本発明においては、バッファ層は、化合物半導体発光装置内の発光ユニット間に共通して存在することから、ドーピングされた層を有さないことが望ましい。しかし、バッファ層内に結晶性等の観点でドーピングされた層を有するようにする際には、ドーピング層を成長した後に、さらにアンドープ層を形成し、発光ユニット間の電気的絶縁が完全に確保できるようにすることが必須である。また、バッファ層内にドーピング層とアンドープ層を積層して形成することも可能である。
特に好ましい形態では、基板に接して350℃〜650℃未満程度の低温で薄膜結晶成長させた低温バッファ層と、650℃〜1050℃程度の高温で薄膜結晶成長させた高温バッファ層の2層構造のものである。
さらに、バッファ層の全厚は、好ましくは4〜20μm、さらに好ましくは4.5〜10μm、最も好ましくは5〜8μmであって、厚膜バッファ層は、その上に形成される発光ユニットの主要層となる薄膜結晶層の品質が向上するために好ましい。
また、バッファ層の形成に関しては、いわゆるマイクロチャネルエピタキシーの一種である横方向成長技術(ELO)も使用可能であり、これによってサファイア等の基板とInAlGaN系材料の間で発生する貫通転移の密度を大幅に低減することも可能である。さらに基板の表面に凹凸の加工を施したような加工基板を使用する際にも、横方向成長をさせる際に転位の一部を消滅させることが可能であって、このような基板とバッファ層の組み合わせを本発明に適応する事は好ましい。さらに、この際には基板上に形成された凹凸によって光取り出し効率が向上する効果もあって、好ましい。
本発明においては、バッファ層は、各発光ユニットに共通して存在するため、各発光ユニット間の電気的絶縁を阻害しないように材料選択をすることが必須である。もし、例えば発光装置内のすべての発光ユニットが電気的に結合しているとすると、発光ユニット(一対のpn接合)の1つが劣化した際に、その影響は劣化した発光ユニットの光度低下にとどまらずに、集積型化合物半導体発光装置内全体の電流注入経路の変化として現れる。そのため、1発光ユニットの劣化が発光装置の特性変動として大きく現れてしまう。本発明においては、バッファ層は、各発光ユニット間の電気的絶縁を確保できるように材料選択をすることが極めて好ましい。電気的に絶縁されていることで、駆動中にある発光ユニットが劣化したとしても、その劣化は、発光ユニット1つの問題で済む。
ここで、バッファ層は、1つの発光ユニットにおける劣化等の変化が他のユニットに影響を及ぼさない程度に実質的に絶縁性を有していればよく、例えば層全体の比抵抗ρoc(Ω・cm)が0.5(Ω・cm)以上であることが好ましい。さらに好ましくは、1.0(Ω・cm)以上であり、さらに好ましくは1.5(Ω・cm)以上、最も好ましくは5(Ω・cm)以上である。比抵抗が高いためには、バッファ層はアンドープであることが望ましいが、バッファ層が複数の層からなる場合などにおいては、一部ドーピングされている層があっても、これがアンドープ層の間にあり、発光ユニット間が電気的に結合していないのであれば問題はない。この場合、第一導電型半導体層(例えば第一導電型クラッド層)に隣接する層が上記の比抵抗を有していればよい。
また、バッファ層は装置間分離溝の露出部分になってもよい。露出する部分は、特にアンドープ部分であることが好ましく、装置組み立て時のハンダ等による絶縁不良を抑制することができる。
<第一導電型半導体層および第一導電型クラッド層>
本発明の代表的形態では、図1に示すようにバッファ層22に接して、発光ユニット間で分断された第一導電型クラッド層24が存在する。第一導電型クラッド層24は、後述する活性層構造25に対して、後述する第二導電型クラッド層26と共に機能して、キャリアを効率よく注入し、かつ、活性層構造からのオーバーフローも抑制し、量子井戸層における発光を高効率で実現するための機能を有している。また、あわせて活性層構造近傍への光の閉じ込めにも寄与し、量子井戸層における発光を高効率で実現するための機能を有している。第一導電型半導体層は、上記のクラッド機能を有する層に加えて、コンタクト層のように装置の機能向上のため、または製造上の理由により、第一導電型にドープされた層を含むものである。広義には、第一導電型半導体層の全体を第一導電型クラッド層と考えてもよく、その場合にはコンタクト層等は、第一導電型クラッド層の一部と見ることもできる。
一般的に第一導電型クラッド層は、後述する活性層構造の平均屈折率より小さな屈折率を有する材料で、かつ、後述する活性層構造の平均的なバンドギャップよりも大きな材料で構成されることが好ましい。さらに、第一導電型クラッド層は、活性層構造内の特にバリア層との関係において、いわゆるタイプI型のバンドラインナップとなる材料で構成されるのが一般的である。このような指針の元で、第一導電型クラッド層材料としては、所望の発光波長を実現するために準備される基板、バッファ層、活性層構造等に鑑みて、適宜選択することができる。
例えば、基板としてC+面サファイアを使用し、バッファ層として低温成長したGaNと高温成長したアンドープGaNの積層構造を使用する場合には、第一導電型クラッド層としてGaN系材料、AlGaN系材料、AlGaInN系材料、InAlBGaN系材料、もしくはその多層構造を用いることができる。
第一導電型クラッド層のキャリア濃度としては、下限としては1×1017cm−3以上が好ましく、5×1017cm−3以上がより好ましく、1×1018cm−3以上が最も好ましい。上限としては5×1019cm−3以下が好ましく、1×1019cm−3以下がより好ましく、7×1018cm−3以下が最も好ましい。また、ここでは、第一導電型がn型の場合、ドーパントとしては、Siが最も望ましい。
第一導電型クラッド層の構造は、図1の一例では単一の層からなる第一導電型クラッド層を示すが、第一導電型クラッド層は、2層以上の層からなるものであってもよい。この場合には、たとえばGaN系材料とAlGaN系材料、InAlGaN系材料、InAlBGaN系材料を使用することも可能である。また第一導電型クラッド層の全体を異種材料の積層構造として超格子構造とすることもできる。さらに、第一導電型クラッド層内において、前述のキャリア濃度を変化させることも可能である。
第一導電型クラッド層の第一導電型側電極と接触している部分においては、そのキャリア濃度を意図的に高くして、当該電極との接触抵抗を低減することも可能である。
第一導電型クラッド層の一部はエッチングされており、かつ、第一導電型クラッド層の露出した側壁、エッチングされた部分などは、後述する第一導電型側電極との接触を実現する第一電流注入領域を除いて、すべて絶縁層で覆われている構造が望ましい。
第一導電型クラッド層に加えて、第一導電型半導体層として、必要によりさらに異なる層が存在してもよい。例えば、電極との接続部にキャリアの注入を容易にするためのコンタクト層が含まれていてもよい。また、各層を、組成または形成条件等の異なる複数の層に分けて構成してもよい。
<活性層構造>
第一導電型クラッド層24の上には、活性層構造25が形成されている。活性層構造とは、前述の第一導電型クラッド層と、後述する第二導電型クラッド層から注入される、電子と正孔(あるいは正孔と電子)が再結合して発光する層である量子井戸層を含み、かつ、量子井戸層に隣接して配置される、あるいは、量子井戸層とクラッド層間に配置されるバリア層をも含む構造を指す。ここで、本発明のひとつの目的である高出力化、高効率化を実現するためには、活性層構造中の量子井戸層の層数をW、バリア層の層数をBとすると、B=W+1を満たすことが望ましい。すなわち、クラッド層と活性層構造の全体の層の関係は、「第一導電型クラッド層、活性層構造、第二導電型クラッド層」と形成され、活性層構造は、「バリア層、量子井戸層、バリア層」、あるいは、「バリア層、量子井戸層、バリア層、量子井戸層、バリア層」のように形成されることが、高出力化のために望ましい。図5に、5層の量子井戸層と、6層のバリア層が積層された構造を模式的に示す。
ここで、量子井戸層においては量子サイズ効果を発現させて、発光効率を高めるために、その層厚はド・ブロイ波長と同程度にうすい層である。このため、高出力化を実現するためには、単層の量子井戸層のみではなく、複数の量子井戸層を設けてこれを分離して活性層構造とすることが望ましい。この際に各量子井戸層間の結合を制御しつつ分離する層がバリア層である。また、バリア層は、クラッド層と量子井戸層の分離のためにも存在することが望ましい。たとえば、クラッド層がAlGaNからなり、量子井戸層がInGaNからなる場合には、この間にGaNからなるバリア層が存在する形態が望ましい。これは結晶成長の最適温度が異なる場合の変更も容易にできるので、薄膜結晶成長の観点からも望ましい。また、クラッド層が、最もバンドギャップの広いInAlGaNからなり、量子井戸層が最もバンドギャップの狭いInAlGaNからなる場合は、バリア層にその中間のバンドギャップを有するInAlGaNを用いることも可能である。さらに、一般にクラッド層と量子井戸層との間のバンドギャップの差は、バリア層と量子井戸層の間のバンドギャップの差よりも大きく、量子井戸層へのキャリアの注入効率を考えても、量子井戸層はクラッド層に直接隣接しないことが望ましい。
量子井戸層は意図的なドーピングは実施しないほうが望ましい。一方、バリア層には、ドーピングを施して、系全体の抵抗を下げるなどのことを実施するのが望ましい。特に、バリア層にはn型のドーパント、特にSiをドーピングするのが望ましい。これは、p型のドーパントであるMgはデバイス内では拡散しやすく、高出力動作時においては、Mgの拡散を抑制することが重要となる。このために、Siは有効であって、バリア層にはSiがドーピングされていることが望ましい。但し量子井戸層とバリア層との界面においては、ド−ピングを実施しないほうが望ましい。
1つの素子の活性層構造側壁は、図1に示される通り、絶縁層30で覆われていることがのぞましい。このようにすると、本発明で作製された素子をフリップボンドする際には、活性層構造の側壁におけるハンダ等による短絡が発生しない利点がある。
本発明においては、各発光ユニット内の量子井戸層から発せされる光は、ほぼ同じ発光スペクトルを有することが望ましい。これは、化合物半導体発光装置として、面光源的で、かつ、均一な発光を実現するためである。
<第二導電型半導体層および第二導電型クラッド層>
第二導電型クラッド層26は、前述の活性層構造25に対して、前述の第一導電型クラッド層24と共に、キャリアを効率よく注入し、かつ、活性層構造からのオーバーフローも抑制し、量子井戸層における発光を高効率で実現するための機能を有している。また、あわせて活性層構造近傍への光の閉じ込めにも寄与し、量子井戸層における発光を高効率で実現するための機能を有している。第二導電型半導体層は、上記のクラッド機能を有する層に加えて、コンタクト層のように装置の機能向上のため、または製造上の理由により、第二導電型にドープされた層を含むものである。広義には、第二導電型半導体層の全体を第二導電型クラッド層と考えてもよく、その場合にはコンタクト層等は、第二導電型クラッド層の一部と見ることもできる。
一般的に第二導電型クラッド層は、前述の活性層構造の平均屈折率より小さな屈折率を有する材料で、かつ、前述の活性層構造の平均的なバンドギャップよりも大きな材料で構成される。さらに、第二導電型クラッド層は、活性層構造内の特にバリア層との関係において、いわゆるタイプI型のバンドラインナップとなる材料で構成されるのが一般的である。このような指針の元で、第二導電型クラッド層材料としては、所望の発光波長を実現するために準備される基板、バッファ層、活性層構造等に鑑みて、適宜選択することができる。例えば、基板としてC+面サファイアを使用し、バッファ層としてGaNを使用する場合には、第二導電型クラッド層としてGaN系材料、AlGaN系材料、AlGaInN系材料、AlGaBInN系材料等を用いることができる。また、上記材料の積層構造であってもかまわない。また、第一導電型クラッド層と第二導電型クラッド層は同じ材料で構成することも可能である。
第二導電型クラッド層のキャリア濃度としては、下限としては1×1017cm−3以上が好ましく、4×1017cm−3以上がより好ましく、5×1017cm−3以上がさらに好ましく7×1017cm−3以上が最も好ましい。上限としては7×1018cm−3以下が好ましく、3×1018cm−3以下がより好ましく、2×1018cm−3以下が最も好ましい。また、ここでは、第二導電型がp型の場合ドーパントとしては、Mgが最も望ましい。
第二導電型クラッド層の構造は、図1の一例では単一の層で形成された例を示しているが、第二導電型クラッド層は、2層以上の層からなるものであってもよい。この場合には、たとえばGaN系材料とAlGaN系材料を使用することも可能である。また第二導電型クラッド層の全体を異種材料の積層構造からなる超格子構造とすることもできる。さらに、第二導電型クラッド層内において、前述のキャリア濃度を変化させることも可能である。
一般に、GaN系材料においてはn型ドーパントがSiであって、かつ、p型ドーパントがMgである場合には、p型GaN、p型AlGaN、p型AlInGaNの結晶性は、n型GaN、n型AlGaN、n型AlInGaNにはそれぞれ及ばない。このため、素子作製においては、結晶性の劣るp型クラッド層を活性層構造の結晶成長後に実施することが望ましく、この観点で、第一導電型がn型で、第二導電型がp型である場合が望ましい。
また、結晶性の劣るp型クラッド層(これは、望ましい形態をとった場合の第二導電型クラッド層に相当する)の厚みは、ある程度薄いほうが望ましい。これは、フリップチップボンディングを実施する本発明においては、基板側が主たる光の取り出し方向となるため、後述する第二導電型側電極側からの光の取り出しを考慮する必要がなく、大面積の厚膜電極を形成することが可能である。このため、フェイスアップマウントを実施する際のように、第二導電型クラッド層における横方向への電流拡散を期待する必要がなく、第二導電型クラッド層は、ある程度薄くすることが素子構造からも有利である。但し、極端に薄い場合には、キャリアの注入効率が低下してしまうため、最適値が存在する。第二導電型クラッド層の厚みは、適宜選択可能であるが、0.05μmから0.3μmが望ましく、0.1μmから0.2μmが最も望ましい。
第二導電型クラッド層の第二導電型側電極と接触している部分においては、そのキャリア濃度を意図的に高くして、当該電極との接触抵抗を低減することも可能である。
第二導電型クラッド層の露出した側壁は、後述する第二導電型側電極との接触を実現した第二電流注入領域を除いて、すべて絶縁層で覆われている構造であることが望ましい。
さらに、第二導電型クラッド層に加えて、第二導電型半導体層として、必要によりさらに異なる層が存在してもよい。例えば、電極と接する部分にキャリアの注入を容易にするためのコンタクト層が含まれていてもよい。また、各層を、組成または形成条件等の異なる複数の層に分けて構成してもよい。
尚、本発明の要旨に反しない限り、薄膜結晶層として、必要により上述のカテゴリに入らない層を形成してもよい。
<第二導電型側電極>
第二導電型側電極は、第二導電型の窒化物化合物半導体と良好なオーム性接触を実現し、かつ、フリップチップマウントをした際には、良好な発光波長帯域における反射ミラーとなり、また、フリップチップマウントした際に、ハンダ材などによるサブマウントなどとの良好な接着を実現するものである。本目的のためには、適宜材料選択が可能であり、第二導電型側電極は単一の層であっても、複数の層からなる場合でもかまわない。一般には、電極に要請される複数の目的を達するために、複数の層構成をとるのが普通である。
また、第二導電型がp型で第二導電型クラッド層の第二導電型側電極側がGaNである場合には、第二導電型側電極の構成元素として、Ni、Pt、Pd、Mo、Auのいずれかを含むことが望ましい。特に、第二導電型側電極のp側クラッド層側の第一層目はNiであることが望ましく、第二導電型側電極のp側クラッド層側と反対側の表面はAuであることが望ましい。これは、Niの仕事関数の絶対値が大きく、p型材料にとって都合がよく、また、Auは、後述するプロセスダメージに対する耐性、マウントの都合などを考えると最表面の材料として好ましい。
第二導電型側電極は、第二導電型のキャリアを注入可能であれば、薄膜結晶成長層のどの層と接してもよく、例えば第二導電型側コンタクト層が設けられるときは、それに接するように形成される。
<第一導電型側電極>
第一導電型側電極は第一導電型の窒化物化合物半導体と良好なオーム性接触を実現し、かつ、フリップチップマウントをした際には、良好な発光波長帯域における反射ミラーとなり、また、フリップチップマウントした際に、ハンダ材等によるサブマウントなどとの良好な接着を実現するものであって、本目的のためには、適宜材料選択が可能である。第一導電型側電極は単一の層であっても、複数の層からなる場合でもかまわない。一般には、電極に要請される複数の目的を達するために、複数の層構成をとるのが普通である。
第一導電型がn型であるとすると、n側電極は、Ti、Al、Moのいずれかから選択される材料、もしくはすべてを構成元素として含むことが望ましい。これは、これらの金属の仕事関数の絶対値が小さいためである。また、n側電極の主たる光取り出し方向とあい対する向きには、Alが露出するのが普通である。
本発明においては、第一導電型側電極は第一電流注入領域の大きさよりも大きな面積に形成され、かつ、第一導電型側電極と第二導電型側電極は、空間的に重なりを有さないことが望ましい。これは、発光装置をハンダなどでフリップチップマウントした際に、サブマウントなどとの十分な密着性を確保するに十分な面積を確保しつつ、第二導電型側電極と第一導電型側電極との間のハンダ材等による意図しない短絡を防止するのに十分な間隔を確保するために重要である。
ここで、第一導電型側電極が絶縁層に接している部分の幅の中で、最も狭い部分の幅は15μm以上であることが望ましい。これはフォトリソグラフィー工程とリフトオフ法によって形成することが好ましい第一導電型側電極の形成プロセスにおけるマージンが必要であるからである。
第一導電型側電極は、第一導電型のキャリアを注入可能であれば、薄膜結晶成長層のどの層と接してもよく、例えば第一導電型側コンタクト層が設けられるときは、それに接するように形成される。
<絶縁層>
絶縁層30は、フリップチップマウントを実施した際に、マウント用のハンダ、導電性ペースト材等が「第二導電型側電極と第一導電型側電極の間」、「活性層構造などの薄膜結晶成長層の側壁」、「異なる発光ユニット間のあらゆる場所」に回りこんで、意図しない短絡が発生しないようにするためのものである。絶縁層は、電気的に絶縁が確保できる材料であれば、材料は適宜選択することができる。例えば、単層の酸化物、窒化物、フッ化物等が好ましく、具体的には、SiO、AlO、TiO、TaO、HfO、ZrO、SiN、AlN、AlF、BaF、CaF、SrF、MgF等から選ばれることが好ましい。これらは、長期に渡って安定に絶縁性を確保できる。
一方、絶縁層30を絶縁物の多層膜とすることも可能である。これは、誘電体多層膜となるので、絶縁層内の誘電体の屈折率を適宜調整することによって、発光装置内で発生した光に対して光学的に比較的高い反射率を有するいわゆる高反射コーティングの機能もあわせて発現させることが可能である。たとえば、素子の発光波長の中心値がλであった場合には、SiOとTiOをそれぞれ光学厚みでλ/4n(ここでnは波長λにおけるそれぞれの材料の屈折率)に積層することなどで高い反射特性を実現することが可能である。このようにすると、素子をフリップチップボンドした際には、主たる取り出し方向側への光の取り出し効率を上げることが可能となり素子の高出力化、高効率化の観点とハンダ材等による意図しない短絡等を防止することが両立できることとなり非常に望ましい。
具体的には、第一導電型クラッド層を含む第一導電型半導体層側からバッファ層へ垂直入射する当該発光装置の発光波長の光がバッファ層で反射される反射率をR2で表し、絶縁層に第二導電型クラッド層を含む第二導電型半導体層側から垂直入射する当該発光装置の発光波長の光が、絶縁層で反射される反射率をR12、絶縁層に第一導電型クラッド層を含む第一導電型半導体層側から垂直入射する当該発光装置の発光波長の光が、絶縁層で反射される反射率をR11、絶縁層に量子井戸層を含む活性層構造側から垂直入射する当該発光装置の発光波長の光が、絶縁層で反射される反射率をR1qでそれぞれ表したとき、
(式1) R2<R12
(式2) R2<R11
(式3) R2<R1q
の少なくとも1つの条件、特に式1〜3のすべての条件を満たすように、絶縁層が構成されることが好ましい。
これらは、誘電体多層膜で形成された絶縁層が光学的な反射ミラーとして効率よく機能するために望ましい範囲である。また、その材料の安定性、屈折率の範囲から考えて、誘電体膜中に、フッ化物が含まれることは望ましく、かつ、具体的にはAlF、BaF、CaF、SrF、MgFのいずれかが含まれることが望ましい。
<サブマウント>
サブマウント40は、金属層を有し、フリップチップマウントをした素子への電流注入と放熱の機能を併せ持つものである。サブマウントの母材は、金属、AlN、SiC、ダイヤモンド、BN、CuWのいずれかであることが望ましい。これら材料は、放熱性に優れ、高出力の発光素子に不可避である発熱の問題を効率よく抑制できて望ましい。またAl、Si、ガラス等も安価であってサブマウントの母材として利用範囲が広く好ましい。尚、サブマウントの母材を金属から選択する際には、その周りを耐エッチング性のある誘電体等で覆う事が望ましい。金属の母材としては、発光素子の発光波長における反射率の高い材料が望ましく、Al、Ag等が望ましい。また、誘電体等で覆う際には、各種CVD法で形成したSiNx、SiO等が望ましい。
発光装置は各種ハンダ材、ペースト材によってサブマウント上の金属面に接合される。素子の高出力動作と高効率な発光のために放熱性を十分に確保するためには、特に金属ハンダによって接合されることが望ましい。金属ハンダとしては、In、InAg,PbSn、SnAg、AuSn、AuGeおよびAuSi等を挙げることができる。これらハンダは安定であって、使用温度環境等に照らして適宜選択可能である。
また、本発明の集積型化合物半導体発光装置は、サブマウント上の金属配線を自在に変化させることで、1つの発光装置内の各発光ユニットを並列接続にも、直列接続にも、またはこれらを混在させることも可能である。
〔製造方法〕
次に、本発明の集積型化合物半導体発光装置の製造方法について説明する。
本発明の製造方法の1例では、図6に示すように、まず基板21を用意し、その表面にバッファ層22、第一導電型クラッド層24、活性層構造25および第二導電型クラッド層26を薄膜結晶成長により順次成膜する。これらの薄膜結晶成長層の形成には、MOCVD法が望ましく用いられる。しかし、MBE法、PLD法、PED法なども全部の薄膜結晶成長層、あるいは一部の薄膜結晶成長層を形成するために用いることが可能である。これらの層構成は、素子の目的等に合わせて適宜変更が可能である。また、薄膜結晶成長層の形成後には、各種の処理を実施してもかまわない。なお、本明細書では、薄膜結晶成長層の成長後の熱処理等も含めて、「薄膜結晶成長」と記載している。
薄膜結晶成長層成長の後、本発明において図1、図2に示された形状を実現するためには、図6に示すように、第二導電型側電極27を形成することが好ましい。即ち、予定されている第二電流注入領域35に対する第二導電型側電極27の形成が、絶縁層30の形成よりも、また、第一電流注入領域36の形成よりも、さらには、第一導電型電極28の形成よりも、早く実施されることが望ましい。これは、望ましい形態として第二導電型がp型である場合において、表面に露出しているp型クラッド層の表面に対して各種プロセスを経た後にp側電極を形成すると、GaN系材料では比較的活性化率の劣るp−GaNクラッド層中の正孔濃度をプロセスダメージによって低下させてしまうからである。たとえばp−CVDによる絶縁層の形成工程を第二導電型側電極の形成より前に実施すれば、その表面にプラズマダメージが残存してしまう。このため、本発明では薄膜結晶成長の後には第二導電型側電極の形成が他のプロセス工程(たとえば後述する第一エッチング工程、第二エッチング工程、第三エッチング工程、あるいは絶縁層形成工程、第二導電型側電極露出部分形成工程、第一電流注入領域形成工程や第一導電型側電極形成工程など)よりも先に実施されることが望ましい。
また、本発明においては、第二導電型がp型である場合には、前述のとおり、第二導電型側電極の表面がAuである場合が代表的な例として想定されるが、露出面がAuなどの比較的安定な金属である場合には、その後のプロセスを経ても、プロセスダメージを受ける可能性が低い。この観点からも本発明では薄膜結晶成長の後には第二導電型側電極の形成が他のプロセス工程よりも先に実施されることが望ましい。
なお、本発明では、第二導電型側電極が形成される層が、第二導電型コンタクト層である場合にも同様に、第二導電型半導体層に対してのプロセスダメージを低減することができる。
第二導電型側電極27の形成には、スパッタ、真空蒸着等種々の成膜技術を適応可能であり、所望の形状とするためには、フォトリソグラフィー技術を用いたリフトオフ法や、メタルマスク等を用いた場所選択的な蒸着等を適宜使用可能である。
第二導電型側電極27を形成した後、図7に示すように、第一導電型クラッド層24の一部を露出させる。この工程は、第二導電型クラッド層26、活性層構造25、さらには第一導電型クラッド層24の一部をエッチングにより除去することが好ましい(第一エッチング工程)。第一エッチング工程においては、後述する第一導電型側電極が第一導電型のキャリアを注入する半導体層を露出することが目的であるので、薄膜結晶成長層に他の層、たとえば、クラッド層が2層からなる場合や、あるいはコンタクト層がある場合には、その層を含んでエッチングしてもかまわない。
第一エッチング工程では、エッチング精度があまり要求されないので、SiNのような窒化物やSiO等の酸化物をエッチングマスクとしてCl等を用いたプラズマエッチング法による公知のドライエッチングを使用することができる。しかし、後述する第二エッチング工程、第三エッチング工程で詳細に説明するような金属フッ化物マスクを用いたドライエッチングを実施することも望ましい。特に、SrF、AlF、MgF、BaF、CaFおよびそれらの組み合わせからなる群より選ばれる金属フッ化物層を含むエッチングマスクを用いて、Cl、SiCl、BCl、SiCl等のガスを用いたプラズマ励起ドライエッチングによりエッチングを行うことが好ましい。さらに、ドライエッチングの方法としては、高密度プラズマを生成可能なICP型のドライエッチングが最適である。
ここで第二導電型側電極27はプラズマCVD等によって形成されるSiNマスクの形成履歴、あるいは第一エッチング工程後に実施される該SiNマスク除去工程を履歴するが、Auなどの安定な金属が表面に形成されている場合には、第二導電型側電極が受けるプロセスダメージは少なくなる。
次に図8に示すように、発光ユニット間分離溝12を、第二エッチング工程により形成する。第二エッチング工程は、第一エッチング工程と比較して、さらに深くGaN系材料をエッチングすることが必要となる。一般に、第一エッチング工程によってエッチングされる層の総和は、0.5μm程度が普通であるが、第二エッチング工程においては、第一導電型クラッド層24のすべてと、バッファ層22の一部までをエッチングすることが必要なことから、1μm以上となることが多く、例えば1〜5μmの範囲、または3μ以上の範囲、例えば3〜7μmの範囲となることがある。場合によっては、3〜10μmの範囲、さらには10μmを越えることもある。しかし、基板に達するまでエッチングする場合に比べ、エッチング深さを短くできる利点がある。そのため、発光ユニット間分離溝12の幅を、前述のように短い幅にすることができる。
一般に、金属マスク、SiN等の窒化物マスク、SiO等の酸化物マスク等は、Cl系プラズマに対するエッチング耐性を示すGaN系材料に対する選択比は5程度であって、膜厚の厚いGaN系材料をエッチングする必要のある第二エッチング工程を実施するには、比較的厚めのSiNx膜が必要となってしまう。たとえば第二ドライエッチング工程で4μmのGaN系材料をエッチングする最には、0.8μmを越えるSiNマスクが必要となってしまう。しかし、この程度の厚みのSiNマスクになると、ドライエッチング実施中にSiNマスクもエッチングされてしまい、その縦方向の厚みのみではなく水平方向の形状も変ってしまい、所望のGaN系材料部分のみを選択的にエッチングすることができなくなってしまう。
そこで、第二エッチング工程において発光ユニット間分離溝を形成する際には、金属フッ化物層を含むマスクを用いたドライエッチングが好ましい。金属フッ化物層を構成する材料は、ドライエッチング耐性とウェットエッチング性のバランスを考慮すると、MgF、CaF、SrF、BaF、AlFが好ましく、この中でもSrFが最も好ましい。
金属フッ化物膜は、第一、第二、第三エッチング工程で行うドライエッチングに対しては十分な耐性があり、一方でパターニングのためのエッチング(好ましくはウェットエッチング)に対しては、容易にエッチング可能でかつパターニング形状、特に側壁部分の直線性の良いものが求められる。金属フッ化物層の成膜温度を150℃以上にすることで、下地との密着性に優れ、緻密な膜が形成され、同時にエッチングによってパターニングした後に、マスク側壁の直線性にも優れている。成膜温度は、好ましくは250℃以上、さらに好ましくは300℃以上、最も好ましくは350℃以上である。特に350℃以上で成膜された金属フッ化物層は、あらゆる下地との密着性に優れ、かつ、緻密な膜となり、高いドライエッチング耐性を示しつつ、パターニング形状についても、側壁部分の直線性に非常に優れ、開口部の幅の制御性も確保されるようになり、エッチングマスクとして最も好ましい。
このように、下地との密着性に優れ、かつ、緻密な膜となり、高いドライエッチング耐性を示しつつ、パターニング形状についても、側壁部分の直線性と開口部の幅の制御性に非常に優れたエッチングマスクとするためには、高温で成膜することが好ましいが、一方、成膜温度が高すぎると、金属フッ化物をパターニングする際に好ましく実施される塩酸等に対するウェットエッチングに対する耐性が必要以上になり、その除去が容易でなくなる。特に、後述するようにSrF等のマスクは半導体層のドライエッチング時に塩素等のプラズマにさらされると、その後に実施するマスク層の除去時のエッチングレートが、塩素等のプラズマにさらされる前に比較して低下する傾向を有している。このため、金属フッ化物の過剰な高温での成膜はそのパターニングと最終除去の観点から好ましくない。
まず半導体層のドライエッチング時のプラズマにさらされる前の金属フッ化物にあっては、低温成膜した層ほど塩酸等のエッチャントに対するエッチングレートが大きくエッチングが速く進行し、成膜温度を高くするほどエッチングレートが低下し、エッチングの進行が遅くなる。成膜温度が300℃以上になると、成膜温度が250℃程度の膜よりエッチングレートの低下が目立ってくるが、350℃から450℃程度では、非常に都合の良いエッチング速度の範囲にある。しかし、成膜温度が480℃を超えるとエッチング速度の絶対値が必要以上に小さくなり、当該金属フッ化物のパターニングに過剰な時間を費やすこととなり、また、レジストマスク層等が剥離しない条件でのパターニングが困難になる事もある。さらに、半導体層のドライエッチング時のプラズマにさらされた後の金属フッ化物にあっては、除去時の塩酸等に対するウエットエッチングレートは低下する性質があり、過剰な高温成長は金属フッ化物の除去を困難にしてしまう。
このような観点から、金属フッ化物層の成膜温度は、好ましくは480℃以下であり、さらに好ましくは470℃以下、特に好ましくは460℃以下である。
このようなことに配慮してパターニングされたマスク(金属フッ化物層が表面層になるようにSiN,SiOなどと積層されていてよい)を用いて、ドライエッチングを行う。ドライエッチングのガス種としては、Cl、BCl、SiCl、CClおよびこれらの組み合わせから選ばれるものが望ましい。ドライエッチングの際に、SrFマスクのGaN系材料に対する選択比は100を越えるため、厚膜GaN系材料のエッチングが容易に、かつ、高精度に行うことができる。さらに、ドライエッチングの方法としては、高密度プラズマを生成可能なICP型のドライエッチングが最適である。
エッチング後に、不要となった金属フッ化物層のマスクを、塩酸等のエッチャントで除去する際に、金属フッ化物マスクの下に酸に弱い材料が存在する場合、例えば電極材料が酸に弱い場合には、金属フッ化物層が表面層になるようにしてSiN、SiOなどとの積層マスクとしてもよい。この場合、SiN、SiO等は、金属フッ化物マスク層の下部の全体に存在していてもよいし、または例えば図21に示すように、SiN、SiO等マスク51は、金属フッ化物マスク層52の下部の全体に存在していなくても、少なくとも酸に弱い材料上に形成されていればよい。
このような第二エッチング工程により、図8に示すように、発光ユニット間分離溝が形成される。
次に、図9に示すように、装置間分離溝13を、第三エッチング工程により形成する。第三エッチング工程では、エッチングすべきGaN系材料の厚みは、バッファ層をすべてエッチングすることが必要なことから、第二エッチング工程と比較しても、極めて深く、5〜10μmとなることがあり、また10μmを超えることもある。そのため、第二エッチング工程で説明したと同様に、金属フッ化物層を含むマスクを用いたドライエッチングが好ましい。その好ましい条件等(積層マスク等も含む)は、第二エッチング工程について説明したとおりである。
装置間分離溝は、少なくとも第一導電型クラッド層を分断して形成されていることが必要である。本発明の好ましい形態の1つでは、図9に示すように、装置間分離溝13が基板21に到達するように形成される。この場合には、装置を分離するために、スクライブ、ブレーキング等の工程において、薄膜結晶成長層が形成されている側からダイヤモンドスクライブを実施した際にも、サファイア基板上のGaN系材料の剥離を抑制することが可能である。またレーザスクライブを実施した場合にも、薄膜結晶成長層にダメージが入らない利点がある。さらに、サファイア基板(GaN等の他の基板でも同じ)の一部までエッチングして装置間分離溝を形成することも同様に好ましい。
一方、装置間分離溝が、基板に達していない形態も好ましい形態である。例えば、装置間分離溝が、バッファ層の途中まで形成されていれば、第一導電型クラッド層の側壁に絶縁層を形成することができて、ハンダ等の回りこみに対して絶縁性を保つことができる(発光装置完成後の形態は、図17〜図20を参照。)。この場合、絶縁層で被覆されずに側壁から露出する層は、高い絶縁性を有することが好ましい。装置間分離溝を、バッファ層の途中まで形成する形態では、第二エッチング工程と第三エッチング工程を同時実施することも可能になるので、工程を簡略化できる利点がある。
なお、第一エッチング工程、第二エッチング工程および第三エッチング工程は、いずれの工程を先に実施しても、後に実施してもかまわない。また、プロセスを簡略にするため、第一エッチング工程を先に実施し、その際のエッチングマスクを除去しないで、第二エッチングおよび/または第三エッチング工程を実施することも好ましい。図21に示すように、まずSiN、SiO等の酸に強い材料(好ましくはSiN)により第一エッチングマスク51を形成し、第一導電型クラッド層24が現れるようにエッチングし、マスク51を除去しないで、金属フッ化物層による第二および/または第三エッチングマスク52を形成する。そして、第二および/または第三エッチング工程を実施した後、マスク52を酸により除去し、その後、マスク51を適宜除去することが好ましい。第一エッチングマスク51は、第二エッチング工程と第三エッチング工程が別々に実施される場合にも、両方のエッチングが終了するまで存在させることもできる。
形成される装置分離溝間の最も狭い部分の幅を2LWSPT1とすると、LWSPT1はブレーキングによって素子分離を行う際には、20μm以上、例えば30μm以上であることが望ましい。また、ダイシング等によって実施する際には、LWSPT1は300μm以上であることが望ましい。また、大きすぎても無駄であるので、LWSPT1は通常は2000μm以下である。これは、素子作製プロセスのマージンと、さらには、スクライブ領域の確保のために必要であるからである。
第三エッチング工程の後には、図10に示すように、絶縁層30を形成する。絶縁層は、電気的に絶縁が確保できる材料であれば、適宜選択することができ、詳細は前述のとおりである。成膜方法は、プラズマCVD法等の公知の方法を用いればよい。
次に、図11に示すように、絶縁層30の所定部分を除去し、第二導電型側電極27上で絶縁層が除去された第二導電型側電極露出部分37、第一導電型クラッド層上で絶縁層が除去された第一電流注入領域36、装置間分離溝13内で絶縁層が除去されたスクライブ領域14を形成する。第二導電型側電極27上の絶縁層30の除去は、第二導電型側電極の周辺部分が絶縁層によって覆われているように実施することが望ましい。すなわち第二導電型側電極露出部分の表面積は第二電流注入領域の面積よりも小さいことが望ましい。ここで、素子作製プロセス、特にフォトリソグラフィー工程のマージン、あるいは、ハンダ材による意図しない短絡等の発生を防止するためには、第二導電型側電極の周辺から絶縁層で覆われている幅の中で、最も狭い部分の幅をL2Wとすると、L2Wは15μm以上であることが好ましい。さらに好ましくは30μm以上、特に好ましくは100μm以上である。絶縁層によって第二導電型側電極の面積の多くが覆われることによって、特に、金属ハンダ材によるたとえば第一導電型側電極等の他の部分との意図しない短絡を低減することができる。また、L2wは、通常2000μm以下であり、好ましくは750μm以下である。
絶縁層の除去は、選択された材質によってドライエッチング、ウェットエッチング等のエッチング手法が選択可能である。たとえば、絶縁層がSiN単層である場合には、SF等のガスを用いたドライエッチングも、あるいはフッ酸系のエッチャントを用いたウェットエッチングも可能である。また、絶縁層がSiOとTiOからなる誘電体多層膜である場合には、Arイオンミリングによって所望の部分の多層膜を除去することも可能である。
また、第二導電型側電極露出部分37、第一電流注入領域36、およびスクライブ領域14の形成は、別々に行ってもよいが、通常は同時にエッチングで形成する。スクライブ領域14(図2)の幅を2Lwsとすると、2Lwsは30μm以上が好ましい。また、大きすぎても無駄であるので、2Lwsは、通常300μm以下、好ましくは200μm以下である。
尚、本発明の異なる形態(図3、図4に対応する)では、図12に示すように、装置間分離溝内の基板近傍の側壁部分の絶縁層をも除去し、絶縁層非形成部分15を設ける。この溝側壁の絶縁層の一部の同時除去は、たとえば、以下の様なプロセスで形成が可能である。装置間分離溝13の面積とほぼ同等か少し小さめの開口を有するレジストマスクをフォトリソグラフィーによって形成し、次に、絶縁層をエッチング可能なエッチャントを用いてウェットエッチングを実施すると、装置間分離溝内の基板面上の絶縁層の除去が進む。その後、さらに長時間エッチングを継続するとサイドエッチングが起こり、溝側壁の基板側を覆っていた絶縁層がウエットエッチャントで除去され、図12に示したように装置間分離溝の基板側に絶縁層が存在しない形状が得られる。このように絶縁層を除去する場合においては、絶縁層が存在しない薄膜結晶成長層の側壁は、アンドープ層の側壁であることが望ましい。これは、フリップチップマウントを実施する際に、万が一、サブマウントとの接合用ハンダ等が側壁に付着しても、意図しない電気的短絡が発生しないためである。
本発明では、図11および図12のどちらの形態でも、マウント時の意図しない電気的短絡等を防止できる。通常は、図11のように、基板上で絶縁層が存在しないスクライブ領域14を形成する形態で十分である。尚、装置間分離溝が、バッファ層の途中まで形成される場合にも、上記のプロセスで絶縁膜を堆積するときに、基板面でなく溝底面に堆積される点が異なるが、同一のプロセスを採用することができる。
次に、図13、図14に示すように、第一導電型側電極28を形成する。図13および図14は、それぞれ図11および図12の構造に対して、第一導電型側電極28を形成した構造を示す。電極材料としては、すでに説明したとおり、第一導電型がn型であるとすると、Ti、AlおよびMoのいずれかから選択される材料、またはすべてを構成元素として含むことが望ましい。また、n側電極の主たる光取り出し方向とあい対する向きには、Alが露出するのが普通である。
電極材料の成膜には、スパッタ、真空蒸着等種々の成膜技術を適応可能であり、電極形状とするためには、フォトリソグラフィー技術を用いたリフトオフ法や、メタルマスク等を用いた場所選択的な蒸着等を適宜使用可能である。ここで、形成プロセスにおけるマージンをある程度見込むために、第一導電型側電極が絶縁層に接している部分の幅の中で、最も狭い部分の幅をL1wとすると、L1wは7μm以上が好ましく、特に9μm以上が好ましい。また、L1wは、通常500μm以下であり、好ましくは100μm以下である。通常、5μm以上があれば、フォトリソグラフィー工程とリフトオフ法によるプロセスマージンは確保できる。
第一導電型側電極は、この例では、第一導電型クラッド層にその一部が接して形成されるが、第一導電型側コンタクト層が形成されるときはそれに接するように形成することができる。
本発明の製造方法では、第一導電型側電極が、積層構造形成の最終段階にて製造されることにより、プロセスダメージ低減の観点でも有利である。第一導電型がn型である場合には、n側電極は、好ましい形態では、Alがその電極材の表面に形成される。この場合に、n側電極が第二導電型側電極のように絶縁層の形成よりも前になされると、n側電極表面、すなわちAl金属は、絶縁層のエッチングプロセスを履歴することになる。絶縁層のエッチングには、前述のとおりフッ酸系のエッチャントを用いたウェットエッチング等が簡便であるが、Alはフッ酸を含めた各種エッチャントに対する耐性が低く、このようなプロセスを実効的に実施すると電極そのものにダメージが入ってしまう。また、ドライエッチングを実施してもAlは比較的反応性が高く酸化を含めたダメージが導入される可能性がある。従って、本発明においては、第一導電型側電極の形成が絶縁層の形成後かつ絶縁層の予定されている不要部分の除去後に行われることは、電極に対するダメージの低減に効果がある。
このようにして、図13(図2)または図14(図4)の構造が形成された後には、各集積型化合物半導体発光装置を1つ1つ分離するために、装置間分離溝を使用して、基板対してダイヤモンドスクライブによる傷いれ、レーザスクライブによる基板材料の一部のアブレーションが実施される。
装置間分離工程の際に、装置間分離溝に一切の薄膜結晶成長層がない場合(図13および図14の構造がこれに相当する)には、薄膜結晶成長層へのプロセスダメージの導入がない。また、図13および図14のように、スクライブ領域に絶縁層も存在しない場合には、スクライブ時に、絶縁層の剥離等が生じる可能性もない。
また、装置間分離溝は、バッファ層の途中まで溝が形成されている場合(例えば、発光ユニット間分離溝と同等の深さで)もあるが、この場合にも、装置間分離溝を使用して、基板に対してのダイヤモンドスクライブによる傷いれ、レーザスクライブによる基板材料の一部のアブレーションが実施される。
傷入れ(スクライブ)が終了した後には、集積型化合物半導体発光装置はブレーキング工程において、1装置ずつに分割され、好ましくはハンダ材料等によってサブマウントに搭載する。
さらに必要により、発光装置内の各発光ユニットの接続を金属配線により適宜行う。
以上のようにして、図1および図3に示した集積型化合物半導体発光装置が完成する。
本発明の製造方法では、面光源的な発光に有利な構造を効果的に製造できることに加えて、説明のとおり薄膜結晶成長層の形成、第二導電型側電極の形成、エッチング工程(第一エッチング工程、第二エッチング工程、第三エッチング工程)、絶縁層の形成、絶縁層の除去(第二導電型側電極露出部分および第一電流注入領域の形成や装置間分離溝近傍の絶縁層の除去)、第一導電型側電極の形成は、この順に実施されることが望ましく、この工程順により、第二導電型側電極直下の薄膜結晶成長層のダメージがなく、また第一導電型側電極にもダメージのない発光装置を得ることができる。そして、装置形状はプロセスフローを反映したものとなっている。即ち、発光装置は、第二導電型側電極、絶縁層、第一導電型側電極がこの順番に積層された構造を内在している。つまり、第二導電型側電極は、第二導電型クラッド層(またはその他の第二導電型薄膜結晶成長層)に絶縁層を介在しないで接しており、第二導電型側電極の上部周辺には絶縁層で覆われた部分があり、第一導電型側電極と第一導電型クラッド層(またはその他の第一導電型薄膜結晶成長層)の間には、電極周囲部分に絶縁層が介在している部分が存在している。
以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。また、以下の実施例において参照している図面は、構造を把握しやすくするために敢えて寸法を変えている部分があるが、実際の寸法は以下の文中に記載されるとおりである。
(実施例1)
図15に示した半導体発光装置を以下の手順で作製した。関連する工程図として、図6〜10、12および14を参照する。
厚みが430μmのc+面サファイア基板21を用意し、この上に、まずMOCVD法を用いて、第1のバッファ層22aとして厚み10nmの低温成長したアンドープのGaN層を形成し、この後に第2のバッファ層22bとして厚み4μmのアンドープGaN層を1040℃で形成した。
さらに、第一導電型(n型)第二クラッド層24bとしてSiドープ(Si濃度1×1018cm−3)のGaN層を2μm厚に形成し、第一導電型(n型)コンタクト層24cとしてSiドープ(Si濃度3×1018cm−3)のGaN層を0.5μm厚に形成し、さらに第一導電型(n型)第一クラッド層24aとしてSiドープ(Si濃度1.5×1018cm−3)のAl0.15Ga0.85N層を0.1μmの厚さで形成した。さらに活性層構造25として、バリア層として850℃で13nmの厚さに成膜したアンドープGaN層と、量子井戸層として720℃で2nmの厚さに成膜したアンドープIn0.1Ga0.9N層とを、量子井戸層が全部で5層で両側がバリア層となるように交互に成膜した。さらに成長温度を1025℃にして、第二導電型(p型)第一クラッド層26aとしてMgドープ(Mg濃度5×1019cm−3)Al0.15Ga0.85N層を0.1μmの厚さに形成した。さらに連続して、第二導電型(p型)第二クラッド層26bとしてMgドープ(Mg濃度5×1019cm−3)GaN層を0.07μmの厚さに形成した。最後に第二導電型(p型)コンタクト層26cとしてMgドープ(Mg濃度1×1020cm−3)GaN層を0.03μmの厚さに形成した。
この後にMOCVD成長炉の中で徐々に温度を下げて、ウエハーを取り出し、薄膜結晶成長を終了した。
薄膜結晶成長が終了したウエハーに対してp側電極を形成するために、フォトリソグラフィー法を用いてp側電極27をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。ここでp側電極としてNi(20nm厚)/Au(500nm厚)を真空蒸着法によって形成し、アセトン中で不要部分をリフトオフ法によって除去した。次いで、その後熱処理を実施してp側電極を完成させた。ここまでの工程で完成した構造は、概ね図6に対応する。尚、ここまでの工程では、p側電極直下のp側電流注入領域には、プラズマプロセス等のダメージが入るような工程はなかった。
次いで、第一エッチング工程を実施するために、エッチング用マスクの形成を実施した。ここでは、p−CVD法を用いて0.4μm厚みのSiNを基板温度400℃で、ウエハー全面に成膜した。ここでp側電極表面にはAuが露出していたため、p−CVDによるSiN成膜プロセスによってもまったく変質しなかった。次に再度フォトリソグフィー工程を実施してSiNxマスクをパターニングし、SiNxエッチングマスクを作製した。この際には、SiNx膜の不要部分のエッチングはRIE法を用いてSFプラズマを用いて実施し、後述する第一エッチング工程において薄膜結晶成長層のエッチングを行わない部分はマスクを残し、かつ予定されている薄膜結晶成長層のエッチング部分に相当する部分のSiN膜を除去した。
次いで第一エッチング工程として、p−GaNコンタクト層26c、p−GaN第二クラッド層26b、p−AlGaN第一クラッド層26a、InGaN量子井戸層とGaNバリア層からなる活性層構造25、n−AlGaN第一クラッド層24aを経てn−GaNコンタクト層24cの途中まで、Clガスを用いたICPプラズマエッチングを実施し、n型キャリアの注入部分となるn型コンタクト層24cを露出させた。
ICPプラズマエッチング終了後は、SiNマスクをバッファフッ酸を用いてすべて除去した。ここにおいてもp側電極表面にはAuが露出していたため、p−CVDによるSiN成膜プロセスによっても、p側電極はまったく変質しなかった。ここまでの工程で完成した構造は、概ね図7に対応する。
次いで、各発光装置内にある発光ユニット間分離溝12を形成する第二エッチング工程を実施するために、真空蒸着法を用いて、SrFマスクをウエハー全面に形成した。次いで、発光ユニット間分離溝を形成する領域のSrF膜を除去し、薄膜結晶成長層の発光ユニット間分離溝形成用マスク、すなわち、第二エッチング工程用SrFマスクを形成した。
次いで第二エッチング工程として、発光ユニット間分離溝に相当する部分の、p−GaNコンタクト層26c、p−GaN第二クラッド層26b、p−AlGaN第一クラッド層26a、InGaN量子井戸層とGaNバリア層からなる活性層構造25、n−AlGaN第一クラッド層24a、n−GaNコンタクト層24c、n−GaN第二クラッド層24b、アンドープGaNバッファ層22の一部までの薄膜結晶成長層を、Clガスを用いたICPエッチングした。この第二エッチング工程中には、SrFマスクはほとんどエッチングされなかった。発光ユニット間分離溝12の幅は、マスクの幅どおり、10μmで形成できた。
第二エッチング工程によって発光ユニット間分離溝12を形成後は、不要となったSrFマスクを除去した。ここにおいてもp側電極表面にはAuが露出していたため、まったく変質しなかった。ここまでの工程で完成した構造は、概ね図8に対応する。
次いで、各々の化合物半導体発光装置間の装置間分離溝13を形成する第三エッチング工程を実施するために、真空蒸着法を用いて、SrFマスクをウエハー全面に形成した。次いで、装置間分離溝を形成する領域部分のSrF膜を除去し、薄膜結晶成長層の装置間分離溝形成用マスク、すなわち、第三エッチング工程用SrFマスクを形成した。
次いで、第三エッチング工程として、装置間分離溝に相当する部分の、p−GaNコンタクト層26c、p−GaN第二クラッド層26b、p−AlGaN第一クラッド層26a、InGaN量子井戸層とGaNバリア層からなる活性層構造25、n−AlGaN第一クラッド層24a、n−GaNコンタクト層24c、n−GaN第二クラッド層24b、アンドープGaNバッファ層22(22a、22b)と薄膜結晶成長層のすべてを、Clガスを用いたICPエッチングした。当該第三エッチング工程中には、SrFマスクはほとんどエッチングされなかった。この工程により、幅50μmの装置間分離溝を形成した。
第三エッチング工程によって装置間分離溝13を形成後は、不要となったSrFマスクを除去した。ここにおいてもp側電極27表面にはAuが露出していたため、まったく変質しなかった。ここまでの工程で完成した構造は、概ね図9に対応する。
次いで、ウエハー全面にp−CVD法によってSiOとSiNをこの順に形成し、誘電体多層膜とした。この際には、SiNとSiOはそれぞれ素子の発光波長に対して光学波長として1/4となるような厚みで1層ずつ形成し、発光波長に対して比較的高い反射率を有するようにした。ここまでの工程で完成した構造は、概ね図10に対応する。
次いで、Ni−Auからなるp側電極27上へのp側電極露出部分の形成、n側コンタクト層24c上へのn側電流注入領域(36)の形成、装置間分離溝内のアンドープバッファ層の側壁の一部に残存する絶縁層の除去を、同時に実施するために、フォトリソグラフィー技術を用いてレジストマスクを形成した。次いでフッ酸系のエッチャントでレジストマスクを形成しなかった誘電体多層膜(絶縁層)を除去した。さらに、フッ酸によるサイドエッチングの効果によって、アンドープバッファ層の側壁の一部の誘電体多層膜(絶縁層)も除去した。ここでは、p側電極27の周辺はSiOとSiNからなる絶縁層に150μm覆われているようにした。
この後に、不要となったレジストマスクは、アセトンで除去し、かつ、RIE法による酸素プラズマでアッシングし除去した。この際にも、p側電極表面にはAuが露出していたため、p−CVDによるSiN成膜プロセスによってもまったく変質しなかった。ここまでの工程で完成した構造は、概ね図12に対応する。
次いで、n側電極28を形成するために、フォトリソグラフィー法を用いてn側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。ここでn側電極としてTi(20nm厚)/Al(300nm厚)を真空蒸着法でウエハー全面に形成し、アセトン中で不要部分をリフトオフ法によって除去した。次いで、その後熱処理を実施してn側電極を完成させた。n側電極は、その面積がn側電流注入領域よりも大きくなるように、絶縁層にその周辺が30μmほど接するようにし、かつ、p側電極27との重なりを有さないように形成し、金属ハンダによるフリップチップボンディングが容易で、かつ放熱性等にも配慮した。尚、別の製作例では、10μmほど接するようにして作製し、この実施例と同等の性能の発光素子が得られた。Al電極は、プラズマプロセス等により変質しやすく、かつ、フッ酸等によってもエッチングされるが、素子作製プロセスの最後にn側電極の形成を行ったことから、まったくダメージを受けなかった。ここまでの工程で完成した構造は、概ね図14に対応する。
次いで、サファイア基板の裏面側に、MgFからなる低反射光学膜45を真空蒸着法によって形成した。この際には、MgFは素子の発光波長に対して低反射コーティングとなるように、光学膜厚の1/4を成膜した。
次いで、ウエハー上に形成された1つ1つの発光装置を分割するために、レーザスクライバーを用いて薄膜結晶成長側から装置間分離溝13内にスクライブラインを形成した。さらにこのスクライブラインにそってサファイア基板とMgF低反射光学膜のみをブレーキングし、1つ1つの集積型化合物半導体発光装置を完成させた。この際に、薄膜結晶成長層へのダメージ導入はなく、また、誘電体膜の剥離等も発生しなかった。
次いで、この素子を金属ハンダ42を用いてサブマウント40の金属面41と接合し、図15に示す発光装置を完成させた。この際には、素子の意図しない短絡等は発生しなかった。
(実施例2)
実施例1において、バッファ層22を成膜した後の薄膜結晶層の成膜を次のように行った以外は実施例1を繰り返した。即ち、実施例1で、第2のバッファ層22bとして厚み4μmのアンドープGaNを1040℃で形成した後、さらに、第一導電型(n型)第二クラッド層24bとしてSiドープ(Si濃度5×1018cm−3)のGaN層を4μm厚に形成し、第一導電型(n型)コンタクト層24cとしてSiドープ(Si濃度8×1018cm−3)のGaN層を0.5μm厚に形成し、さらに第一導電型(n型)第一クラッド層24aとしてSiドープ(Si濃度5.0×1018cm−3)のAl0.10Ga0.90N層を0.1μmの厚さで形成した。さらに活性層構造25として、バリア層として850℃で13nmの厚さに成膜したアンドープGaN層と、量子井戸層として720℃で2nmの厚さに成膜したアンドープIn0.1Ga0.9N層とを、量子井戸層が全部で8層で両側がバリア層となるように交互に成膜した。さらに成長温度を1025℃にして、第二導電型(p型)第一クラッド層26aとしてMgドープ(Mg濃度5×1019cm−3)Al0.10Ga0.90Nを0.1μmの厚さに形成した。さらに連続して、第二導電型(p型)第二クラッド層26bとしてMgドープ(Mg濃度5×1019cm−3)GaNを0.07μmの厚さに形成した。最後に第二導電型(p型)コンタクト層26cとしてMgドープ(Mg濃度1×1020cm−3)GaNを0.03μmの厚さに形成した。その後は、実施例1と同様にして、図15に示す発光装置を完成させた。この際には、素子の意図しない短絡等は発生しなかった。
尚、実施例1、2のプロセスでは、第一エッチング工程後にSiNマスクを除去したが、SiNマスクを除去せずに、第二エッチング工程後に除去してもよいし、さらには第三エッチング工程後に除去することも好ましい。
さらに、第三エッチング工程でのエッチングを、バッファ層の途中で止めることで、図18および20に示す発光装置を製作することができる(但し、絶縁膜は多層誘電体膜)。また、その際に、予定した形状に適したフォトリソグラフィによって、適切なエッチングマスク形状を準備し、かつ、サイドエッチングを行わなければ、図17および図19に示す発光装置が得られる。
(実施例3)
図16に示した半導体発光装置を以下の手順で作製した。
厚みが430μmのc+面サファイア基板21を用意し、この上に、まずMOCVD法を用いて、第1のバッファ層22aとして厚み20nmの低温成長したアンドープのGaN層を形成し、この後に第2のバッファ層22bとして厚み3.5μmのアンドープGaN層を1040℃で形成した。
次いで、第一導電型(n型)第二クラッド層24bとしてSiドープ(Si濃度1×1018cm−3)のGaN層を2μm厚に形成し、第一導電型(n型)コンタクト層24cとしてSiドープ(Si濃度2×1018cm−3)のGaN層を0.5μm厚に形成し、さらに第一導電型(n型)第一クラッド層24aとしてSiドープ(Si濃度1.5×1018cm−3)のAl0.15Ga0.85N層を0.1μmの厚さで形成した。
さらに活性層構造25として、バリア層として850℃で13nmに成膜したアンドープGaN層と、量子井戸層として715℃で2nmに成膜したアンドープIn0.13Ga0.87N層を、量子井戸層が全部で3層で両側がバリア層となるように交互に成膜した。
さらに成長温度を1025℃にして、第二導電型(p型)第一クラッド層26aとしてMgドープ(Mg濃度5×1019cm−3)Al0.15Ga0.85N層を0.1μmの厚さに形成した。さらに連続して、第二導電型(p型)第二クラッド層26bとしてMgドープ(Mg濃度5×1019cm−3)GaN層を0.05μmの厚さに形成した。最後に第二導電型(p型)コンタクト層26cとしてMgドープ(Mg濃度1×1020cm−3)GaN層を0.02μmの厚さに形成した。
この後にMOCVD成長炉の中で徐々に温度を下げて、ウエハーを取り出し、薄膜結晶成長を終了した。
薄膜結晶成長が終了したウエハーに対してp側電極27を形成するために、フォトリソグラフィー法を用いてp側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。ここでp側電極としてPd(20nm厚)/Au(1000nm厚)を真空蒸着法によって形成し、アセトン中で不要部分をリフトオフ法によって除去した。次いで、その後熱処理を実施してp側電極27を完成させた。尚、ここまでの工程では、p側電極直下のp側電流注入領域には、プラズマプロセス等のダメージが入るような工程はなかった。
次いで、発光ユニット間分離溝を形成する第二エッチング工程と、装置間分離溝を形成する第三エッチング工程を同時に実施するために、真空蒸着法を用いて、SrFマスクをウエハー全面に形成した。次いで、発光ユニット間分離溝の形成領域と装置間分離溝の形成領域にあるSrF膜を除去し、薄膜結晶成長層の分離エッチングマスク、すなわち、第二エッチング工程と第三エッチング工程を同時に実施するためのエッチングマスクを形成した。
次いで、同時に実施する第二、第三エッチング工程として、発光ユニット間分離溝と装置間分離溝に相当する部分の、p−GaNコンタクト層26c、p−GaN第二クラッド層26b、p−AlGaN第一クラッド層26a、InGaN量子井戸層とGaNバリア層からなる活性層構造25、n−AlGaN第一クラッド層24a、n−GaNコンタクト層24c、n−GaN第二クラッド層24b、アンドープGaNバッファ層22の一部までの薄膜結晶成長層を、Clガスを用いたICPエッチングした。第二・第三同時エッチング工程中には、SrFマスクはほとんどエッチングされなかった。また、発光ユニット間分離溝12は、マスクの幅のとおり6μmで形成できた。
第二・第三エッチング工程を同時に実施し、発光ユニット間分離溝と装置間分離溝を形成後は、不要となったSrFマスクを除去した。ここにおいてもp側電極表面にはAuが露出していたためまったく変質しなかった。
次いで、第一導電型側電極を形成する前準備として第一導電型コンタクト層を露出させる第一エッチング工程を実施するために、エッチング用マスクの形成を実施した。ここでは、p−CVD法を用いて0.4μm厚みのSiNを基板温度400℃で、ウエハー全面に成膜した。ここでp側電極表面にはAuが露出していたため、p−CVDによるSiNx成膜プロセスによってもまったく変質しなかった。次に再度フォトリソグフィー工程を実施してSiN層をパターニングし、SiNエッチングマスクを作製した。この際には、SiN膜の不要部分のエッチングはRIE法を用いてSFプラズマを用いて実施し、後述する第一エッチング工程において薄膜結晶成長層のエッチングを行わない部分は残し、かつ予定されている薄膜結晶成長層のエッチング部分に相当する部分のSiN膜は除去した。
次いで第一エッチング工程として、p−GaNコンタクト層26c、p−GaN第二クラッド層26b、p−AlGaN第一クラッド層26a、InGaN量子井戸層とGaNバリア層からなる活性層構造25、n−AlGaN第一クラッド層24aを経てn−GaNコンタクト層24cの途中まで、Clガスを用いたICPプラズマエッチングを実施し、n型キャリアの注入部分となるn型コンタクト層を露出させた。
ICPプラズマエッチング終了後は、SiNマスクをSFガスを用いたRIE法によりすべて除去した。ここにおいてもp側電極表面にはAuが露出していたため、このプロセスによってもまったく変質しなかった。
次いで、ウエハー全面にp−CVD法によって絶縁層30としてSiNを125nm厚だけウエハー全面に形成した。次いで、Pd−Auからなるp側電極27の上にp側電極露出部分を形成し、n側コンタクト層上にはn側電流注入領域を形成し、さらに、装置間分離溝に存在する絶縁層の一部の除去を、同時に実施するために、フォトリソグラフィー技術を用いてレジストマスクを形成し、次いでSFガスのRIEプラズマを用いてレジストマスクを形成しなかった部分、すなわち、p側電極露出部分の形成と、n側コンタクト層24c上のn側電流注入領域の形成と、さらに、装置間分離溝に存在する絶縁層の一部の除去を実施した。ここでは、p側電極の周辺はSiN絶縁層に覆われているようにした。また、n側電流注入領域を除いて薄膜結晶成長層の側壁なども絶縁層に覆われているようにした。また、例えば実施例1、2で説明したように、予定した形状に適したフォトリソグラフィによって、適切なエッチングマスク形状を準備し、かつ、絶縁層のサイドエッチングを進めることで図18の形状(図16は、この形状を示した。)の形成も、あるいは、予定した形状に適したフォトリソグラフィによって、適切なエッチングマスク形状を準備し、かつ、絶縁層のサイドエッチングを進めないことで図17の形状も可能である。
この後に、不要となったレジストマスクは、アセトンで除去し、かつ、RIE法による酸素プラズマでアッシングし除去した。この際にも、p側電極表面にはAuが露出していたため、まったく変質しなかった。
次いで、n側電極28を形成するために、フォトリソグラフィー法を用いてn側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。ここでn側電極としてTi(20nm厚)/Al(1500nm厚)を真空蒸着法でウエハー全面に形成し、アセトン中で不要部分をリフトオフ法によって除去した。次いで、その後熱処理を実施してn側電極を完成させた。n側電極は、その面積がn側電流注入領域よりも大きく、かつ、p側電極との重なりを有さないように形成し、金属ハンダによるフリップチップボンディングが容易で、かつ放熱性等にも配慮した。Al電極は、プラズマプロセス等により変質しやすく、かつ、フッ酸等によってもエッチングされるが、素子作製プロセスの最後にn側電極の形成を行ったことから、まったくダメージを受けなかった。
次いで、この素子を金属ハンダ42を用いてサブマウント40の金属面41と接合し、発光装置を完成させた。この際には、素子の意図しない短絡等は発生しなかった。
(実施例4)
実施例3において、基板および薄膜結晶層の構成を次のように変更した以外は、実施例3と同様にして発光装置を作製した。
まず、厚みが300μmのc+面GaN基板21(Si濃度1×1017cm−3))を用意し、この上に、まずMOCVD法を用いてバッファ層22として厚み6μmのアンドープGaNを1040℃で形成した。
次いで、第一導電型(n型)第二クラッド層24bとしてSiドープ(Si濃度5×1018cm−3)のGaN層を4μm厚に形成し、第一導電型(n型)コンタクト層24cとしてSiドープ(Si濃度7×1018cm−3)のGaN層を0.5μm厚に形成し、さらに第一導電型(n型)第一クラッド層24aとしてSiドープ(Si濃度5×1018cm−3)のAl0.10Ga0.90N層を0.1μmの厚さで形成した。
さらに活性層構造25として、バリア層として850℃で13nmに成膜したアンドープGaN層と、量子井戸層として715℃で2nmに成膜したアンドープIn0.13Ga0.87N層を、量子井戸層が全部で8層で両側がバリア層となるように交互に成膜した。
さらに成長温度を1025℃にして、第二導電型(p型)第一クラッド層26aとしてMgドープ(Mg濃度5×1019cm−3)Al0.10Ga0.90Nを0.1μmの厚さに形成した。さらに連続して、第二導電型(p型)第二クラッド層26bとしてMgドープ(Mg濃度5×1019cm−3)GaNを0.05μmの厚さに形成した。最後に第二導電型(p型)コンタクト層26cとしてMgドープ(Mg濃度1×1020cm−3)GaNを0.02μmの厚さに形成した。
この後にMOCVD成長炉の中で徐々に温度を下げて、ウエハーを取り出し、薄膜結晶成長を終了した。
この後は、実施例3と同様にして発光装置を完成した、この際には、素子の意図しない短絡等は発生しなかった。
尚、実施例3、4では、第二および第三エッチング工程を同時に行い、その後第一エッチング工程を実施したが、第一エッチング工程を先に実施し、その後第二・第三エッチング工程を同時に実施してもよい。その場合に、第一エッチング工程で使用したSiNマスクを除去することなく、第二・第三エッチング工程を実施することも好ましい。
本発明の発光装置の1例を示す図である。 本発明の発光装置の1例の完成前の構造を示す図である。 本発明の発光装置の1例を示す図である。 本発明の発光装置の1例の完成前の構造を示す図である。 活性層構造を模式的に示す図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 本発明の製造方法の1実施形態を説明する工程断面図である。 実施例1で製造した発光装置を示す図である。 実施例2で製造した発光装置を示す図である。 本発明の発光装置の1例を示す図である。 本発明の発光装置の1例を示す図である。 本発明の発光装置の1例を示す図である。 本発明の発光装置の1例を示す図である。 本発明の製造方法の1実施形態を説明する工程断面図である。
符号の説明
10 発光装置
11 発光ユニット
12 発光ユニット間分離溝
13 装置間分離溝
14 スクライブ領域
15 絶縁層非形成部分
21 基板
22 バッファ層
22a 第1のバッファ層
22b 第2のバッファ層
24 第一導電型クラッド層
24a 第一導電型第一クラッド層
24b 第一導電型第二クラッド層
24c 第一導電型(n型)コンタクト層
25 活性層構造
26 第二導電型クラッド層
26a 第二導電型第一クラッド層
26b 第二導電型第二クラッド層
26c 第二導電型(p型)コンタクト層
27 第二導電型電極
28 第一導電型電極
30 絶縁層
35 第二電流注入領域
36 第一電流注入領域
37 第二導電型側電極露出部分
40 サブマウント
41 金属面
42 金属ハンダ
45 低反射光学膜
51 第一エッチングマスク(SiN等)
52 第二および/または第三エッチングマスク(金属フッ化物マスク)

Claims (41)

  1. 発光波長に対して透明な基板と、この基板上に形成された複数の発光ユニットを有する集積型化合物半導体発光装置であって、
    前記発光ユニットは、前記基板上に、第一導電型クラッド層を含む第一導電型半導体層、活性層構造、および第二導電型クラッド層を含む第二導電型半導体層を有する化合物半導体薄膜結晶成長層と、第二導電型側電極と、並びに第一導電型側電極とを有し、
    主たる光取り出し方向が前記基板側であり、前記第一導電型側電極および前記第二導電型側電極が、前記主たる光取り出し方向とは、反対側に形成されており、
    前記基板と前記第一導電型半導体層の間に、前記複数の発光ユニット間に共通して設けられたバッファ層を有し、
    前記発光ユニット同士は、隣接する発光ユニットの間に設けられ、前記薄膜結晶成長層の表面から前記バッファ層の界面まで、または前記バッファ層の一部までを除去して形成された発光ユニット間分離溝により電気的に分離されていること
    を特徴とする集積型化合物半導体発光装置。
  2. 前記バッファ層が、薄膜結晶成長により形成された層であることを特徴とする請求項1記載の発光装置。
  3. 前記バッファ層の少なくとも前記第一導電型半導体層に直接接する部分の比抵抗が、0.5(Ω・cm)以上であることを特徴とする請求項1または2記載の発光装置。
  4. 前記バッファ層全体の比抵抗が、0.5(Ω・cm)以上であることを特徴とする請求項1〜3のいずれかに記載の発光装置。
  5. 前記バッファ層が複数の層の積層構造であることを特徴とする請求項1〜4のいずれかに記載の発光装置。
  6. 前記発光ユニット間分離溝の幅が、2〜300μmの範囲である請求項1〜5のいずれかに記載の発光装置。
  7. 前記発光装置は、複数の発光装置の間に設けられた装置間分離溝内のスクライブ領域から分割されたものであって、この装置間分離溝が、前記バッファ層の途中まで形成されたことを特徴とする請求項1〜6のいずれかに記載の発光装置。
  8. 前記発光装置は、複数の発光装置の間に設けられた装置間分離溝内のスクライブ領域から分割されたものであって、この装置間分離溝が、前記基板まで達して形成されたことを特徴とする請求項1〜6のいずれかに記載の発光装置。
  9. 前記発光装置は、複数の発光装置の間に設けられた装置間分離溝内のスクライブ領域から分割されたものであって、この装置間分離溝が、前記基板の一部を除去して形成されたことを特徴とする請求項1〜6のいずれかに記載の発光装置。
  10. 前記発光ユニット間分離溝内の底面および側面の全面を被覆し、前記発光装置の側面に露出した層のうち、少なくとも前記第一導電型半導体層、活性層構造および第二導電型半導体層の側面を被覆し、前記第一導電型側電極の主たる光取り出し方向側の一部に接し、前記第二導電型側電極の主たる光取り出し方向と反対側の一部を覆っている絶縁層を有することを特徴とする請求項1〜9のいずれかに記載の発光装置。
  11. 前記絶縁層が、前記装置間分離溝の側面に露出した層のすべてを被覆していることを特徴とする請求項10記載の発光装置。
  12. 前記スクライブ領域として、前記装置間分離溝内の溝底面に、前記絶縁層で覆われていない領域が設けられている請求項11記載の発光装置。
  13. 前記絶縁層が、前記装置間分離溝内の前記溝底面には形成されておらず、かつ前記装置間分離溝の側面に露出した層のうち、前記溝底面側から導電性を有さない層の少なくとも一部までには形成されていないことを特徴とする請求項10記載の発光装置。
  14. 前記薄膜結晶成長層が、V族として窒素原子を含むIII−V族化合物半導体からなることを特徴とする請求項1〜13のいずれかに記載の発光装置。
  15. 前記活性層構造が、量子井戸層とバリア層からなり、バリア層の数をB、量子井戸層の数をWで表したとき、BとWが、
    B=W+1
    を満たすことを特徴とする請求項1〜14のいずれかに記載の発光装置。
  16. 前記基板が、サファイア、SiC、GaN、LiGaO、ZnO、ScAlMgO、NdGaOおよびMgOからなる群より選ばれることを特徴とする請求項1〜15のいずれかに記載の発光装置。
  17. 前記絶縁層が、複数の層からなる誘電体多層膜であることを特徴とする請求項10〜13のいずれかに記載の発光装置。
  18. 前記第一導電型半導体層側から前記バッファ層へ垂直入射する当該発光装置の発光波長の光が前記バッファ層で反射される反射率をR2で表し、前記絶縁層に前記第二導電型半導体層側から垂直入射する当該発光装置の発光波長の光が前記絶縁層で反射される反射率をR12、前記絶縁層に第一導電型半導体層側から垂直入射する当該発光装置の発光波長の光が前記絶縁層で反射される反射率をR11、前記絶縁層に前記活性層構造側から垂直入射する当該発光装置の発光波長の光が前記絶縁層で反射される反射率をR1qでそれぞれ表したとき、
    (式1) R2<R12
    (式2) R2<R11
    (式3) R2<R1q
    のすべての条件を満たすように、前記絶縁層が構成されていることを特徴とする請求項10〜13および17のいずれかに記載の発光装置。
  19. 前記基板の光取り出し側の表面が平坦でないことを特徴とする請求項1〜18のいずれかに記載の発光装置。
  20. 前記バッファ層から基板側に垂直入射する当該発光装置の発光波長の光が基板で反射される反射率をR3、前記基板から光取り出し側の空間に垂直入射する当該発光装置の発光波長の光が空間との界面で反射される反射率をR4で表したとき、
    R4<R3
    を満たすように基板の光取り出し側に低反射光学膜を有することを特徴とする請求項1〜19のいずれかに記載の発光装置。
  21. 第一導電型がn型であり、第二導電型がp型であることを特徴とする請求項1〜20のいずれかに記載の発光装置。
  22. 前記第一導電型側電極および前記第二導電型側電極が、ハンダによって金属面を有するサブマウントに接合されていることを特徴とする請求項1〜21のいずれかに記載の発光装置。
  23. 複数の発光ユニットを同一基板上に有する集積型化合物半導体発光装置の製造方法であって、
    発光波長に対して透明な基板上に、バッファ層を成膜する工程と、
    少なくとも、第一導電型クラッド層を含む第一導電型半導体層、活性層構造、および第二導電型クラッド層を含む第二導電型半導体層を有する薄膜結晶成長層を成膜する工程と、
    前記第二導電型半導体層の表面に第二導電型電極を形成する工程と、
    前記第一導電型半導体層の一部を表面に露出させる第一エッチング工程と、
    前記第一エッチング工程により、露出した第一導電型半導体層の面に第一導電型電極を形成する工程と、
    前記発光ユニットを互いに電気的に分離するための発光ユニット間分離溝を形成するために、前記薄膜結晶成長層表面から前記バッファ層の界面まで、または前記薄膜結晶成長層表面から前記バッファ層の一部までを除去する第二エッチング工程と、
    複数の発光装置に分離するための装置間分離溝を形成するために、少なくとも前記第一導電型半導体層、活性層構造および第二導電型半導体層を除去する第三エッチング工程と
    を有することを特徴とする集積型化合物半導体発光装置の製造方法。
  24. 前記バッファ層の成膜工程を、前記薄膜結晶成長層の成膜工程の一部として、かつ前記第一導電型半導体層の形成に先立って行うことを特徴とする請求項23記載の方法。
  25. 前記バッファ層の少なくとも前記第一導電型半導体層に直接接する部分の比抵抗が、0.5(Ω・cm)以上であることを特徴とする請求項23または24記載の方法。
  26. 前記バッファ層全体の比抵抗が、0.5(Ω・cm)以上であることを特徴とする請求項23〜25のいずれかに記載の方法。
  27. 前記バッファ層を、複数の層の積層構造として成膜することを特徴とする請求項23〜26のいずれかに記載の方法。
  28. 前記第三エッチング工程を、前記第二エッチング工程と同時にまたは別に行い、前記薄膜結晶成長層表面から前記バッファ層の界面まで、または前記薄膜結晶成長層表面から前記バッファ層の一部を除去するまでエッチングを行うことを特徴とする請求項23〜27のいずれかに記載の方法。
  29. 前記第三エッチング工程において、前記基板表面に達するまでエッチングを行うことを特徴とする請求項23〜27のいずれかに記載の方法。
  30. 前記第三エッチング工程において、前記基板の一部も除去するようにエッチングを行うことを特徴とする請求項23〜27のいずれかに記載の方法。
  31. 前記第二および第三エッチング工程が、Cl、BCl、SiCl、CClおよびそれらの2種以上の組み合わせからなる群より選ばれるガス種を用いたドライエッチングで行われることを特徴とする請求項23〜30のいずれかに記載の方法。
  32. エッチングマスクとして、パターニングされた金属フッ化物層を用いることを特徴とする請求項31記載の方法。
  33. 前記金属フッ化物層が、SrF、AlF、MgF、BaF、CaFおよびそれらの組み合わせからなる群より選ばれることを特徴とする請求項32記載の方法。
  34. 前記第二導電型電極を形成する工程、前記第一エッチング工程および前記第一導電型電極を形成する工程をこの順番に行い、前記第一導電型電極を形成する工程の前に、さらに絶縁層を形成する工程を有することを特徴とする請求項23〜33のいずれかに記載の方法。
  35. 前記絶縁層を形成する工程が、第一〜第三エッチング工程の後に行われることを特徴とする請求項34記載の方法。
  36. 前記第二導電型電極を形成する工程、前記第一エッチング工程および前記第一導電型電極を形成する工程をこの順番に行い、
    前記第三エッチング工程では、表面から、前記バッファ層の少なくとも一部を除去するまで、または少なくとも前記基板に達するまでの深さでエッチングを行って前記装置間分離溝を形成し、
    さらに、第一〜第三エッチング工程の後であって、前記第一導電型電極を形成する工程の前に、さらに絶縁層を形成する工程と、
    前記装置間分離溝内で、溝底面に堆積した絶縁層の一部を除去し、スクライブ領域を形成する工程
    を有することを特徴とする請求項23〜27のいずれかに記載の方法。
  37. 前記第二導電型電極を形成する工程、前記第一エッチング工程および前記第一導電型電極を形成する工程をこの順番に行い、
    前記第三エッチング工程では、表面から、前記バッファ層の少なくとも一部を除去するまで、または少なくとも前記基板に達するまでの深さでエッチングを行って前記装置間分離溝を形成し、
    さらに、第一〜第三エッチング工程の後であって、前記第一導電型電極を形成する工程の前に、さらに絶縁層を形成する工程と、
    前記装置間分離溝内で、溝底面に堆積した絶縁層のすべてと、前記装置間分離溝の側壁に形成された絶縁層のうち、前記溝底面側の一部を除去する工程と
    を有することを特徴とする請求項23〜27のいずれかに記載の方法。
  38. 前記第二、第三エッチング工程を同時に実施し、前記バッファ層の界面まで、または、バッファ層の一部を除去するまでエッチングを行って前記装置間分離溝を形成することを特徴とする請求項36記載の方法。
  39. 前記第二、第三エッチング工程を同時に実施し、前記バッファ層の界面まで、または、バッファ層の一部を除去するまでエッチングを行って前記装置間分離溝を形成することを特徴とする請求項37記載の方法。
  40. さらに、複数の発光装置に分離する工程と、前記第一導電型電極および第二導電型電極を、サブマウント上の金属層に接合する工程とを有することを特徴とする請求項23〜39記載の方法。
  41. 前記接合をハンダで行うことを特徴とする請求項40記載の方法。
JP2007120964A 2006-05-01 2007-05-01 集積型半導体発光装置およびその製造方法 Withdrawn JP2007324577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007120964A JP2007324577A (ja) 2006-05-01 2007-05-01 集積型半導体発光装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006128017 2006-05-01
JP2007120964A JP2007324577A (ja) 2006-05-01 2007-05-01 集積型半導体発光装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007324577A true JP2007324577A (ja) 2007-12-13

Family

ID=38857050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120964A Withdrawn JP2007324577A (ja) 2006-05-01 2007-05-01 集積型半導体発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007324577A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010018946A3 (ko) * 2008-08-12 2010-05-14 엘지이노텍주식회사 반도체 발광소자 및 그 제조방법
EP2860778A1 (en) * 2013-10-08 2015-04-15 LG Innotek Co., Ltd. Multi-area light emitting diode, light emitting device package including the diode and lighting apparatus including the package
KR20190115828A (ko) * 2018-04-04 2019-10-14 (주)라이타이저 디스플레이 장치 및 그의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010018946A3 (ko) * 2008-08-12 2010-05-14 엘지이노텍주식회사 반도체 발광소자 및 그 제조방법
US9577145B2 (en) 2008-08-12 2017-02-21 Lg Innotek Co., Ltd. Semiconductor light emitting device
EP2860778A1 (en) * 2013-10-08 2015-04-15 LG Innotek Co., Ltd. Multi-area light emitting diode, light emitting device package including the diode and lighting apparatus including the package
US9627596B2 (en) 2013-10-08 2017-04-18 Lg Innotek Co., Ltd. Light emitting device, light emitting device package including the device and lighting apparatus including the package
KR20190115828A (ko) * 2018-04-04 2019-10-14 (주)라이타이저 디스플레이 장치 및 그의 제조 방법
KR102113104B1 (ko) 2018-04-04 2020-05-20 (주)라이타이저 디스플레이 장치 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US8581274B2 (en) Integrated semiconductor light-emitting device and its manufacturing method
WO2007126092A1 (ja) 集積型半導体発光装置およびその製造方法
US7977682B2 (en) Light emitting device
US20090200568A1 (en) Semiconductor light-emitting device
JP2007324585A (ja) 半導体発光素子
US20010028063A1 (en) Group III nitride compound semiconductor device and Group III nitride compound semiconductor light-emitting device
JP2009135466A (ja) 半導体発光素子およびその製造方法
JP2007329465A (ja) 半導体発光素子の製造方法
JP2010074131A (ja) 半導体発光素子及びその製造方法
JP2009218495A (ja) 半導体発光素子および半導体発光装置
JP2007200995A (ja) 窒化物半導体発光素子
JP2007324581A (ja) 集積型半導体発光装置およびその製造方法
WO2007097411A1 (ja) 2波長半導体発光装置及びその製造方法
JPH10321910A (ja) 半導体発光素子
JP2003283052A (ja) 半導体装置及びその製造方法
JP2007324586A (ja) 半導体発光素子の製造方法
JP2007324582A (ja) 集積型半導体発光装置およびその製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
JP2007329464A (ja) 半導体発光素子
JP2007324579A (ja) 集積型半導体発光装置およびその製造方法
JP2007324583A (ja) 集積型半導体発光装置およびその製造方法
JP2006287212A (ja) 窒化物半導体発光素子及びその製造方法
JP2007324577A (ja) 集積型半導体発光装置およびその製造方法
JP2007324578A (ja) 集積型半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100428

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101019