JP7435917B1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7435917B1 JP7435917B1 JP2023539127A JP2023539127A JP7435917B1 JP 7435917 B1 JP7435917 B1 JP 7435917B1 JP 2023539127 A JP2023539127 A JP 2023539127A JP 2023539127 A JP2023539127 A JP 2023539127A JP 7435917 B1 JP7435917 B1 JP 7435917B1
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- resist
- layer
- forming
- lower resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 21
- 238000005253 cladding Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
実施の形態1にかかる半導体装置の製造方法を図1~7を用いて説明する。これらの図はストライプ状のメサ16が延びる方向に垂直な断面図である。ここでは半導体装置は半導体レーザーであり、メサ16にはレーザー光を発生する活性層が形成されている。レーザー光の共振方向はメサ16が延びる方向である。
実施の形態2は実施の形態1と同様だが、下層レジストの上面を平坦に形成する点が異なる。実施の形態2にかかる半導体装置の製造方法を図8~14を用いて説明する。
実施の形態3は実施の形態1と同様だが、上層レジストの形成後、エッチバックを実施し、マスクを用いた感光部形成を実施しない点が異なる。実施の形態3にかかる半導体装置の製造方法を図15~21を用いて説明する。
Claims (4)
- 半導体基板の表面の上にメサを形成する工程と、
現像液に可溶な下層レジストを、前記表面および前記メサを覆うように形成する工程と、
感光した領域が前記現像液に可溶になる上層レジストを、前記下層レジストを覆うように形成する工程と、
前記上層レジストのうち、前記表面に垂直な方向から見て、前記メサの幅方向において少なくとも前記メサを覆う領域を感光させて、感光部を形成する工程と、
前記現像液を用いて前記感光部および前記下層レジストの一部を除去し、前記メサの上面を露出させる工程と、
前記メサの上、前記上層レジストの上、および、前記メサの上面を露出させる工程で露出した前記下層レジストの面のうち、少なくとも前記メサに接する領域の上に、メタル層を形成する工程と、
リフトオフにより、前記メタル層のうち前記上層レジストおよび前記下層レジストの上の部分と、前記上層レジストおよび前記下層レジストを同時に除去する工程と、
を備えた半導体装置の製造方法。 - 前記下層レジストを形成する工程において、前記下層レジストの上面を平坦に形成する
請求項1に記載の半導体装置の製造方法。 - 前記表面に垂直な方向から見て、前記メサの幅方向において、前記感光部は、前記メサの上を覆う前記下層レジストよりも小さい
請求項1または2に記載の半導体装置の製造方法。 - 半導体基板の表面の上にメサを形成する工程と、
現像液に可溶な下層レジストを、前記表面および前記メサを覆い、前記メサの上が隆起するように形成する工程と、
上層レジストを、前記下層レジストを覆うように形成する工程と、
前記上層レジストをエッチバックし、前記下層レジストのうち前記メサの上を覆う部分を露出させる工程と、
前記現像液を用いて、前記下層レジストを露出させる工程で露出した箇所から、前記下層レジストの一部を除去し、前記メサの上面を露出させる工程と、
前記メサの上、前記上層レジストの上、および、前記メサの上面を露出させる工程で露出した前記下層レジストの上に、メタル層を形成する工程と、
リフトオフにより、前記メタル層のうち前記上層レジストおよび前記下層レジストの上の部分と、前記上層レジストおよび前記下層レジストを同時に除去する工程と、
を備えた半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023004900 | 2023-02-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7435917B1 true JP7435917B1 (ja) | 2024-02-21 |
Family
ID=89904405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023539127A Active JP7435917B1 (ja) | 2023-02-14 | 2023-02-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7435917B1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156398A (ja) | 1999-05-19 | 2001-06-08 | Canon Inc | 半導体素子の製造方法、半導体素子、及びジャイロ |
JP2003115632A (ja) | 2001-10-04 | 2003-04-18 | Nec Corp | 光半導体素子の製造方法 |
JP2006059881A (ja) | 2004-08-17 | 2006-03-02 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
JP2008277492A (ja) | 2007-04-27 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 半導体発光素子及びその製造方法 |
JP2010074131A (ja) | 2008-08-21 | 2010-04-02 | Panasonic Corp | 半導体発光素子及びその製造方法 |
JP2011124442A (ja) | 2009-12-11 | 2011-06-23 | Panasonic Corp | 半導体レーザ装置及びその製造方法 |
US20130163631A1 (en) | 2011-12-21 | 2013-06-27 | Emcore Corporation | Conformal metallization process for the fabrication of semiconductor laser devices |
-
2023
- 2023-02-14 JP JP2023539127A patent/JP7435917B1/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156398A (ja) | 1999-05-19 | 2001-06-08 | Canon Inc | 半導体素子の製造方法、半導体素子、及びジャイロ |
JP2003115632A (ja) | 2001-10-04 | 2003-04-18 | Nec Corp | 光半導体素子の製造方法 |
JP2006059881A (ja) | 2004-08-17 | 2006-03-02 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
JP2008277492A (ja) | 2007-04-27 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 半導体発光素子及びその製造方法 |
JP2010074131A (ja) | 2008-08-21 | 2010-04-02 | Panasonic Corp | 半導体発光素子及びその製造方法 |
JP2011124442A (ja) | 2009-12-11 | 2011-06-23 | Panasonic Corp | 半導体レーザ装置及びその製造方法 |
US20130163631A1 (en) | 2011-12-21 | 2013-06-27 | Emcore Corporation | Conformal metallization process for the fabrication of semiconductor laser devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
US20060115924A1 (en) | Method of forming a deformed pattern over a substrate | |
JP5418887B2 (ja) | 半導体レーザ素子の製造方法及び半導体レーザ素子 | |
JP2009117550A (ja) | 半導体レーザ素子及びその作製方法 | |
JP7435917B1 (ja) | 半導体装置の製造方法 | |
CN115185038B (zh) | 一种半导体器件及其制作方法 | |
US6335216B1 (en) | Method for fabricating a semiconductor optical device having a ridge stripe | |
CN111682401B (zh) | 一种vcsel芯片及其制造方法 | |
KR20100078947A (ko) | 반도체 소자의 제조방법 | |
CN112152086B (zh) | 半导体器件的制造方法、半导体器件及半导体组件 | |
US7501327B2 (en) | Fabricating method of semiconductor optical device for flip-chip bonding | |
KR100422361B1 (ko) | 레이저다이오드의제조방법 | |
US20180157159A1 (en) | Photomask and manufacturing method of semiconductor device | |
KR100905160B1 (ko) | 반도체소자의 형성방법 | |
KR100489479B1 (ko) | 반도체 레이저 다이오드 어레이 및 그 제조 방법 | |
KR100505414B1 (ko) | 정렬 키 형성 방법 | |
US20210225639A1 (en) | Semiconductor device and manufacturing mehod of the same | |
KR20060076498A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
CN116632652A (zh) | 垂直腔面发射激光器的形成方法 | |
KR20000007539A (ko) | 반도체 장치의 제조 방법 | |
KR100752171B1 (ko) | 반도체 소자의 제조 방법 | |
KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
KR100868634B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
KR19980045163A (ko) | 반도체장치의 제조방법 | |
KR100525118B1 (ko) | 반도체 메모리셀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230626 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240122 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7435917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |