CN111682401B - 一种vcsel芯片及其制造方法 - Google Patents
一种vcsel芯片及其制造方法 Download PDFInfo
- Publication number
- CN111682401B CN111682401B CN202010815617.4A CN202010815617A CN111682401B CN 111682401 B CN111682401 B CN 111682401B CN 202010815617 A CN202010815617 A CN 202010815617A CN 111682401 B CN111682401 B CN 111682401B
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- type semiconductor
- insulating layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000994 depressogenic effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
- H01S5/18347—Mesa comprising active layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种VCSEL芯片及其制造方法，所述制造方法包括：制备一晶圆，并在所述晶圆的上表面刻蚀出至少一圆台，被刻蚀掉的部分形成凹陷区域；在所述晶圆的上表面沉积一层绝缘层；在所述绝缘层上涂一层光刻胶，并对所述光刻胶进行曝光处理；刻蚀掉曝光显影暴露出的所述绝缘层。本发明有效去除圆台上表面的绝缘层，避免绝缘层对vcsel的尺寸和产出造成影响，提高vcsel阵列的排布密度，并完整保留凹陷区域内的绝缘层。
Description
技术领域
本发明涉及半导体激光技术领域，特别涉及一种VCSEL芯片及其制造方法。
背景技术
VCSEL全名为垂直共振腔表面放射激光(Vertical Cavity Surface EmittingLaser) 半导体激光器的一种，简称面射型激光，又称VCSEL芯片，与传统的边发射激光器不同，VCSEL的激光出射方向垂直于衬底表面。
如图1所示，传统的VCSEL芯片的基本结构包括衬底101、 n型半导体层201、有源层301、p型半导体层401、绝缘层，p金属层和n电极701，p型半导体层内含有一个氧化层402，该基本结构的上表面通过刻蚀，形成多个圆台，每个圆台为一个发光单元。其中，绝缘层与圆台上表面接触的部位定义为第一绝缘区块501、与圆台侧壁和底部接触的部位定义为第二绝缘区块502、与焊盘位置的p型半导体层接触的部分定义为第三绝缘区块503。P金属层与圆台上表面接触的部位定义为第一金属区块601、与圆台上的绝缘层接触的部位定义为第二金属区块602，与焊盘位置的绝缘层接触的部位定义为p电极603。
由于，传统光刻技术上，无法实现理想的对准和套刻，为了保证绝缘层对圆台的侧壁和底部的良好覆盖和绝缘，在制作绝缘层时必须在圆台上表面保留部分绝缘层，即第一绝缘区块501，在绝缘层制作之后，目前技术无法有效对圆台上表面保留的部分绝缘层去除，这样就导致对于给定发光面积、给定金属半导体接触面积的发光圆台，其半径要增加第一绝缘区块501的宽度值。对于圆台数目比较少的情况下，对vcsel的尺寸和产出影响不大。但是对于圆台数目为数十个到数百个时，对vcsel产出影响比较大。以400个圆台（20X20阵列）vcsel为例，假如第一绝缘区块501的宽度为2微米，则其尺寸在单方向增加80微米，对晶圆的产出降低约15%。
发明内容
基于此，本发明的目的是提供一种VCSEL芯片及其制造方法，以解决现有技术无法有效对圆台上表面保留的部分绝缘层去除的技术问题。
本发明实施例提供一种VCSEL芯片制造方法，所述制造方法包括：
制备一晶圆，并在所述晶圆的上表面刻蚀出至少一圆台，被刻蚀掉的部分形成凹陷区域；
在所述晶圆的上表面沉积一层绝缘层；
在所述绝缘层上涂一层光刻胶，并对所述光刻胶进行曝光处理；
刻蚀掉曝光显影暴露出的所述绝缘层。
进一步地，所述制造方法还包括：
在刻蚀所述圆台时，将所述晶圆上表面的p电极区域一同刻蚀。
进一步地，所述晶圆包括从下往上依次层叠的衬底、n型半导体层、有源层和p型半导体层，所述圆台和所述p电极区域的刻蚀深度大于所述p型半导体层和所述有源层的厚度之和，以使所述n型半导体层在所述凹陷区域内显露。
进一步地，在所述刻蚀掉曝光显影暴露出的所述绝缘层的步骤之后，还包括：
去除剩余未被曝光显影掉的光刻胶；
在所述晶圆的上表面制作p金属层。
进一步地，所述曝光处理满足以下要求：
使所述圆台上表面的光刻胶全部显影掉，并使所述凹陷区域内的光刻胶部分显影掉、且显影深度不超过所述晶圆的p型半导体层的厚度。
进一步地，在所述晶圆的上表面刻蚀出至少一圆台的步骤之后，还包括：
在所述晶圆的P型半导体层内氧化形成氧化层。
本发明实施例还提出一种VCSEL芯片，采用上述的VCSEL芯片制造方法制造而来，所述VCSEL芯片包括晶圆、以及成型在所述晶圆上表面的绝缘层，所述晶圆的上表面刻蚀出至少一圆台，所述绝缘层设于在刻蚀所述圆台时被刻蚀掉的凹陷区域内。
进一步地，所述晶圆上表面的p电极区域在刻蚀所述圆台时一同被刻蚀，被刻蚀掉的部分均形成所述凹陷区域。
进一步地，所述晶圆包括从下往上依次层叠的衬底、n型半导体层、有源层和p型半导体层，所述VCSEL芯片还包括成型在所述晶圆上表面的p金属层，所述p金属层覆盖所述绝缘层，所述n型半导体层在所述凹陷区域内显露，所述衬底的底面成型有n电极，所述p型半导体层内设有氧化层。
进一步地，所述绝缘层由与所述圆台的侧壁和底部接触的第二绝缘区块和所述p电极区域内与所述n型半导体层接触的第三绝缘区块组成。
本发明的有益效果：通过绝缘层上涂一层光刻胶，由于光刻胶的流动性，在被刻蚀掉的凹陷区域内光刻胶的厚度比较厚，则圆台上表面的光刻胶的厚度比较薄，使得在对光刻胶进行曝光处理时，圆台上表面较薄的光刻胶将被全部曝光显影掉，使圆台上表面的绝缘层全部暴露出来，而圆台周围的凹陷区域内较厚的光刻胶只会部分被显影掉，使凹陷区域内的绝缘层部分暴露出来，然后再对暴露出来的绝缘层进行刻蚀掉，从而有效去除圆台上表面的绝缘层，避免绝缘层对vcsel的尺寸和产出造成影响，并完整保留凹陷区域内的绝缘层。
附图说明
图1为现有技术当中的VCSEL芯片的结构图；
图2为本发明第一实施例中的VCSEL芯片的结构图；
图3为本发明第二实施例中的VCSEL芯片制造方法的流程图；
图4-图7为本发明第二实施例中的VCSEL芯片制造方法的过程说明图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图2，所示为本发明第一实施例中的VCSEL芯片，包括晶圆、依次成型在晶圆上表面的绝缘层和p金属层、成型在晶圆下表面的n电极701、以及成型于晶圆内的氧化层402，其中，晶圆的上表面刻蚀出至少一圆台11，每一圆台11为一发光单元，绝缘层设于在刻蚀圆台11时被刻蚀掉的凹陷区域12内。
具体地，晶圆包括从下往上依次层叠的衬底101、n型半导体层201、有源层301和p型半导体层401， n电极701成型于衬底101的底面，氧化层402成型于p型半导体层401内。
本实施例当中的VCSEL芯片结构与图1示出的传统的VCSEL芯片结构的区别在于，在刻蚀圆台11时，连同晶圆上表面的p电极区域13（即焊盘位置）一起刻蚀，被刻蚀掉的部分均形成凹陷区域12，使得圆台11外围及p电极区域13处均形成凹陷区域12。其中，凹陷区域12的深度大于p型半导体层401和有源层301的厚度之和、且小于p型半导体层401、有源层301和n型半导体层201的厚度之和，使得凹陷区域12的底部延伸到n型半导体层201内，即使n型半导体层201在凹陷区域12内显露，以使后续n型半导体层201直接接触绝缘层。除此之外，本实施例当中的绝缘层由与圆台11的侧壁和底部接触的第二绝缘区块502、和位于p电极区域13内并与n型半导体层201接触的第三绝缘区块503组成，相比于图1示出的传统的VCSEL芯片结构，本实施例当中的绝缘层不包含圆台11上表面的第一绝缘区块501，即彻底将圆台11上表面的绝缘层部分去除。
其中，p金属层在绝缘层成型之后再在晶圆上表面成型，使p金属层覆盖绝缘层。具体地，在本实施例当中，p金属层包括与圆台11的上表面接触的第一金属区块601、与第二绝缘区块502的外表面接触的第二金属区块602、以及设于p电极区域13中的p电极603， p电极603成型于第三绝缘区块503上并与第二金属区块602连接。
另外，需要说明的是，第二绝缘区块502和第三绝缘区块503均为凹陷区域12中的绝缘层，这里将其拆分定义是为了便于定义p电极603。
一般地，氧化层402为绝缘材料，起到限制电流分布的作用，从器件正面看（即图中A方向），氧化层402为一个环形结构，环形的内径所圈定的区域为vcsel的有效发光区。当在p电极603和n电极701之间加入偏压时，载流子沿着第一金属区块601注入到发光区，完成电光转化，产生激光。此外，氧化层402的宽度大于第一金属区块601的宽度，这样有源层301在垂直方向发出的激光就不会被p金属层遮挡。
综上，本实施例当中的VCSEL芯片，去除了圆台11上表面的绝缘层，避免绝缘层对vcsel的尺寸和产出造成影响，同时保留了第二绝缘区块502和第三绝缘区块503的完整性。
实施例二
请参阅图3，所示为本发明第二实施例当中的VCSEL芯片制造方法，用于制造上述第一实施例当中的VCSEL芯片，所述方法包括步骤S10-步骤S70，以下将结合图2、及图4-7对步骤S10-步骤S70进行具体说明。
步骤S10，制备一晶圆。
其中，如图2所示，晶圆包括从下往上依次层叠的衬底101、n型半导体层201、有源层301和p型半导体层401。在具体实施时，晶圆的制备工艺可参考传统VCSEL芯片的晶圆的制备工艺，在此不做详细描述。
步骤S20，在所述晶圆的上表面刻蚀出至少一圆台，且在刻蚀所述圆台时，将所述晶圆上表面的p电极区域一同刻蚀，被刻蚀掉的部分均形成凹陷区域。
其中，圆台11和p电极区域13的刻蚀深度大于p型半导体层401和有源层301的厚度之和，以使n型半导体层201在凹陷区域12内显露。在具体实施时，可采用干法刻蚀、湿法刻蚀、化学刻蚀等方式来刻蚀圆台11和p电极区域13。
此外，需要说明的是，在刻蚀圆台11时将p电极区域13一同刻蚀的目的在于，使p电极区域13也被刻蚀为凹陷区域12，这样在后续的曝光处理中p电极区域13的光刻胶只会部分显影掉，从而使p电极区域13内的绝缘层（第三绝缘区块503）不会被曝光显露出来，也就不会被刻蚀掉，从而达到即去除圆台11上表面的绝缘层，同时又保证第二绝缘区块502和第三绝缘区块503完整性的目的。
步骤S30，在所述晶圆的P型半导体层内氧化形成氧化层。
在具体实施时，可以采用湿法氧化法在P型半导体层401内氧化形成氧化层402。
步骤S40，在所述晶圆的上表面沉积一层绝缘层。
需要说明的是，在刻蚀圆台11和p电极区域13之后，圆台11上表面及被刻蚀掉的部分形成的凹陷区域12的表面共同构成当前晶圆的上表面，在具体实施时，应当沿晶圆的上表面均匀沉积出绝缘层500，如图4所示。
步骤S50，在所述绝缘层上涂一层光刻胶，并对所述光刻胶进行曝光处理。
在具体实施时，可在晶圆上表面旋涂一层正性光刻胶，由于光刻胶的流动性，在被刻蚀掉的凹陷区域12中的光刻胶的厚度比较厚，而在圆台11上表面的光刻胶的厚度比较薄，如图5所示，在圆台11上表面的光刻胶定义为第一部分801，圆台11之间的凹陷区域12内的光刻胶定义为第二部分802，p电极区域13处的凹陷区域12内的光刻胶定义为第三部分803，可见光刻胶的第一部分801的厚度明显小于光刻胶的第二部分802和第三部分803的厚度。
其中，所述曝光处理满足以下要求：
使所述圆台11上表面的光刻胶（即第一部分801）全部显影掉，并使所述凹陷区域12内的光刻胶（即第二部分802和即第三部分803）部分显影掉、且显影深度不超过所述晶圆的p型半导体层401的厚度。
为此，在具体实施时，可以根据第一部分801的光刻胶厚度来确定曝光量，以满足上述曝光处理满足，即使第一部分801的光刻胶全部显影掉，第二部分802和第三部分803的光刻胶部分显影掉，如图6所示。
具体地，以粘度为50cp的正性光刻胶为例，当圆台11高度为4um时，以3000转每分钟的速度旋涂该正性光刻胶，光刻胶的第二部分802的胶厚约为4.5um，光刻胶的第三部分803位置的胶厚约为3-4微米，光刻胶的第一部分801位置的胶厚约为1-1.5um。对于1.5um的胶厚，曝光量需要150mJ/cm2。对于光强为10mW/cm2的光刻机，对晶圆进行15秒的曝光，曝光剂量为150mJ/cm2，这样第一部分801的光刻胶就得到充分曝光。而第二部分802和第三部分803需要充分曝光的剂量分别为450和400mJ/cm2，因此采用150mJ/cm2的曝光剂量不足第二部分802和第三部分803所需的光刻胶曝光量的1/2，使得在采用10mW/cm2的光刻机对晶圆曝光15秒时，第一部分801的光刻胶显影刚好完全显影掉，而第二部分802和第三部分803的光刻胶由于曝光不足，显影速度约为正常速度的20%，其显影深度约为0.3um。在这种情概况下，显影后第二部分802和第三部分803的胶厚分别约为4.2 um和2.7-3.7um。
步骤S60，刻蚀掉曝光显影暴露出的所述绝缘层。
在具体实施时，可通过等离子体干法刻蚀或者化学溶液湿法刻蚀，刻蚀掉显影暴露出的绝缘层，从而达到绝缘层图形化的效果，并且在圆台11上表面无绝缘层，如图7。
步骤S70，去除剩余未被曝光显影掉的光刻胶，在所述晶圆的上表面制作p金属层，并在所述晶圆的下表面制作n电极。
在具体实施时，在刻蚀掉曝光显影暴露出的绝缘层之后，去除剩余未被曝光显影掉的光刻胶（即第二部分802和第三部分803），再通过光刻和金属镀膜技术，分别在晶圆的上表面和晶圆的下表面制作p金属层和n电极701，即可得到图2示出的VCSEL芯片。
综上，本实施例当中的VCSEL芯片制造方法，通过绝缘层上涂一层光刻胶，由于光刻胶的流动性，在被刻蚀掉的凹陷区域12内光刻胶的厚度比较厚，则圆台11上表面的光刻胶的厚度比较薄，使得在对光刻胶进行曝光处理时，圆台11上表面较薄的光刻胶将被全部曝光显影掉，使圆台11上表面的绝缘层全部暴露出来，而圆台11周围的凹陷区域12内较厚的光刻胶只会部分被显影掉，使凹陷区域12内的绝缘层部分暴露出来，然后再对暴露出来的绝缘层进行刻蚀掉，从而有效去除圆台11上表面的绝缘层，避免绝缘层对vcsel的尺寸和产出造成影响，提高vcsel阵列的排布密度，并完整保留凹陷区域12内的绝缘层（第二绝缘区块502和第三绝缘区块503）。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种VCSEL芯片制造方法，其特征在于，所述制造方法包括：
制备一晶圆，并在所述晶圆的上表面刻蚀出至少一圆台，且在刻蚀所述圆台时，将所述晶圆上表面的p电极区域一同刻蚀，被刻蚀掉的部分形成凹陷区域，所述p电极区域为焊盘位置；
在所述晶圆的上表面沉积一层绝缘层；
在所述绝缘层上涂一层光刻胶，并对所述光刻胶进行曝光处理；
刻蚀掉曝光显影暴露出的所述绝缘层；
其中，所述曝光处理满足以下要求：使所述圆台上表面的光刻胶全部显影掉，并使所述凹陷区域内的光刻胶部分显影掉、且显影深度不超过所述晶圆的p型半导体层的厚度。
2.根据权利要求1所述的VCSEL芯片制造方法，其特征在于，所述晶圆包括从下往上依次层叠的衬底、n型半导体层、有源层和p型半导体层，所述圆台和所述p电极区域的刻蚀深度大于所述p型半导体层和所述有源层的厚度之和，以使所述n型半导体层在所述凹陷区域内显露。
3.根据权利要求1所述的VCSEL芯片制造方法，其特征在于，在所述刻蚀掉曝光显影暴露出的所述绝缘层的步骤之后，还包括：
去除剩余未被曝光显影掉的光刻胶；
在所述晶圆的上表面制作p金属层。
4.根据权利要求2所述的VCSEL芯片制造方法，其特征在于，在所述晶圆的上表面刻蚀出至少一圆台的步骤之后，还包括：
在所述晶圆的P型半导体层内氧化形成氧化层。
5.一种VCSEL芯片，其特征在于，采用权利要求1-4任一项所述的VCSEL芯片制造方法制造而来，所述VCSEL芯片包括晶圆、以及成型在所述晶圆上表面的绝缘层，所述晶圆的上表面刻蚀出至少一圆台，所述绝缘层设于在刻蚀所述圆台时被刻蚀掉的凹陷区域内。
6.根据权利要求5所述的VCSEL芯片，其特征在于，所述晶圆包括从下往上依次层叠的衬底、n型半导体层、有源层和p型半导体层，所述VCSEL芯片还包括成型在所述晶圆上表面的p金属层，所述p金属层覆盖所述绝缘层，所述n型半导体层在所述凹陷区域内显露，所述衬底的底面成型有n电极，所述p型半导体层内设有氧化层。
7.根据权利要求6所述的VCSEL芯片，其特征在于，所述绝缘层由与所述圆台的侧壁和底部接触的第二绝缘区块和所述p电极区域内与所述n型半导体层接触的第三绝缘区块组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010815617.4A CN111682401B (zh) | 2020-08-14 | 2020-08-14 | 一种vcsel芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010815617.4A CN111682401B (zh) | 2020-08-14 | 2020-08-14 | 一种vcsel芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111682401A CN111682401A (zh) | 2020-09-18 |
| CN111682401B true CN111682401B (zh) | 2020-10-30 |
Family
ID=72458315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010815617.4A Active CN111682401B (zh) | 2020-08-14 | 2020-08-14 | 一种vcsel芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111682401B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112290383A (zh) * | 2020-12-30 | 2021-01-29 | 江西铭德半导体科技有限公司 | 一种vcsel芯片 |
| CN114779569B (zh) * | 2022-03-10 | 2024-07-19 | 威科赛乐微电子股份有限公司 | 一种光刻板及其应用与芯片 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275478A (ja) * | 1991-03-04 | 1992-10-01 | Nec Corp | 面発光半導体レーザの製造方法 |
| GB2355111A (en) * | 1999-10-09 | 2001-04-11 | Mitel Semiconductor Ab | Vertical light emitting device with electrostatic current confinement |
| CN1508915A (zh) * | 2002-12-16 | 2004-06-30 | ��ʿͨ��ʽ���� | 表面发射型半导体激光器及其制造方法 |
| CN2662496Y (zh) * | 2003-09-25 | 2004-12-08 | 洪瑞华 | 垂直共振腔面射型雷射二极管 |
| CN105576498A (zh) * | 2016-03-02 | 2016-05-11 | 山东华光光电子股份有限公司 | 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器 |
| CN106505410A (zh) * | 2015-09-03 | 2017-03-15 | 富士施乐株式会社 | 垂直腔面发射激光器阵列及其制造方法 |
| CN108365516A (zh) * | 2018-02-13 | 2018-08-03 | 中国科学院半导体研究所 | 基于磷化铟基耦合脊阵列的半导体激光器及其制备方法 |
| US10177532B2 (en) * | 2016-11-16 | 2019-01-08 | Fuji Xerox Co., Ltd. | Light emitting element array and optical transmission device |
| CN109672087A (zh) * | 2019-02-22 | 2019-04-23 | 中国科学院半导体研究所 | 垂直腔面发射激光器及其制作方法 |
| CN111509556A (zh) * | 2020-06-01 | 2020-08-07 | 厦门乾照半导体科技有限公司 | 一种具有石墨烯导电膜的vcsel及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353563A (ja) * | 2001-05-24 | 2002-12-06 | Rohm Co Ltd | 半導体発光素子およびその製法 |
-
2020
- 2020-08-14 CN CN202010815617.4A patent/CN111682401B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275478A (ja) * | 1991-03-04 | 1992-10-01 | Nec Corp | 面発光半導体レーザの製造方法 |
| GB2355111A (en) * | 1999-10-09 | 2001-04-11 | Mitel Semiconductor Ab | Vertical light emitting device with electrostatic current confinement |
| CN1508915A (zh) * | 2002-12-16 | 2004-06-30 | ��ʿͨ��ʽ���� | 表面发射型半导体激光器及其制造方法 |
| CN2662496Y (zh) * | 2003-09-25 | 2004-12-08 | 洪瑞华 | 垂直共振腔面射型雷射二极管 |
| CN106505410A (zh) * | 2015-09-03 | 2017-03-15 | 富士施乐株式会社 | 垂直腔面发射激光器阵列及其制造方法 |
| CN105576498A (zh) * | 2016-03-02 | 2016-05-11 | 山东华光光电子股份有限公司 | 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器 |
| US10177532B2 (en) * | 2016-11-16 | 2019-01-08 | Fuji Xerox Co., Ltd. | Light emitting element array and optical transmission device |
| CN108365516A (zh) * | 2018-02-13 | 2018-08-03 | 中国科学院半导体研究所 | 基于磷化铟基耦合脊阵列的半导体激光器及其制备方法 |
| CN109672087A (zh) * | 2019-02-22 | 2019-04-23 | 中国科学院半导体研究所 | 垂直腔面发射激光器及其制作方法 |
| CN111509556A (zh) * | 2020-06-01 | 2020-08-07 | 厦门乾照半导体科技有限公司 | 一种具有石墨烯导电膜的vcsel及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111682401A (zh) | 2020-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007098B1 (ko) | 전계 효과 트랜지스터용 t-게이트 전극 및 이의 제조방법 | |
| TWI396304B (zh) | 光電組件及其製造方法 | |
| CN111682401B (zh) | 一种vcsel芯片及其制造方法 | |
| TWI431809B (zh) | 光電半導體晶片 | |
| US7505503B2 (en) | Vertical cavity surface emitting laser (VCSEL) and related method | |
| CN215377413U (zh) | 设备和电子部件 | |
| CN111509097A (zh) | 一种大功率半导体发光器件及其制备方法 | |
| US9560753B2 (en) | Light emitting diode load board and manufacturing process thereof | |
| US10615309B2 (en) | Light emitting diode | |
| CN111864018A (zh) | 一种正极性led芯片及其制作方法 | |
| JP2021009999A (ja) | 面発光レーザおよびその製造方法 | |
| JP7530238B2 (ja) | 半導体光素子及びその製造方法 | |
| CN116093213A (zh) | 一种dbr倒装芯片的制造方法 | |
| RU2752470C1 (ru) | Стопкообразный многопереходный солнечный элемент и способ его получения | |
| CN115172164A (zh) | 肖特基二极管及其制备方法 | |
| CN112382926B (zh) | 一种低电容的垂直腔面发射激光器及制作方法 | |
| CN213340370U (zh) | 一种半导体器件 | |
| CN209843739U (zh) | 一种六面粗化的红外led芯片 | |
| US11289493B2 (en) | Patterning method | |
| JP7435917B1 (ja) | 半導体装置の製造方法 | |
| US20230216007A1 (en) | Micro light-emitting device, method for making the same, and light-emitting apparatus | |
| CN219642857U (zh) | 一种固晶平整的倒装led芯片 | |
| CN109888076B (zh) | 一种自带反射碗杯的红外led芯片及制作方法 | |
| CN116130555B (zh) | 在半导体脊型结构上制作电极的方法 | |
| CN117498151A (zh) | 垂直腔面发射激光器阵列芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xu Huayong Inventor after: Li Chunyong Inventor after: Shu Kai Inventor after: Qiu Bocang Inventor after: Ke Maolong Inventor after: Feng Ou Inventor before: Xu Huayong Inventor before: Li Chunyong Inventor before: Shu Kai Inventor before: Qiu Bocang Inventor before: Ke Maolong Inventor before: Feng Ou |
|
| CB03 | Change of inventor or designer information | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211021 Address after: 330000 South of Fushan Avenue and West of Jinhu Lake, Xiaolan Economic and Technological Development Zone, Nanchang City, Jiangxi Province Patentee after: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Address before: 330000, 2nd floor, Derui photoelectric building, south of Fushan Avenue and west of Jinhu, Nanchang County, Nanchang City, Jiangxi Province Patentee before: Jiangxi Mingde Semiconductor Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A VCSEL chip and its manufacturing method Effective date of registration: 20230412 Granted publication date: 20201030 Pledgee: Nanchang County Sub branch of Bank of Beijing Co.,Ltd. Pledgor: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2023980037902 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20201030 Pledgee: Nanchang County Sub branch of Bank of Beijing Co.,Ltd. Pledgor: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2023980037902 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A VCSEL chip and its manufacturing method Granted publication date: 20201030 Pledgee: Bank of Beijing Limited by Share Ltd. Nanchang branch Pledgor: JIANGXI DERAY PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2024980028462 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |