KR20000007539A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20000007539A
KR20000007539A KR1019980026917A KR19980026917A KR20000007539A KR 20000007539 A KR20000007539 A KR 20000007539A KR 1019980026917 A KR1019980026917 A KR 1019980026917A KR 19980026917 A KR19980026917 A KR 19980026917A KR 20000007539 A KR20000007539 A KR 20000007539A
Authority
KR
South Korea
Prior art keywords
pattern
mask
photoresist film
photoresist
stepped region
Prior art date
Application number
KR1019980026917A
Other languages
English (en)
Other versions
KR100290588B1 (ko
Inventor
신종찬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026917A priority Critical patent/KR100290588B1/ko
Priority to TW088107371A priority patent/TW499712B/zh
Priority to DE19930296A priority patent/DE19930296B4/de
Priority to US09/346,271 priority patent/US6316358B1/en
Priority to JP11189014A priority patent/JP2000040661A/ja
Publication of KR20000007539A publication Critical patent/KR20000007539A/ko
Application granted granted Critical
Publication of KR100290588B1 publication Critical patent/KR100290588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 단차를 갖는 반도체 기판 상에 원하는 패턴을 형성할 수 있는 반도체 장치의 제조 방법에 관한 것으로, 저단차 영역과 고단차 영역을 갖는 반도체 기판 상에 절연막과 도전막이 차례로 형성된다. 도전막 상에 포토레지스트막이 형성된 후, 마스크를 사용하여 포토레지스트막을 패터닝하되, 고단차 영역에서는 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크가 사용되어 패터닝된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 고단차 영역에서 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크를 사용함으로써, 포토레지스트막의 식각시 노광 에너지 양에 따른 포토레지스트막의 손실을 방지할 수 있고, 포토레지스트막의 라운딩에 의한 임계 넓이(critical dimension)의 손실을 방지할 수 있고, 하부의 도전막의 노출을 방지하여 원하는 크기의 도전막 패턴을 구현할 수 있으며 따라서, 공정 마진을 증가시킬 수 있다.

Description

반도체 장치의 제조 방법(A METHOD OF FABRICATING SEMICONDUCTOR DEVICE)
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 단차를 갖는 반도체 장치의 배선 형성 방법에 관한 것이다.
DRAM 반도체 장치의 제조 공정 중 포토 리소그라피(PHOTO LITHOGRAPHY)에 의한 배선 공정에서 소자 형성 영역간에 단차가 크게 생기면 공정 마진이 감소되어 공정 난이도가 증가한다. 예를 들어, 커패시터를 스택(stack) 형태로 쌓아 올릴 경우, 디자인 룰(design rule)이 감소할수록 커패시터의 스토리지 전극은 더욱 높아지고 따라서, 단차는 더욱 커지게 된다.
이에 따라 셀 어레이(cell array)에서의 DOF 마진(depth of focus margin)과 주변 회로부의 DOF 마진 영역의 오버랩(overlap)이 작아지고 한 번의 포토 마스크 노광으로는 두 영역 모두에서 만족한 패턴을 얻을 수 없다.
도 1a 내지 도 1d는 종래의 반도체 장치의 제조 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 1a를 참조하면, 종래의 반도체 장치의 제조 방법은, 먼저 반도체 기판 상에 예를 들어, 셀 어레이 영역(cell array region)과 주변 회로 영역(periphery region)이 형성된다.(도면에 미도시) 상기 영역들에 의해 단차가 To만큼 생긴다. 상기 소자들을 포함하여 상기 반도체 기판 상에 층간 절연막(10)이 형성된다.
다음에, 상기 절연막(10) 상에 일정한 두께로 배선을 위한 도전막(12)이 형성된다. 상기 도전막(12)은 저단차 영역(A)과 고단차 영역(B)에서 같은 두께 Tm으로 형성된다. 그리고, 상기 도전막(12) 상에 포토레지스트막(14)이 형성된다.
유동성이 큰 상기 포토레지스트막(14)은 스핀(spin) 방식으로 형성된다. 이때, 상기 포토레지스트막(14)은 저단차 영역(A)부터 상기 포토레지스트막(14)이 채워지기 때문에 상기 저단차 영역에 형성되는 포토레지스트막(14)의 두께(Tl)은 고단차 영역에 형성되는 포토레지스트막(14)의 두께(Th)보다 상대적으로 두껍게 형성된다.(Tl>Th)
따라서, 상기 포토레지스트막(14)에 의한 저단차 영역(A)과 고단차 영역(B)의 단차는 상기 포토레지스트막(14)에 의해 To에서 Tf 두께로 바뀐다.(Tf<To) 상기 Tf는 마스크의 동일 포컬 플레인(focal plan) 상에 형성된 저단차 영역(A)과 고단차 영역(B)의 패턴이 갖는 포커스 마진(focus margin)이 단차에 의해 감소되는 양이다.
그리고 나서, 마스크 기판(16) 상에 상기 포토레지스트막(14)을 패터닝하기 위한 마스크 패턴(18)이 형성된다. 저단차 영역(A)에 형성되는 마스크 패턴(18)의 크기(size)를 Ll이라하고, 상기 마스크 패턴(18)간의 간격(space size)을 Sl이라고 할 때, 상기 마스크 패턴(18)의 크기와 상기 마스크 패턴간의 간격은 같은 크기로 형성된다.(Ll=Sl)
그리고, 고단차 영역(B)에 형성되는 마스크 패턴(18)의 크기를 Lh라하고, 상기 마스크 패턴(18)간의 간격을 Sh라 할 때, 마찬가지로 상기 마스크 패턴(18)의 크기와 마스크 패턴간의 간격은 같은 크기로 형성된다.(Lh=Sh)
다음으로, 도 1b에 있어서, 상기 마스크 패턴(18)을 사용하여 상기 포토레지스트막(14)을 노광함으로써 포토레지스트막 패턴(14a)이 형성된다.
노광 에너지가 작으면, 상기 포토레지스트막 패턴(14a)은 저단차 영역(A)에서의 포토레지스트막(14)의 두께 Tl이 고단차 영역(B)에서의 포토레지스트막(14)의 두께 Th보다 두껍기 때문에 Ll=Sl이고 Lh=Sh인 관계를 갖는 마스크 패턴(18)을 마스크로 사용하여 노광할 때, 저단차 영역(A)에는 고단차 영역(B)에서보다 노광 에너지(energy)가 상대적으로 부족하기 때문에 포토레지스트막(14)의 하부까지 완전히 노광되지 않아 포토레지스트막(14)이 남는 스컴(scum)이나 브리지(bridge) 등의 문제가 생긴다.
이러한 문제를 제거하기 위해 반대로 노광 에너지를 증가시키면, 저단차 영역(A)의 포토레지스트막 패턴(14a)은 잘 형성되지만, 고단차 영역(B)에서는 포토레지스트막(14a)에 가해지는 노광 에너지가 상대적으로 과도하여 포토레지스트막(14a)이 많이 노광되기 때문에 패턴 크기(pattern size)가 작아지거나 포토레지스트막(14a)의 손실(loss)에 의한 나칭(notching) 현상이 발생된다.
따라서, 노광 에너지가 부족하거나 과도한 조건에서는 공정의 포커스 마진이 감소하여 저단차 영역(A)과 고단차 영역(B)에서의 공정 마진이 감소하고, 공정 난이도가 증가하게 된다.
도 1c를 참조하면, 상기 포토레지스트막 패턴(14a)을 마스크로 사용하여 상기 도전막(12)을 선택적으로 식각함으로써 배선을 위한 도전막 패턴(12a)이 형성된다. 이때, 상기 포토레지스트막 패턴(14a)과 도전막(12)간의 선택비 차이가 충분하지 않으면 상기 포토레지스트막 패턴(14a)의 손실(Te)이 발생하게 된다.
상기 포토레지스트막 패턴(14a)은 상부(top)나 측면(side)보다 포토레지스트막 패턴(14a)의 상부 코너(top corner) 부분에서 식각량이 많기 때문에 도 1c에 도시된 바와 같이, 포토레지스트막 패턴(14a)의 상부 코너 부분이 둥글게(rounding) 된다.
그러나, 상기 고단차 영역(B)의 포토레지스트막(14)의 두께가 저단차 영역(A)의 포토레지스트막(14)의 두께보다 상대적으로 얇기 때문에 식각에 의한 포토레지스트막 패턴(14a)의 손실로 인해 고단차 영역(B)의 도전막(12)이 저단차 영역(A)의 도전막(12)보다 먼저 노출되고, 상기 도전막(12)이 Tme만큼 식각되는 나칭(notching) 현상이 생기게 된다.
따라서, 포토레지스트막 패턴(14a)을 마스크로 사용하여 고단차 영역에 형성된 도전막 패턴(12a)은 Tm-Tme의 두께를 갖는다.
이에 대한 해결 방법으로 보다 두꺼운 포토레지스트막(14)이 요구되지만 포토레지스트막(14)의 두께가 두꺼워진 만큼 포커스 마진이 감소되기 때문에 공정에 적용이 어렵다.
또는, 단차가 높은 셀 어레이 영역과 낮은 주변 회로 영역을 두 번 또는 여러 번에 나누어 각 영역에 대하여 최상의 조건으로 노광을 함으로써 최상의 패턴을 얻을 수 있으나, 이 방법은 공정 비용이 많이 드는 문제가 있다.
마지막으로, 남아 있는 상기 포토레지스트막 패턴(14a)을 제거함으로써 도 1d와 같이, 배선 형성을 위한 도전막 패턴(12a)이 형성된다. 저단차 영역(A)의 도전막 패턴(12a)은 원하는 두께(Tm)가 형성되지만, 고단차 영역(B)의 도전막 패턴(12a)은 일부 식각되어 상기 도전막 패턴(12a)의 두께는 Tm-Tme로 원하는 도전막 패턴(12a)을 얻지 못한다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 한 번의 포토레지스트막의 노광으로 저단차 영역과 고단차 영역 모두에서 만족한 포토레지스트막 패턴을 얻어 원하는 배선을 위한 도전막 패턴을 형성할 수 있는 반도체 장치의 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 장치의 제조 방법의 공정들을 순차적으로 보여주는 흐름도;
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 장치의 제조 방법의 공정들을 순차적으로 보여주는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 절연막 12, 102 : 도전막
14, 104 : 포토레지스트막 16, 106 : 마스크 기판
18, 108 : 마스크 패턴
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 기판 상에 저단차 영역과 고단차 영역을 갖는 반도체 장치의 제조 방법은, 상기 반도체 기판 상에 절연막과 도전막을 차례로 형성하는 단계와; 상기 도전막 상에 포토레지스트막를 형성하는 단계와; 마스크를 사용하여 상기 포토레지스트막을 패터닝하되, 상기 고단차 영역에서는 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크를 사용하여 패터닝하는 단계와; 상기 포토레지스트막 패턴을 마스크로 사용하여 상기 도전막을 식각하여 상기 저단차 영역 및 고단차 영역에 원하는 크기의 도전막 패턴을 형성하는 단계를 포함한다.
(작용)
도 2a를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 제조 방법은, 저단차 영역과 고단차 영역을 갖는 반도체 기판 상에 절연막과 도전막이 차례로 형성된다. 도전막 상에 포토레지스트막이 형성된 후, 마스크를 사용하여 포토레지스트막을 패터닝하되, 고단차 영역에서는 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크가 사용되어 패터닝된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 고단차 영역에서 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크를 사용함으로써, 포토레지스트막의 식각시 노광 에너지 양에 따른 포토레지스트막의 손실을 방지할 수 있고, 포토레지스트막의 라운딩에 의한 임계 넓이(critical dimension)의 손실을 방지할 수 있고, 하부의 도전막의 노출을 방지하여 원하는 크기의 도전막 패턴을 구현할 수 있으며 따라서, 공정 마진을 증가시킬 수 있다.
(실시예)
이하, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 장치의 배선 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.
도 2a를 참조하면, 본 발명의 반도체 장치의 배선 형성 방법은, 먼저 반도체 기판 상에 예를 들어, 셀 어레이 영역과 주변 회로 영역이 형성된다.(도면에 미도시) 이때, 상기 영역들에 의해 단차가 To만큼 생긴다. 상기 주변 회로가 형성된 영역은 저단차 영역(A) 그리고, 상기 셀 어레이가 형성된 영역은 고단차 영역(B)이 된다.
다음에, 상기 영역들을 완전히 덮도록 상기 반도체 기판 상에 절연을 위한 층간 절연막(100)이 형성된다. 상기 절연막(100) 상에 배선을 위한 도전막(102)이 상기 저단차 영역(A)과 고단차 영역(B)에 일정한 두께 Tm으로 형성된다.
그리고 나서, 상기 도전막(102) 상에 포토레지스트막(104)이 형성된다. 상기 포토레지스트막(104)은 스핀(spin) 방식으로 웨이퍼를 회전시킴으로써 형성된다.
상기 저단차 영역(A)부터 포토레지스트막(104)이 채워지기 때문에 상기 저단차 영역(A)에 형성되는 포토레지스트막(104) 두께(Tl)는 상기 고단차 영역(B)에 형성되는 포토레지스트막(104)의 두께(Th)보다 상대적으로 두껍게 형성된다.(Tl>Th)
따라서, 상기 포토레지스트막(104)에 의한 저단차 영역(A)과 고단차 영역(B)의 단차는 상기 포토레지스트막(104)에 의해 To에서 Tf 두께로 바뀐다.(Tf<To)
다음으로, 마스크 기판(106) 상에 상기 포토레지스트막(104)을 패터닝하기 위한 마스크 패턴(108)이 형성된다. 상기 저단차 영역(A)에 형성되는 마스크 패턴(108)의 크기를 Ll이라 하고, 상기 마스크 패턴(108) 간의 간격을 Sl이라 할 때, 상기 저단차 영역(A)에서는 상기 마스크 패턴(108)의 크기보다 마스크 패턴간의 간격(Sl)이 더 크게 형성된다.(Ll<Sl)
그리고, 상기 고단차 영역(B)에 형성되는 마스크 패턴(108)의 크기를 Lh라하고, 상기 마스크 패턴(108) 간의 간격을 Sh라 할 때, 고단차 영역(B)에서는 상기 마스크 패턴(108)의 크기가 마스크 패턴(108) 간의 간격보다 더 크게 형성된다.(Lh>Sh)
상기 마스크 패턴(108)을 마스크로 사용하여 상기 포토레지스트막(104)을 식각함으로써 도 2b와 같이, 포토레지스트막 패턴(104a)이 형성된다. 이때, 고단차 영역에서 상기 포토레지스트막(104)은 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 큰 마스크 패턴(108)을 갖는 마스크가 사용되어 패터닝된다.
저단차 영역에서 상기 포토레지스트막(104)은 많이 노광되기 위해서 마스크 패턴간의 간격이 넓은 마스크 패턴(108)을 갖는 마스크가 사용되어 패터닝된다.
상술한 바와 같이, Ll<Sl이고, Lh>Sh인 관계를 갖는 마스크 패턴(108)을 마스크로 사용하여 상기 포토레지스트막(104)을 노광할 때 저단차 영역(A)은 고단차 영역(B)보다 상대적으로 많은 노광 에너지를 필요로 하며 이는, 마스크 패턴(108)의 크기보다 넓어진 마스크 패턴간의 간격(Sl)에 의해 보상을 받는다. 따라서, 포토레지스트막 패턴(14a)의 형성시 포토레지스트막(104)이 남는 스컴이나 브리지와 같은 노광 에너지가 부족하여 발생되는 문제점이 방지된다.
그리고, 고단차 영역(B)은 과도한 노광 에너지가 마스크 패턴간의 간격(Sh)보다 커진 마스크 패턴 크기(Ll)에 의해 보상되어 적정 에너지로 노광되기 때문에 각각의 저단차 영역(A)과 고단차 영역(B)에서 공정의 포커스 마진이 증가하게 된다. 그러므로, 마스크 패턴의 크기와 마스크 패턴간의 간격을 조절하여 포토레지스트막 패턴(104a)을 형성함으로써 공정 마진이 증가하고, 공정을 보다 쉽게 할 수 있다.
다음에, 도 2c에 있어서, 상기 포토레지스트막 패턴(104a)을 마스크로 사용하여 상기 도전막(102)을 식각함으로써 상기 저단차 영역 및 고단차 영역에 원하는 크기의 도전막 패턴(102a)이 형성된다.
상기 도전막(102)을 식각할 때 상기 도전막(102)과 상기 포토레지스트막 패턴(104a)간의 선택비 차가 충분하지 않기 때문에 저단차 영역(A)과 도단차 영역(B)에서 Te만큼 포토레지스트막 패턴(104a)의 두께가 손실된다.
포토레지스트막 패턴(104a)의 식각량은 포토레지스트막 패턴의 상부(top)나 측면(side)보다 상부 코너(top corner)에서 많기 때문에 포토레지스트막 패턴(104a)의 상부 모양이 도면에 도시된 바와 같이, 둥들게(rounding)된다.
그러나, 본 발명에서 고단차 영역(B)에 형성된 마스크 패턴(108)의 크기(Lh)를 크게 하여 반도체 기판 상에 형성하고자 하는 도전막 패턴(102a) 크기보다 상대적으로 큰 포토레지스트막 패턴(104a)을 형성함으로써, 식각시 포토레지스트막 패턴(104a)의 손실과 포토레지스트막 패턴(104a)의 라운딩에 의한 임계 넓이(critical dimension)의 손실을 방지하고, 후속 배선을 위한 도전막(102)의 식각시 마스크로서의 기능을 보강한다.
마지막으로, 상기 포토레지스트막 패턴(104a)을 제거함으로써 도 2d에 도시된 바와 같이, 저단차 영역(A)과 고단차 영역(B)에 원하는 크기(Tm)의 도전막 패턴(102a)이 형성된다.
본 발명은 단차가 높은 영역의 배선을 형성하는데 있어서, 고단차 영역에서 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴을 갖는 마스크를 사용함으로써, 포토레지스트막의 식각시 노광 에너지 양에 따른 포토레지스트막의 손실을 방지할 수 있고, 포토레지스트막의 라운딩에 의한 임계 넓이(critical dimension)의 손실을 방지할 수 있고, 하부의 도전막의 노출을 방지하여 원하는 크기의 도전막 패턴을 구현할 수 있으며 따라서, 공정 마진을 증가시킬 수 있는 효과가 있다.

Claims (3)

  1. 반도체 기판 상에 저단차 영역(A)과 고단차 영역(B)을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 반도체 기판 상에 절연막(100)과 도전막(102)을 차례로 형성하는 단계와;
    상기 도전막(102) 상에 포토레지스트막(104)을 형성하는 단계와;
    마스크를 사용하여 상기 포토레지스트막(104)을 패터닝하되, 상기 고단차 영역(B)에서는 반도체 기판 상에 형성하고자 하는 도전막 패턴 크기보다 상대적으로 큰 마스크 패턴(108)을 갖는 마스크를 사용하여 패터닝하는 단계와;
    상기 포토레지스트막 패턴(104a)을 마스크로 사용하여 상기 도전막(102)을 식각하여 상기 저단차 영역(A) 및 고단차 영역(B)에 원하는 크기의 도전막 패턴(102a)을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 저단차 영역(A)에서는 포토레지스트막(104)이 많이 노광되게 하기 위해 마스크 패턴(108)간의 간격(Sh)이 넓은 마스크를 사용하여 상기 포토레지스트막(104)을 패터닝하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 포토레지스트막(104)은, 저단차 영역(A)에 형성되는 포토레지스트막(104)의 두께(Tl)가 고단차 영역(B)에 형성되는 포토레지스트막(104)의 두께(Th)보다 상대적으로 두껍게 형성되는 반도체 장치의 제조 방법.
KR1019980026917A 1998-07-03 1998-07-03 반도체장치의 도전막 패턴 형성방법 KR100290588B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980026917A KR100290588B1 (ko) 1998-07-03 1998-07-03 반도체장치의 도전막 패턴 형성방법
TW088107371A TW499712B (en) 1998-07-03 1999-05-06 Method for fabricating integrated circuit device
DE19930296A DE19930296B4 (de) 1998-07-03 1999-07-01 Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe
US09/346,271 US6316358B1 (en) 1998-07-03 1999-07-01 Method for fabricating an integrated circuit device
JP11189014A JP2000040661A (ja) 1998-07-03 1999-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026917A KR100290588B1 (ko) 1998-07-03 1998-07-03 반도체장치의 도전막 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20000007539A true KR20000007539A (ko) 2000-02-07
KR100290588B1 KR100290588B1 (ko) 2001-06-01

Family

ID=19543076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026917A KR100290588B1 (ko) 1998-07-03 1998-07-03 반도체장치의 도전막 패턴 형성방법

Country Status (5)

Country Link
US (1) US6316358B1 (ko)
JP (1) JP2000040661A (ko)
KR (1) KR100290588B1 (ko)
DE (1) DE19930296B4 (ko)
TW (1) TW499712B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537844B1 (en) 2001-05-31 2003-03-25 Kabushiki Kaisha Toshiba Manufacturing method for exposure mask, generating method for mask substrate information, mask substrate, exposure mask, manufacturing method for semiconductor device and server
JP4675504B2 (ja) * 2001-06-20 2011-04-27 ルネサスエレクトロニクス株式会社 マスクパターンの設計方法
CN103777468B (zh) 2012-10-23 2016-06-15 无锡华润上华半导体有限公司 基于高台阶斜坡的光刻方法及系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431415A (en) * 1987-07-27 1989-02-01 Nec Corp Semiconductor device
JPH02228022A (ja) * 1989-02-28 1990-09-11 Seiko Epson Corp ホールパターンの形成方法
CA2037705A1 (en) * 1990-04-18 1991-10-19 Mark C. Hakey Method and apparatus for enhancing the depth of focus in projection lithography
JPH0532082A (ja) * 1991-07-30 1993-02-09 Mitsubishi Paper Mills Ltd オフセツト印刷版用アルミニウム支持体の連続電解粗面 化処理方法
US5592259A (en) * 1991-08-09 1997-01-07 Nikon Corporation Photomask, an exposure method and a projection exposure apparatus
US5391441A (en) * 1992-02-21 1995-02-21 Hitachi, Ltd. Exposure mask and method of manufacture thereof
JP3176754B2 (ja) * 1992-03-17 2001-06-18 旭メディカル株式会社 血液成分分離用膜
JP2861642B2 (ja) * 1992-06-18 1999-02-24 日本電気株式会社 半導体装置の製造方法
JP2725578B2 (ja) * 1993-11-11 1998-03-11 日本電気株式会社 半導体装置とその製造方法
JP2658959B2 (ja) * 1995-03-31 1997-09-30 日本電気株式会社 半導体装置およびその製造方法
JP3686129B2 (ja) * 1995-08-28 2005-08-24 株式会社日立製作所 半導体集積回路装置の製造方法
JP2998655B2 (ja) * 1996-09-30 2000-01-11 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE19930296A1 (de) 2000-01-13
KR100290588B1 (ko) 2001-06-01
DE19930296B4 (de) 2005-10-06
US6316358B1 (en) 2001-11-13
JP2000040661A (ja) 2000-02-08
TW499712B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
KR20020039839A (ko) 반도체 소자의 제조방법
US6743693B2 (en) Method of manufacturing semiconductor memory
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
KR100670396B1 (ko) 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR19990031075A (ko) 반도체 장치의 콘택홀 형성 방법
US20040115442A1 (en) Photomask, in particular alternating phase shift mask, with compensation structure
KR100702308B1 (ko) 반도체소자의 제조방법
KR100313957B1 (ko) 커패시터 제조방법
KR0135246B1 (ko) 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100709453B1 (ko) 반도체소자의 비트라인 형성방법
KR0165491B1 (ko) 더미 패턴을 구비한 반도체 메모리 장치 및 그 제조방법
KR100315040B1 (ko) 디램 소자의 캐패시터 형성방법
KR19990003882A (ko) 반도체 장치의 미세 패턴 형성방법
KR100204021B1 (ko) 반도체 장치의 전하저장전극 형성 방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100557923B1 (ko) 반도체 메모리 소자의 제조방법
KR19980026392A (ko) 반도체 장치의 전하저장전극 형성방법
KR100396689B1 (ko) 반도체소자의게이트제조방법
JPS62165329A (ja) 半導体集積回路装置及びその製造方法
KR20020002641A (ko) 반도체소자의 제조방법
KR20010084825A (ko) 반도체 소자의 패턴 형성 방법
KR19980020704A (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee