JP3686129B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3686129B2 JP3686129B2 JP21887795A JP21887795A JP3686129B2 JP 3686129 B2 JP3686129 B2 JP 3686129B2 JP 21887795 A JP21887795 A JP 21887795A JP 21887795 A JP21887795 A JP 21887795A JP 3686129 B2 JP3686129 B2 JP 3686129B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- region
- light transmission
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 201
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 230000005540 biological transmission Effects 0.000 claims description 132
- 239000004020 conductor Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 81
- 239000003990 capacitor Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 35
- 230000006870 function Effects 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 14
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 238000005553 drilling Methods 0.000 claims description 6
- 230000002441 reversible effect Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 51
- 239000010410 layer Substances 0.000 description 30
- 238000012546 transfer Methods 0.000 description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 238000001312 dry etching Methods 0.000 description 23
- 239000012535 impurity Substances 0.000 description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000010363 phase shift Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 241000276498 Pollachius virens Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、露光処理に際して位相シフト・リソグラフィ技術を用いる半導体集積回路装置の製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
フォトマスク上の回路パターンをｇ線（４３６ｎｍ）やｉ線（３６５ｎｍ）等のような光を使用して半導体基板上に転写するフォトリソグラフィ技術においては、半導体集積回路装置の素子集積度の向上に伴って、良好に転写することのできるパターンの最小加工寸法に限界が生じつつある。
【０００３】
この良好に転写可能なパターンの最小加工寸法を小さくする方法として、露光光の波長をさらに短くすることが考えられるが、現実には、様々な問題があり、簡単に光の波長を短くすることはできない。
【０００４】
そこで、露光波長を変えることなく解像度を向上させるために露光装置における光学系の開口数（ＮＡ）を大きくする技術がある。しかし、この場合、ＮＡの増大や短波長の光の使用に伴い、焦点深度が極端に浅くなる問題があった。
【０００５】
このため、焦点深度を浅くすることなく解像度の向上を図る様々な露光技術が検討されており、その代表的な手段として位相シフト・マスクを用いる位相シフト・リソグラフィ技術がある。
【０００６】
位相シフト・リソグラフィ技術は、位相シフトマスク（レチクルも含む）を透過する光の位相を操作することによって、投影像の分解能およびコントラストを向上させる技術であり、位相シフトマスク上の所定の位置には透過光に位相差を生じさせる位相シフタが形成されている。
【０００７】
例えば、特公昭６２−５９２９６号公報には、遮光領域を挾んで互いに隣接する一対の光透過領域の一方に透明膜を設けることにより、露光処理に際して、これら２つの光透過領域を透過した光の間に位相差を生じさせ、その干渉光が半導体ウエハ上の遮光領域となる個所で弱め合うように操作する位相シフト技術が開示されている。
【０００８】
また、特開昭６２−６７５１４号公報には、マスクの遮光領域の一部を除去して微細な開口パターンを形成した後、この開口パターンまたはその近傍に存在する光透過領域のいずれか一方に透明膜を設けることにより、透光領域を透過した光と開口パターンを透過した光との間に位相差を生じさせ、透光領域を透過した光の振幅分布が横方向に広がるのを防止する位相シフト技術が開示されている。
【０００９】
また、特開平２−１４０７４３号公報には、マスクの透光領域の一部に位相シフタを設けることにより、透過光に位相差を生じさせ、位相シフタ境界部を強調させる位相シフト技術が開示されている。
【００１０】
【発明が解決しようとする課題】
ところが、位相シフト・リソグラフィ技術においては、単純な繰り返しパターンの転写に適用する場合は問題ないが、半導体集積回路装置を構成するパターン等のような複雑なパターンの転写に適用する場合には、位相シフタの配置の仕方等が難しく、パターンを良好に転写することができない場合が生じる問題がある。
【００１１】
例えばＤＲＡＭの互いに隣接するワード線間において、ビット線用の接続孔やキャパシタ用の接続孔が配置される領域は、その接続孔の合わせ余裕等をとる関係上、そのワード線同士の間隔が他のワード線隣接領域における間隔よりも広くなる箇所がある。
【００１２】
このようなワード線を位相シフトマスクを用いて転写する場合、互いに隣接する光透過領域（ワード線転写用）のいずれか一方の上に位相シフタを配置するが、上述したように、隣接する光透過領域間に間隔の異なる領域があると、その箇所で光の位相を良好に操作することができなくなる結果、本来幅広となってほしい箇所が細ってしまったり、細くていい箇所が太ってしまったりする等、形状や寸法等が設計通りにできなくなり、パターンを良好に転写することができない場合が生じる。
【００１３】
また、例えばＤＲＡＭにおいては、全体のメモリ容量が増大する傾向にあり、素子集積度の向上が図られているが、素子集積度の向上に伴って隣接するキャパシタパターンの間隔も狭くなっている。
【００１４】
このため、キャパシタ用の接続孔を位相シフトマスクを用いて転写する場合、接続孔を開けるための光透過領域の周囲に補助パターンを配置するが、上述するように隣接するキャパシタパターンの間隔が狭くなるにつれて、ただ単に補助パターンを配置したのでは、隣接する補助パターン同士を透過した光の干渉等によってその補助パターンの間に当たる位置、すなわち、本来パターンが形成されないはずの領域にパターンが形成されてしまう場合が生じる。
【００１５】
本発明の目的は、位相シフタを有するフォトマスクを用いて所定のパターンを転写する場合において、転写パターンの形状および寸法を設計パターンに忠実に転写することのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明の半導体集積回路装置の製造方法は、半導体基板上に互いに平行に延在する複数の配線を設けてなる半導体集積回路装置の製造方法であって、以下の工程を有するものである。
【００１９】
（ａ）前記半導体基板上に配線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程。
【００２０】
（ｂ）前記複数の配線を転写するために設けられた互いに平行に延在する複数の光透過領域を備え、かつ、前記複数の光透過領域のうち、互いに隣接する光透過領域のいずれか一方に透過光の位相を変える位相シフタを配置してなるフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程。
【００２１】
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記複数の配線のパターンを転写する工程。
【００２２】
（ｄ）前記フォトレジスト膜に転写された配線のパターンをマスクとして、前記配線形成用の導体膜をパターニングすることにより、前記複数の配線を形成する工程。
【００２３】
また、本発明の半導体集積回路装置の製造方法は、半導体基板上に幅広領域と幅の狭い領域とを有する配線を設けてなる半導体集積回路装置の製造方法であって、以下の工程を有するものである。
【００２４】
（ａ）前記半導体基板上に配線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程。
【００２５】
（ｂ）前記配線を転写するために設けられ、幅広領域と幅の狭い領域とを有する光透過領域を備えてなるフォトマスクであって、前記光透過領域の幅広領域の一部に遮光領域を配置するとともに、前記光透過領域を取り囲む遮光領域において、前記光透過領域の幅広領域と幅の狭い領域との境界領域の近傍に、その光透過領域を透過する光とは逆位相の光を形成するような微細な光透過領域からなる補助パターンを配置してなるフォトマスクを用意する工程。
【００２６】
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記配線のパターンを転写する工程。
【００２７】
（ｄ）前記フォトレジスト膜に転写された配線のパターンをマスクとして、前記配線形成用の導体膜をパターニングすることにより、前記配線を形成する工程。
【００２８】
また、本発明の半導体集積回路装置の製造方法は、半導体基板上に所定の層間を接続する複数の接続孔を有する半導体集積回路装置の製造方法であって、以下の工程を有するものである。
【００２９】
（ａ）前記半導体基板上にフォトレジスト膜を堆積する工程。
【００３０】
（ｂ）前記複数の接続孔を転写するために設けられた複数の光透過領域と、その各々の光透過領域の周囲に設けられた補助パターンとを備え、かつ、前記複数の光透過領域または前記補助パターンのいずれか一方に透過光の位相を変える位相シフタを配置してなるフォトマスクであって、前記複数の光透過領域の各々に、周囲の環境に応じて非対称的に補助パターンを配置してなるフォトマスクを用意する工程。
【００３１】
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記複数の接続孔のパターンを転写する工程。
【００３２】
（ｄ）前記フォトレジスト膜に転写された接続孔のパターンをマスクとして接続孔を穿孔する工程。
【００３３】
【作用】
上記した本発明の半導体集積回路装置の製造方法によれば、例えば互いに隣接するワード線転写用の光透過領域の間隔を、各々の間隔ラインの中で一定としたことにより、互いに隣接する光透過領域を透過した光の位相差操作を、その双方の光透過領域間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターン（ワード線ＷＬ）の形状および寸法を設計通り忠実に形成することが可能となる。
【００３４】
また、上記した本発明の半導体集積回路装置の製造方法によれば、例えばビット線形成用の各光透過領域の幅広領域内に微細な遮光領域を配置するとともに、周囲の遮光領域において光透過領域の幅広領域と幅の狭い領域との境界領域の近傍に補助パターンを配置したことにより、その光透過領域の幅広領域と幅の狭い領域との面積比の違いに起因する透過光の大幅な変動を抑えることができるので、光透過領域の幅広領域および幅の狭い領域を設計通りに良好に転写することが可能となる。この結果、転写パターン（ビット線ＢＬ）の形状および寸法を設計通りに形成することが可能となる。
【００３５】
また、上記した本発明の半導体集積回路装置の製造方法によれば、例えばキャパシタ用の接続孔形成用の光透過領域の配置状態に応じて、その四辺に配置される補助パターンをその寸法を変える等、非対称的に配置することにより、無用なパターンを転写することなく、その接続孔用の光透過領域を良好に転写することが可能となる。この結果、キャパシタ用の接続孔の形状および寸法を設計通りに形成することが可能となる。
【００３６】
【実施例】
以下、本発明の実施例を図面に基づいて詳細に説明する（なお、実施例を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００３７】
（実施例１）
本実施例１の半導体集積回路装置は、例えば６４ＭビットＤＲＡＭである。ただし、ワードビット構成はこれに限定されるものではなく種々変更可能である。このＤＲＡＭが形成された半導体チップの要部の回路ブロック構成を図１に示す。
【００３８】
半導体チップに配置されたメモリセル領域Ｍには、複数個のメモリセルＭＣが図１の縦横方向に敷き詰められている。このメモリセルＭＣは、Ｈｉｇｈ（以下、単に“Ｈ”と略す）信号レベルまたはＬｏｗ（以下、単に“Ｌ”と略す）信号レベルの２値データのうち、いずれか一方を記憶するメモリの最小単位であり、１つのメモリセル選択ＭＯＳ・ＦＥＴＱｓと、１つのキャパシタＣとから構成されている。
【００３９】
このようなメモリセルＭＣは、相補形のビット線ＢＬ,/ＢＬと、これに直交して延在するワード線ＷＬとの交点近傍に配置されている。なお、/ ＢＬの“/ ”はアクティブロウを示している。また、ビット線ＢＬ,/ＢＬに接続されたメモリセルＭＣのキャパシタＣの一方の端子は、例えば電源電圧ＶDD/2の電位に設定されている。
【００４０】
この相補形のビット線ＢＬ,/ＢＬは、図１の縦方向にｍ列配置されており、個々のビット線ＢＬ,/ＢＬには、ｎ個のメモリセルＭＣが電気的に接続されている。そして、この相補形のビット線ＢＬ,/ＢＬは、図１の横方向に延在され、センスアンプ回路ＳＡおよび列選択ＭＯＳ・ＦＥＴＱｙを介してカラムデコーダ回路ＣＤおよびカラムドライバ回路と電気的に接続されている。
【００４１】
センスアンプ回路ＳＡは、ビット線ＢＬに伝送された微小電圧（または電流）を検知して増幅する回路であり、データ入出力信号配線Ｉ／Ｏ,/Ｉ／Ｏを介してメインアンプＭＡに接続され、さらにデータ出力バッファ回路ＤOBと電気的に接続されている。なお、/ ＢＬの“/ ”はアクティブロウを示している。
【００４２】
すなさち、ビット線ＢＬ,/ＢＬの微小信号は、ローカル入出力信号配線Ｉ／Ｏ,/Ｉ／Ｏを介してメインアンプＭＡに伝わり、メインアンプＭＡで増幅され、さらに、データ出力信号配線ＤOL,/ＤOLを介してデータ出力バッファ回路ＤOBに伝送されるようになっている。
【００４３】
データ出力バッファ回路ＤOBは、メモリセルＭＣから読み出された信号を途中の配線経路で減衰させずに外部装置に伝送できるように増幅するための回路であり、出力端子Ｄout と電気的に接続されている。なお、/ ＤOLの“/ ”はアクティブロウを示している。
【００４４】
また、カラムデコーダ回路ＣＤは、カラムアドレスバッファ回路からの信号を受けて所定の１本の列選択信号配線ＹＳＬを選択する回路である。カラムドライバ回路は、カラムデコーダ回路ＣＤからの信号により所定の１本のカラム選択配線に選択パルス電圧を供給する回路である。
【００４５】
また、カラムアドレスバッファ回路は、複数のアドレス信号を、タイミング発生回路からのカラム選択信号にしたがって取り込み保持するとともに、これらのカラムアドレス信号をもとに相補内部アドレス信号Ａを形成する回路である。
【００４６】
一方、ワード線ＷＬは、図１の横方向にｎ行配置されており、個々のワード線ＷＬには、ｍ個のメモリセルＭＣが電気的に接続されている。そして、このワード線ＷＬは、図１の縦方向に延在され、ロウデコーダ回路およびロウドライバ回路と電気的に接続されている。
【００４７】
ロウデコーダ回路は、ロウアドレスバッファ回路からの信号を受けて所定の１本のワード線ＷＬを選択する回路である。ロウデコーダ回路には、ロウアドレスバッファ回路からｉ+1ビットの相補内部アドレス信号が供給される。
【００４８】
ロウアドレスバッファ回路は、アドレスマルチプレクサ回路から伝送されるロウアドレス信号を、タイミング発生回路から供給されるタイミング信号にしたがって取り込み保持する。また、ロウドライバ回路は、ロウデコーダ回路からの信号により所定の１本のワード線ＷＬに選択パルス電圧を供給する回路である。なお、このＤＲＡＭの電源電圧は、例えば3.３Ｖ程度、接地電圧は、例えば０Ｖ程度である。
【００４９】
このＤＲＡＭのメモリセル領域における要部断面図および要部平面図を図２および図３〜図６に示す。また、このＤＲＡＭの周辺回路領域における要部断面図を図７に示す。なお、図２のメモリセル領域Ｍは図３〜図６のＩＩ−ＩＩ線における断面図を示している。
【００５０】
ＤＲＡＭを構成する半導体基板１ｓは、例えばｐ- 形のシリコン（Ｓｉ）単結晶からなり、その上部には、素子分離用のフィールド絶縁膜２が形成されている。
【００５１】
このフィールド絶縁膜２は、例えば二酸化シリコン（ＳｉＯ2 ）からなり、図３に示すように、フィールド絶縁膜２に囲まれた領域が素子の活性領域Ａとなる。
【００５２】
この活性領域Ａは、例えば平面逆Ｖ字状に形成されている。この活性領域Ａは、図３の横方向に沿って、所定の距離を隔てて配置されている。ただし、図３の縦方向に隣接する活性領域Ａ, Ａ同士は、その横方向長さの半分だけ横方向に相対的にずれた状態で配置されている。なお、長さＬ1 は、例えば0.４μｍ程度、また、長さＬ2 は、例えば0.３５μｍ程度である。
【００５３】
また、メモリセル領域Ｍにおける半導体基板１ｓの上部には、ｐウエル３ｐが形成されている。このｐウエル３ｐには、例えばｐ形不純物のホウ素が導入されている。そして、このｐウエル３ｐ上には、上記したメモリセルＭＣが形成されている。
【００５４】
このメモリセルＭＣは、１つのメモリセル選択ＭＯＳ・ＦＥＴ（以下、選択ＭＯＳという）４（上記回路図上のＱｓにあたる）と、１つのキャパシタ５（上記回路図上のＣにあたる）とから構成されている。この１個のメモリセルＭＣのサイズは、例えば1.１５μｍ2 程度である。
【００５５】
選択ＭＯＳ４は、半導体基板１ｓの上部に互いに離間して形成された一対の半導体領域４ａ, ４ｂと、半導体基板１ｓ上に形成されたゲート絶縁膜４ｃと、ゲート絶縁膜４ｃ上に形成されたゲート電極４ｄとを有している。
【００５６】
半導体領域４ａ, ４ｂは、選択ＭＯＳ４のソース領域およびドレイン領域を形成するための領域であり、この半導体領域４ａ, ４ｂには、例えばｎ形不純物のリンまたはヒ素（Ａｓ）が導入されている。なお、この半導体領域４ａ, ４ｂの間に選択ＭＯＳ４のチャネル領域が形成されている。
【００５７】
なお、選択ＭＯＳ４のゲート電極４ｄ下のチャネル領域は、平面で見たときに屈折した上辺と下辺とを有しているが、その屈折角度は１３５°以上に設計されているので、チャネル領域の上辺と下辺でほぼ同じバーズビークの伸びおよびフィールド絶縁膜２の端部の形状が得られるようになっている。
【００５８】
これにより、本実施例１によれば、選択ＭＯＳ４のチャネル領域の表面に段差が形成され難くなるので、チャネル領域の全面にほぼ同じ深さに不純物をイオン注入により導入することが可能となっている。このため、均一な不純物濃度分布を有するチャネル領域を得ることができるので、選択ＭＯＳ４のしきい値電圧の変動を防ぐことが可能となっている。
【００５９】
ゲート絶縁膜４ｃは、例えばＳｉＯ2 からなる。また、ゲート電極４ｄは、例えば低抵抗ポリシリコン膜からなる導体膜４ｄ1 上に、例えばタングステンシリサイド（ＷＳｉ2 ）からなる導体膜４ｄ2 を堆積して形成されている。この導体膜４ｄ2 により、ゲート電極４ｄの低抵抗化を図っている。ただし、ゲート電極４ｄは、低抵抗ポリシリコンの単体膜で形成しても良し、タングステン等のような所定の金属でも良い。
【００６０】
このゲート電極４ｄは、ワード線ＷＬの一部でもある。このワード線ＷＬは、図４に示すように、上記した活性領域Ａの延在方向に対して直交する方向に直線状に延在するように形成されている。
【００６１】
ワード線ＷＬのうち、活性領域Ａと交差する部分は、選択ＭＯＳ４のゲート電極４ｄを構成する部分であり、所定のしきい値電圧を得るために必要な一定の幅（Ｌｇ）を有し、ワード線ＷＬの他の部分よりも幅広となっている。このワード線ＷＬの幅広部分の幅Ｌｇは、例えば0.４４μｍ程度である。また、ワード線ＷＬの幅の狭い部分の幅Ｌ3 は、例えば0.３μｍ程度である。
【００６２】
このワード線ＷＬの幅広部分は、ワード線ＷＬの一部がワード線ＷＬの一方の側面から突出することで形成されている。ただし、その突出部が向かい合うように互いに隣接するワード線ＷＬ同士は、その突出部の位置が図４の縦方向に互いにずれるように、すなわち、その隣接するワード線ＷＬの突出部と凹部とがかみ合うように配置されている。なお、Ｌｇの寸法を有するワード線ＷＬの領域は、少なくとも製造プロセスにおけるマスク合わせ余裕寸法に相当する分、活性領域Ａの幅よりも広く設けられている。
【００６３】
ところで、本実施例１においては、その突出部が向かい合うように互いに隣接するワード線ＷＬの間隔Ｌ４ａ1,Ｌ４ａ2 が、ワード線ＷＬの延在方向において常に一定となっており、例えば0.３μ程度に設定されている。また、突出部の無い側が向かい合うように互いに隣接するワードＷＬの間隔Ｌ４ｂも、ワード線ＷＬの延在方向において常に一定となっており、例えば0.３μｍ程度に設定されている。
【００６４】
すなわち、本実施例１においては、互いに隣接するワード線ＷＬの間隔Ｌ４ａ1,Ｌ４ａ2 および間隔Ｌ４ｂが各々の間隔ラインの中で常に一定になるように設定されている。また、互いに隣接するワード線ＷＬの間隔Ｌ４およびワード線ＷＬの細い部分の幅Ｌ３が同一になっている。
【００６５】
このゲート電極４ｄ（ワード線ＷＬ）の上面および側面は、絶縁膜６ａ, ６ｂを介してキャップ絶縁膜（第１キャップ絶縁膜）７ａおよびサイドウォール（第１側壁絶縁膜）７ｂによって被覆されている。これらのキャップ絶縁膜７ａおよびサイドウォール７ｂは、層間絶縁膜８ａ〜８ｃによって被覆されている。
【００６６】
そして、層間絶縁膜８ａ〜８ｃには、半導体基板１ｓの上層部の半導体領域４ａが露出するような接続孔９ａ1 が形成され、層間絶縁膜８ａ, ８ｂには、半導体基板１ｓの上層部の半導体領域４ｂが露出するような接続孔９ｂ1 が形成されている。これら接続孔９ａ1,９ｂ1 の寸法は、例えば0.３６μｍ×0.３６μ程度である。
【００６７】
絶縁膜６ａ, ６ｂは、例えばＳｉＯ2 からなる。また、本実施例１においては、キャップ絶縁膜７ａおよびサイドウォール７ｂが、例えば窒化シリコンからなる。
【００６８】
絶縁膜６ａ, ６ｂは、例えば次の２つの機能を有している。すなわち、第１は、キャップ絶縁膜７ａおよびサイドウォール７ｂを形成する際にその成膜処理装置内が導体膜４ｄ２の構成金属元素で汚染されるのを防止する機能である。第２は、半導体集積回路装置の製造工程における熱処理等に際し、熱膨張差に起因してキャップ絶縁膜７ａおよびサイドウォール７ｂに加わるストレスを緩和する機能である。
【００６９】
キャップ絶縁膜７ａおよびサイドウォール７ｂは、層間絶縁膜８ａ, ８ｂに接続孔９ａ1,９ｂ1 を形成する際にエッチングストッパとして機能し、互いに隣接するワード線ＷＬ間に接続孔９ａ1,９ｂ1 を自己整合的に形成するための膜として機能している。すなわち、キャップ絶縁膜７ａおよびサイドウォール７ｂは、ワード線ＷＬの幅方向における接続孔９ａ1,９ｂ1 の寸法を規定している。
【００７０】
このため、例えば接続孔９ａ1,９ｂ1 がワード線ＷＬの幅方向（図３の左右方向）に多少ずれたとしても、キャップ絶縁膜７ａおよびサイドウォール７ｂがエッチングストッパとして機能するので、その接続孔９ａ1,９ｂ1 からワード線ＷＬの一部が露出するようなこともない。したがって、接続孔９ａ1,９ｂ1 の位置合わせ余裕を小さくすることができる。
【００７１】
なお、接続孔９ａ1,９ｂ1 がワード線ＷＬの長手方向（図３の上下方向）にずれたとしても、ここでは層間絶縁膜８ａ, ８ｂの厚さがある程度確保されているので、接続孔９ａ1,９ｂ1 から半導体基板１ｓの上面が露出することもない。
【００７２】
層間絶縁膜８ａは、例えばＳｉＯ2 からなり、層間絶縁膜８ｂは、例えばＢＰＳＧ（Boro Phospho Silicate Glass)からなる。この層間絶縁膜８ａは、その上層の層間絶縁膜８ｂ中のホウ素またはリンが下層の半導体基板１ｓに拡散するのを防止する機能を有している。
【００７３】
また、層間絶縁膜８ｂは、配線層の下地を平坦にする機能を有している。これにより、フォトリソグラフィのマージンを確保することができ、接続孔９ａ1,９ｂ1 や配線のパターン転写精度を向上させることができるようになっている。
【００７４】
層間絶縁膜８ｂ上には、例えばＳｉＯ2 からなる層間絶縁膜８ｃが形成されている。この層間絶縁膜８ｃは、後述するビット線形成工程時等において、層間絶縁膜８ｂからキャップ絶縁膜７ａの一部が露出していると、その露出部分がエッチングされてワード線ＷＬが露出してしまう場合があるので、それを防止するための膜である。したがって、そのような問題が生じない場合には、設けなくても良い。
【００７５】
層間絶縁膜８ｃ上には、ビット線ＢＬが形成されている。このビット線ＢＬは、例えば低抵抗ポリシリコンからなる導体膜（第２導体膜）ＢＬ1 の上層に、例えばＷＳｉ2 からなる導体膜（第２導体膜）ＢＬ2 が堆積されてなり、接続孔９ａ1 を介して半導体領域４ａと電気的に接続されている。
【００７６】
導体膜ＢＬ1 と層間絶縁膜８ｃとの間には、接続孔９ａ1 を形成する際にエッチングマスクとなったマスク膜（第２マスク膜）１０ｂが残されている。このマスク膜１０ｂは、接続孔９ａ1 形成時におけるエッチング選択比を高くするための膜で、例えば低抵抗ポリシリコンからなり、ビット線ＢＬの一部でもある。
【００７７】
ビット線ＢＬおよび接続孔９ａ1 の平面図を図５に示す。ビット線ＢＬは、ワード線ＷＬの延在方向に直交するように図５の横方向に直線状に延在している。ビット線ＢＬにおいて、活性領域Ａの中央に位置する部分には突出部が形成されており、この突出部にビット線用の接続孔９ｂ1 が配置されている。
【００７８】
ビット線ＢＬの中心線は、ビット線用の接続孔９ａ1 の中心に必ずしも一致させる必要はないが、一致させない場合には、ビット線ＢＬはキャパシタ用の接続孔９ｂ1,９ｂ2 （図２参照）を完全に囲むための突出部を必要とする。
【００７９】
なお、ビット線ＢＬに上記突出部を形成すると、その突出部と、その突出部側に隣接するビット線ＢＬとの間で短絡不良が生じる可能性がある。このため、その隣接するビット線ＢＬのうち、突出部が向かい合う部分を突出部から離れるように少し屈曲させている。
【００８０】
このビット線ＢＬの幅Ｌ5 は、例えば0.２８μｍ程度、ビット線ＢＬの突出部とそれに隣接するビット線ＢＬとの間隔Ｌ６は、例えば0.３μｍ程度、互いに隣接するビット線ＢＬの間隔Ｌ7 は、例えば0.５８μｍ程度である。
【００８１】
ビット線ＢＬの上面および側面は、絶縁膜６ｃ, ６ｄを介してキャップ絶縁膜（第２キャップ絶縁膜）１１ａおよびサイドウォール（第２側壁絶縁膜）１１ｂによって被覆されている。このキャップ絶縁膜１１ａおよびサイドウォール１１ｂは、層間絶縁膜８ｃ等に接続孔９ｂ2 を形成する際にエッチングストッパとして機能し、互いに隣接するビット線ＢＬ間に接続孔９ｂ2 を自己整合的に形成するための膜として機能している。すなわち、キャップ絶縁膜１１ａおよびサイドウォール１１ｂは、ビット線ＢＬの幅方向における接続孔９ｂ1,９ｂ2 の寸法を規定している。
【００８２】
したがって、例えば接続孔９ｂ1,９ｂ2 がビット線ＢＬの幅方向（図の上下方向）に多少ずれたとしても、キャップ絶縁膜１１ａおよびサイドウォール１１ｂがエッチングストッパとして機能するので、その接続孔９ｂ1,９ｂ2 が素子分離領域に入り込み過ぎることもない。このため、接続孔９ｂ1,９ｂ2 の位置合わせ余裕を小さくすることができる。
【００８３】
さらに、このキャップ絶縁膜１１ａおよびサイドウォール１１ｂは、絶縁膜１２によって被覆されている。この絶縁膜１２は、キャパシタ５を形成した後の下地の絶縁膜を除去する際にエッチングストッパとして機能する膜であり、例えば窒化シリコンからなる。
【００８４】
この絶縁膜１２の厚さは、例えば１００〜５００Å、好ましくは２５０Å程度に設定されている。これ以上厚いと、ダングリングボンドを終端するための最終的な水素アニール処理時に、水素が窒化シリコン膜で捕縛あるいは水素の移動が阻止されてしまい、充分な終端効果が得られなくなってしまうからである。
【００８５】
このビット線ＢＬの上層には、例えば円筒形のキャパシタ５が形成されている。すなわち、本実施例１のＤＲＡＭは、ＣＯＢ（Capacitor Over Bitline）構造となっている。キャパシタ５は、第１電極（第３導体膜）５ａ上にキャパシタ絶縁膜５ｂを介して第２電極５ｃが形成され構成されている。
【００８６】
第１電極５ａは、例えば低抵抗ポリシリコンからなり、接続孔９ｂ1 内に埋め込まれた導体膜（第１導体膜）１３を通じて選択ＭＯＳ４の一方の半導体領域４ｂと電気的に接続されている。導体膜１３は、例えば低抵抗ポリシリコンからなる。
【００８７】
このキャパシタ５の第１電極５ａおよびキャパシタ５用の接続孔９ｂ1,９ｂ2 の平面図を図６に示す。第１電極５ａは、ビット線ＢＬ用の接続孔９ａ1 の両側に１個ずつ配置されている。個々の第１電極５ａは、例えば互いに隣接する２つのワード線ＷＬをまたぐように長方形状に形成されており、その横方向の長さは、例えば1.１４μｍ程度、縦方向の長さは、例えば0.５６μｍ程度である。
【００８８】
キャパシタ絶縁膜５ｂは、例えば窒化シリコン膜上にＳｉＯ2 膜が堆積されて形成されている。また、第２電極５ｃは、例えば低抵抗ポリシリコンからなり、所定の配線と電気的に接続されている。
【００８９】
なお、キャパシタ５の第１電極５ａの下部のマスク膜（第３マスク膜）１０ｃは、接続孔９ｂ2 を穿孔する際にマスクとして用いた膜である。このマスク膜１０ｃは、例えば低抵抗ポリシリコンからなり、キャパシタ５の第１電極５ａの一部となっている。
【００９０】
一方、図７に示すように、周辺回路領域Ｐにおける半導体基板１ｓの上部には、ｐウエル３ｐおよびｎウエル３ｎが形成されている。このｐウエル３ｐには、例えばｐ形不純物のホウ素が導入されている。また、ｎウエル３ｎには、例えばｎ形不純物のリンまたはＡｓが導入されている。そして、このｐウエル３ｐ上およびｎウエル３ｎ上には、例えばｎＭＯＳ１４およびｐＭＯＳ１５が形成されている。
【００９１】
これらのｎＭＯＳ１４およびｐＭＯＳ１５によって、ＤＲＡＭのセンスアンプ回路、カラムデコーダ回路、カラムドライバ回路、ロウデコーダ回路、ロウドライバ回路、Ｉ／Ｏセレクタ回路、データ入力バッファ回路、データ出力バッファ回路および電源回路等のような周辺回路が形成されている。
【００９２】
ｎＭＯＳ１４は、ｐウエル３ｐの上部に互いに離間して形成された一対の半導体領域１４ａ, １４ｂと、半導体基板１ｓ上に形成されたゲート絶縁膜１４ｃと、ゲート絶縁膜１４ｃ上に形成されたゲート電極１４ｄとを有している。
【００９３】
半導体領域１４ａ, １４ｂは、ｎＭＯＳ１４のソース領域およびドレイン領域を形成するための領域であり、この半導体領域１４ａ, １４ｂには、例えばｎ形不純物のリンまたはＡｓが導入されている。なお、この半導体領域１４ａ, １４ｂの間にｎＭＯＳ１４のチャネル領域が形成されている。
【００９４】
ゲート絶縁膜１４ｃは、例えばＳｉＯ2 からなる。また、ゲート電極１４ｄは、例えば低抵抗ポリシリコンからなる導体膜１４ｄ1 上にＷＳｉ2 からなる導体膜１４ｄ2 が堆積されてなる。ただし、ゲート電極１４ｄは、例えば低抵抗ポリシリコンの単体膜で形成しても良いし、金属で形成しても良い。
【００９５】
ゲート電極１４ｄの上面および側面には、絶縁膜６ａ, ６ｂを介してキャップ絶縁膜７ａおよびサイドウォール７ｂが形成されている。絶縁膜６ａ, ６ｂは、上記したメモリセル領域Ｍの絶縁膜６ａ, ６ｂと同一の機能を有しており、例えばＳｉＯ2 からなる。
【００９６】
また、キャップ絶縁膜７ａおよびサイドウォール７ｂは、例えば窒化シリコンからなる。ただし、この場合のサイドウォール７ｂは、主としてＬＤＤ（Lightly Doped Drain)構造を構成するための膜である。
【００９７】
ｐＭＯＳ１５は、ｎウエル３ｎの上部に互いに離間して形成された一対の半導体領域１５ａ, １５ｂと、半導体基板１ｓ上に形成されたゲート絶縁膜１５ｃと、ゲート絶縁膜１５ｃ上に形成されたゲート電極１５ｄとを有している。
【００９８】
半導体領域１５ａ, １５ｂは、ｐＭＯＳ１５のソース領域およびドレイン領域を形成するための領域であり、この半導体領域１５ａ, １５ｂには、例えばｐ形不純物のホウ素が導入されている。なお、この半導体領域１５ａ, １５ｂの間にｐＭＯＳ１５のチャネル領域が形成されている。
【００９９】
ゲート絶縁膜１５ｃは、例えばＳｉＯ2 からなる。また、ゲート電極１５ｄは、例えば低抵抗ポリシリコンからなる導体膜１５ｄ1 上にＷＳｉ2 からなる導体膜１５ｄ2 が堆積されてなる。ただし、ゲート電極１５ｄは、例えば低抵抗ポリシリコンの単体膜で形成しても良いし、金属で形成しても良い。
【０１００】
ゲート電極１５ｄの上面および側面には、絶縁膜６ａ, ６ｂを介してキャップ絶縁膜７ａおよびサイドウォール７ｂが形成されている。絶縁膜６ａ, ６ｂは、上記したメモリセル領域Ｍの絶縁膜６ａ, ６ｂと同一の機能を有しており、例えばＳｉＯ2 からなる。
【０１０１】
また、キャップ絶縁膜７ａおよびサイドウォール７ｂは、例えば窒化シリコンからなる。ただし、この場合のサイドウォール７ｂは、主としてＬＤＤ構造を構成するための膜である。
【０１０２】
このｎＭＯＳ１４およびｐＭＯＳ１５は、上記した層間絶縁膜８ａ〜８ｃによって被覆されており、その層間絶縁膜８ｃ上には、上記した絶縁膜１２が堆積されている。さらに、このようなメモリセル領域Ｍおよび周辺回路領域Ｐにおいて、絶縁膜１２上には、層間絶縁膜８ｄが形成されており、これによってキャパシタ５の第２電極５ｂが被覆されている。
【０１０３】
層間絶縁膜８ｄは、例えばＳｉＯ2 からなる絶縁膜８ｄ1 上に、例えばＢＰＳＧからなる絶縁膜８ｄ2 が堆積されて形成されている。絶縁膜８ｄ1 は、その上層の絶縁膜８ｄ2 中のホウ素またはリンがキャパシタ５の第２電極５ｃ側等に拡散するのを防止する機能を有している。
【０１０４】
次に、本実施例１の半導体集積回路装置の製造工程である露光工程で用いるフォトマスク（レチクルを含む）を図８〜図２１によって説明する。ここで、図８、図１０、図１３、図１５および図１９においては、図面を見易くするため、遮光領域を斜線で示し、位相シフタが配置された領域を点によるハッチングで示してある。なお、この遮光領域は、例えばクロム（Ｃｒ）膜等によって形成されている。また、マスク基板は、例えば合成石英等からなる。
【０１０５】
図８は上記したＤＲＡＭのメモリセル領域Ｍのフィールド絶縁膜２や活性領域Ａ（図２および図３参照）を形成する際に用いるフォトマスクＰＭ1 の要部平面図である。
【０１０６】
このフォトマスクＰＭ1 には、例えば平面逆Ｖ字状の複数個の光透過領域Ｐ1 が規則的に配置されている。この光透過領域Ｐ1 は、図８の横方向に沿って、所定の距離を隔てて配置されている。ただし、図８の縦方向に隣接する光透過領域Ｐ1 同士は、その各々の中心がその横方向長さの半分だけ図８の横方向に相対的にずれた状態で配置されている。なお、長さＬｍ1 は、例えば２μｍ程度、また、長さＬｍ2 は、例えば1.７５μｍ程度である。
【０１０７】
また、図８の縦方向に並んでいる光透過領域Ｐ1 の行には一行おきに位相シフタＰＳ1 が各の光透過領域Ｐ1 に重なるように配置されている。この位相シフタＰＳ1 は、透過光の位相差を変える機能部であり、例えば二酸化シリコン等のような透明な絶縁膜をＳＯＧ法等によってフォトマスクＰＭ1 上に堆積した後、その絶縁膜をフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることによって形成されている。
【０１０８】
このようなフォトマスクＰＭ1 によってポジ形のフォトレジスト膜に転写されたパターンを図９に示す。点によるハッチング部分はフォトレジスト膜ＰＲ1 が残されている部分、白抜き部分はフォトレジスト膜ＰＲ1 が除去された部分である。なお、フォトレジスト膜ＰＲ1 をネガ形にすることで、図９の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１０９】
次いで、図１０は上記したＤＲＡＭのメモリセル領域Ｍのワード線ＷＬ（図２および図４参照）を形成する際に用いるフォトマスクＰＭ2 の要部平面図である。また、図１１は図１０のＸＩ−ＸＩ線の断面図である。
【０１１０】
このフォトマスクＰＭ2 には、例えば直線状の複数の光透過領域Ｐ2 が図１０の横方向に沿って規則的に並んで配置されている。また、図１０の横方向に並んでいる光透過領域Ｐ2 の列には一列おきに位相シフタＰＳ2 が各の光透過領域Ｐ2 に重なるように配置されている。この位相シフタＰＳ2 の機能、材料および形成方法は上記した位相シフタＰＳ1 （図８参照）と同じである。
【０１１１】
この光透過領域Ｐ2 には、その延在方向の所定間隔毎に、その一方の側面から図１０の横方向に突出して他の部分よりも幅広となっている領域が形成されている。ただし、図１０の横方向に隣接する光透過領域Ｐ2 同士は、その突出領域の位置が図１０の縦方向に互いにずれあうように配置されている。光透過領域Ｐ2 の幅広領域の幅Ｌｍ3 は、例えば2.２μｍ程度、細い領域の幅Ｌｍ4 は、例えば1.５μｍ程度である。
【０１１２】
ところで、本実施例１においては、その突出部が向き合うように互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5a（Ｌｍ5a1,Ｌｍ5a2 ）がその間隔ラインの中で一定になっており、例えば1.５μｍ程度に設定されている。
【０１１３】
また、突出部が無い側が向き合うように互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5bもその間隔ラインの中で一定になっており、例えば1.５μｍ程度に設定されている。
【０１１４】
すなわち、本実施例１においては、互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5a, Ｌｍ5bが各々の間隔ラインの中で一定となっている。また、互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5a, Ｌｍ5bおよび光透過領域Ｐ2 の細い部分の幅Ｌｍ4 が等しくなっている。
【０１１５】
これらにより、互いに隣接する光透過領域Ｐ2 を透過した光の位相差操作を、その双方の光透過領域Ｐ2 間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターンの形状および寸法を設計通り（誤差を含む）に形成することが可能となっている。
【０１１６】
このようなフォトマスクＰＭ2 によってネガ形のフォトレジスト膜に転写されたパターンを図１２に示す。点によるハッチング部分がフォトレジスト膜ＰＲ2 が残されている部分である。ここには、所定間隔毎に幅広領域を有するような直線状のフォトレジスト膜ＰＲ2 のパターンが形成されている。
【０１１７】
また、白抜き部分がフォトレジスト膜が除去された部分である。なお、フォトレジスト膜ＰＲ2 をポジ形にすることで、図１２の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１１８】
次いで、図１３は上記したＤＲＡＭのメモリセル領域Ｍのビット線用の接続孔９ａ1 （図２および図５参照）を形成する際に用いるフォトマスクＰＭ3 の要部平面図である。
【０１１９】
フォトマスクＰＭ3 には、例えば正方形状の複数の光透過領域Ｐ3 が規則的に配置されている。個々の光透過領域Ｐ3 の寸法は、例えば1.８μｍ×1.８μｍ程度である。
【０１２０】
この各々の光透過領域Ｐ3 には位相シフタＰＳ3 が重なるように配置されている。この位相シフタＰＳ3 の機能、材料および形成方法は上記した位相シフタＰＳ1 （図８参照）と同じである。
【０１２１】
また、その各々の光透過領域Ｐ3 の四辺近傍には、補助パターンＰＡ1 が配置されている。補助パターンＰＡ1 は、主となる光透過領域Ｐ3 と、補助パターンＰＡ1 とを透過した各々の光に位相差を生じさせることで、転写パターンのエッジのコントラストを増大させて良好なパターンを転写するための機能部であり、例えば長方形状の光透過領域からなる。
【０１２２】
主となる光透過領域Ｐ3 と、その四辺近傍の各々の補助パターンＰＡ1 との間隔Ｌｍ6 は透過光の位相を良好に操作するために等しくなっており、例えば0.８μｍ程度に設定されている。また、各補助パターンＰＡ1 の大きさも全て等しく、例えば1.０μｍ×1.７μｍ程度である。
【０１２３】
このようなフォトマスクＰＭ3 によってポジ形のフォトレジスト膜に転写されたパターンを図１４に示す。点によるハッチング部分がフォトレジスト膜ＰＲ3 が残されている部分、正方形状の白抜き部分がフォトレジスト膜が除去された部分である。なお、フォトレジスト膜ＰＲ3 をネガ形にすることで、図１４の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１２４】
次いで、図１５は上記したＤＲＡＭのメモリセル領域Ｍのビット線ＢＬ（図２および図５参照）を形成する際に用いるフォトマスクＰＭ4 の要部平面図である。また、図１６（ａ）, （ｂ）はそれぞれ図１５のＸＶＩａ−ＸＶＩａ線およびＸＶＩｂ−ＸＶＩｂ線の断面図である。
【０１２５】
フォトマスクＰＭ4 には、例えば直線状の複数の光透過領域Ｐ4 が図１５の縦方向に沿って並んで配置されている。そして、図１５の縦方向に並ぶ光透過領域Ｐ4 の行の一行おきに位相シフタＰＳ4 がその光透過領域Ｐ4 に重なるように配置されている。この位相シフタＰＳ4 の機能、材料および形成方法は上記した位相シフタＰＳ1 （図８参照）と同じである。
【０１２６】
各光透過領域Ｐ4 には所定の間隔毎に幅広領域が形成されている。各光透過領域Ｐ4 の幅広部分の幅Ｌｍ7aは、例えば2.９５μｍ程度、幅Ｌｍ7bは、例えば３μｍ程度、細い部分の幅Ｌｍ8 は、例えば1.４μｍ程度である。また、間隔Ｌｍ9aは、例えば2.９μｍ程度、間隔Ｌｍ9bは、例えば1.５μｍ程度である。
【０１２７】
ところで、本実施例１においては、各光透過領域Ｐ4 の幅広領域内に、例えば正方形状の遮光領域Ｓ1 が配置されている。この遮光領域Ｓ1 の寸法は、例えば0.２μｍ×0.２μｍ程度であり、幅広領域の端からの距離は、例えば１μｍ程度である。
【０１２８】
また、周囲の遮光領域において光透過領域Ｐ4 の幅広領域と幅の狭い領域との境界領域の近傍には補助パターンＰＡ2 が配置されている。この補助パターンＰＡ２は、一つの光透過領域Ｐ4 の幅広領域と幅の狭い領域とで面積が大幅に異なることに起因し、その境界領域にあたる転写パターン部分が細るのを防止するための機能部であり、例えば長方形状の光透過領域からなる。
【０１２９】
なお、光透過領域Ｐ４とその近傍の補助パターンＰＡ2 とでは透過光が逆相になるようになっている。すなわち、位相シフタＰＳ4 の配置された光透過領域Ｐ4 の近傍の補助パターンＰＡ2 には、位相シフタＰＳ4 が配置されていない。また、位相シフタＰＳ4 の配置されていない光透過領域Ｐ4 の近傍の補助パターンＰＡ2 には、位相シフタＰＳ4 が配置されている。
【０１３０】
各補助パターンＰＡ2 の寸法は、例えば0.１μｍ×0.２μｍ程度である。また、各補助パターンＰＡ2 と光透過領域Ｐ4 との間隔Ｌｍ10は透過光の位相を良好に操作するために等しくなっており、例えば0.１μｍ程度に設定されている。
【０１３１】
このようなフォトマスクＰＭ4 を透過した光の分布を図１７に示す。矩形体ＬBLは、レイアウト設計段階におけるビット線ＢＬ（図５参照）を示し、矩形体ＬPAは、レイアウト設計段階における補助パターンＰＡ2 （図１５参照）を示し、矩形体ＬS1は、レイアウト設計段階における遮光領域Ｓ1 （図１５参照）を示している。そして、曲線が透過光の分布を示している。
【０１３２】
このようなフォトマスクＰＭ4 によってネガ形のフォトレジスト膜に転写されたパターンを図１８に示す。点によるハッチング部分がフォトレジスト膜ＰＲ4 が残されている部分である。
【０１３３】
本実施例１においては、光透過領域Ｐ4 （図１５参照）の幅広領域および幅の狭い領域が良好な形で転写される。すなわち、上層からキャパシタ５（図２参照）用の接続孔を形成するために、高い合わせ精度と、設計パターンに忠実なパターン形成が特に必要とされるビット線ＢＬ（図５参照）の形成状態を向上させることが可能となっている。
【０１３４】
また、白抜き部分は、フォトレジスト膜ＰＲ4 が除去された部分である。なお、フォトレジスト膜ＰＲ4 をポジ形にすることで、図１７の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１３５】
図１９は上記したＤＲＡＭのメモリセル領域におけるキャパシタ用の接続孔９ｂ1,９ｂ2 （図２および図６参照）を形成する際に用いるフォトマスクＰＭ5 の要部平面図である。また、図２０は、図１９のＸＸ−ＸＸ線の断面図である。
【０１３６】
このフォトマスクＰＭ5 には、例えば正方形状の複数の光透過領域Ｐ5 が規則的に配置されている。この光透過領域Ｐ5 の寸法は、例えば1.８μｍ×1.８μｍ程度である。
【０１３７】
この各々の光透過領域Ｐ5 には、位相シフタＰＳ5 が重なるように配置されている。この位相シフタの機能、材料および形成方法は上記した位相シフタＰＳ3 （図１３参照）と同じである。
【０１３８】
また、その各々の光透過領域ＰＳ5 の四辺近傍には補助パターンＰＡ3a〜ＰＡ3dが配置されている。補助パターンＰＡ3a〜ＰＡ3dは、主となる光透過領域Ｐ5 を透過した光と、補助パターンＰＡ3a〜ＰＡ3dを透過した光との間に位相差を生じさせることによって、転写パターンのエッジ部分のコントラストを増大させて良好なパターンを転写する機能部であり、例えば長方形状の光透過領域からなる。
【０１３９】
ただし、図１９の縦方向に隣接する光透過領域Ｐ5 の間の補助パターンＰＡ3a, ＰＡ3cは、その隣接する光透過領域Ｐ5 の双方に共通のパターンになっている。図１９の縦方向に隣接する光透過領域Ｐ5 の間隔Ｌｍ11は、例えば0.５μｍ程度である。また、補助パターンＰＡ3a, ＰＡ3cの寸法は、例えば0.２２μｍ×0.４μｍ程度である。
【０１４０】
また、図１９の横方向に隣接する光透過領域Ｐ５の間隔Ｌｍ12と間隔Ｌｍ13とでは長さが異なっており、間隔Ｌｍ13の方が長くなっている。間隔Ｌｍ12は、例えば0.９２μｍ程度、間隔Ｌｍ13は、例えば1.０４μｍ程度である。
【０１４１】
そして、この間隔Ｌｍ12, Ｌｍ13のうち、比較的狭い方（Ｌｍ12）の間に配置された補助パターンＰＡ3dと、比較的広い方（Ｌｍ13）の間に配置された補助パターンＰＡ3bとでは、大きさが異なっており、補助パターンＰＡ3dの方が小さく形成されている。
【０１４２】
比較的小さい補助パターンＰＡ3dの寸法は、例えば0.３２μｍ×0.１６μｍ程度、比較的大きい補助パターンＰＡ3bの寸法は、例えば0.３６μｍ×0.２μ程度である。
【０１４３】
これは、例えば狭い方の間隔Ｌｍ12側に大きな寸法の補助パターンＰＡ3bを配置すると、隣接する補助パターンＰＡ3bを透過した光の干渉によって、隣接する補助パターンＰＡ3bの間にあたる、本来パターンが形成されてはいけない領域に、無用なパターンが形成されてしまうのを防止するためである。
【０１４４】
すなわち、本実施例１では、光透過領域Ｐ5 の配置状態に応じてその四辺に配置される補助パターンＰＡ3a〜ＰＡ3dを共有させたり、寸法を変えたりすることにより、無用なパターンを転写することなく、光透過領域Ｐ5 を転写することができ、キャパシタ５用の接続孔の形状および寸法を設計通り（誤差を含む）に形成することが可能となっている。
【０１４５】
なお、光透過領域Ｐ5 と各補助パターンＰＡ3a〜ＰＡ3dとの間隔Ｌｍ14は、全て等しい値に設定されており、例えば0.１４μｍ程度である。
【０１４６】
このようなフォトマスクＰＭ5 によってポジ形のフォトレジスト膜に転写されたパターンを図２１に示す。点によるハッチング部分がフォトレジスト膜ＰＲ5 が残されている部分、正方形状の白抜き部分がフォトレジスト膜が除去された部分である。なお、フォトレジスト膜をネガ形にすることで、図２１の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１４７】
次に、本実施例１の半導体集積回路装置の製造工程である露光工程で用いる露光装置の一例を図２２によって説明する。
【０１４８】
本実施例１の露光装置ＥＸは、例えばレンズ式ステップアンドリピート方式の５：１縮小投影露光装置であり、例えば日本光学（Ｎｉｋｏｎ）のｉ線ステッパＮＲＳ−１７５５ｉ７Ａ（例えばＮＡ＝0.５、露光エリア＝１7.５ｍｍ角）を基本として構成されている。
【０１４９】
露光光源ＥＸ1 には、例えば高圧水銀ランプが用いられている。露光光源ＥＸ1 から放射された露光光は、集光ミラーＥＸ2 によって集められ第１平面反射鏡ＥＸ3aに照射されるようになっている。
【０１５０】
第１平面反射鏡ＥＸ3aに照射された露光光は、シャッタＥＸ4 、フライアイレンズＥＸ5 、アパーチャＥＸ6 およびショートカットフィルタＥＸ7 を介して第２平面反射鏡ＥＸ3bに照射されるようになっている。
【０１５１】
このアパーチャＥＸ6 は、コヒーレンスファクタσを調整するための構成部であり、本実施例１においては、例えばσ＝0.３とした。また、ショートカットフィルタＥＸ7 は、露光光にｉ線（３６５ｎｍ）を用いる場合に、そのｉ線よりも短波長の遠紫外側をカットするためのフィルタである。
【０１５２】
第２平面反射ＥＸ3bに照射された露光光は、マスクブラインドＥＸ8 、コンデンサレンズＥＸ9 、フォトマスクＰＭおよび縮小投影レンズ（投影光学系）ＥＸ10を介して半導体ウエハ１ｗに照射されるようになっている。
【０１５３】
このマスクブラインドＥＸ8 は、転写領域の範囲を設定するための構成部であり、着脱自在になっている。コンデンサレンズＥＸ10は、ケーラー（Ｋｏｅｈｌｅｒ）照明を形成するためのレンズである。
【０１５４】
フォトマスクＭＡは、上記したフォトマスクＰＭ1 〜ＰＭ5 （図８、図１０、図１３、図１５および図１９）等および位相シフタの配置されていない通常のフォトマスクである。このフォトマスクＰＭは、マスク載置台ＥＸ11上に取り外し可能な状態で載置されている。
【０１５５】
縮小投影レンズＥＸ10は、多数のレンズ群からなる両テレセントリックなレンズである。半導体ウエハ１ｗは、例えば直径５インチから８インチ程度のＳｉ単結晶からなり、ウエハ吸着台ＥＸ12上に載置されている。
【０１５６】
ウエハ吸着台ＥＸ12の下方には、Ｚ軸移動台ＥＸ13a が設置されている。Ｚ軸移動台ＥＸ13a は、半導体ウエハ１ｗを高さ方向に移動するための移動台であり、駆動部ＥＸ14a と機械的に接続され、これによってその移動動作が行われるようになっている。
【０１５７】
Ｚ軸移動台ＥＸ13a の下方には、ＸＹステージＥＸ13b が設置されている。ＸＹステージＥＸ13b は、Ｘ軸移動台13b1とＹ軸移動台13b2とから構成されている。Ｘ軸移動台13b1は、半導体ウエハ1 ｗを図１の横方向に水平移動する移動台であり、Ｙ軸移動台ＥＸ13b2は、半導体ウエハ１ｗを図２２の前後方向に水平移動する移動台である。Ｘ軸移動台ＥＸ13b1およびＹ軸移動台ＥＸ13b2は、それぞれ駆動部ＥＸ14b,ＥＸ14c と機械的に接続され、これによってその移動動作が行われるようになっている。
【０１５８】
駆動部ＥＸ14a 〜ＥＸ14c は、それぞれ主制御部ＥＸ15と電気的に接続されており、その動作が主制御部ＥＸ15によって制御されている。主制御部ＥＸ15は、露光装置ＥＸの全体動作を制御するための構成部である。
【０１５９】
次に、本実施例１の半導体集積回路装置の製造方法を図２３〜図５０によって説明する。
【０１６０】
まず、図２３に示すように、ｐ- 形Ｓｉ単結晶からなる半導体基板１ｓの表面に熱酸化処理を施して、例えば厚さ１３５Å程度のＳｉＯ2 からなる絶縁膜１６を形成した後、その上面に、例えば厚さ１４００Å程度の窒化シリコンからなる絶縁膜１７をＣＶＤ法等により堆積する。
【０１６１】
続いて、絶縁膜１７のうち、素子分離領域に位置する部分をフォトリソグラフィ技術およびドライエッチング技術によって除去することにより、その絶縁膜１７をパターニングする。このフォトリソグラフィ工程に際しては、図８に示したマスクＰＭ1 を用いる。
【０１６２】
その後、このパターニングされた絶縁膜１７をマスクにして選択酸化処理を施すことにより、図２４に示すように、半導体基板１ｓの主面に素子分離用のフィールド絶縁膜２を形成する。このフィールド絶縁膜２は、例えばＳｉＯ2 からなり、その膜厚は約４０００Åである。
【０１６３】
なお、この処理後のメモリセル領域Ｍにおける平面図が上記した図３である。
【０１６４】
次いで、絶縁膜１７を熱リン酸溶液等により除去した後、フォトレジストをマスクにして、例えばｐ形不純物のホウ素をイオン注入により半導体基板１ｓの所定位置に導入し、そのフォトレジストを除去した後に、半導体基板１ｓに熱拡散処理を施すことによりｐウエル３ｐを形成する。
【０１６５】
また、フォトレジストをマスクにして、例えばｎ形不純物のリンをイオン注入により半導体基板１ｓの所定位置に導入し、そのフォトレジストを除去した後に、半導体基板１ｓに熱拡散処理を施すことによりｎウエル３ｎを形成する。
【０１６６】
次いで、半導体基板１ｓの表面の絶縁膜１６をフッ酸溶液でエッチング除去した後に、半導体基板１ｓの表面に、例えば厚さ約１００Å程度のＳｉＯ2 からなる絶縁膜（図示せず）を形成する。
【０１６７】
その後、チャネル領域での不純物濃度を最適化することで、各ＭＯＳのしきい値電圧を得るために、活性領域の主面に、所定の不純物をイオン注入する。
【０１６８】
次いで、図２５に示すように、半導体基板１ｓの表面の絶縁膜をフッ酸溶液でエッチング除去した後に、半導体基板１ｓの表面に選択ＭＯＳのゲート絶縁膜４ｃおよび周辺回路を構成するＭＯＳのゲート絶縁膜１４ｃ, １５ｃを形成する。このゲート絶縁膜４ｃは、例えば熱酸化法で形成され、その膜厚は約９０Åである。
【０１６９】
続いて、図２６に示すように、半導体基板１の上面に、例えばリンが導入された低抵抗ポリシリコンからなる導体膜１８ｄ1 およびＷＳｉ2 からなる導体膜１８ｄ2 を順次堆積する。この導体膜１８ｄ1,１８ｄ2 は、例えばＣＶＤ法で形成され、これらの膜厚は、例えばそれぞれ７００Åおよび１５００Åである。
【０１７０】
その後、上層の導体膜１８ｄ2 上に、例えばＳｉＯ2 からなる絶縁膜６ａおよび窒化シリコンからなるキャップ絶縁膜７ａを順次堆積する。この絶縁膜６ａおよびキャップ絶縁膜７ａは、例えばＣＶＤ法で形成される。
【０１７１】
絶縁膜６ａは、キャップ絶縁膜７ａ形成に際してその成膜装置内が導体膜１８ｄ2 の構成金属で汚染されるのを防止するとともに、熱処理等に際してキャップ絶縁膜７ａに加わる応力を緩和するための膜であり、その厚さは、例えば１００〜５００Å程度である。
【０１７２】
また、キャップ絶縁膜７ａは、後述する接続孔形成工程に際して、エッチングストッパとして機能する膜であり、その厚さは、例えば２０００Å程度である。
【０１７３】
次いで、図２７に示すように、フォトレジストをマスクにして、そのフォトレジストから露出するキャップ絶縁膜７ａ、絶縁膜６ａおよび導体膜１８ｄ2,１８ｄ1 を順次エッチング除去することにより、メモリセル領域Ｍおよび周辺回路領域Ｐにゲート電極４ｄ（ワード線ＷＬ）, １４ｄ, １５ｄを形成する。
【０１７４】
このフォトリソグラフィ工程に際しては、上記した図１０のフォトマスクＰＭ2 を用いる。なお、この処理後のメモリセル領域Ｍにおける平面図が上記した図４である。
【０１７５】
続いて、上記したフォトレジストを除去した後、半導体基板１ｓに熱酸化処理を施すことにより、ゲート電極４ｄ, １４ｄ, １５ｄの側面に、例えばＳｉＯ2 からなる薄い絶縁膜６ｂを形成する。
【０１７６】
その後、図２８に示すように、周辺回路領域ＰのｎＭＯＳ形成領域およびｐＭＯＳ形成領域にそれぞれｎ形不純物のリンおよびｐ形不純物のホウ素をゲート電極１４ｄ, １５ｄをマスクとしてイオン注入することにより、低不純物濃度の半導体領域１４ａ1,１４ｂ1,１５ａ1,１５ｂ1 を形成する。
【０１７７】
次いで、メモリセル領域Ｍの選択ＭＯＳ形成領域にｎ形不純物のリンをゲート電極４ｄをマスクとしてイオン注入し、このｎ形不純物を引き伸ばし拡散することにより、選択ＭＯＳ４のソース領域およびドレイン領域を構成する半導体領域４ａ, ４ｂを形成する。半導体領域４ａ, ４ｂは、それぞれ後にビット線およびキャパシタが接続される。
【０１７８】
続いて、半導体基板１ｓ上に、例えば窒化シリコンからなる絶縁膜をＣＶＤ法により堆積した後、その絶縁膜をＲＩＥ（Reactive Ion Etching）等のような異方性ドライエッチング法によってエッチバックすることにより、選択ＭＯＳ４のゲート電極４ｄの側面にサイドウォール７ｂを形成する。
【０１７９】
なお、このようなサイドウォール７ｂを形成した後、ｐウエル３ｐの主面に、上記したｎ形不純物のリンよりも高濃度にヒ素（Ａｓ）をイオン注入することにより、選択ＭＯＳ４のソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain)構造としても良い。
【０１８０】
その後、周辺回路領域ＰのｎＭＯＳ形成領域およびｐＭＯＳ形成領域にそれぞれｎ形不純物のリンおよびｐ形不純物のホウ素をサイドウォール７ｂをマスクとしてイオン注入することにより、高不純物濃度の半導体領域１４ａ2,１４ｂ2,１５ａ2,１５ｂ2 を形成する。これにより、周辺回路領域ＰのｎＭＯＳ１４およびｐＭＯＳ１５の半導体領域１４ａ, １４ｂ, １５ａ, １５ｂを形成する。
【０１８１】
次いで、図２９に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ａをＣＶＤ法等で堆積した後、その層間絶縁膜８ａ上に、例えばＢＰＳＧ等からなる層間絶縁膜８ｂをＣＶＤ法等によって堆積する。
【０１８２】
続いて、その層間絶縁膜８ｂの上面を化学的機械研磨（Chemical Mechanical Polishing ；ＣＭＰ）法によって平坦化した後、その層間絶縁膜８ｂ上に、例えばリンが導入された低抵抗ポリシリコンからなるマスク膜（第１マスク膜）１０ａをＣＶＤ法等によって堆積する。
【０１８３】
その後、フォトレジストをマスクにして、マスク膜１０ａをドライエッチング法等によってパターニングすることにより、選択ＭＯＳ４の一方の半導体領域４ｂの上方が開口するようなマスク膜１０ａのパターンを形成する。
【０１８４】
この際、本実施例１においては、マスク膜１０ａの下地の層間絶縁膜８ｂの上面を平坦にしているので、充分なフォトリソグラフィマージンを確保することができ、良好なパターン転写が可能である。なお、このフォトリソグラフィ工程では、図１８に示したフォトマスクＰＭ5 を用いる。また、周辺回路領域Ｐにおいては、層間絶縁膜８ｂ上面の全面がマスク膜１０ａによって覆われている。
【０１８５】
ここで、マスク膜１０ａとして低抵抗ポリシリコンを用いたのは、以下の理由からである。第１に、後述するキャパシタ５用の接続孔形成工程に際して、窒化シリコン膜とのエッチング選択比を高くできるからである。第２に、その接続孔内に導体膜を埋め込んだ後、その導体膜のエッチバック処理に際して下層のマスク膜１０ａも同時に除去してしまうことができるからである。
【０１８６】
ただし、マスク膜１０ａの構成材料は、ポリシリコンに限定されるものではなく種々変更可能であり、例えば窒化シリコンでも良い。
【０１８７】
次いで、そのマスク膜１０ａをエッチングマスクとして、マスク膜１０ａから露出する層間絶縁膜８ａ, ８ｂを、例えばドライエッチング法によって除去することにより、図３０に示すように、選択ＭＯＳ４の半導体領域４ｂが露出するような接続孔（第１キャパシタ用接続孔）９ｂ1 を形成する。接続孔９ｂ1 の直径は、例えば0.３６μｍ程度である。
【０１８８】
この際、本実施例１においては、キャップ絶縁膜７ａおよびサイドウォール７ｂを窒化シリコンで形成しているので、ドライエッチング処理における窒化シリコンに対する選択比を高く設定することで、キャップ絶縁膜７ａおよびサイドウォール７ｂがエッチングストッパとなり、微細な接続孔９ｂ1 を自己整合的に高い位置合わせ精度で形成することができる。
【０１８９】
例えばマスク膜１０ａの開口部の位置が多少ワード線ＷＬの幅方向（図３０の左右方向）にずれたとしても、キャップ絶縁膜７ａおよびサイドウォール７ｂが窒化シリコンからなりエッチングストッパとして機能するようになっているので、そのマスク膜をエッチングマスクとして形成した接続孔からワード線ＷＬの一部が露出することもない。
【０１９０】
また、マスク膜１０ａの開口部の位置がワード線ＷＬの延在する方向にずれたとしても、その場合は、下層のフィールド絶縁膜２の厚さが充分厚いので、そのマスク膜をエッチングマスクとして形成した接続孔が半導体基板１ｓの上部にまで到達することもない。
【０１９１】
したがって、本実施例１においては、位置合わせずれを考慮して多めに確保していた接続孔９ｂ1 の位置合わせ余裕を小さくすることができるので、メモリセル領域Ｍの面積を縮小することが可能になっている。
【０１９２】
この際のドライエッチング条件は、例えば以下の通りである。選択比は、例えば１０〜１５である。反応ガスは、例えばＣ4 Ｆ8 ／ＣＦ4 ／ＣＯ／Ａｒガスで、それぞれ例えば３／５／２００／５５０ｓｃｃｍ程度である。圧力は、例えば１００ｍＴｏｒｒ程度、高周波電力（ＲＦ Ｐｏｗｅｒ）は、例えば１０００ｗａｔｔｓ程度である。処理温度は、上部電極／壁面／下部電極においてそれぞれ、例えば２０／６０／−１０度程度である。
【０１９３】
続いて、図３１に示すように、半導体基板１ｓ上に、例えばリンが導入された低抵抗ポリシリコンからなる導体膜１３をＣＶＤ法等によって堆積した後、その導体膜１３をドライエッチング法等によってエッチバックすることにより、図３２に示すように、接続孔９ｂ1 内のみに導体膜１３を埋め込む。このエッチバック処理の際に、下層のマスク膜１０ａ（図３１参照）も除去してしまう。
【０１９４】
その後、図３３に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｃをＣＶＤ法等によって堆積する。この層間絶縁膜８ｃの厚さは、例えば５００〜１０００Å程度である。
【０１９５】
次いで、その層間絶縁膜８ｃ上に、例えば低抵抗ポリシリコンからなるマスク膜１０ｂをＣＶＤ法等によって堆積する。このマスク膜１０ｂの厚さは、例えば３０００〜６０００Å程度である。
【０１９６】
続いて、フォトレジストをマスクとして、そのマスク膜１０ｂをドライエッチング処理によってパターニングする。このフォトリソグラフィ工程で用いるマスクは、図１３で示したフォトマスクＰＭ3 を用いる。
【０１９７】
この処理より、マスク膜１０ｂにおいて半導体領域４ａの上方を開口した後、その開口部から露出する領域の層間絶縁膜８ａ〜８ｃをドライエッチング処理によってエッチング除去する。
【０１９８】
これにより、図３４に示すように、選択ＭＯＳ４の半導体領域４ａが露出するような接続孔９ａ1 を穿孔する。この接続孔９ａ1 の直径は、例えば0.３６μｍ程度である。
【０１９９】
この際、本実施例１においては、キャップ絶縁膜７ａおよびサイドウォール７ｂを窒化シリコンで形成しているので、ドライエッチング処理における窒化シリコンに対する選択比を高く設定することで、キャップ絶縁膜７ａおよびサイドウォール７ｂがエッチングストッパとなり、微細な接続孔９ａ1 を自己整合的に高い位置合わせ精度で形成することができる。
【０２００】
例えばマスク膜１０ｂの開口部の位置が多少ワード線ＷＬの幅方向（図３４の左右方向）にずれたとしても、キャップ絶縁膜７ａおよびサイドウォール７ｂが窒化シリコンからなりエッチングストッパとして機能するようになっているので、そのマスク膜をエッチングマスクとして形成した接続孔からワード線ＷＬの一部が露出することもない。
【０２０１】
また、マスク膜１０ｂの開口部の位置がワード線ＷＬの延在する方向にずれたとしても、その場合は、下層のフィールド絶縁膜２の厚さが充分厚いので、そのマスク膜をエッチングマスクとして形成した接続孔が半導体基板１ｓの上部にまで到達することもない。
【０２０２】
したがって、本実施例１においては、位置合わせずれを考慮して多めに確保していた接続孔９ａ1 の位置合わせ余裕を小さくすることができるので、メモリセル領域Ｍの面積を縮小することが可能になっている。
【０２０３】
この際のドライエッチング処理条件は、例えば以下の通りである。選択比は、例えば１０〜１５である。反応ガスは、例えばＣ4 Ｆ8 ／ＣＦ4 ／ＣＯ／Ａｒガスで、それぞれ例えば３／５／２００／５５０ｓｃｃｍ程度である。圧力は、例えば１００ｍＴｏｒｒ程度、高周波電力（ＲＦ Ｐｏｗｅｒ）は、例えば１０００ｗａｔｔｓ程度である。処理温度は、上部電極／壁面／下部電極においてそれぞれ、例えば２０／６０／−１０度程度である。
【０２０４】
その後、図３５に示すように、半導体基板１ｓ上に、例えばリンが導入された低抵抗ポリシリコンからなる導体膜ＢＬ1 およびＷＳｉ2 からなる導体膜ＢＬ2 をＣＶＤ法等によって順次堆積し、続いて、その導体膜ＢＬ2 上にＳｉＯ2 からなる絶縁膜６ｃおよび窒化シリコンからなるキャップ絶縁膜１１ａをＣＶＤ法等によって順次堆積する。このキャップ絶縁膜１１ａの厚さは、例えば２０００Å程度である。
【０２０５】
次いで、キャップ絶縁膜１１ａ上に、ビット線形成領域を被覆するようなフォトレジスト１９ａを形成する。このフォトリソグラフィ工程で用いるマスクは、上記した図１５に示したフォトマスクＰＭ4 である。
【０２０６】
続いて、そのフォトレジスト１９ａをエッチングマスクとして、そのマスクから露出するキャップ絶縁膜１１ａ、絶縁膜６ｃ、導体膜ＢＬ2,ＢＬ1 およびマスク膜１０ｂを順次エッチング除去する。
【０２０７】
これにより、図３６に示すように、導体膜ＢＬ1,ＢＬ2 、マスク膜１０ｂからなるビット線ＢＬを形成する。ビット線ＢＬは、接続孔９ａ1 を通じて選択ＭＯＳ４の一方の半導体領域４ａと電気的に接続されている。なお、この処理後のメモリセル領域Ｍにおける平面図が上記した図５である。
【０２０８】
続いて、フォトレジスト１９ａ（図３５参照）を除去した後、半導体基板１に対して熱酸化処理を施すことによリ、図３７に示すように、ビット線ＢＬを構成する導体膜ＢＬ1,ＢＬ2 およびマスク膜１０ｂの側面に、例えばＳｉＯ2 からなる薄い絶縁膜６ｄを形成する。
【０２０９】
その後、半導体基板１ｓ上に、例えば窒化シリコンからなる絶縁膜をＣＶＤ法で堆積した後、その絶縁膜をＲＩＥ等の異方性ドライエッチング法でエッチング除去することにより、ビット線ＢＬの側面にサイドウォール１１ｂを形成する。
【０２１０】
次いで、半導体基板１ｓ上に、例えば厚さ１００〜５００Å程度、好ましくは２５０Å程度の窒化シリコン等からなる絶縁膜１２をＣＶＤ法で堆積する。この絶縁膜１２は、後述するキャパシタ形成処理後の下地絶縁膜のウエットエッチング除去工程におけるエッチングストッパとしての機能を有している。
【０２１１】
続いて、図３８に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる絶縁膜２０をＣＶＤ法で堆積した後、その絶縁膜２０の上面を、例えばＣＭＰ法によって平坦化する。
【０２１２】
その後、半導体基板１ｓ上に、例えばリンが導入された低抵抗ポリシリコンからなるマスク膜１０ｃをＣＶＤ法で堆積する。この場合のマスク膜１０ｃの厚さは、例えば５００〜２０００Å程度である。
【０２１３】
次いで、このマスク膜１０ｃにおいてキャパシタ用接続部形成領域をフォトリソグラフィ技術およびドライエッチング技術によって開口する。この際に用いるマスクは、上記した図１８のフォトマスクＰＭ5 である。
【０２１４】
続いて、そのマスク膜１０ｃをエッチングマスクとして、そのマスク膜１０ｃから露出する領域の絶縁膜２０、絶縁膜１２および層間絶縁膜８ｂをエッチング除去することにより、図３９に示すように、導体膜１３に達するような接続孔９ｂ2 を形成する。この接続孔９ａ2 の直径は、例えば0.３６μｍ程度である。
【０２１５】
この際、本実施例１においては、ビット線ＢＬを被覆するキャップ絶縁膜１１ａおよびサイドウォール１１ｂを窒化シリコンで形成しているので、ドライエッチング処理における窒化シリコンに対する選択比を高く設定することで、キャップ絶縁膜１１ａおよびサイドウォール１１ｂがエッチングストッパとなり、微細な接続孔（第２キャパシタ用接続孔）９ｂ2 を自己整合的に高い位置合わせ精度で形成することができる。
【０２１６】
ここで、この段階におけるメモリセル領域Ｍの要部平面図を図４０に示し、そのXXXXI −XXXXI 線およびXXXXII−XXXXII線の断面図を図４１および図４２に示す。
【０２１７】
本実施例１の場合、例えばマスク膜１０ｃの開口部の位置が多少ビット線ＢＬの幅方向（図４０の上下方向）にずれたとしても、図４２から判るように、キャップ絶縁膜１１ａおよびサイドウォール１１ｂが窒化シリコンからなりエッチングストッパとして機能するので、そのマスク膜をエッチングマスクとして形成した接続孔からビット線ＢＬの一部が露出することもない。
【０２１８】
また、マスク膜１０ｃの開口部の位置がビット線ＢＬの延在する方向（図４０の左右方向）にずれたとしても、その場合は、図４１から判るように、下層のワード線ＷＬを被覆するキャップ絶縁膜７ａおよびサイドウォール７ｂが窒化シリコンからなりエッチングストッパとして機能するので、そのマスク膜をエッチングマスクとして形成した接続孔からワード線ＷＬが露出してしまうこともない。
【０２１９】
すなわち、本実施例１においては、図４０に示すように、キャパシタ用の接続孔９ｂ1,９ｂ2 （図３９参照）は、ワード線ＷＬとビット線ＢＬで囲まれた領域Ａの範囲内に位置決めされて形成されるようになっている。なお、図４０の領域Ｂは、素子分離領域との合わせを考慮した合わせ余裕範囲等のような他の合わせ余裕を考慮した接続孔９ｂ1,９ｂ2 の形成範囲を示している。
【０２２０】
この際のドライエッチング処理条件は、例えば以下の通りである。選択比は、例えば１０〜１５である。反応ガスは、例えばＣ4 Ｆ8 ／ＣＦ4 ／ＣＯ／Ａｒガスで、それぞれ例えば３／５／２００／５５０ｓｃｃｍ程度である。圧力は、例えば１００ｍＴｏｒｒ程度、高周波電力（ＲＦ Ｐｏｗｅｒ）は、例えば１０００ｗａｔｔｓ程度である。処理温度は、上部電極／壁面／下部電極においてそれぞれ、例えば２０／６０／−１０度程度である。
【０２２１】
次いで、マスク膜１０ｃ上に、例えばリンが導入された低抵抗ポリシリコンからなる厚さ５００〜１０００Å程度の導体膜を堆積した後、その上面に、例えばＳｉＯ2 からなる厚さ３０００〜６０００Å程度の絶縁膜をプラズマＣＶＤ法等によって堆積する。
【０２２２】
なお、この導体膜は接続孔９ｂ1,９ｂ2 内にも堆積されて、導体膜１３を通じて選択ＭＯＳ４の他方の半導体領域４ｂと電気的に接続されている。
【０２２３】
また、この導体膜上の絶縁膜は、下層のＢＰＳＧからなる絶縁膜２０よりもウエットエッチング処理におけるエッチレートの高い絶縁膜で形成されている。これは、この絶縁膜のエッチングレートが絶縁膜２０よりも低いと、後の工程でその絶縁膜と絶縁膜２０とを同時に除去する際に、その絶縁膜が第１電極５ａの中央の狭い窪みの中にも埋設されていることから、その絶縁膜が充分除去されないうちに、絶縁膜２０が除去されてしまい、下層の素子に悪影響を与える場合があるからである。
【０２２４】
続いて、その絶縁膜、導体膜およびマスク膜１０ｃにおいて、フォトレジストから露出する部分をドライエッチング法等によってエッチング除去することにより、図４３に示すように、キャパシタの第１電極５ａの下部５ａ1 および絶縁膜２１を形成する。
【０２２５】
その後、半導体基板１ｓ上に、低抵抗ポリシリコンからなる導体膜をＣＶＤ法で堆積した後、その導体膜をＲＩＥなどの異方性ドライエッチング法によってエッチバックすることにより、図４４に示すように、絶縁膜２１の側面にキャパシタの第１電極５ａの側部５ａ2 を形成する。
【０２２６】
次いで、例えばフッ酸溶液を用いたウエットエッチングにより、絶縁膜２０, ２１を除去することにより、図４５に示すように、円筒形のキャパシタの第１電極５ａを形成する。この際、層間絶縁膜８ｃ上に形成された絶縁膜１２がウエットエッチングのストッパとして機能するため、その下層の層間絶縁膜８ｃは除去されない。
【０２２７】
続いて、半導体基板１ｓ上に窒化シリコン膜（図示せず）をＣＶＤ法で堆積した後、その窒化シリコン膜に対して酸化処理を施すことにより、図４６に示すように、窒化シリコン膜の表面にＳｉＯ2 膜を形成して、窒化シリコン膜およびＳｉＯ2 膜からなるキャパシタ絶縁膜５ｂを形成する。
【０２２８】
その後、半導体基板１ｓ上に、例えば低抵抗ポリシリコンからなる導体膜をＣＶＤ法で堆積し、この導体膜をフォトレジストをマスクにしてエッチングすることにより、キャパシタ５の第２電極５ｃを形成し、キャパシタ５を形成する。
【０２２９】
次いで、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｄ1 をＣＶＤ法等によって堆積した後、その層間絶縁膜８ｄ1 上に、例えばＢＰＳＧ等からなる層間絶縁膜８ｄ2 を堆積し、この層間絶縁膜８ｄ2 の上面を、例えばＣＭＰ法によって平坦化する。
【０２３０】
続いて、配線形成工程に移行する。この配線形成工程を図４７〜図５０によって説明する。なお、図４７〜図５０は配線形成工程を説明するために、図２３〜図４６とは異なる部分の断面を示しているが、同じＤＲＡＭの要部断面図である。
【０２３１】
まず、図４７に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｅをＣＶＤ法等によって堆積する。これにより、キャパシタ５を被覆する。
【０２３２】
続いて、その層間絶縁膜８ｅに、フォトレジストをマスクとして、キャパシタ５の第２電極５ｃのパッド部が露出するような接続孔２２ａを形成するとともに、周辺回路領域ＰにおけるＭＯＳ・ＦＥＴ２３の一方の半導体領域２３ａが露出するような接続孔２２ｂをドライエッチング処理によって形成する。
【０２３３】
その後、半導体基板１ｓ上に、例えばチタン（Ｔｉ）からなる導体膜をスパッタリング法等によって堆積した後、その上面に、例えばタングステン等からなる導体膜をＣＶＤ法等によって堆積し、さらに、その上面に、例えば窒化チタン（ＴｉＮ）等からなる導体膜をスパッタリング法等によって堆積する。
【０２３４】
次いで、その積層導体膜を、フォトレジストをマスクとしてドライエッチング法等によってパターニングすることにより、図４８に示すように、第１層配線２４ａを形成する。
【０２３５】
続いて、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｆをＣＶＤ法等によって堆積して第１層配線２４ａを被覆した後、その層間絶縁膜８ｆにフォトレジストをマスクにしてドライエッチング処理を施すことにより、第１層配線２４ａの一部が露出するような接続孔２２ｃを形成する。
【０２３６】
その後、図４９に示すように、層間絶縁膜８ｆ上に第２層配線２４ｂを形成する。この第２層配線２４ｂは、例えば次のようにして形成されている。
【０２３７】
まず、例えばタングステン等からなる導体膜をＣＶＤ法等によって堆積した後、その上面に、例えばアルミニウム（Ａｌ）等からなる導体膜をスパッタリング法によって堆積し、さらに、その上面に、例えばＴｉＮ等からなる導体膜をスパッタリング法によって堆積する。その後、その積層導体膜を第１層配線２４ａと同様にパターニングすることによって形成する。
【０２３８】
次いで、層間絶縁膜８ｆ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｇをＣＶＤ法等によって堆積して第２層配線２４ｂを被覆した後、その層間絶縁膜８ｇにフォトレジストをマスクにしてドライエッチング処理を施すことにより、第２層配線２４ｂが露出するような接続孔２２ｄを形成する。
【０２３９】
続いて、図５０に示すように、層間絶縁膜８ｇ上に第３層配線２４ｃを形成する。第３層配線２４ｃは第２層配線２４ｂと同一材料で同一方法で形成されている。
【０２４０】
最後に、半導体基板１ｓ上に、例えばＳｉＯ2 からなる表面保護膜２５をＣＶＤ法等によって堆積し、第３層配線２４ｃを被覆することにより、本実施例１のＤＲＡＭのウエハプロセスを終了する。
【０２４１】
このように本実施例１によれば、以下の効果を得ることが可能となる。
【０２４２】
(1).互いに隣接するワード線転写用の光透過領域Ｐ2 の間隔を、各々の間隔ラインの中で一定としたことにより、互いに隣接する光透過領域Ｐ2 を透過した光の位相差操作を、その双方の光透過領域Ｐ2 間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターン（ワード線ＷＬ）の形状および寸法を設計通り（誤差を含む）に形成することが可能となる。
【０２４３】
(2).互いに隣接するワード線転写用の光透過領域Ｐ2 の間隔および光透過領域Ｐ2 の細い部分の幅を等しくしたことにより、互いに隣接する光透過領域Ｐ2 を透過した光の位相差操作性をさらに向上させることができるので、転写パターン（ワード線ＷＬ）の形状および寸法の忠実度を向上させることが可能となる。
【０２４４】
(3).ビット線形成用の各光透過領域Ｐ4 の幅広領域内に微細な遮光領域Ｓ1 を配置するとともに、周囲の遮光領域において光透過領域Ｐ4 の幅広領域と幅の狭い領域との境界領域の近傍に補助パターンＰＡ2 を配置したことにより、光透過領域Ｐ4 の幅広領域と幅の狭い領域との面積比の違いに起因する透過光の大幅な変動を抑えることができるので、光透過領域Ｐ4 の幅広領域および幅の狭い領域を設計通り（誤差を含む）に良好に転写することが可能となる。この結果、転写パターン（ビット線ＢＬ）の形状および寸法を設計通り（誤差を含む）に形成することが可能となる。
【０２４５】
(4).キャパシタ５用の接続孔形成用の光透過領域Ｐ5 の配置状態に応じて、その四辺に配置される補助パターンＰＡ3a〜ＰＡ3dを共有させたり、寸法を変えたりすることにより、無用なパターンを転写することなく、光透過領域Ｐ4 を良好に転写することが可能となる。この結果、キャパシタ５用の接続孔９ｂ1,９ｂ2 の形状および寸法を設計通り（誤差を含む）に形成することが可能となる。
【０２４６】
(5).上記した(1) 〜(4) により、所定層間の合わせ余裕を小さくすることができるので、半導体集積回路装置を構成する半導体チップの寸法を縮小することが可能となる。
【０２４７】
(6).上記した(1) 〜(4) により、所定層間の合わせ精度を向上させることができるので、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【０２４８】
（実施例２）
図５１は本発明の他の実施例である半導体集積回路装置のメモリセル領域の要部断面図である。
【０２４９】
図５１に示す本実施例２の半導体集積回路装置は、キャパシタ５用の接続孔９ｂ1 内に前記実施例１で示した埋め込み用の導体膜が設けられていない場合を示している。
【０２５０】
この場合の接続孔９ｂ1 は、例えば次のように形成する。まず、前記実施例１と同様に、ビット線ＢＬおよびこれを被覆する絶縁膜６ｃ, ６ｄ、キャップ絶縁膜１１ａ、サイドウォール１１ｂおよび絶縁膜１２を形成する。
【０２５１】
続いて、その絶縁膜１２上に絶縁膜を堆積した後、その絶縁膜の上面を平坦化する。その後、その絶縁膜上に、例えば低抵抗ポリシリコンからなるマスク膜１０ｂを堆積する。
【０２５２】
その後、そのマスク膜１０ｂを前記実施例１と同様にパターニングする。この際に用いるフォトマスクは、前記図１９のフォトマスクＰＭ5 を用いる。
【０２５３】
次いで、そのパターニングされたマスク膜１０ｂをマスクとして、その絶縁膜、絶縁膜１２および層間絶縁膜８ａ〜８ｃに、半導体基板１ｓ上の半導体領域４ｂが露出するような接続孔９ｂ1 をドライエッチング法によって穿孔する。
【０２５４】
この際、本実施例２においても、ワード線ＷＬを被覆するキャップ絶縁膜７ａおよびサイドウォール７ｂと、ビット線ＢＬを被覆するキャップ絶縁膜１１ａおよびサイドウォール１１ｂを窒化シリコンで形成することにより、接続孔９ｂ1 を自己整合的に形成することができる。
【０２５５】
このような本実施例２の半導体集積回路装置の製造方法でも前記実施例１と同じ効果を得ることが可能となっている。
【０２５６】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例１, ２に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２５７】
例えば前記実施例１, ２においては、ステップアンドリピート方式の露光装置を用いた場合について説明したが、これに限定されるものではなく、例えば露光ステージが移動することで露光領域を縮小光学系の下に移動（ステップ）させた後、マスク（レチクル）と露光ステージとが所定の速度比で動かしながら露光（スキャン）する、いわゆるステップ・アンド・スキャン方式の露光装置を用いても良い。
【０２５８】
また、前記実施例１, ２においては、メモリセルのキャパシタを円筒形とした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばフィン形としても良い。
【０２５９】
また、前記実施例１, ２においては、ビット線を低抵抗ポリシリコン上にシリサイド層を設けて構成した場合について説明したが、これに限定されるものではなく、例えばシリサイド層のみで形成しても良い。この場合、ビット線ＢＬを薄くすることが可能となる。
【０２６０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＯＢ構造を有するＤＲＡＭに適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばビット線の下方にキャパシタを設けた通常のＤＲＡＭ、ＳＲＡＭ（Static RAM）、ＲＯＭ（Read Only Memory）、論理回路または半導体メモリ回路と論理回路とを同一半導体基板上に設けた他の半導体集積回路装置等に適用できる。
【０２６１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０２６２】
(1).上記した本発明の半導体集積回路装置の製造方法によれば、例えば互いに隣接するワード線転写用の光透過領域の間隔を、各々の間隔ラインの中で一定としたことにより、互いに隣接する光透過領域を透過した光の位相差操作を、その双方の光透過領域間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターン（ワード線ＷＬ）の形状および寸法を設計通り忠実に形成することが可能となる。
【０２６３】
(2).上記した本発明の半導体集積回路装置の製造方法によれば、例えばビット線形成用の各光透過領域の幅広領域内に微細な遮光領域を配置するとともに、周囲の遮光領域において光透過領域の幅広領域と幅の狭い領域との境界領域の近傍に補助パターンを配置したことにより、その光透過領域の幅広領域と幅の狭い領域との面積比の違いに起因する透過光の大幅な変動を抑えることができるので、光透過領域の幅広領域および幅の狭い領域を設計通りに良好に転写することが可能となる。この結果、転写パターン（ビット線ＢＬ）の形状および寸法を設計通りに形成することが可能となる。
【０２６４】
(3).上記した本発明の半導体集積回路装置の製造方法によれば、例えばキャパシタ用の接続孔形成用の光透過領域の配置状態に応じて、その四辺に配置される補助パターンをその寸法を変える等、非対称的に配置することにより、無用なパターンを転写することなく、その接続孔用の光透過領域を良好に転写することが可能となる。この結果、キャパシタ用の接続孔の形状および寸法を設計通りに形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の構成を示す回路ブロック図である。
【図２】図１の半導体集積回路装置のメモリセル領域の要部断面図である。
【図３】図２のメモリセル領域の活性領域層における要部平面図である。
【図４】図２のメモリセル領域のワード線層における要部平面図である。
【図５】図２のメモリセル領域のビット線層における要部平面図である。
【図６】図２のメモリセル領域のキャパシタ第１電極層における要部平面図である。
【図７】図１の半導体集積回路装置の周辺回路領域の要部断面図である。
【図８】図１の半導体集積回路装置の製造工程である露光工程において用いるフォトマスクの要部平面図である。
【図９】図８のフォトマスクによって転写されたパターンの平面図である。
【図１０】図１の半導体集積回路装置の製造工程である露光工程においてワード線パターンを転写する際に用いるフォトマスクの要部平面図である。
【図１１】図１０のＸＩ−ＸＩ線の断面図である。
【図１２】図１０のフォトマスクによって転写されたパターンの平面図である。
【図１３】図１の半導体集積回路装置の製造工程である露光工程においてビット線用の接続孔パターンを転写する際に用いるフォトマスクの要部平面図である。
【図１４】図１３のフォトマスクによって転写されたパターンの平面図である。
【図１５】図１の半導体集積回路装置の製造工程である露光工程においてビット線パターンを転写する際に用いるフォトマスクの要部平面図である。
【図１６】（ａ）は図１５のＸＶＩa −ＸＶＩa 線の断面図、（ｂ）は図１５のＸＶＩb −ＸＶＩb 線の断面図である。
【図１７】図１５のフォトマスクを用いた場合の透過光の分布を説明する説明図である。
【図１８】図１５のフォトマスクによって転写されたパターンの平面図である。
【図１９】図１の半導体集積回路装置の製造工程である露光工程においてキャパシタ用の接続孔パターンを転写する際に用いるフォトマスクの要部平面図である。
【図２０】図１９のＸＩＸ−ＸＩＸ線の断面図である。
【図２１】図１９のフォトマスクによって転写されたパターンの平面図である。
【図２２】図１の半導体集積回路装置の製造工程である露光工程で用いる露光装置の構成の説明図である。
【図２３】図１の半導体集積回路装置の製造工程中における要部断面図である。
【図２４】図１の半導体集積回路装置の図２３に続く製造工程中における要部断面図である。
【図２５】図１の半導体集積回路装置の図２４に続く製造工程中における要部断面図である。
【図２６】図１の半導体集積回路装置の図２５に続く製造工程中における要部断面図である。
【図２７】図１の半導体集積回路装置の図２６に続く製造工程中における要部断面図である。
【図２８】図１の半導体集積回路装置の図２７に続く製造工程中における要部断面図である。
【図２９】図１の半導体集積回路装置の図２８に続く製造工程中における要部断面図である。
【図３０】図１の半導体集積回路装置の図２９に続く製造工程中における要部断面図である。
【図３１】図１の半導体集積回路装置の図３０に続く製造工程中における要部断面図である。
【図３２】図１の半導体集積回路装置の図３１に続く製造工程中における要部断面図である。
【図３３】図１の半導体集積回路装置の図３２に続く製造工程中における要部断面図である。
【図３４】図１の半導体集積回路装置の図３３に続く製造工程中における要部断面図である。
【図３５】図１の半導体集積回路装置の図３４に続く製造工程中における要部断面図である。
【図３６】図１の半導体集積回路装置の図３５に続く製造工程中における要部断面図である。
【図３７】図１の半導体集積回路装置の図３６に続く製造工程中における要部断面図である。
【図３８】図１の半導体集積回路装置の図３７に続く製造工程中における要部断面図である。
【図３９】図１の半導体集積回路装置の図３８に続く製造工程中における要部断面図である。
【図４０】図１の半導体集積回路装置の図３９の製造工程中における要部平面図である。
【図４１】図４０のXXXXI −XXXXI 線の断面図である。
【図４２】図４０のXXXXII−XXXXII線の断面図である。
【図４３】図１の半導体集積回路装置の図３９に続く製造工程中における要部断面図である。
【図４４】図１の半導体集積回路装置の図４３に続く製造工程中における要部断面図である。
【図４５】図１の半導体集積回路装置の図４４に続く製造工程中における要部断面図である。
【図４６】図１の半導体集積回路装置の図４５に続く製造工程中における要部断面図である。
【図４７】図１の半導体集積回路装置の図４６に続く製造工程中における要部断面図である。
【図４８】図１の半導体集積回路装置の図４７に続く製造工程中における要部断面図である。
【図４９】図１の半導体集積回路装置の図４８に続く製造工程中における要部断面図である。
【図５０】図１の半導体集積回路装置の図４９に続く製造工程中における要部断面図である。
【図５１】本発明の他の実施例である半導体集積回路装置のメモリセル領域の要部断面図である。
【符号の説明】
１ｓ 半導体基板
１ｗ 半導体ウエハ
２ フィールド絶縁膜
３ｐ ｐウエル
３ｎ ｎウエル
４ メモリセル選択ＭＯＳ・ＦＥＴ
４ａ, ４ｂ 半導体領域
４ｃ ゲート絶縁膜
４ｄ ゲート電極
４ｄ1,４ｄ2 導体膜
５ キャパシタ
５ａ 第１電極（第３導体膜）
５ｂ キャパシタ絶縁膜
５ｃ 第２電極
６ａ〜６ｄ 絶縁膜
７ａ キャップ絶縁膜（第１キャップ絶縁膜）
７ｂ サイドウォール（第１側壁絶縁膜）
８ａ〜８ｇ 層間絶縁膜
８ｄ1,８ｄ2 絶縁膜
９ａ1 接続孔
９ｂ1 接続孔（第１キャパシタ用接続孔）
９ｂ2 接続孔（第２キャパシタ用接続孔）
１０ａ マスク膜（第１マスク膜）
１０ｂ マスク膜（第２マスク膜）
１０ｃ マスク膜（第３マスク膜）
１１ａ キャップ絶縁膜（第２キャップ絶縁膜）
１１ｂ サイドウォール（第２側壁絶縁膜）
１２ 絶縁膜
１３ 導体膜（第１導体膜）
１４ ｎチャネル形のＭＯＳ・ＦＥＴ
１４ａ, １４ｂ 半導体領域
１４ｃ ゲート絶縁膜
１４ｄ ゲート電極
１４ｄ1,１４ｄ2 導体膜
１５ ｐチャネル形のＭＯＳ・ＦＥＴ
１５ａ, １５ｂ 半導体領域
１５ｃ ゲート絶縁膜
１５ｄ ゲート電極
１５ｄ1,１５ｄ2 導体膜
１６ 絶縁膜
１７ 絶縁膜
１８ｄ1,１８ｄ2 導体膜
１９ａ フォトレジスト
２０ 絶縁膜
２１ 絶縁膜
２２ａ〜２２ｄ 接続孔
２３ ＭＯＳ・ＦＥＴ
２３ａ 半導体領域
２４ａ 第１層配線
２４ｂ 第２層配線
２４ｃ 第３層配線
Ｍ メモリセル領域
Ｐ 周辺回路領域
Ａ 活性領域
ＭＣ メモリセル
Ｑｓ メモリセル選択ＭＯＳ・ＦＥＴ
Ｃ キャパシタ
ＷＬ ワード線
ＢＬ ビット線
ＢＬ1,ＢＬ2 導体膜（第２導体膜）
ＳＡ センスアンプ回路
ＣＤ カラムデコーダ回路
Ｉ／Ｏ データ入出力信号配線
ＤOL データ出力信号配線
ＹＳＬ 列選択信号配線
ＤOB データ出力バッファ回路
Ｄout 出力端子
ＶDD 電源電圧
Ｐ1 〜Ｐ5 光透過領域
ＰＭ, ＰＭ1 〜ＰＭ5 フォトマスク
ＰＳ1 〜ＰＳ5 位相シフタ
ＰＲ1 〜ＰＲ5 フォトレジスト膜
ＰＡ1,ＰＡ2,ＰＡ3a〜ＰＡ3d 補助パターン
Ｓ1 遮光領域
ＥＸ 露光装置
ＥＸ1 露光光源
ＥＸ2 集光ミラー
ＥＸ3a 第１平面反射鏡
ＥＸ3b 第２平面反射鏡
ＥＸ4 シャッタ
ＥＸ5 フライアイレンズ
ＥＸ6 アパーチャ
ＥＸ7 ショートカットフィルタ
ＥＸ8 マスクブラインド
ＥＸ9 コンデンサレンズ
ＥＸ10 縮小投影レンズ（投影光学系）
ＥＸ11 マスク載置台
ＥＸ12 ウエハ吸着台
ＥＸ13a Ｚ軸移動台
ＥＸ13b ＸＹステージ
ＥＸ13b1 Ｘ軸移動台
ＥＸ13b2 Ｙ軸移動台
ＥＸ14a 〜ＥＸ14c 駆動部
ＥＸ15 主制御部
【産業上の利用分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、露光処理に際して位相シフト・リソグラフィ技術を用いる半導体集積回路装置の製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
フォトマスク上の回路パターンをｇ線（４３６ｎｍ）やｉ線（３６５ｎｍ）等のような光を使用して半導体基板上に転写するフォトリソグラフィ技術においては、半導体集積回路装置の素子集積度の向上に伴って、良好に転写することのできるパターンの最小加工寸法に限界が生じつつある。
【０００３】
この良好に転写可能なパターンの最小加工寸法を小さくする方法として、露光光の波長をさらに短くすることが考えられるが、現実には、様々な問題があり、簡単に光の波長を短くすることはできない。
【０００４】
そこで、露光波長を変えることなく解像度を向上させるために露光装置における光学系の開口数（ＮＡ）を大きくする技術がある。しかし、この場合、ＮＡの増大や短波長の光の使用に伴い、焦点深度が極端に浅くなる問題があった。
【０００５】
このため、焦点深度を浅くすることなく解像度の向上を図る様々な露光技術が検討されており、その代表的な手段として位相シフト・マスクを用いる位相シフト・リソグラフィ技術がある。
【０００６】
位相シフト・リソグラフィ技術は、位相シフトマスク（レチクルも含む）を透過する光の位相を操作することによって、投影像の分解能およびコントラストを向上させる技術であり、位相シフトマスク上の所定の位置には透過光に位相差を生じさせる位相シフタが形成されている。
【０００７】
例えば、特公昭６２−５９２９６号公報には、遮光領域を挾んで互いに隣接する一対の光透過領域の一方に透明膜を設けることにより、露光処理に際して、これら２つの光透過領域を透過した光の間に位相差を生じさせ、その干渉光が半導体ウエハ上の遮光領域となる個所で弱め合うように操作する位相シフト技術が開示されている。
【０００８】
また、特開昭６２−６７５１４号公報には、マスクの遮光領域の一部を除去して微細な開口パターンを形成した後、この開口パターンまたはその近傍に存在する光透過領域のいずれか一方に透明膜を設けることにより、透光領域を透過した光と開口パターンを透過した光との間に位相差を生じさせ、透光領域を透過した光の振幅分布が横方向に広がるのを防止する位相シフト技術が開示されている。
【０００９】
また、特開平２−１４０７４３号公報には、マスクの透光領域の一部に位相シフタを設けることにより、透過光に位相差を生じさせ、位相シフタ境界部を強調させる位相シフト技術が開示されている。
【００１０】
【発明が解決しようとする課題】
ところが、位相シフト・リソグラフィ技術においては、単純な繰り返しパターンの転写に適用する場合は問題ないが、半導体集積回路装置を構成するパターン等のような複雑なパターンの転写に適用する場合には、位相シフタの配置の仕方等が難しく、パターンを良好に転写することができない場合が生じる問題がある。
【００１１】
例えばＤＲＡＭの互いに隣接するワード線間において、ビット線用の接続孔やキャパシタ用の接続孔が配置される領域は、その接続孔の合わせ余裕等をとる関係上、そのワード線同士の間隔が他のワード線隣接領域における間隔よりも広くなる箇所がある。
【００１２】
このようなワード線を位相シフトマスクを用いて転写する場合、互いに隣接する光透過領域（ワード線転写用）のいずれか一方の上に位相シフタを配置するが、上述したように、隣接する光透過領域間に間隔の異なる領域があると、その箇所で光の位相を良好に操作することができなくなる結果、本来幅広となってほしい箇所が細ってしまったり、細くていい箇所が太ってしまったりする等、形状や寸法等が設計通りにできなくなり、パターンを良好に転写することができない場合が生じる。
【００１３】
また、例えばＤＲＡＭにおいては、全体のメモリ容量が増大する傾向にあり、素子集積度の向上が図られているが、素子集積度の向上に伴って隣接するキャパシタパターンの間隔も狭くなっている。
【００１４】
このため、キャパシタ用の接続孔を位相シフトマスクを用いて転写する場合、接続孔を開けるための光透過領域の周囲に補助パターンを配置するが、上述するように隣接するキャパシタパターンの間隔が狭くなるにつれて、ただ単に補助パターンを配置したのでは、隣接する補助パターン同士を透過した光の干渉等によってその補助パターンの間に当たる位置、すなわち、本来パターンが形成されないはずの領域にパターンが形成されてしまう場合が生じる。
【００１５】
本発明の目的は、位相シフタを有するフォトマスクを用いて所定のパターンを転写する場合において、転写パターンの形状および寸法を設計パターンに忠実に転写することのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明の半導体集積回路装置の製造方法は、半導体基板上に互いに平行に延在する複数の配線を設けてなる半導体集積回路装置の製造方法であって、以下の工程を有するものである。
【００１９】
（ａ）前記半導体基板上に配線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程。
【００２０】
（ｂ）前記複数の配線を転写するために設けられた互いに平行に延在する複数の光透過領域を備え、かつ、前記複数の光透過領域のうち、互いに隣接する光透過領域のいずれか一方に透過光の位相を変える位相シフタを配置してなるフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程。
【００２１】
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記複数の配線のパターンを転写する工程。
【００２２】
（ｄ）前記フォトレジスト膜に転写された配線のパターンをマスクとして、前記配線形成用の導体膜をパターニングすることにより、前記複数の配線を形成する工程。
【００２３】
また、本発明の半導体集積回路装置の製造方法は、半導体基板上に幅広領域と幅の狭い領域とを有する配線を設けてなる半導体集積回路装置の製造方法であって、以下の工程を有するものである。
【００２４】
（ａ）前記半導体基板上に配線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程。
【００２５】
（ｂ）前記配線を転写するために設けられ、幅広領域と幅の狭い領域とを有する光透過領域を備えてなるフォトマスクであって、前記光透過領域の幅広領域の一部に遮光領域を配置するとともに、前記光透過領域を取り囲む遮光領域において、前記光透過領域の幅広領域と幅の狭い領域との境界領域の近傍に、その光透過領域を透過する光とは逆位相の光を形成するような微細な光透過領域からなる補助パターンを配置してなるフォトマスクを用意する工程。
【００２６】
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記配線のパターンを転写する工程。
【００２７】
（ｄ）前記フォトレジスト膜に転写された配線のパターンをマスクとして、前記配線形成用の導体膜をパターニングすることにより、前記配線を形成する工程。
【００２８】
また、本発明の半導体集積回路装置の製造方法は、半導体基板上に所定の層間を接続する複数の接続孔を有する半導体集積回路装置の製造方法であって、以下の工程を有するものである。
【００２９】
（ａ）前記半導体基板上にフォトレジスト膜を堆積する工程。
【００３０】
（ｂ）前記複数の接続孔を転写するために設けられた複数の光透過領域と、その各々の光透過領域の周囲に設けられた補助パターンとを備え、かつ、前記複数の光透過領域または前記補助パターンのいずれか一方に透過光の位相を変える位相シフタを配置してなるフォトマスクであって、前記複数の光透過領域の各々に、周囲の環境に応じて非対称的に補助パターンを配置してなるフォトマスクを用意する工程。
【００３１】
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記複数の接続孔のパターンを転写する工程。
【００３２】
（ｄ）前記フォトレジスト膜に転写された接続孔のパターンをマスクとして接続孔を穿孔する工程。
【００３３】
【作用】
上記した本発明の半導体集積回路装置の製造方法によれば、例えば互いに隣接するワード線転写用の光透過領域の間隔を、各々の間隔ラインの中で一定としたことにより、互いに隣接する光透過領域を透過した光の位相差操作を、その双方の光透過領域間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターン（ワード線ＷＬ）の形状および寸法を設計通り忠実に形成することが可能となる。
【００３４】
また、上記した本発明の半導体集積回路装置の製造方法によれば、例えばビット線形成用の各光透過領域の幅広領域内に微細な遮光領域を配置するとともに、周囲の遮光領域において光透過領域の幅広領域と幅の狭い領域との境界領域の近傍に補助パターンを配置したことにより、その光透過領域の幅広領域と幅の狭い領域との面積比の違いに起因する透過光の大幅な変動を抑えることができるので、光透過領域の幅広領域および幅の狭い領域を設計通りに良好に転写することが可能となる。この結果、転写パターン（ビット線ＢＬ）の形状および寸法を設計通りに形成することが可能となる。
【００３５】
また、上記した本発明の半導体集積回路装置の製造方法によれば、例えばキャパシタ用の接続孔形成用の光透過領域の配置状態に応じて、その四辺に配置される補助パターンをその寸法を変える等、非対称的に配置することにより、無用なパターンを転写することなく、その接続孔用の光透過領域を良好に転写することが可能となる。この結果、キャパシタ用の接続孔の形状および寸法を設計通りに形成することが可能となる。
【００３６】
【実施例】
以下、本発明の実施例を図面に基づいて詳細に説明する（なお、実施例を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００３７】
（実施例１）
本実施例１の半導体集積回路装置は、例えば６４ＭビットＤＲＡＭである。ただし、ワードビット構成はこれに限定されるものではなく種々変更可能である。このＤＲＡＭが形成された半導体チップの要部の回路ブロック構成を図１に示す。
【００３８】
半導体チップに配置されたメモリセル領域Ｍには、複数個のメモリセルＭＣが図１の縦横方向に敷き詰められている。このメモリセルＭＣは、Ｈｉｇｈ（以下、単に“Ｈ”と略す）信号レベルまたはＬｏｗ（以下、単に“Ｌ”と略す）信号レベルの２値データのうち、いずれか一方を記憶するメモリの最小単位であり、１つのメモリセル選択ＭＯＳ・ＦＥＴＱｓと、１つのキャパシタＣとから構成されている。
【００３９】
このようなメモリセルＭＣは、相補形のビット線ＢＬ,/ＢＬと、これに直交して延在するワード線ＷＬとの交点近傍に配置されている。なお、/ ＢＬの“/ ”はアクティブロウを示している。また、ビット線ＢＬ,/ＢＬに接続されたメモリセルＭＣのキャパシタＣの一方の端子は、例えば電源電圧ＶDD/2の電位に設定されている。
【００４０】
この相補形のビット線ＢＬ,/ＢＬは、図１の縦方向にｍ列配置されており、個々のビット線ＢＬ,/ＢＬには、ｎ個のメモリセルＭＣが電気的に接続されている。そして、この相補形のビット線ＢＬ,/ＢＬは、図１の横方向に延在され、センスアンプ回路ＳＡおよび列選択ＭＯＳ・ＦＥＴＱｙを介してカラムデコーダ回路ＣＤおよびカラムドライバ回路と電気的に接続されている。
【００４１】
センスアンプ回路ＳＡは、ビット線ＢＬに伝送された微小電圧（または電流）を検知して増幅する回路であり、データ入出力信号配線Ｉ／Ｏ,/Ｉ／Ｏを介してメインアンプＭＡに接続され、さらにデータ出力バッファ回路ＤOBと電気的に接続されている。なお、/ ＢＬの“/ ”はアクティブロウを示している。
【００４２】
すなさち、ビット線ＢＬ,/ＢＬの微小信号は、ローカル入出力信号配線Ｉ／Ｏ,/Ｉ／Ｏを介してメインアンプＭＡに伝わり、メインアンプＭＡで増幅され、さらに、データ出力信号配線ＤOL,/ＤOLを介してデータ出力バッファ回路ＤOBに伝送されるようになっている。
【００４３】
データ出力バッファ回路ＤOBは、メモリセルＭＣから読み出された信号を途中の配線経路で減衰させずに外部装置に伝送できるように増幅するための回路であり、出力端子Ｄout と電気的に接続されている。なお、/ ＤOLの“/ ”はアクティブロウを示している。
【００４４】
また、カラムデコーダ回路ＣＤは、カラムアドレスバッファ回路からの信号を受けて所定の１本の列選択信号配線ＹＳＬを選択する回路である。カラムドライバ回路は、カラムデコーダ回路ＣＤからの信号により所定の１本のカラム選択配線に選択パルス電圧を供給する回路である。
【００４５】
また、カラムアドレスバッファ回路は、複数のアドレス信号を、タイミング発生回路からのカラム選択信号にしたがって取り込み保持するとともに、これらのカラムアドレス信号をもとに相補内部アドレス信号Ａを形成する回路である。
【００４６】
一方、ワード線ＷＬは、図１の横方向にｎ行配置されており、個々のワード線ＷＬには、ｍ個のメモリセルＭＣが電気的に接続されている。そして、このワード線ＷＬは、図１の縦方向に延在され、ロウデコーダ回路およびロウドライバ回路と電気的に接続されている。
【００４７】
ロウデコーダ回路は、ロウアドレスバッファ回路からの信号を受けて所定の１本のワード線ＷＬを選択する回路である。ロウデコーダ回路には、ロウアドレスバッファ回路からｉ+1ビットの相補内部アドレス信号が供給される。
【００４８】
ロウアドレスバッファ回路は、アドレスマルチプレクサ回路から伝送されるロウアドレス信号を、タイミング発生回路から供給されるタイミング信号にしたがって取り込み保持する。また、ロウドライバ回路は、ロウデコーダ回路からの信号により所定の１本のワード線ＷＬに選択パルス電圧を供給する回路である。なお、このＤＲＡＭの電源電圧は、例えば3.３Ｖ程度、接地電圧は、例えば０Ｖ程度である。
【００４９】
このＤＲＡＭのメモリセル領域における要部断面図および要部平面図を図２および図３〜図６に示す。また、このＤＲＡＭの周辺回路領域における要部断面図を図７に示す。なお、図２のメモリセル領域Ｍは図３〜図６のＩＩ−ＩＩ線における断面図を示している。
【００５０】
ＤＲＡＭを構成する半導体基板１ｓは、例えばｐ- 形のシリコン（Ｓｉ）単結晶からなり、その上部には、素子分離用のフィールド絶縁膜２が形成されている。
【００５１】
このフィールド絶縁膜２は、例えば二酸化シリコン（ＳｉＯ2 ）からなり、図３に示すように、フィールド絶縁膜２に囲まれた領域が素子の活性領域Ａとなる。
【００５２】
この活性領域Ａは、例えば平面逆Ｖ字状に形成されている。この活性領域Ａは、図３の横方向に沿って、所定の距離を隔てて配置されている。ただし、図３の縦方向に隣接する活性領域Ａ, Ａ同士は、その横方向長さの半分だけ横方向に相対的にずれた状態で配置されている。なお、長さＬ1 は、例えば0.４μｍ程度、また、長さＬ2 は、例えば0.３５μｍ程度である。
【００５３】
また、メモリセル領域Ｍにおける半導体基板１ｓの上部には、ｐウエル３ｐが形成されている。このｐウエル３ｐには、例えばｐ形不純物のホウ素が導入されている。そして、このｐウエル３ｐ上には、上記したメモリセルＭＣが形成されている。
【００５４】
このメモリセルＭＣは、１つのメモリセル選択ＭＯＳ・ＦＥＴ（以下、選択ＭＯＳという）４（上記回路図上のＱｓにあたる）と、１つのキャパシタ５（上記回路図上のＣにあたる）とから構成されている。この１個のメモリセルＭＣのサイズは、例えば1.１５μｍ2 程度である。
【００５５】
選択ＭＯＳ４は、半導体基板１ｓの上部に互いに離間して形成された一対の半導体領域４ａ, ４ｂと、半導体基板１ｓ上に形成されたゲート絶縁膜４ｃと、ゲート絶縁膜４ｃ上に形成されたゲート電極４ｄとを有している。
【００５６】
半導体領域４ａ, ４ｂは、選択ＭＯＳ４のソース領域およびドレイン領域を形成するための領域であり、この半導体領域４ａ, ４ｂには、例えばｎ形不純物のリンまたはヒ素（Ａｓ）が導入されている。なお、この半導体領域４ａ, ４ｂの間に選択ＭＯＳ４のチャネル領域が形成されている。
【００５７】
なお、選択ＭＯＳ４のゲート電極４ｄ下のチャネル領域は、平面で見たときに屈折した上辺と下辺とを有しているが、その屈折角度は１３５°以上に設計されているので、チャネル領域の上辺と下辺でほぼ同じバーズビークの伸びおよびフィールド絶縁膜２の端部の形状が得られるようになっている。
【００５８】
これにより、本実施例１によれば、選択ＭＯＳ４のチャネル領域の表面に段差が形成され難くなるので、チャネル領域の全面にほぼ同じ深さに不純物をイオン注入により導入することが可能となっている。このため、均一な不純物濃度分布を有するチャネル領域を得ることができるので、選択ＭＯＳ４のしきい値電圧の変動を防ぐことが可能となっている。
【００５９】
ゲート絶縁膜４ｃは、例えばＳｉＯ2 からなる。また、ゲート電極４ｄは、例えば低抵抗ポリシリコン膜からなる導体膜４ｄ1 上に、例えばタングステンシリサイド（ＷＳｉ2 ）からなる導体膜４ｄ2 を堆積して形成されている。この導体膜４ｄ2 により、ゲート電極４ｄの低抵抗化を図っている。ただし、ゲート電極４ｄは、低抵抗ポリシリコンの単体膜で形成しても良し、タングステン等のような所定の金属でも良い。
【００６０】
このゲート電極４ｄは、ワード線ＷＬの一部でもある。このワード線ＷＬは、図４に示すように、上記した活性領域Ａの延在方向に対して直交する方向に直線状に延在するように形成されている。
【００６１】
ワード線ＷＬのうち、活性領域Ａと交差する部分は、選択ＭＯＳ４のゲート電極４ｄを構成する部分であり、所定のしきい値電圧を得るために必要な一定の幅（Ｌｇ）を有し、ワード線ＷＬの他の部分よりも幅広となっている。このワード線ＷＬの幅広部分の幅Ｌｇは、例えば0.４４μｍ程度である。また、ワード線ＷＬの幅の狭い部分の幅Ｌ3 は、例えば0.３μｍ程度である。
【００６２】
このワード線ＷＬの幅広部分は、ワード線ＷＬの一部がワード線ＷＬの一方の側面から突出することで形成されている。ただし、その突出部が向かい合うように互いに隣接するワード線ＷＬ同士は、その突出部の位置が図４の縦方向に互いにずれるように、すなわち、その隣接するワード線ＷＬの突出部と凹部とがかみ合うように配置されている。なお、Ｌｇの寸法を有するワード線ＷＬの領域は、少なくとも製造プロセスにおけるマスク合わせ余裕寸法に相当する分、活性領域Ａの幅よりも広く設けられている。
【００６３】
ところで、本実施例１においては、その突出部が向かい合うように互いに隣接するワード線ＷＬの間隔Ｌ４ａ1,Ｌ４ａ2 が、ワード線ＷＬの延在方向において常に一定となっており、例えば0.３μ程度に設定されている。また、突出部の無い側が向かい合うように互いに隣接するワードＷＬの間隔Ｌ４ｂも、ワード線ＷＬの延在方向において常に一定となっており、例えば0.３μｍ程度に設定されている。
【００６４】
すなわち、本実施例１においては、互いに隣接するワード線ＷＬの間隔Ｌ４ａ1,Ｌ４ａ2 および間隔Ｌ４ｂが各々の間隔ラインの中で常に一定になるように設定されている。また、互いに隣接するワード線ＷＬの間隔Ｌ４およびワード線ＷＬの細い部分の幅Ｌ３が同一になっている。
【００６５】
このゲート電極４ｄ（ワード線ＷＬ）の上面および側面は、絶縁膜６ａ, ６ｂを介してキャップ絶縁膜（第１キャップ絶縁膜）７ａおよびサイドウォール（第１側壁絶縁膜）７ｂによって被覆されている。これらのキャップ絶縁膜７ａおよびサイドウォール７ｂは、層間絶縁膜８ａ〜８ｃによって被覆されている。
【００６６】
そして、層間絶縁膜８ａ〜８ｃには、半導体基板１ｓの上層部の半導体領域４ａが露出するような接続孔９ａ1 が形成され、層間絶縁膜８ａ, ８ｂには、半導体基板１ｓの上層部の半導体領域４ｂが露出するような接続孔９ｂ1 が形成されている。これら接続孔９ａ1,９ｂ1 の寸法は、例えば0.３６μｍ×0.３６μ程度である。
【００６７】
絶縁膜６ａ, ６ｂは、例えばＳｉＯ2 からなる。また、本実施例１においては、キャップ絶縁膜７ａおよびサイドウォール７ｂが、例えば窒化シリコンからなる。
【００６８】
絶縁膜６ａ, ６ｂは、例えば次の２つの機能を有している。すなわち、第１は、キャップ絶縁膜７ａおよびサイドウォール７ｂを形成する際にその成膜処理装置内が導体膜４ｄ２の構成金属元素で汚染されるのを防止する機能である。第２は、半導体集積回路装置の製造工程における熱処理等に際し、熱膨張差に起因してキャップ絶縁膜７ａおよびサイドウォール７ｂに加わるストレスを緩和する機能である。
【００６９】
キャップ絶縁膜７ａおよびサイドウォール７ｂは、層間絶縁膜８ａ, ８ｂに接続孔９ａ1,９ｂ1 を形成する際にエッチングストッパとして機能し、互いに隣接するワード線ＷＬ間に接続孔９ａ1,９ｂ1 を自己整合的に形成するための膜として機能している。すなわち、キャップ絶縁膜７ａおよびサイドウォール７ｂは、ワード線ＷＬの幅方向における接続孔９ａ1,９ｂ1 の寸法を規定している。
【００７０】
このため、例えば接続孔９ａ1,９ｂ1 がワード線ＷＬの幅方向（図３の左右方向）に多少ずれたとしても、キャップ絶縁膜７ａおよびサイドウォール７ｂがエッチングストッパとして機能するので、その接続孔９ａ1,９ｂ1 からワード線ＷＬの一部が露出するようなこともない。したがって、接続孔９ａ1,９ｂ1 の位置合わせ余裕を小さくすることができる。
【００７１】
なお、接続孔９ａ1,９ｂ1 がワード線ＷＬの長手方向（図３の上下方向）にずれたとしても、ここでは層間絶縁膜８ａ, ８ｂの厚さがある程度確保されているので、接続孔９ａ1,９ｂ1 から半導体基板１ｓの上面が露出することもない。
【００７２】
層間絶縁膜８ａは、例えばＳｉＯ2 からなり、層間絶縁膜８ｂは、例えばＢＰＳＧ（Boro Phospho Silicate Glass)からなる。この層間絶縁膜８ａは、その上層の層間絶縁膜８ｂ中のホウ素またはリンが下層の半導体基板１ｓに拡散するのを防止する機能を有している。
【００７３】
また、層間絶縁膜８ｂは、配線層の下地を平坦にする機能を有している。これにより、フォトリソグラフィのマージンを確保することができ、接続孔９ａ1,９ｂ1 や配線のパターン転写精度を向上させることができるようになっている。
【００７４】
層間絶縁膜８ｂ上には、例えばＳｉＯ2 からなる層間絶縁膜８ｃが形成されている。この層間絶縁膜８ｃは、後述するビット線形成工程時等において、層間絶縁膜８ｂからキャップ絶縁膜７ａの一部が露出していると、その露出部分がエッチングされてワード線ＷＬが露出してしまう場合があるので、それを防止するための膜である。したがって、そのような問題が生じない場合には、設けなくても良い。
【００７５】
層間絶縁膜８ｃ上には、ビット線ＢＬが形成されている。このビット線ＢＬは、例えば低抵抗ポリシリコンからなる導体膜（第２導体膜）ＢＬ1 の上層に、例えばＷＳｉ2 からなる導体膜（第２導体膜）ＢＬ2 が堆積されてなり、接続孔９ａ1 を介して半導体領域４ａと電気的に接続されている。
【００７６】
導体膜ＢＬ1 と層間絶縁膜８ｃとの間には、接続孔９ａ1 を形成する際にエッチングマスクとなったマスク膜（第２マスク膜）１０ｂが残されている。このマスク膜１０ｂは、接続孔９ａ1 形成時におけるエッチング選択比を高くするための膜で、例えば低抵抗ポリシリコンからなり、ビット線ＢＬの一部でもある。
【００７７】
ビット線ＢＬおよび接続孔９ａ1 の平面図を図５に示す。ビット線ＢＬは、ワード線ＷＬの延在方向に直交するように図５の横方向に直線状に延在している。ビット線ＢＬにおいて、活性領域Ａの中央に位置する部分には突出部が形成されており、この突出部にビット線用の接続孔９ｂ1 が配置されている。
【００７８】
ビット線ＢＬの中心線は、ビット線用の接続孔９ａ1 の中心に必ずしも一致させる必要はないが、一致させない場合には、ビット線ＢＬはキャパシタ用の接続孔９ｂ1,９ｂ2 （図２参照）を完全に囲むための突出部を必要とする。
【００７９】
なお、ビット線ＢＬに上記突出部を形成すると、その突出部と、その突出部側に隣接するビット線ＢＬとの間で短絡不良が生じる可能性がある。このため、その隣接するビット線ＢＬのうち、突出部が向かい合う部分を突出部から離れるように少し屈曲させている。
【００８０】
このビット線ＢＬの幅Ｌ5 は、例えば0.２８μｍ程度、ビット線ＢＬの突出部とそれに隣接するビット線ＢＬとの間隔Ｌ６は、例えば0.３μｍ程度、互いに隣接するビット線ＢＬの間隔Ｌ7 は、例えば0.５８μｍ程度である。
【００８１】
ビット線ＢＬの上面および側面は、絶縁膜６ｃ, ６ｄを介してキャップ絶縁膜（第２キャップ絶縁膜）１１ａおよびサイドウォール（第２側壁絶縁膜）１１ｂによって被覆されている。このキャップ絶縁膜１１ａおよびサイドウォール１１ｂは、層間絶縁膜８ｃ等に接続孔９ｂ2 を形成する際にエッチングストッパとして機能し、互いに隣接するビット線ＢＬ間に接続孔９ｂ2 を自己整合的に形成するための膜として機能している。すなわち、キャップ絶縁膜１１ａおよびサイドウォール１１ｂは、ビット線ＢＬの幅方向における接続孔９ｂ1,９ｂ2 の寸法を規定している。
【００８２】
したがって、例えば接続孔９ｂ1,９ｂ2 がビット線ＢＬの幅方向（図の上下方向）に多少ずれたとしても、キャップ絶縁膜１１ａおよびサイドウォール１１ｂがエッチングストッパとして機能するので、その接続孔９ｂ1,９ｂ2 が素子分離領域に入り込み過ぎることもない。このため、接続孔９ｂ1,９ｂ2 の位置合わせ余裕を小さくすることができる。
【００８３】
さらに、このキャップ絶縁膜１１ａおよびサイドウォール１１ｂは、絶縁膜１２によって被覆されている。この絶縁膜１２は、キャパシタ５を形成した後の下地の絶縁膜を除去する際にエッチングストッパとして機能する膜であり、例えば窒化シリコンからなる。
【００８４】
この絶縁膜１２の厚さは、例えば１００〜５００Å、好ましくは２５０Å程度に設定されている。これ以上厚いと、ダングリングボンドを終端するための最終的な水素アニール処理時に、水素が窒化シリコン膜で捕縛あるいは水素の移動が阻止されてしまい、充分な終端効果が得られなくなってしまうからである。
【００８５】
このビット線ＢＬの上層には、例えば円筒形のキャパシタ５が形成されている。すなわち、本実施例１のＤＲＡＭは、ＣＯＢ（Capacitor Over Bitline）構造となっている。キャパシタ５は、第１電極（第３導体膜）５ａ上にキャパシタ絶縁膜５ｂを介して第２電極５ｃが形成され構成されている。
【００８６】
第１電極５ａは、例えば低抵抗ポリシリコンからなり、接続孔９ｂ1 内に埋め込まれた導体膜（第１導体膜）１３を通じて選択ＭＯＳ４の一方の半導体領域４ｂと電気的に接続されている。導体膜１３は、例えば低抵抗ポリシリコンからなる。
【００８７】
このキャパシタ５の第１電極５ａおよびキャパシタ５用の接続孔９ｂ1,９ｂ2 の平面図を図６に示す。第１電極５ａは、ビット線ＢＬ用の接続孔９ａ1 の両側に１個ずつ配置されている。個々の第１電極５ａは、例えば互いに隣接する２つのワード線ＷＬをまたぐように長方形状に形成されており、その横方向の長さは、例えば1.１４μｍ程度、縦方向の長さは、例えば0.５６μｍ程度である。
【００８８】
キャパシタ絶縁膜５ｂは、例えば窒化シリコン膜上にＳｉＯ2 膜が堆積されて形成されている。また、第２電極５ｃは、例えば低抵抗ポリシリコンからなり、所定の配線と電気的に接続されている。
【００８９】
なお、キャパシタ５の第１電極５ａの下部のマスク膜（第３マスク膜）１０ｃは、接続孔９ｂ2 を穿孔する際にマスクとして用いた膜である。このマスク膜１０ｃは、例えば低抵抗ポリシリコンからなり、キャパシタ５の第１電極５ａの一部となっている。
【００９０】
一方、図７に示すように、周辺回路領域Ｐにおける半導体基板１ｓの上部には、ｐウエル３ｐおよびｎウエル３ｎが形成されている。このｐウエル３ｐには、例えばｐ形不純物のホウ素が導入されている。また、ｎウエル３ｎには、例えばｎ形不純物のリンまたはＡｓが導入されている。そして、このｐウエル３ｐ上およびｎウエル３ｎ上には、例えばｎＭＯＳ１４およびｐＭＯＳ１５が形成されている。
【００９１】
これらのｎＭＯＳ１４およびｐＭＯＳ１５によって、ＤＲＡＭのセンスアンプ回路、カラムデコーダ回路、カラムドライバ回路、ロウデコーダ回路、ロウドライバ回路、Ｉ／Ｏセレクタ回路、データ入力バッファ回路、データ出力バッファ回路および電源回路等のような周辺回路が形成されている。
【００９２】
ｎＭＯＳ１４は、ｐウエル３ｐの上部に互いに離間して形成された一対の半導体領域１４ａ, １４ｂと、半導体基板１ｓ上に形成されたゲート絶縁膜１４ｃと、ゲート絶縁膜１４ｃ上に形成されたゲート電極１４ｄとを有している。
【００９３】
半導体領域１４ａ, １４ｂは、ｎＭＯＳ１４のソース領域およびドレイン領域を形成するための領域であり、この半導体領域１４ａ, １４ｂには、例えばｎ形不純物のリンまたはＡｓが導入されている。なお、この半導体領域１４ａ, １４ｂの間にｎＭＯＳ１４のチャネル領域が形成されている。
【００９４】
ゲート絶縁膜１４ｃは、例えばＳｉＯ2 からなる。また、ゲート電極１４ｄは、例えば低抵抗ポリシリコンからなる導体膜１４ｄ1 上にＷＳｉ2 からなる導体膜１４ｄ2 が堆積されてなる。ただし、ゲート電極１４ｄは、例えば低抵抗ポリシリコンの単体膜で形成しても良いし、金属で形成しても良い。
【００９５】
ゲート電極１４ｄの上面および側面には、絶縁膜６ａ, ６ｂを介してキャップ絶縁膜７ａおよびサイドウォール７ｂが形成されている。絶縁膜６ａ, ６ｂは、上記したメモリセル領域Ｍの絶縁膜６ａ, ６ｂと同一の機能を有しており、例えばＳｉＯ2 からなる。
【００９６】
また、キャップ絶縁膜７ａおよびサイドウォール７ｂは、例えば窒化シリコンからなる。ただし、この場合のサイドウォール７ｂは、主としてＬＤＤ（Lightly Doped Drain)構造を構成するための膜である。
【００９７】
ｐＭＯＳ１５は、ｎウエル３ｎの上部に互いに離間して形成された一対の半導体領域１５ａ, １５ｂと、半導体基板１ｓ上に形成されたゲート絶縁膜１５ｃと、ゲート絶縁膜１５ｃ上に形成されたゲート電極１５ｄとを有している。
【００９８】
半導体領域１５ａ, １５ｂは、ｐＭＯＳ１５のソース領域およびドレイン領域を形成するための領域であり、この半導体領域１５ａ, １５ｂには、例えばｐ形不純物のホウ素が導入されている。なお、この半導体領域１５ａ, １５ｂの間にｐＭＯＳ１５のチャネル領域が形成されている。
【００９９】
ゲート絶縁膜１５ｃは、例えばＳｉＯ2 からなる。また、ゲート電極１５ｄは、例えば低抵抗ポリシリコンからなる導体膜１５ｄ1 上にＷＳｉ2 からなる導体膜１５ｄ2 が堆積されてなる。ただし、ゲート電極１５ｄは、例えば低抵抗ポリシリコンの単体膜で形成しても良いし、金属で形成しても良い。
【０１００】
ゲート電極１５ｄの上面および側面には、絶縁膜６ａ, ６ｂを介してキャップ絶縁膜７ａおよびサイドウォール７ｂが形成されている。絶縁膜６ａ, ６ｂは、上記したメモリセル領域Ｍの絶縁膜６ａ, ６ｂと同一の機能を有しており、例えばＳｉＯ2 からなる。
【０１０１】
また、キャップ絶縁膜７ａおよびサイドウォール７ｂは、例えば窒化シリコンからなる。ただし、この場合のサイドウォール７ｂは、主としてＬＤＤ構造を構成するための膜である。
【０１０２】
このｎＭＯＳ１４およびｐＭＯＳ１５は、上記した層間絶縁膜８ａ〜８ｃによって被覆されており、その層間絶縁膜８ｃ上には、上記した絶縁膜１２が堆積されている。さらに、このようなメモリセル領域Ｍおよび周辺回路領域Ｐにおいて、絶縁膜１２上には、層間絶縁膜８ｄが形成されており、これによってキャパシタ５の第２電極５ｂが被覆されている。
【０１０３】
層間絶縁膜８ｄは、例えばＳｉＯ2 からなる絶縁膜８ｄ1 上に、例えばＢＰＳＧからなる絶縁膜８ｄ2 が堆積されて形成されている。絶縁膜８ｄ1 は、その上層の絶縁膜８ｄ2 中のホウ素またはリンがキャパシタ５の第２電極５ｃ側等に拡散するのを防止する機能を有している。
【０１０４】
次に、本実施例１の半導体集積回路装置の製造工程である露光工程で用いるフォトマスク（レチクルを含む）を図８〜図２１によって説明する。ここで、図８、図１０、図１３、図１５および図１９においては、図面を見易くするため、遮光領域を斜線で示し、位相シフタが配置された領域を点によるハッチングで示してある。なお、この遮光領域は、例えばクロム（Ｃｒ）膜等によって形成されている。また、マスク基板は、例えば合成石英等からなる。
【０１０５】
図８は上記したＤＲＡＭのメモリセル領域Ｍのフィールド絶縁膜２や活性領域Ａ（図２および図３参照）を形成する際に用いるフォトマスクＰＭ1 の要部平面図である。
【０１０６】
このフォトマスクＰＭ1 には、例えば平面逆Ｖ字状の複数個の光透過領域Ｐ1 が規則的に配置されている。この光透過領域Ｐ1 は、図８の横方向に沿って、所定の距離を隔てて配置されている。ただし、図８の縦方向に隣接する光透過領域Ｐ1 同士は、その各々の中心がその横方向長さの半分だけ図８の横方向に相対的にずれた状態で配置されている。なお、長さＬｍ1 は、例えば２μｍ程度、また、長さＬｍ2 は、例えば1.７５μｍ程度である。
【０１０７】
また、図８の縦方向に並んでいる光透過領域Ｐ1 の行には一行おきに位相シフタＰＳ1 が各の光透過領域Ｐ1 に重なるように配置されている。この位相シフタＰＳ1 は、透過光の位相差を変える機能部であり、例えば二酸化シリコン等のような透明な絶縁膜をＳＯＧ法等によってフォトマスクＰＭ1 上に堆積した後、その絶縁膜をフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることによって形成されている。
【０１０８】
このようなフォトマスクＰＭ1 によってポジ形のフォトレジスト膜に転写されたパターンを図９に示す。点によるハッチング部分はフォトレジスト膜ＰＲ1 が残されている部分、白抜き部分はフォトレジスト膜ＰＲ1 が除去された部分である。なお、フォトレジスト膜ＰＲ1 をネガ形にすることで、図９の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１０９】
次いで、図１０は上記したＤＲＡＭのメモリセル領域Ｍのワード線ＷＬ（図２および図４参照）を形成する際に用いるフォトマスクＰＭ2 の要部平面図である。また、図１１は図１０のＸＩ−ＸＩ線の断面図である。
【０１１０】
このフォトマスクＰＭ2 には、例えば直線状の複数の光透過領域Ｐ2 が図１０の横方向に沿って規則的に並んで配置されている。また、図１０の横方向に並んでいる光透過領域Ｐ2 の列には一列おきに位相シフタＰＳ2 が各の光透過領域Ｐ2 に重なるように配置されている。この位相シフタＰＳ2 の機能、材料および形成方法は上記した位相シフタＰＳ1 （図８参照）と同じである。
【０１１１】
この光透過領域Ｐ2 には、その延在方向の所定間隔毎に、その一方の側面から図１０の横方向に突出して他の部分よりも幅広となっている領域が形成されている。ただし、図１０の横方向に隣接する光透過領域Ｐ2 同士は、その突出領域の位置が図１０の縦方向に互いにずれあうように配置されている。光透過領域Ｐ2 の幅広領域の幅Ｌｍ3 は、例えば2.２μｍ程度、細い領域の幅Ｌｍ4 は、例えば1.５μｍ程度である。
【０１１２】
ところで、本実施例１においては、その突出部が向き合うように互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5a（Ｌｍ5a1,Ｌｍ5a2 ）がその間隔ラインの中で一定になっており、例えば1.５μｍ程度に設定されている。
【０１１３】
また、突出部が無い側が向き合うように互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5bもその間隔ラインの中で一定になっており、例えば1.５μｍ程度に設定されている。
【０１１４】
すなわち、本実施例１においては、互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5a, Ｌｍ5bが各々の間隔ラインの中で一定となっている。また、互いに隣接する光透過領域Ｐ2 の間隔Ｌｍ5a, Ｌｍ5bおよび光透過領域Ｐ2 の細い部分の幅Ｌｍ4 が等しくなっている。
【０１１５】
これらにより、互いに隣接する光透過領域Ｐ2 を透過した光の位相差操作を、その双方の光透過領域Ｐ2 間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターンの形状および寸法を設計通り（誤差を含む）に形成することが可能となっている。
【０１１６】
このようなフォトマスクＰＭ2 によってネガ形のフォトレジスト膜に転写されたパターンを図１２に示す。点によるハッチング部分がフォトレジスト膜ＰＲ2 が残されている部分である。ここには、所定間隔毎に幅広領域を有するような直線状のフォトレジスト膜ＰＲ2 のパターンが形成されている。
【０１１７】
また、白抜き部分がフォトレジスト膜が除去された部分である。なお、フォトレジスト膜ＰＲ2 をポジ形にすることで、図１２の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１１８】
次いで、図１３は上記したＤＲＡＭのメモリセル領域Ｍのビット線用の接続孔９ａ1 （図２および図５参照）を形成する際に用いるフォトマスクＰＭ3 の要部平面図である。
【０１１９】
フォトマスクＰＭ3 には、例えば正方形状の複数の光透過領域Ｐ3 が規則的に配置されている。個々の光透過領域Ｐ3 の寸法は、例えば1.８μｍ×1.８μｍ程度である。
【０１２０】
この各々の光透過領域Ｐ3 には位相シフタＰＳ3 が重なるように配置されている。この位相シフタＰＳ3 の機能、材料および形成方法は上記した位相シフタＰＳ1 （図８参照）と同じである。
【０１２１】
また、その各々の光透過領域Ｐ3 の四辺近傍には、補助パターンＰＡ1 が配置されている。補助パターンＰＡ1 は、主となる光透過領域Ｐ3 と、補助パターンＰＡ1 とを透過した各々の光に位相差を生じさせることで、転写パターンのエッジのコントラストを増大させて良好なパターンを転写するための機能部であり、例えば長方形状の光透過領域からなる。
【０１２２】
主となる光透過領域Ｐ3 と、その四辺近傍の各々の補助パターンＰＡ1 との間隔Ｌｍ6 は透過光の位相を良好に操作するために等しくなっており、例えば0.８μｍ程度に設定されている。また、各補助パターンＰＡ1 の大きさも全て等しく、例えば1.０μｍ×1.７μｍ程度である。
【０１２３】
このようなフォトマスクＰＭ3 によってポジ形のフォトレジスト膜に転写されたパターンを図１４に示す。点によるハッチング部分がフォトレジスト膜ＰＲ3 が残されている部分、正方形状の白抜き部分がフォトレジスト膜が除去された部分である。なお、フォトレジスト膜ＰＲ3 をネガ形にすることで、図１４の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１２４】
次いで、図１５は上記したＤＲＡＭのメモリセル領域Ｍのビット線ＢＬ（図２および図５参照）を形成する際に用いるフォトマスクＰＭ4 の要部平面図である。また、図１６（ａ）, （ｂ）はそれぞれ図１５のＸＶＩａ−ＸＶＩａ線およびＸＶＩｂ−ＸＶＩｂ線の断面図である。
【０１２５】
フォトマスクＰＭ4 には、例えば直線状の複数の光透過領域Ｐ4 が図１５の縦方向に沿って並んで配置されている。そして、図１５の縦方向に並ぶ光透過領域Ｐ4 の行の一行おきに位相シフタＰＳ4 がその光透過領域Ｐ4 に重なるように配置されている。この位相シフタＰＳ4 の機能、材料および形成方法は上記した位相シフタＰＳ1 （図８参照）と同じである。
【０１２６】
各光透過領域Ｐ4 には所定の間隔毎に幅広領域が形成されている。各光透過領域Ｐ4 の幅広部分の幅Ｌｍ7aは、例えば2.９５μｍ程度、幅Ｌｍ7bは、例えば３μｍ程度、細い部分の幅Ｌｍ8 は、例えば1.４μｍ程度である。また、間隔Ｌｍ9aは、例えば2.９μｍ程度、間隔Ｌｍ9bは、例えば1.５μｍ程度である。
【０１２７】
ところで、本実施例１においては、各光透過領域Ｐ4 の幅広領域内に、例えば正方形状の遮光領域Ｓ1 が配置されている。この遮光領域Ｓ1 の寸法は、例えば0.２μｍ×0.２μｍ程度であり、幅広領域の端からの距離は、例えば１μｍ程度である。
【０１２８】
また、周囲の遮光領域において光透過領域Ｐ4 の幅広領域と幅の狭い領域との境界領域の近傍には補助パターンＰＡ2 が配置されている。この補助パターンＰＡ２は、一つの光透過領域Ｐ4 の幅広領域と幅の狭い領域とで面積が大幅に異なることに起因し、その境界領域にあたる転写パターン部分が細るのを防止するための機能部であり、例えば長方形状の光透過領域からなる。
【０１２９】
なお、光透過領域Ｐ４とその近傍の補助パターンＰＡ2 とでは透過光が逆相になるようになっている。すなわち、位相シフタＰＳ4 の配置された光透過領域Ｐ4 の近傍の補助パターンＰＡ2 には、位相シフタＰＳ4 が配置されていない。また、位相シフタＰＳ4 の配置されていない光透過領域Ｐ4 の近傍の補助パターンＰＡ2 には、位相シフタＰＳ4 が配置されている。
【０１３０】
各補助パターンＰＡ2 の寸法は、例えば0.１μｍ×0.２μｍ程度である。また、各補助パターンＰＡ2 と光透過領域Ｐ4 との間隔Ｌｍ10は透過光の位相を良好に操作するために等しくなっており、例えば0.１μｍ程度に設定されている。
【０１３１】
このようなフォトマスクＰＭ4 を透過した光の分布を図１７に示す。矩形体ＬBLは、レイアウト設計段階におけるビット線ＢＬ（図５参照）を示し、矩形体ＬPAは、レイアウト設計段階における補助パターンＰＡ2 （図１５参照）を示し、矩形体ＬS1は、レイアウト設計段階における遮光領域Ｓ1 （図１５参照）を示している。そして、曲線が透過光の分布を示している。
【０１３２】
このようなフォトマスクＰＭ4 によってネガ形のフォトレジスト膜に転写されたパターンを図１８に示す。点によるハッチング部分がフォトレジスト膜ＰＲ4 が残されている部分である。
【０１３３】
本実施例１においては、光透過領域Ｐ4 （図１５参照）の幅広領域および幅の狭い領域が良好な形で転写される。すなわち、上層からキャパシタ５（図２参照）用の接続孔を形成するために、高い合わせ精度と、設計パターンに忠実なパターン形成が特に必要とされるビット線ＢＬ（図５参照）の形成状態を向上させることが可能となっている。
【０１３４】
また、白抜き部分は、フォトレジスト膜ＰＲ4 が除去された部分である。なお、フォトレジスト膜ＰＲ4 をポジ形にすることで、図１７の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１３５】
図１９は上記したＤＲＡＭのメモリセル領域におけるキャパシタ用の接続孔９ｂ1,９ｂ2 （図２および図６参照）を形成する際に用いるフォトマスクＰＭ5 の要部平面図である。また、図２０は、図１９のＸＸ−ＸＸ線の断面図である。
【０１３６】
このフォトマスクＰＭ5 には、例えば正方形状の複数の光透過領域Ｐ5 が規則的に配置されている。この光透過領域Ｐ5 の寸法は、例えば1.８μｍ×1.８μｍ程度である。
【０１３７】
この各々の光透過領域Ｐ5 には、位相シフタＰＳ5 が重なるように配置されている。この位相シフタの機能、材料および形成方法は上記した位相シフタＰＳ3 （図１３参照）と同じである。
【０１３８】
また、その各々の光透過領域ＰＳ5 の四辺近傍には補助パターンＰＡ3a〜ＰＡ3dが配置されている。補助パターンＰＡ3a〜ＰＡ3dは、主となる光透過領域Ｐ5 を透過した光と、補助パターンＰＡ3a〜ＰＡ3dを透過した光との間に位相差を生じさせることによって、転写パターンのエッジ部分のコントラストを増大させて良好なパターンを転写する機能部であり、例えば長方形状の光透過領域からなる。
【０１３９】
ただし、図１９の縦方向に隣接する光透過領域Ｐ5 の間の補助パターンＰＡ3a, ＰＡ3cは、その隣接する光透過領域Ｐ5 の双方に共通のパターンになっている。図１９の縦方向に隣接する光透過領域Ｐ5 の間隔Ｌｍ11は、例えば0.５μｍ程度である。また、補助パターンＰＡ3a, ＰＡ3cの寸法は、例えば0.２２μｍ×0.４μｍ程度である。
【０１４０】
また、図１９の横方向に隣接する光透過領域Ｐ５の間隔Ｌｍ12と間隔Ｌｍ13とでは長さが異なっており、間隔Ｌｍ13の方が長くなっている。間隔Ｌｍ12は、例えば0.９２μｍ程度、間隔Ｌｍ13は、例えば1.０４μｍ程度である。
【０１４１】
そして、この間隔Ｌｍ12, Ｌｍ13のうち、比較的狭い方（Ｌｍ12）の間に配置された補助パターンＰＡ3dと、比較的広い方（Ｌｍ13）の間に配置された補助パターンＰＡ3bとでは、大きさが異なっており、補助パターンＰＡ3dの方が小さく形成されている。
【０１４２】
比較的小さい補助パターンＰＡ3dの寸法は、例えば0.３２μｍ×0.１６μｍ程度、比較的大きい補助パターンＰＡ3bの寸法は、例えば0.３６μｍ×0.２μ程度である。
【０１４３】
これは、例えば狭い方の間隔Ｌｍ12側に大きな寸法の補助パターンＰＡ3bを配置すると、隣接する補助パターンＰＡ3bを透過した光の干渉によって、隣接する補助パターンＰＡ3bの間にあたる、本来パターンが形成されてはいけない領域に、無用なパターンが形成されてしまうのを防止するためである。
【０１４４】
すなわち、本実施例１では、光透過領域Ｐ5 の配置状態に応じてその四辺に配置される補助パターンＰＡ3a〜ＰＡ3dを共有させたり、寸法を変えたりすることにより、無用なパターンを転写することなく、光透過領域Ｐ5 を転写することができ、キャパシタ５用の接続孔の形状および寸法を設計通り（誤差を含む）に形成することが可能となっている。
【０１４５】
なお、光透過領域Ｐ5 と各補助パターンＰＡ3a〜ＰＡ3dとの間隔Ｌｍ14は、全て等しい値に設定されており、例えば0.１４μｍ程度である。
【０１４６】
このようなフォトマスクＰＭ5 によってポジ形のフォトレジスト膜に転写されたパターンを図２１に示す。点によるハッチング部分がフォトレジスト膜ＰＲ5 が残されている部分、正方形状の白抜き部分がフォトレジスト膜が除去された部分である。なお、フォトレジスト膜をネガ形にすることで、図２１の白抜き部分にフォトレジスト膜が残るようにすることもできる。
【０１４７】
次に、本実施例１の半導体集積回路装置の製造工程である露光工程で用いる露光装置の一例を図２２によって説明する。
【０１４８】
本実施例１の露光装置ＥＸは、例えばレンズ式ステップアンドリピート方式の５：１縮小投影露光装置であり、例えば日本光学（Ｎｉｋｏｎ）のｉ線ステッパＮＲＳ−１７５５ｉ７Ａ（例えばＮＡ＝0.５、露光エリア＝１7.５ｍｍ角）を基本として構成されている。
【０１４９】
露光光源ＥＸ1 には、例えば高圧水銀ランプが用いられている。露光光源ＥＸ1 から放射された露光光は、集光ミラーＥＸ2 によって集められ第１平面反射鏡ＥＸ3aに照射されるようになっている。
【０１５０】
第１平面反射鏡ＥＸ3aに照射された露光光は、シャッタＥＸ4 、フライアイレンズＥＸ5 、アパーチャＥＸ6 およびショートカットフィルタＥＸ7 を介して第２平面反射鏡ＥＸ3bに照射されるようになっている。
【０１５１】
このアパーチャＥＸ6 は、コヒーレンスファクタσを調整するための構成部であり、本実施例１においては、例えばσ＝0.３とした。また、ショートカットフィルタＥＸ7 は、露光光にｉ線（３６５ｎｍ）を用いる場合に、そのｉ線よりも短波長の遠紫外側をカットするためのフィルタである。
【０１５２】
第２平面反射ＥＸ3bに照射された露光光は、マスクブラインドＥＸ8 、コンデンサレンズＥＸ9 、フォトマスクＰＭおよび縮小投影レンズ（投影光学系）ＥＸ10を介して半導体ウエハ１ｗに照射されるようになっている。
【０１５３】
このマスクブラインドＥＸ8 は、転写領域の範囲を設定するための構成部であり、着脱自在になっている。コンデンサレンズＥＸ10は、ケーラー（Ｋｏｅｈｌｅｒ）照明を形成するためのレンズである。
【０１５４】
フォトマスクＭＡは、上記したフォトマスクＰＭ1 〜ＰＭ5 （図８、図１０、図１３、図１５および図１９）等および位相シフタの配置されていない通常のフォトマスクである。このフォトマスクＰＭは、マスク載置台ＥＸ11上に取り外し可能な状態で載置されている。
【０１５５】
縮小投影レンズＥＸ10は、多数のレンズ群からなる両テレセントリックなレンズである。半導体ウエハ１ｗは、例えば直径５インチから８インチ程度のＳｉ単結晶からなり、ウエハ吸着台ＥＸ12上に載置されている。
【０１５６】
ウエハ吸着台ＥＸ12の下方には、Ｚ軸移動台ＥＸ13a が設置されている。Ｚ軸移動台ＥＸ13a は、半導体ウエハ１ｗを高さ方向に移動するための移動台であり、駆動部ＥＸ14a と機械的に接続され、これによってその移動動作が行われるようになっている。
【０１５７】
Ｚ軸移動台ＥＸ13a の下方には、ＸＹステージＥＸ13b が設置されている。ＸＹステージＥＸ13b は、Ｘ軸移動台13b1とＹ軸移動台13b2とから構成されている。Ｘ軸移動台13b1は、半導体ウエハ1 ｗを図１の横方向に水平移動する移動台であり、Ｙ軸移動台ＥＸ13b2は、半導体ウエハ１ｗを図２２の前後方向に水平移動する移動台である。Ｘ軸移動台ＥＸ13b1およびＹ軸移動台ＥＸ13b2は、それぞれ駆動部ＥＸ14b,ＥＸ14c と機械的に接続され、これによってその移動動作が行われるようになっている。
【０１５８】
駆動部ＥＸ14a 〜ＥＸ14c は、それぞれ主制御部ＥＸ15と電気的に接続されており、その動作が主制御部ＥＸ15によって制御されている。主制御部ＥＸ15は、露光装置ＥＸの全体動作を制御するための構成部である。
【０１５９】
次に、本実施例１の半導体集積回路装置の製造方法を図２３〜図５０によって説明する。
【０１６０】
まず、図２３に示すように、ｐ- 形Ｓｉ単結晶からなる半導体基板１ｓの表面に熱酸化処理を施して、例えば厚さ１３５Å程度のＳｉＯ2 からなる絶縁膜１６を形成した後、その上面に、例えば厚さ１４００Å程度の窒化シリコンからなる絶縁膜１７をＣＶＤ法等により堆積する。
【０１６１】
続いて、絶縁膜１７のうち、素子分離領域に位置する部分をフォトリソグラフィ技術およびドライエッチング技術によって除去することにより、その絶縁膜１７をパターニングする。このフォトリソグラフィ工程に際しては、図８に示したマスクＰＭ1 を用いる。
【０１６２】
その後、このパターニングされた絶縁膜１７をマスクにして選択酸化処理を施すことにより、図２４に示すように、半導体基板１ｓの主面に素子分離用のフィールド絶縁膜２を形成する。このフィールド絶縁膜２は、例えばＳｉＯ2 からなり、その膜厚は約４０００Åである。
【０１６３】
なお、この処理後のメモリセル領域Ｍにおける平面図が上記した図３である。
【０１６４】
次いで、絶縁膜１７を熱リン酸溶液等により除去した後、フォトレジストをマスクにして、例えばｐ形不純物のホウ素をイオン注入により半導体基板１ｓの所定位置に導入し、そのフォトレジストを除去した後に、半導体基板１ｓに熱拡散処理を施すことによりｐウエル３ｐを形成する。
【０１６５】
また、フォトレジストをマスクにして、例えばｎ形不純物のリンをイオン注入により半導体基板１ｓの所定位置に導入し、そのフォトレジストを除去した後に、半導体基板１ｓに熱拡散処理を施すことによりｎウエル３ｎを形成する。
【０１６６】
次いで、半導体基板１ｓの表面の絶縁膜１６をフッ酸溶液でエッチング除去した後に、半導体基板１ｓの表面に、例えば厚さ約１００Å程度のＳｉＯ2 からなる絶縁膜（図示せず）を形成する。
【０１６７】
その後、チャネル領域での不純物濃度を最適化することで、各ＭＯＳのしきい値電圧を得るために、活性領域の主面に、所定の不純物をイオン注入する。
【０１６８】
次いで、図２５に示すように、半導体基板１ｓの表面の絶縁膜をフッ酸溶液でエッチング除去した後に、半導体基板１ｓの表面に選択ＭＯＳのゲート絶縁膜４ｃおよび周辺回路を構成するＭＯＳのゲート絶縁膜１４ｃ, １５ｃを形成する。このゲート絶縁膜４ｃは、例えば熱酸化法で形成され、その膜厚は約９０Åである。
【０１６９】
続いて、図２６に示すように、半導体基板１の上面に、例えばリンが導入された低抵抗ポリシリコンからなる導体膜１８ｄ1 およびＷＳｉ2 からなる導体膜１８ｄ2 を順次堆積する。この導体膜１８ｄ1,１８ｄ2 は、例えばＣＶＤ法で形成され、これらの膜厚は、例えばそれぞれ７００Åおよび１５００Åである。
【０１７０】
その後、上層の導体膜１８ｄ2 上に、例えばＳｉＯ2 からなる絶縁膜６ａおよび窒化シリコンからなるキャップ絶縁膜７ａを順次堆積する。この絶縁膜６ａおよびキャップ絶縁膜７ａは、例えばＣＶＤ法で形成される。
【０１７１】
絶縁膜６ａは、キャップ絶縁膜７ａ形成に際してその成膜装置内が導体膜１８ｄ2 の構成金属で汚染されるのを防止するとともに、熱処理等に際してキャップ絶縁膜７ａに加わる応力を緩和するための膜であり、その厚さは、例えば１００〜５００Å程度である。
【０１７２】
また、キャップ絶縁膜７ａは、後述する接続孔形成工程に際して、エッチングストッパとして機能する膜であり、その厚さは、例えば２０００Å程度である。
【０１７３】
次いで、図２７に示すように、フォトレジストをマスクにして、そのフォトレジストから露出するキャップ絶縁膜７ａ、絶縁膜６ａおよび導体膜１８ｄ2,１８ｄ1 を順次エッチング除去することにより、メモリセル領域Ｍおよび周辺回路領域Ｐにゲート電極４ｄ（ワード線ＷＬ）, １４ｄ, １５ｄを形成する。
【０１７４】
このフォトリソグラフィ工程に際しては、上記した図１０のフォトマスクＰＭ2 を用いる。なお、この処理後のメモリセル領域Ｍにおける平面図が上記した図４である。
【０１７５】
続いて、上記したフォトレジストを除去した後、半導体基板１ｓに熱酸化処理を施すことにより、ゲート電極４ｄ, １４ｄ, １５ｄの側面に、例えばＳｉＯ2 からなる薄い絶縁膜６ｂを形成する。
【０１７６】
その後、図２８に示すように、周辺回路領域ＰのｎＭＯＳ形成領域およびｐＭＯＳ形成領域にそれぞれｎ形不純物のリンおよびｐ形不純物のホウ素をゲート電極１４ｄ, １５ｄをマスクとしてイオン注入することにより、低不純物濃度の半導体領域１４ａ1,１４ｂ1,１５ａ1,１５ｂ1 を形成する。
【０１７７】
次いで、メモリセル領域Ｍの選択ＭＯＳ形成領域にｎ形不純物のリンをゲート電極４ｄをマスクとしてイオン注入し、このｎ形不純物を引き伸ばし拡散することにより、選択ＭＯＳ４のソース領域およびドレイン領域を構成する半導体領域４ａ, ４ｂを形成する。半導体領域４ａ, ４ｂは、それぞれ後にビット線およびキャパシタが接続される。
【０１７８】
続いて、半導体基板１ｓ上に、例えば窒化シリコンからなる絶縁膜をＣＶＤ法により堆積した後、その絶縁膜をＲＩＥ（Reactive Ion Etching）等のような異方性ドライエッチング法によってエッチバックすることにより、選択ＭＯＳ４のゲート電極４ｄの側面にサイドウォール７ｂを形成する。
【０１７９】
なお、このようなサイドウォール７ｂを形成した後、ｐウエル３ｐの主面に、上記したｎ形不純物のリンよりも高濃度にヒ素（Ａｓ）をイオン注入することにより、選択ＭＯＳ４のソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain)構造としても良い。
【０１８０】
その後、周辺回路領域ＰのｎＭＯＳ形成領域およびｐＭＯＳ形成領域にそれぞれｎ形不純物のリンおよびｐ形不純物のホウ素をサイドウォール７ｂをマスクとしてイオン注入することにより、高不純物濃度の半導体領域１４ａ2,１４ｂ2,１５ａ2,１５ｂ2 を形成する。これにより、周辺回路領域ＰのｎＭＯＳ１４およびｐＭＯＳ１５の半導体領域１４ａ, １４ｂ, １５ａ, １５ｂを形成する。
【０１８１】
次いで、図２９に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ａをＣＶＤ法等で堆積した後、その層間絶縁膜８ａ上に、例えばＢＰＳＧ等からなる層間絶縁膜８ｂをＣＶＤ法等によって堆積する。
【０１８２】
続いて、その層間絶縁膜８ｂの上面を化学的機械研磨（Chemical Mechanical Polishing ；ＣＭＰ）法によって平坦化した後、その層間絶縁膜８ｂ上に、例えばリンが導入された低抵抗ポリシリコンからなるマスク膜（第１マスク膜）１０ａをＣＶＤ法等によって堆積する。
【０１８３】
その後、フォトレジストをマスクにして、マスク膜１０ａをドライエッチング法等によってパターニングすることにより、選択ＭＯＳ４の一方の半導体領域４ｂの上方が開口するようなマスク膜１０ａのパターンを形成する。
【０１８４】
この際、本実施例１においては、マスク膜１０ａの下地の層間絶縁膜８ｂの上面を平坦にしているので、充分なフォトリソグラフィマージンを確保することができ、良好なパターン転写が可能である。なお、このフォトリソグラフィ工程では、図１８に示したフォトマスクＰＭ5 を用いる。また、周辺回路領域Ｐにおいては、層間絶縁膜８ｂ上面の全面がマスク膜１０ａによって覆われている。
【０１８５】
ここで、マスク膜１０ａとして低抵抗ポリシリコンを用いたのは、以下の理由からである。第１に、後述するキャパシタ５用の接続孔形成工程に際して、窒化シリコン膜とのエッチング選択比を高くできるからである。第２に、その接続孔内に導体膜を埋め込んだ後、その導体膜のエッチバック処理に際して下層のマスク膜１０ａも同時に除去してしまうことができるからである。
【０１８６】
ただし、マスク膜１０ａの構成材料は、ポリシリコンに限定されるものではなく種々変更可能であり、例えば窒化シリコンでも良い。
【０１８７】
次いで、そのマスク膜１０ａをエッチングマスクとして、マスク膜１０ａから露出する層間絶縁膜８ａ, ８ｂを、例えばドライエッチング法によって除去することにより、図３０に示すように、選択ＭＯＳ４の半導体領域４ｂが露出するような接続孔（第１キャパシタ用接続孔）９ｂ1 を形成する。接続孔９ｂ1 の直径は、例えば0.３６μｍ程度である。
【０１８８】
この際、本実施例１においては、キャップ絶縁膜７ａおよびサイドウォール７ｂを窒化シリコンで形成しているので、ドライエッチング処理における窒化シリコンに対する選択比を高く設定することで、キャップ絶縁膜７ａおよびサイドウォール７ｂがエッチングストッパとなり、微細な接続孔９ｂ1 を自己整合的に高い位置合わせ精度で形成することができる。
【０１８９】
例えばマスク膜１０ａの開口部の位置が多少ワード線ＷＬの幅方向（図３０の左右方向）にずれたとしても、キャップ絶縁膜７ａおよびサイドウォール７ｂが窒化シリコンからなりエッチングストッパとして機能するようになっているので、そのマスク膜をエッチングマスクとして形成した接続孔からワード線ＷＬの一部が露出することもない。
【０１９０】
また、マスク膜１０ａの開口部の位置がワード線ＷＬの延在する方向にずれたとしても、その場合は、下層のフィールド絶縁膜２の厚さが充分厚いので、そのマスク膜をエッチングマスクとして形成した接続孔が半導体基板１ｓの上部にまで到達することもない。
【０１９１】
したがって、本実施例１においては、位置合わせずれを考慮して多めに確保していた接続孔９ｂ1 の位置合わせ余裕を小さくすることができるので、メモリセル領域Ｍの面積を縮小することが可能になっている。
【０１９２】
この際のドライエッチング条件は、例えば以下の通りである。選択比は、例えば１０〜１５である。反応ガスは、例えばＣ4 Ｆ8 ／ＣＦ4 ／ＣＯ／Ａｒガスで、それぞれ例えば３／５／２００／５５０ｓｃｃｍ程度である。圧力は、例えば１００ｍＴｏｒｒ程度、高周波電力（ＲＦ Ｐｏｗｅｒ）は、例えば１０００ｗａｔｔｓ程度である。処理温度は、上部電極／壁面／下部電極においてそれぞれ、例えば２０／６０／−１０度程度である。
【０１９３】
続いて、図３１に示すように、半導体基板１ｓ上に、例えばリンが導入された低抵抗ポリシリコンからなる導体膜１３をＣＶＤ法等によって堆積した後、その導体膜１３をドライエッチング法等によってエッチバックすることにより、図３２に示すように、接続孔９ｂ1 内のみに導体膜１３を埋め込む。このエッチバック処理の際に、下層のマスク膜１０ａ（図３１参照）も除去してしまう。
【０１９４】
その後、図３３に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｃをＣＶＤ法等によって堆積する。この層間絶縁膜８ｃの厚さは、例えば５００〜１０００Å程度である。
【０１９５】
次いで、その層間絶縁膜８ｃ上に、例えば低抵抗ポリシリコンからなるマスク膜１０ｂをＣＶＤ法等によって堆積する。このマスク膜１０ｂの厚さは、例えば３０００〜６０００Å程度である。
【０１９６】
続いて、フォトレジストをマスクとして、そのマスク膜１０ｂをドライエッチング処理によってパターニングする。このフォトリソグラフィ工程で用いるマスクは、図１３で示したフォトマスクＰＭ3 を用いる。
【０１９７】
この処理より、マスク膜１０ｂにおいて半導体領域４ａの上方を開口した後、その開口部から露出する領域の層間絶縁膜８ａ〜８ｃをドライエッチング処理によってエッチング除去する。
【０１９８】
これにより、図３４に示すように、選択ＭＯＳ４の半導体領域４ａが露出するような接続孔９ａ1 を穿孔する。この接続孔９ａ1 の直径は、例えば0.３６μｍ程度である。
【０１９９】
この際、本実施例１においては、キャップ絶縁膜７ａおよびサイドウォール７ｂを窒化シリコンで形成しているので、ドライエッチング処理における窒化シリコンに対する選択比を高く設定することで、キャップ絶縁膜７ａおよびサイドウォール７ｂがエッチングストッパとなり、微細な接続孔９ａ1 を自己整合的に高い位置合わせ精度で形成することができる。
【０２００】
例えばマスク膜１０ｂの開口部の位置が多少ワード線ＷＬの幅方向（図３４の左右方向）にずれたとしても、キャップ絶縁膜７ａおよびサイドウォール７ｂが窒化シリコンからなりエッチングストッパとして機能するようになっているので、そのマスク膜をエッチングマスクとして形成した接続孔からワード線ＷＬの一部が露出することもない。
【０２０１】
また、マスク膜１０ｂの開口部の位置がワード線ＷＬの延在する方向にずれたとしても、その場合は、下層のフィールド絶縁膜２の厚さが充分厚いので、そのマスク膜をエッチングマスクとして形成した接続孔が半導体基板１ｓの上部にまで到達することもない。
【０２０２】
したがって、本実施例１においては、位置合わせずれを考慮して多めに確保していた接続孔９ａ1 の位置合わせ余裕を小さくすることができるので、メモリセル領域Ｍの面積を縮小することが可能になっている。
【０２０３】
この際のドライエッチング処理条件は、例えば以下の通りである。選択比は、例えば１０〜１５である。反応ガスは、例えばＣ4 Ｆ8 ／ＣＦ4 ／ＣＯ／Ａｒガスで、それぞれ例えば３／５／２００／５５０ｓｃｃｍ程度である。圧力は、例えば１００ｍＴｏｒｒ程度、高周波電力（ＲＦ Ｐｏｗｅｒ）は、例えば１０００ｗａｔｔｓ程度である。処理温度は、上部電極／壁面／下部電極においてそれぞれ、例えば２０／６０／−１０度程度である。
【０２０４】
その後、図３５に示すように、半導体基板１ｓ上に、例えばリンが導入された低抵抗ポリシリコンからなる導体膜ＢＬ1 およびＷＳｉ2 からなる導体膜ＢＬ2 をＣＶＤ法等によって順次堆積し、続いて、その導体膜ＢＬ2 上にＳｉＯ2 からなる絶縁膜６ｃおよび窒化シリコンからなるキャップ絶縁膜１１ａをＣＶＤ法等によって順次堆積する。このキャップ絶縁膜１１ａの厚さは、例えば２０００Å程度である。
【０２０５】
次いで、キャップ絶縁膜１１ａ上に、ビット線形成領域を被覆するようなフォトレジスト１９ａを形成する。このフォトリソグラフィ工程で用いるマスクは、上記した図１５に示したフォトマスクＰＭ4 である。
【０２０６】
続いて、そのフォトレジスト１９ａをエッチングマスクとして、そのマスクから露出するキャップ絶縁膜１１ａ、絶縁膜６ｃ、導体膜ＢＬ2,ＢＬ1 およびマスク膜１０ｂを順次エッチング除去する。
【０２０７】
これにより、図３６に示すように、導体膜ＢＬ1,ＢＬ2 、マスク膜１０ｂからなるビット線ＢＬを形成する。ビット線ＢＬは、接続孔９ａ1 を通じて選択ＭＯＳ４の一方の半導体領域４ａと電気的に接続されている。なお、この処理後のメモリセル領域Ｍにおける平面図が上記した図５である。
【０２０８】
続いて、フォトレジスト１９ａ（図３５参照）を除去した後、半導体基板１に対して熱酸化処理を施すことによリ、図３７に示すように、ビット線ＢＬを構成する導体膜ＢＬ1,ＢＬ2 およびマスク膜１０ｂの側面に、例えばＳｉＯ2 からなる薄い絶縁膜６ｄを形成する。
【０２０９】
その後、半導体基板１ｓ上に、例えば窒化シリコンからなる絶縁膜をＣＶＤ法で堆積した後、その絶縁膜をＲＩＥ等の異方性ドライエッチング法でエッチング除去することにより、ビット線ＢＬの側面にサイドウォール１１ｂを形成する。
【０２１０】
次いで、半導体基板１ｓ上に、例えば厚さ１００〜５００Å程度、好ましくは２５０Å程度の窒化シリコン等からなる絶縁膜１２をＣＶＤ法で堆積する。この絶縁膜１２は、後述するキャパシタ形成処理後の下地絶縁膜のウエットエッチング除去工程におけるエッチングストッパとしての機能を有している。
【０２１１】
続いて、図３８に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる絶縁膜２０をＣＶＤ法で堆積した後、その絶縁膜２０の上面を、例えばＣＭＰ法によって平坦化する。
【０２１２】
その後、半導体基板１ｓ上に、例えばリンが導入された低抵抗ポリシリコンからなるマスク膜１０ｃをＣＶＤ法で堆積する。この場合のマスク膜１０ｃの厚さは、例えば５００〜２０００Å程度である。
【０２１３】
次いで、このマスク膜１０ｃにおいてキャパシタ用接続部形成領域をフォトリソグラフィ技術およびドライエッチング技術によって開口する。この際に用いるマスクは、上記した図１８のフォトマスクＰＭ5 である。
【０２１４】
続いて、そのマスク膜１０ｃをエッチングマスクとして、そのマスク膜１０ｃから露出する領域の絶縁膜２０、絶縁膜１２および層間絶縁膜８ｂをエッチング除去することにより、図３９に示すように、導体膜１３に達するような接続孔９ｂ2 を形成する。この接続孔９ａ2 の直径は、例えば0.３６μｍ程度である。
【０２１５】
この際、本実施例１においては、ビット線ＢＬを被覆するキャップ絶縁膜１１ａおよびサイドウォール１１ｂを窒化シリコンで形成しているので、ドライエッチング処理における窒化シリコンに対する選択比を高く設定することで、キャップ絶縁膜１１ａおよびサイドウォール１１ｂがエッチングストッパとなり、微細な接続孔（第２キャパシタ用接続孔）９ｂ2 を自己整合的に高い位置合わせ精度で形成することができる。
【０２１６】
ここで、この段階におけるメモリセル領域Ｍの要部平面図を図４０に示し、そのXXXXI −XXXXI 線およびXXXXII−XXXXII線の断面図を図４１および図４２に示す。
【０２１７】
本実施例１の場合、例えばマスク膜１０ｃの開口部の位置が多少ビット線ＢＬの幅方向（図４０の上下方向）にずれたとしても、図４２から判るように、キャップ絶縁膜１１ａおよびサイドウォール１１ｂが窒化シリコンからなりエッチングストッパとして機能するので、そのマスク膜をエッチングマスクとして形成した接続孔からビット線ＢＬの一部が露出することもない。
【０２１８】
また、マスク膜１０ｃの開口部の位置がビット線ＢＬの延在する方向（図４０の左右方向）にずれたとしても、その場合は、図４１から判るように、下層のワード線ＷＬを被覆するキャップ絶縁膜７ａおよびサイドウォール７ｂが窒化シリコンからなりエッチングストッパとして機能するので、そのマスク膜をエッチングマスクとして形成した接続孔からワード線ＷＬが露出してしまうこともない。
【０２１９】
すなわち、本実施例１においては、図４０に示すように、キャパシタ用の接続孔９ｂ1,９ｂ2 （図３９参照）は、ワード線ＷＬとビット線ＢＬで囲まれた領域Ａの範囲内に位置決めされて形成されるようになっている。なお、図４０の領域Ｂは、素子分離領域との合わせを考慮した合わせ余裕範囲等のような他の合わせ余裕を考慮した接続孔９ｂ1,９ｂ2 の形成範囲を示している。
【０２２０】
この際のドライエッチング処理条件は、例えば以下の通りである。選択比は、例えば１０〜１５である。反応ガスは、例えばＣ4 Ｆ8 ／ＣＦ4 ／ＣＯ／Ａｒガスで、それぞれ例えば３／５／２００／５５０ｓｃｃｍ程度である。圧力は、例えば１００ｍＴｏｒｒ程度、高周波電力（ＲＦ Ｐｏｗｅｒ）は、例えば１０００ｗａｔｔｓ程度である。処理温度は、上部電極／壁面／下部電極においてそれぞれ、例えば２０／６０／−１０度程度である。
【０２２１】
次いで、マスク膜１０ｃ上に、例えばリンが導入された低抵抗ポリシリコンからなる厚さ５００〜１０００Å程度の導体膜を堆積した後、その上面に、例えばＳｉＯ2 からなる厚さ３０００〜６０００Å程度の絶縁膜をプラズマＣＶＤ法等によって堆積する。
【０２２２】
なお、この導体膜は接続孔９ｂ1,９ｂ2 内にも堆積されて、導体膜１３を通じて選択ＭＯＳ４の他方の半導体領域４ｂと電気的に接続されている。
【０２２３】
また、この導体膜上の絶縁膜は、下層のＢＰＳＧからなる絶縁膜２０よりもウエットエッチング処理におけるエッチレートの高い絶縁膜で形成されている。これは、この絶縁膜のエッチングレートが絶縁膜２０よりも低いと、後の工程でその絶縁膜と絶縁膜２０とを同時に除去する際に、その絶縁膜が第１電極５ａの中央の狭い窪みの中にも埋設されていることから、その絶縁膜が充分除去されないうちに、絶縁膜２０が除去されてしまい、下層の素子に悪影響を与える場合があるからである。
【０２２４】
続いて、その絶縁膜、導体膜およびマスク膜１０ｃにおいて、フォトレジストから露出する部分をドライエッチング法等によってエッチング除去することにより、図４３に示すように、キャパシタの第１電極５ａの下部５ａ1 および絶縁膜２１を形成する。
【０２２５】
その後、半導体基板１ｓ上に、低抵抗ポリシリコンからなる導体膜をＣＶＤ法で堆積した後、その導体膜をＲＩＥなどの異方性ドライエッチング法によってエッチバックすることにより、図４４に示すように、絶縁膜２１の側面にキャパシタの第１電極５ａの側部５ａ2 を形成する。
【０２２６】
次いで、例えばフッ酸溶液を用いたウエットエッチングにより、絶縁膜２０, ２１を除去することにより、図４５に示すように、円筒形のキャパシタの第１電極５ａを形成する。この際、層間絶縁膜８ｃ上に形成された絶縁膜１２がウエットエッチングのストッパとして機能するため、その下層の層間絶縁膜８ｃは除去されない。
【０２２７】
続いて、半導体基板１ｓ上に窒化シリコン膜（図示せず）をＣＶＤ法で堆積した後、その窒化シリコン膜に対して酸化処理を施すことにより、図４６に示すように、窒化シリコン膜の表面にＳｉＯ2 膜を形成して、窒化シリコン膜およびＳｉＯ2 膜からなるキャパシタ絶縁膜５ｂを形成する。
【０２２８】
その後、半導体基板１ｓ上に、例えば低抵抗ポリシリコンからなる導体膜をＣＶＤ法で堆積し、この導体膜をフォトレジストをマスクにしてエッチングすることにより、キャパシタ５の第２電極５ｃを形成し、キャパシタ５を形成する。
【０２２９】
次いで、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｄ1 をＣＶＤ法等によって堆積した後、その層間絶縁膜８ｄ1 上に、例えばＢＰＳＧ等からなる層間絶縁膜８ｄ2 を堆積し、この層間絶縁膜８ｄ2 の上面を、例えばＣＭＰ法によって平坦化する。
【０２３０】
続いて、配線形成工程に移行する。この配線形成工程を図４７〜図５０によって説明する。なお、図４７〜図５０は配線形成工程を説明するために、図２３〜図４６とは異なる部分の断面を示しているが、同じＤＲＡＭの要部断面図である。
【０２３１】
まず、図４７に示すように、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｅをＣＶＤ法等によって堆積する。これにより、キャパシタ５を被覆する。
【０２３２】
続いて、その層間絶縁膜８ｅに、フォトレジストをマスクとして、キャパシタ５の第２電極５ｃのパッド部が露出するような接続孔２２ａを形成するとともに、周辺回路領域ＰにおけるＭＯＳ・ＦＥＴ２３の一方の半導体領域２３ａが露出するような接続孔２２ｂをドライエッチング処理によって形成する。
【０２３３】
その後、半導体基板１ｓ上に、例えばチタン（Ｔｉ）からなる導体膜をスパッタリング法等によって堆積した後、その上面に、例えばタングステン等からなる導体膜をＣＶＤ法等によって堆積し、さらに、その上面に、例えば窒化チタン（ＴｉＮ）等からなる導体膜をスパッタリング法等によって堆積する。
【０２３４】
次いで、その積層導体膜を、フォトレジストをマスクとしてドライエッチング法等によってパターニングすることにより、図４８に示すように、第１層配線２４ａを形成する。
【０２３５】
続いて、半導体基板１ｓ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｆをＣＶＤ法等によって堆積して第１層配線２４ａを被覆した後、その層間絶縁膜８ｆにフォトレジストをマスクにしてドライエッチング処理を施すことにより、第１層配線２４ａの一部が露出するような接続孔２２ｃを形成する。
【０２３６】
その後、図４９に示すように、層間絶縁膜８ｆ上に第２層配線２４ｂを形成する。この第２層配線２４ｂは、例えば次のようにして形成されている。
【０２３７】
まず、例えばタングステン等からなる導体膜をＣＶＤ法等によって堆積した後、その上面に、例えばアルミニウム（Ａｌ）等からなる導体膜をスパッタリング法によって堆積し、さらに、その上面に、例えばＴｉＮ等からなる導体膜をスパッタリング法によって堆積する。その後、その積層導体膜を第１層配線２４ａと同様にパターニングすることによって形成する。
【０２３８】
次いで、層間絶縁膜８ｆ上に、例えばＳｉＯ2 からなる層間絶縁膜８ｇをＣＶＤ法等によって堆積して第２層配線２４ｂを被覆した後、その層間絶縁膜８ｇにフォトレジストをマスクにしてドライエッチング処理を施すことにより、第２層配線２４ｂが露出するような接続孔２２ｄを形成する。
【０２３９】
続いて、図５０に示すように、層間絶縁膜８ｇ上に第３層配線２４ｃを形成する。第３層配線２４ｃは第２層配線２４ｂと同一材料で同一方法で形成されている。
【０２４０】
最後に、半導体基板１ｓ上に、例えばＳｉＯ2 からなる表面保護膜２５をＣＶＤ法等によって堆積し、第３層配線２４ｃを被覆することにより、本実施例１のＤＲＡＭのウエハプロセスを終了する。
【０２４１】
このように本実施例１によれば、以下の効果を得ることが可能となる。
【０２４２】
(1).互いに隣接するワード線転写用の光透過領域Ｐ2 の間隔を、各々の間隔ラインの中で一定としたことにより、互いに隣接する光透過領域Ｐ2 を透過した光の位相差操作を、その双方の光透過領域Ｐ2 間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターン（ワード線ＷＬ）の形状および寸法を設計通り（誤差を含む）に形成することが可能となる。
【０２４３】
(2).互いに隣接するワード線転写用の光透過領域Ｐ2 の間隔および光透過領域Ｐ2 の細い部分の幅を等しくしたことにより、互いに隣接する光透過領域Ｐ2 を透過した光の位相差操作性をさらに向上させることができるので、転写パターン（ワード線ＷＬ）の形状および寸法の忠実度を向上させることが可能となる。
【０２４４】
(3).ビット線形成用の各光透過領域Ｐ4 の幅広領域内に微細な遮光領域Ｓ1 を配置するとともに、周囲の遮光領域において光透過領域Ｐ4 の幅広領域と幅の狭い領域との境界領域の近傍に補助パターンＰＡ2 を配置したことにより、光透過領域Ｐ4 の幅広領域と幅の狭い領域との面積比の違いに起因する透過光の大幅な変動を抑えることができるので、光透過領域Ｐ4 の幅広領域および幅の狭い領域を設計通り（誤差を含む）に良好に転写することが可能となる。この結果、転写パターン（ビット線ＢＬ）の形状および寸法を設計通り（誤差を含む）に形成することが可能となる。
【０２４５】
(4).キャパシタ５用の接続孔形成用の光透過領域Ｐ5 の配置状態に応じて、その四辺に配置される補助パターンＰＡ3a〜ＰＡ3dを共有させたり、寸法を変えたりすることにより、無用なパターンを転写することなく、光透過領域Ｐ4 を良好に転写することが可能となる。この結果、キャパシタ５用の接続孔９ｂ1,９ｂ2 の形状および寸法を設計通り（誤差を含む）に形成することが可能となる。
【０２４６】
(5).上記した(1) 〜(4) により、所定層間の合わせ余裕を小さくすることができるので、半導体集積回路装置を構成する半導体チップの寸法を縮小することが可能となる。
【０２４７】
(6).上記した(1) 〜(4) により、所定層間の合わせ精度を向上させることができるので、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【０２４８】
（実施例２）
図５１は本発明の他の実施例である半導体集積回路装置のメモリセル領域の要部断面図である。
【０２４９】
図５１に示す本実施例２の半導体集積回路装置は、キャパシタ５用の接続孔９ｂ1 内に前記実施例１で示した埋め込み用の導体膜が設けられていない場合を示している。
【０２５０】
この場合の接続孔９ｂ1 は、例えば次のように形成する。まず、前記実施例１と同様に、ビット線ＢＬおよびこれを被覆する絶縁膜６ｃ, ６ｄ、キャップ絶縁膜１１ａ、サイドウォール１１ｂおよび絶縁膜１２を形成する。
【０２５１】
続いて、その絶縁膜１２上に絶縁膜を堆積した後、その絶縁膜の上面を平坦化する。その後、その絶縁膜上に、例えば低抵抗ポリシリコンからなるマスク膜１０ｂを堆積する。
【０２５２】
その後、そのマスク膜１０ｂを前記実施例１と同様にパターニングする。この際に用いるフォトマスクは、前記図１９のフォトマスクＰＭ5 を用いる。
【０２５３】
次いで、そのパターニングされたマスク膜１０ｂをマスクとして、その絶縁膜、絶縁膜１２および層間絶縁膜８ａ〜８ｃに、半導体基板１ｓ上の半導体領域４ｂが露出するような接続孔９ｂ1 をドライエッチング法によって穿孔する。
【０２５４】
この際、本実施例２においても、ワード線ＷＬを被覆するキャップ絶縁膜７ａおよびサイドウォール７ｂと、ビット線ＢＬを被覆するキャップ絶縁膜１１ａおよびサイドウォール１１ｂを窒化シリコンで形成することにより、接続孔９ｂ1 を自己整合的に形成することができる。
【０２５５】
このような本実施例２の半導体集積回路装置の製造方法でも前記実施例１と同じ効果を得ることが可能となっている。
【０２５６】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例１, ２に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２５７】
例えば前記実施例１, ２においては、ステップアンドリピート方式の露光装置を用いた場合について説明したが、これに限定されるものではなく、例えば露光ステージが移動することで露光領域を縮小光学系の下に移動（ステップ）させた後、マスク（レチクル）と露光ステージとが所定の速度比で動かしながら露光（スキャン）する、いわゆるステップ・アンド・スキャン方式の露光装置を用いても良い。
【０２５８】
また、前記実施例１, ２においては、メモリセルのキャパシタを円筒形とした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばフィン形としても良い。
【０２５９】
また、前記実施例１, ２においては、ビット線を低抵抗ポリシリコン上にシリサイド層を設けて構成した場合について説明したが、これに限定されるものではなく、例えばシリサイド層のみで形成しても良い。この場合、ビット線ＢＬを薄くすることが可能となる。
【０２６０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＯＢ構造を有するＤＲＡＭに適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばビット線の下方にキャパシタを設けた通常のＤＲＡＭ、ＳＲＡＭ（Static RAM）、ＲＯＭ（Read Only Memory）、論理回路または半導体メモリ回路と論理回路とを同一半導体基板上に設けた他の半導体集積回路装置等に適用できる。
【０２６１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０２６２】
(1).上記した本発明の半導体集積回路装置の製造方法によれば、例えば互いに隣接するワード線転写用の光透過領域の間隔を、各々の間隔ラインの中で一定としたことにより、互いに隣接する光透過領域を透過した光の位相差操作を、その双方の光透過領域間の全領域において設計通り（誤差を含む）に良好に行うことが可能となる。この結果、転写パターン（ワード線ＷＬ）の形状および寸法を設計通り忠実に形成することが可能となる。
【０２６３】
(2).上記した本発明の半導体集積回路装置の製造方法によれば、例えばビット線形成用の各光透過領域の幅広領域内に微細な遮光領域を配置するとともに、周囲の遮光領域において光透過領域の幅広領域と幅の狭い領域との境界領域の近傍に補助パターンを配置したことにより、その光透過領域の幅広領域と幅の狭い領域との面積比の違いに起因する透過光の大幅な変動を抑えることができるので、光透過領域の幅広領域および幅の狭い領域を設計通りに良好に転写することが可能となる。この結果、転写パターン（ビット線ＢＬ）の形状および寸法を設計通りに形成することが可能となる。
【０２６４】
(3).上記した本発明の半導体集積回路装置の製造方法によれば、例えばキャパシタ用の接続孔形成用の光透過領域の配置状態に応じて、その四辺に配置される補助パターンをその寸法を変える等、非対称的に配置することにより、無用なパターンを転写することなく、その接続孔用の光透過領域を良好に転写することが可能となる。この結果、キャパシタ用の接続孔の形状および寸法を設計通りに形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の構成を示す回路ブロック図である。
【図２】図１の半導体集積回路装置のメモリセル領域の要部断面図である。
【図３】図２のメモリセル領域の活性領域層における要部平面図である。
【図４】図２のメモリセル領域のワード線層における要部平面図である。
【図５】図２のメモリセル領域のビット線層における要部平面図である。
【図６】図２のメモリセル領域のキャパシタ第１電極層における要部平面図である。
【図７】図１の半導体集積回路装置の周辺回路領域の要部断面図である。
【図８】図１の半導体集積回路装置の製造工程である露光工程において用いるフォトマスクの要部平面図である。
【図９】図８のフォトマスクによって転写されたパターンの平面図である。
【図１０】図１の半導体集積回路装置の製造工程である露光工程においてワード線パターンを転写する際に用いるフォトマスクの要部平面図である。
【図１１】図１０のＸＩ−ＸＩ線の断面図である。
【図１２】図１０のフォトマスクによって転写されたパターンの平面図である。
【図１３】図１の半導体集積回路装置の製造工程である露光工程においてビット線用の接続孔パターンを転写する際に用いるフォトマスクの要部平面図である。
【図１４】図１３のフォトマスクによって転写されたパターンの平面図である。
【図１５】図１の半導体集積回路装置の製造工程である露光工程においてビット線パターンを転写する際に用いるフォトマスクの要部平面図である。
【図１６】（ａ）は図１５のＸＶＩa −ＸＶＩa 線の断面図、（ｂ）は図１５のＸＶＩb −ＸＶＩb 線の断面図である。
【図１７】図１５のフォトマスクを用いた場合の透過光の分布を説明する説明図である。
【図１８】図１５のフォトマスクによって転写されたパターンの平面図である。
【図１９】図１の半導体集積回路装置の製造工程である露光工程においてキャパシタ用の接続孔パターンを転写する際に用いるフォトマスクの要部平面図である。
【図２０】図１９のＸＩＸ−ＸＩＸ線の断面図である。
【図２１】図１９のフォトマスクによって転写されたパターンの平面図である。
【図２２】図１の半導体集積回路装置の製造工程である露光工程で用いる露光装置の構成の説明図である。
【図２３】図１の半導体集積回路装置の製造工程中における要部断面図である。
【図２４】図１の半導体集積回路装置の図２３に続く製造工程中における要部断面図である。
【図２５】図１の半導体集積回路装置の図２４に続く製造工程中における要部断面図である。
【図２６】図１の半導体集積回路装置の図２５に続く製造工程中における要部断面図である。
【図２７】図１の半導体集積回路装置の図２６に続く製造工程中における要部断面図である。
【図２８】図１の半導体集積回路装置の図２７に続く製造工程中における要部断面図である。
【図２９】図１の半導体集積回路装置の図２８に続く製造工程中における要部断面図である。
【図３０】図１の半導体集積回路装置の図２９に続く製造工程中における要部断面図である。
【図３１】図１の半導体集積回路装置の図３０に続く製造工程中における要部断面図である。
【図３２】図１の半導体集積回路装置の図３１に続く製造工程中における要部断面図である。
【図３３】図１の半導体集積回路装置の図３２に続く製造工程中における要部断面図である。
【図３４】図１の半導体集積回路装置の図３３に続く製造工程中における要部断面図である。
【図３５】図１の半導体集積回路装置の図３４に続く製造工程中における要部断面図である。
【図３６】図１の半導体集積回路装置の図３５に続く製造工程中における要部断面図である。
【図３７】図１の半導体集積回路装置の図３６に続く製造工程中における要部断面図である。
【図３８】図１の半導体集積回路装置の図３７に続く製造工程中における要部断面図である。
【図３９】図１の半導体集積回路装置の図３８に続く製造工程中における要部断面図である。
【図４０】図１の半導体集積回路装置の図３９の製造工程中における要部平面図である。
【図４１】図４０のXXXXI −XXXXI 線の断面図である。
【図４２】図４０のXXXXII−XXXXII線の断面図である。
【図４３】図１の半導体集積回路装置の図３９に続く製造工程中における要部断面図である。
【図４４】図１の半導体集積回路装置の図４３に続く製造工程中における要部断面図である。
【図４５】図１の半導体集積回路装置の図４４に続く製造工程中における要部断面図である。
【図４６】図１の半導体集積回路装置の図４５に続く製造工程中における要部断面図である。
【図４７】図１の半導体集積回路装置の図４６に続く製造工程中における要部断面図である。
【図４８】図１の半導体集積回路装置の図４７に続く製造工程中における要部断面図である。
【図４９】図１の半導体集積回路装置の図４８に続く製造工程中における要部断面図である。
【図５０】図１の半導体集積回路装置の図４９に続く製造工程中における要部断面図である。
【図５１】本発明の他の実施例である半導体集積回路装置のメモリセル領域の要部断面図である。
【符号の説明】
１ｓ 半導体基板
１ｗ 半導体ウエハ
２ フィールド絶縁膜
３ｐ ｐウエル
３ｎ ｎウエル
４ メモリセル選択ＭＯＳ・ＦＥＴ
４ａ, ４ｂ 半導体領域
４ｃ ゲート絶縁膜
４ｄ ゲート電極
４ｄ1,４ｄ2 導体膜
５ キャパシタ
５ａ 第１電極（第３導体膜）
５ｂ キャパシタ絶縁膜
５ｃ 第２電極
６ａ〜６ｄ 絶縁膜
７ａ キャップ絶縁膜（第１キャップ絶縁膜）
７ｂ サイドウォール（第１側壁絶縁膜）
８ａ〜８ｇ 層間絶縁膜
８ｄ1,８ｄ2 絶縁膜
９ａ1 接続孔
９ｂ1 接続孔（第１キャパシタ用接続孔）
９ｂ2 接続孔（第２キャパシタ用接続孔）
１０ａ マスク膜（第１マスク膜）
１０ｂ マスク膜（第２マスク膜）
１０ｃ マスク膜（第３マスク膜）
１１ａ キャップ絶縁膜（第２キャップ絶縁膜）
１１ｂ サイドウォール（第２側壁絶縁膜）
１２ 絶縁膜
１３ 導体膜（第１導体膜）
１４ ｎチャネル形のＭＯＳ・ＦＥＴ
１４ａ, １４ｂ 半導体領域
１４ｃ ゲート絶縁膜
１４ｄ ゲート電極
１４ｄ1,１４ｄ2 導体膜
１５ ｐチャネル形のＭＯＳ・ＦＥＴ
１５ａ, １５ｂ 半導体領域
１５ｃ ゲート絶縁膜
１５ｄ ゲート電極
１５ｄ1,１５ｄ2 導体膜
１６ 絶縁膜
１７ 絶縁膜
１８ｄ1,１８ｄ2 導体膜
１９ａ フォトレジスト
２０ 絶縁膜
２１ 絶縁膜
２２ａ〜２２ｄ 接続孔
２３ ＭＯＳ・ＦＥＴ
２３ａ 半導体領域
２４ａ 第１層配線
２４ｂ 第２層配線
２４ｃ 第３層配線
Ｍ メモリセル領域
Ｐ 周辺回路領域
Ａ 活性領域
ＭＣ メモリセル
Ｑｓ メモリセル選択ＭＯＳ・ＦＥＴ
Ｃ キャパシタ
ＷＬ ワード線
ＢＬ ビット線
ＢＬ1,ＢＬ2 導体膜（第２導体膜）
ＳＡ センスアンプ回路
ＣＤ カラムデコーダ回路
Ｉ／Ｏ データ入出力信号配線
ＤOL データ出力信号配線
ＹＳＬ 列選択信号配線
ＤOB データ出力バッファ回路
Ｄout 出力端子
ＶDD 電源電圧
Ｐ1 〜Ｐ5 光透過領域
ＰＭ, ＰＭ1 〜ＰＭ5 フォトマスク
ＰＳ1 〜ＰＳ5 位相シフタ
ＰＲ1 〜ＰＲ5 フォトレジスト膜
ＰＡ1,ＰＡ2,ＰＡ3a〜ＰＡ3d 補助パターン
Ｓ1 遮光領域
ＥＸ 露光装置
ＥＸ1 露光光源
ＥＸ2 集光ミラー
ＥＸ3a 第１平面反射鏡
ＥＸ3b 第２平面反射鏡
ＥＸ4 シャッタ
ＥＸ5 フライアイレンズ
ＥＸ6 アパーチャ
ＥＸ7 ショートカットフィルタ
ＥＸ8 マスクブラインド
ＥＸ9 コンデンサレンズ
ＥＸ10 縮小投影レンズ（投影光学系）
ＥＸ11 マスク載置台
ＥＸ12 ウエハ吸着台
ＥＸ13a Ｚ軸移動台
ＥＸ13b ＸＹステージ
ＥＸ13b1 Ｘ軸移動台
ＥＸ13b2 Ｙ軸移動台
ＥＸ14a 〜ＥＸ14c 駆動部
ＥＸ15 主制御部
Claims (6)
- 半導体基板上に互いに平行に延在する複数の配線を設けてなる半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上に配線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程、
（ｂ）前記複数の配線を転写するために設けられた互いに平行となるように延在する複数の光透過領域を備え、かつ、互いに隣接する光透過領域を透過した光が逆相となる如く機能する位相シフタが互いに隣接する光透過領域の一方に配置されたフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程、
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記複数の配線のパターンを転写する工程、
（ｄ）前記フォトレジスト膜に転写された配線のパターンをマスクとして、前記配線形成用の導体膜をパターニングすることにより、前記複数の配線を形成する工程を有し、
前記フォトマスクにおいて、前記複数の光透過領域の各々にはその延在方向に沿って所定間隔毎に光透過領域の一方の側面から光透過領域の幅方向に突出する突出部が形成されており、互いに隣接する光透過領域はその突出部が互いにかみ合うように配置されており、
前記互いに隣接する光透過領域の間隔のうち、前記突出部が向き合う隣接間隔と、前記突出部の無い隣接間隔とを等しくなるように形成されていることを特徴とする半導体集積回路装置の製造方法。 - 半導体基板上にメモリセル選択ＭＩＳＦＥＴのゲート電極を構成するワード線を備えたＤＲＡＭを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上にワード線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程、
（ｂ）前記ワード線のパターンを転写するために設けられた互いに平行となるように延在する複数の光透過領域を備え、かつ、互いに隣接する光透過領域を透過した光が逆相となる如く機能する位相シフタが互いに隣接する光透過領域の一方に配置されたフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程、
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記ワード線のパターンを転写する工程、
（ｄ）前記フォトレジスト膜に転写されたワード線のパターンをマスクとして、前記ワード線形成用の導体膜をパターニングすることにより、前記ワード線を形成する工程を有し、
前記フォトマスクにおいて、前記複数の光透過領域のゲート電極形成領域には光透過領域の一方の側面から光透過領域の幅方向に突出する突出部が形成されており、互いに隣接する光透過領域はその突出部が互いにかみ合うように配置されており、
前記互いに隣接する光透過領域の間隔のうち、前記突出部が向き合う隣接間隔と、前記突出部の無い隣接間隔とを等しくなるように形成されていることを特徴とする半導体集積回路装置の製造方法。 - 半導体基板上に形成したメモリセル選択ＭＩＳＦＥＴのゲート電極を構成するワード線と、前記ワード線の上層に前記ワード線の延在方向に直交するように延在されて配置されたビット線とを備え、前記ビット線の上層に情報蓄積用のキャパシタを設けてなるキャパシタ・オーバー・ビットライン構造のメモリセルを備えたＤＲＡＭを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上にワード線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程、
（ｂ）前記ワード線のパターンを転写するために設けられた互いに平行となるように延在する複数の光透過領域を備え、かつ、互いに隣接する光透過領域を透過した光が逆相となる如く機能する位相シフタが互いに隣接する光透過領域の一方に配置されたフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程、
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記ワード線のパターンを転写する工程、
（ｄ）前記フォトレジスト膜に転写されたワード線のパターンをマスクとして、前記ワード線形成用の導体膜をパターニングすることによりワード線を形成する工程、
（ｅ）前記ワード線の上面および側面を窒化シリコンからなる第１キャップ絶縁膜および第１側壁絶縁膜によって被覆する工程、
（ｆ）前記半導体基板上に、前記窒化シリコンよりもエッチング速度の速い材料からなる上面の平坦な第１絶縁膜を形成して、前記第１キャップ絶縁膜および第１側壁絶縁膜を被覆する工程、
（ｇ）前記第１絶縁膜の上面に、その第１絶縁膜よりもエッチング速度の遅い材料からなる第１マスク膜を堆積した後、その第１マスク膜のうち、互いに隣接するワード線間に位置する第１キャパシタ用接続孔形成領域を開口する工程、
（ｈ）前記第１マスク膜の開口領域から露出する第１絶縁膜部分をエッチング除去することにより、前記メモリセル選択ＭＩＳＦＥＴの一方の半導体領域が露出するような第１キャパシタ用接続孔を、前記第１キャップ絶縁膜および第１側壁絶縁膜によって自己整合的に規定した状態で穿孔する工程、
（ｉ）前記第１キャパシタ用接続孔を形成した後の半導体基板上に、第１導体膜を堆積した後、その第１導体膜をエッチバックすることにより、前記第１キャパシタ用接続孔内に第１導体膜を埋め込む工程を有し、
前記フォトマスクにおいて、前記複数の光透過領域のゲート電極形成領域には光透過領域の一方の側面から光透過領域の幅方向に突出する突出部が形成されており、互いに隣接する光透過領域はその突出部が互いにかみ合うように配置されており、
前記互いに隣接する光透過領域の間隔のうち、前記突出部が向き合う隣接間隔と、前記突出部の無い隣接間隔とを等しくなるように形成されていることを特徴とする半導体集積回路装置の製造方法。 - 半導体基板上に形成したメモリセル選択ＭＩＳＦＥＴのゲート電極を構成するワード線と、前記ワード線の上層に前記ワード線の延在方向に直交するように延在されて配置されたビット線とを備え、前記ビット線の上層に情報蓄積用のキャパシタを設けてなるキャパシタ・オーバー・ビットライン構造のメモリセルを備えたＤＲＡＭを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上にワード線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程、
（ｂ）前記ワード線のパターンを転写するために設けられた互いに平行となるように延在する複数の光透過領域を備え、かつ、互いに隣接する光透過領域を透過した光が逆相となる如く機能する位相シフタが互いに隣接する光透過領域の一方に配置されたフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程、
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記ワード線のパターンを転写する工程、
（ｄ）前記フォトレジスト膜に転写されたワード線のパターンをマスクとして、前記ワード線形成用の導体膜をパターニングすることによりワード線を形成する工程、
（ｅ）前記ワード線の上面および側面を窒化シリコンからなる第１キャップ絶縁膜および第１側壁絶縁膜によって被覆する工程、
（ｆ）前記半導体基板上に、前記窒化シリコンよりもエッチング速度の速い材料からなる上面の平坦な第１絶縁膜を形成して、前記第１キャップ絶縁膜および第１側壁絶縁膜を被覆する工程、
（ｇ）前記第１絶縁膜の上面に、その第１絶縁膜よりもエッチング速度の遅い材料からなる第２マスク膜を堆積した後、その第２マスク膜のうち、互いに隣接するワード線間に位置するビット線用接続孔の形成領域を開口する工程、
（ｈ）前記第２マスク膜の開口領域から露出する第１絶縁膜部分をエッチング除去することにより、前記メモリセル選択ＭＩＳＦＥＴの一方の半導体領域が露出するようなビット線用接続孔を、前記第１キャップ絶縁膜および第１側壁絶縁膜によって自己整合的に規定した状態で穿孔する工程、
（ｉ）前記ビット線用接続孔を形成した後の半導体基板上に、第２導体膜を堆積した後、その第２導体膜をパターニングすることにより、前記ビット線を形成する工程を有し、
前記フォトマスクにおいて、前記複数の光透過領域のゲート電極形成領域には光透過領域の一方の側面から光透過領域の幅方向に突出する突出部が形成されており、互いに隣接する光透過領域はその突出部が互いにかみ合うように配置されており、
前記互いに隣接する光透過領域の間隔のうち、前記突出部が向き合う隣接間隔と、前記突出部の無い隣接間隔とを等しくなるように形成されていることを特徴とする半導体集積回路装置の製造方法。 - 半導体基板上に形成したメモリセル選択ＭＩＳＦＥＴのゲート電極を構成するワード線と、前記ワード線の上層に前記ワード線の延在方向に直交するように延在されて配置されたビット線とを備え、前記ビット線の上層に情報蓄積用のキャパシタを設けてなるキャパシタ・オーバー・ビットライン構造のメモリセルを備えたＤＲＡＭを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上にワード線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程、
（ｂ）前記ワード線のパターンを転写するために設けられた互いに平行となるように延在する複数の光透過領域を備え、かつ、互いに隣接する光透過領域を透過した光が逆相となる如く機能する位相シフタが互いに隣接する光透過領域の一方に配置されたフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程、
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記ワード線のパターンを転写する工程、
（ｄ）前記フォトレジスト膜に転写されたワード線のパターンをマスクとして、前記ワード線形成用の導体膜をパターニングすることによりワード線を形成する工程、
（ｅ）前記ワード線の上面および側面を窒化シリコンからなる第１キャップ絶縁膜および第１側壁絶縁膜によって被覆する工程、
（ｆ）前記半導体基板上に、前記窒化シリコンよりもエッチング速度の速い材料からなる上面の平坦な第１絶縁膜を形成して、前記第１キャップ絶縁膜および第１側壁絶縁膜を被覆する工程、
（ｇ）前記第１絶縁膜の上面に、その第１絶縁膜よりもエッチング速度の遅い材料からなる第１マスク膜を堆積した後、その第１マスク膜のうち、互いに隣接するワード線間に位置する第１キャパシタ用接続孔形成領域を開口する工程、
（ｈ）前記第１マスク膜の開口領域から露出する第１絶縁膜部分をエッチング除去することにより、前記メモリセル選択ＭＩＳＦＥＴの一方の半導体領域が露出するような第１キャパシタ用接続孔を、前記第１キャップ絶縁膜および第１側壁絶縁膜によって自己整合的に規定した状態で穿孔する工程、
（ｉ）前記第１キャパシタ用接続孔を形成した後の半導体基板上に、第１導体膜を堆積した後、その第１導体膜をエッチバックすることにより、前記第１キャパシタ用接続孔内に第１導体膜を埋め込む工程、
（ｊ）前記第１導体膜の埋め込み工程後、前記第１絶縁膜上に第２絶縁膜を堆積する工程、
（ｋ）前記第２絶縁膜上に、前記第１絶縁膜および前記第２絶縁膜よりもエッチング速度の遅い材料からなる第２マスク膜を堆積した後、その第２マスク膜のうち、互いに隣接するワード線間に位置するビット線用接続孔形成領域を開口する工程、
（ｌ）前記第２マスク膜の開口領域から露出する第２絶縁膜および第１絶縁膜をエッチング除去することにより、前記メモリセル選択ＭＩＳＦＥＴの他方の半導体領域が露出するようなビット線用接続孔を、前記第１キャップ絶縁膜および第１側壁絶縁膜によって自己整合的に規定した状態で穿孔する工程、
（ｍ）前記ビット線用接続孔を形成した後の半導体基板上に、第２導体膜を堆積した後、その第２導体膜をパターニングすることにより、前記ビット線を形成する工程を有し、
前記フォトマスクにおいて、前記複数の光透過領域のゲート電極形成領域には光透過領域の一方の側面から光透過領域の幅方向に突出する突出部が形成されており、互いに隣接する光透過領域はその突出部が互いにかみ合うように配置されており、
前記互いに隣接する光透過領域の間隔のうち、前記突出部が向き合う隣接間隔と、前記突出部の無い隣接間隔とを等しくなるように形成されていることを特徴とする半導体集積回路装置の製造方法。 - 半導体基板上に形成したメモリセル選択ＭＩＳＦＥＴのゲート電極を構成するワード線と、前記ワード線の上層に前記ワード線の延在方向に直交するように延在されて配置されたビット線とを備え、前記ビット線の上層に情報蓄積用のキャパシタを設けてなるキャパシタ・オーバー・ビットライン構造のメモリセルを備えたＤＲＡＭを有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板上にワード線形成用の導体膜を堆積した後、その導体膜上にフォトレジスト膜を堆積する工程、
（ｂ）前記ワード線のパターンを転写するために設けられた互いに平行となるように延在する複数の光透過領域を備え、かつ、互いに隣接する光透過領域を透過した光が逆相となる如く機能する位相シフタが互いに隣接する光透過領域の一方に配置されたフォトマスクであって、前記互いに隣接する光透過領域の間に、その光透過領域の延在方向に沿って常に一定の間隔を形成するような遮光領域を設けてなるフォトマスクを用意する工程、
（ｃ）前記フォトレジスト膜に、前記フォトマスクを介して露光光を照射することにより、前記ワード線のパターンを転写する工程、
（ｄ）前記フォトレジスト膜に転写されたワード線のパターンをマスクとして、前記ワード線形成用の導体膜をパターニングすることによりワード線を形成する工程、
（ｅ）前記ワード線の上面および側面を窒化シリコンからなる第１キャップ絶縁膜および第１側壁絶縁膜によって被覆する工程、
（ｆ）前記半導体基板上に、前記窒化シリコンよりもエッチング速度の速い材料からなる上面の平坦な第１絶縁膜を形成して、前記第１キャップ絶縁膜および第１側壁絶縁膜を被覆する工程、
（ｇ）前記第１絶縁膜の上面に、その第１絶縁膜よりもエッチング速度の遅い材料からなる第２マスク膜を堆積した後、その第２マスク膜のうち、互いに隣接するワード線間に位置するビット線用接続孔形成領域を開口する工程、
（ｈ）前記第２マスク膜の開口領域から露出する第１絶縁膜部分をエッチング除去することにより、前記メモリセル選択ＭＩＳＦＥＴの一方の半導体領域が露出するようなビット線用接続孔を、前記第１キャップ絶縁膜および第１側壁絶縁膜によって自己整合的に規定した状態で穿孔する工程、
（ｉ）前記ビット線用接続孔を形成した後の半導体基板上に、第２導体膜を堆積した後、その第２導体膜をパターニングすることにより、前記ビット線を形成する工程、
（ｊ）前記ビット線の上面および側面を窒化シリコンからなる第２キャップ絶縁膜および第２側壁絶縁膜によって被覆する工程、
（ｋ）前記第１絶縁膜上に、前記窒化シリコンよりもエッチング速度の速い材料からなる上面の平坦な第３絶縁膜を堆積して、前記第２キャップ絶縁膜および第２側壁絶縁膜を被覆する工程、
（ｌ）前記第３絶縁膜の上面に、前記第３絶縁膜よりもエッチング速度の遅い材料からなる第３マスク膜を堆積した後、その第３マスク膜のうち、互いに隣接するワード線間および互いに隣接するビット線間に位置する第１キャパシタ用接続孔形成領域を開口する工程、
（ｍ）前記第３マスク膜の開口領域から露出する第１絶縁膜および第３絶縁膜部分をエッチング除去することにより、前記メモリセル選択ＭＩＳＦＥＴの他方の半導体領域が露出するような第１キャパシタ用接続孔を、前記第１キャップ絶縁膜、前記第１側壁絶縁膜、前記第２キャップ絶縁膜および第２側壁絶縁膜によって自己整合的に規定した状態で穿孔する工程、
（ｎ）前記第１キャパシタ用接続孔を形成した後の半導体基板上に、第３導体膜を堆積した後、その第３導体膜をパターニングすることにより、前記情報蓄積用のキャパシタにおける第１電極の一部を形成する工程を有し、
前記フォトマスクにおいて、前記複数の光透過領域のゲート電極形成領域には光透過領域の一方の側面から光透過領域の幅方向に突出する突出部が形成されており、互いに隣接する光透過領域はその突出部が互いにかみ合うように配置されており、
前記互いに隣接する光透過領域の間隔のうち、前記突出部が向き合う隣接間隔と、前記突出部の無い隣接間隔とを等しくなるように形成されていることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21887795A JP3686129B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体集積回路装置の製造方法 |
| TW084109007A TW360922B (en) | 1995-08-28 | 1995-08-29 | Method of manufacturing a semiconductor integrated circuit device |
| KR1019960035498A KR100436784B1 (ko) | 1995-08-28 | 1996-08-26 | 반도체집적회로장치의제조방법 |
| US08/703,067 US5933724A (en) | 1995-08-28 | 1996-08-26 | Method of manufacturing a semiconductor integrated circuit device using a photomask in which transmitted light beam intensities are controlled |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21887795A JP3686129B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体集積回路装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005113818A Division JP3729843B2 (ja) | 2005-04-11 | 2005-04-11 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964306A JPH0964306A (ja) | 1997-03-07 |
| JP3686129B2 true JP3686129B2 (ja) | 2005-08-24 |
Family
ID=16726713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21887795A Expired - Lifetime JP3686129B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5933724A (ja) |
| JP (1) | JP3686129B2 (ja) |
| KR (1) | KR100436784B1 (ja) |
| TW (1) | TW360922B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506101B1 (ko) * | 1996-11-14 | 2006-04-21 | 텍사스 인스트루먼츠 인코포레이티드 | 메모리 셀 어레이 제조방법 및 메모리 셀 어레이 |
| US6080620A (en) * | 1998-06-03 | 2000-06-27 | Vanguard International Semiconductor Corporation | Method for fabricating interconnection and capacitors of a DRAM using a simple geometry active area, self-aligned etching, and polysilicon plugs |
| KR100290588B1 (ko) * | 1998-07-03 | 2001-06-01 | 윤종용 | 반도체장치의 도전막 패턴 형성방법 |
| US6303956B1 (en) * | 1999-02-26 | 2001-10-16 | Micron Technology, Inc. | Conductive container structures having a dielectric cap |
| KR100325471B1 (ko) * | 1999-04-15 | 2002-03-04 | 박종섭 | 디램의 제조 방법 |
| KR100313010B1 (ko) * | 1999-11-11 | 2001-11-05 | 류정열 | 자동차의 경음기 스위치 및 정지 스위치를 동시 동작시킬때 헤드램프를 상향시키는 장치 |
| KR100450671B1 (ko) * | 2002-02-26 | 2004-10-01 | 삼성전자주식회사 | 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법 |
| KR20060087875A (ko) * | 2005-01-31 | 2006-08-03 | 주식회사 하이닉스반도체 | 스텝게이트를 갖는 반도체소자 및 그의 제조 방법 |
| JP4823711B2 (ja) * | 2006-02-16 | 2011-11-24 | Ｈｏｙａ株式会社 | パターン形成方法及び位相シフトマスクの製造方法 |
| CN109830480B (zh) * | 2017-11-23 | 2022-02-18 | 联华电子股份有限公司 | 动态随机存取存储器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0413141A (ja) * | 1990-05-02 | 1992-01-17 | Sony Corp | 位相シフトマスクの製造方法 |
| US5298365A (en) * | 1990-03-20 | 1994-03-29 | Hitachi, Ltd. | Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process |
| JPH052152A (ja) * | 1990-12-19 | 1993-01-08 | Hitachi Ltd | 光ビーム作成方法、装置、それを用いた寸法測定方法、外観検査方法、高さ測定方法、露光方法および半導体集積回路装置の製造方法 |
| JP3187859B2 (ja) * | 1991-05-22 | 2001-07-16 | 株式会社日立製作所 | マスクのパターンデータ作成方法および製造方法 |
| JPH05197128A (ja) * | 1991-10-01 | 1993-08-06 | Oki Electric Ind Co Ltd | ホトマスク及びそれを用いたパターン形成方法 |
| JP3279758B2 (ja) * | 1992-12-18 | 2002-04-30 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| DE19524846B4 (de) * | 1994-07-08 | 2004-11-11 | Hyundai Electronics Industries Co., Ltd., Ichon | Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske |
-
1995
- 1995-08-28 JP JP21887795A patent/JP3686129B2/ja not_active Expired - Lifetime
- 1995-08-29 TW TW084109007A patent/TW360922B/zh not_active IP Right Cessation
-
1996
- 1996-08-26 KR KR1019960035498A patent/KR100436784B1/ko not_active IP Right Cessation
- 1996-08-26 US US08/703,067 patent/US5933724A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100436784B1 (ko) | 2004-08-25 |
| US5933724A (en) | 1999-08-03 |
| JPH0964306A (ja) | 1997-03-07 |
| TW360922B (en) | 1999-06-11 |
| KR970012981A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3768794B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5453952A (en) | Semiconductor device having peripheral circuit formed of TFT (thin film transistor) | |
| US6531357B2 (en) | Method of manufacturing a semiconductor device | |
| US6280888B1 (en) | Phase-shifting mask with multiple phase-shift regions | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| JP3686129B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2010080944A (ja) | 半導体装置の製造方法 | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| JP3902369B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4776813B2 (ja) | 半導体装置の製造方法 | |
| EP0485303B1 (en) | Process for fabricating an integrated circuit by a repetition of exposure of a semiconductor pattern | |
| JP3729843B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001203139A (ja) | 半導体装置の製造方法 | |
| JP2000294502A (ja) | 半導体装置とその製造方法およびこれに用いるフォトマスク | |
| JPH11305415A (ja) | フォトマスクの製造方法 | |
| JP2001230250A (ja) | 半導体装置およびその製造方法並びにマスクパターンの生成方法 | |
| KR20000029091A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20130316505A1 (en) | Control of local environment for polysilicon conductors in integrated circuits | |
| US7851137B2 (en) | Method of manufacturing semiconductor device | |
| JPH0955479A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2938859B2 (ja) | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 | |
| JP2725578B2 (ja) | 半導体装置とその製造方法 | |
| JP2006228943A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20010081502A (ko) | 작은 피치의 개구부 이미지들을 구비하는 반도체 메모리소자 개구부 제조용 포토마스크, 감소된 크기의개구부들을 제조하기 위한 사진 식각 방법 및 이 방법에의해 제조된 개구부를 포함하는 반도체 메모리 소자 | |
| JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |