JP2001201844A

JP2001201844A - 半導体集積回路装置の製造方法およびフォトマスクの製造方法

Info

Publication number: JP2001201844A
Application number: JP2000013168A
Authority: JP
Inventors: Katsuya Hayano; 勝也早野; Norio Hasegawa; 昇雄長谷川; Naoko Asai; 尚子浅井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-01-21
Filing date: 2000-01-21
Publication date: 2001-07-27

Abstract

(57)【要約】（修正有）【課題】フォトマスクにおけるパターン配置位置の測
定精度を向上させる。【解決手段】フォトマスク１のパターン形成領域３内
に、そのパターン形成領域３内のパターンの配置位置を
測定するための位置測定用パターン５Ｂを複数分散させ
て配置した。また、パターン形成領域内にパターンの配
置位置を測定する測定用パターンを複数配置したフォト
マスクを用いて半導体ウエハの主面上に所定のパターン
を転写する工程を有し、前記測定用パターンの寸法を、
解像限界以下で、かつ、検出可能な寸法とするものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法およびフォトマスクの製造技術に関し、特
に、フォトマスクを用いた露光技術に適用して有効な技
術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置の製造工程において
は、露光装置の解像限界に近いパターンの形成が要求さ
れている。また、被合わせ層との重ね合わせ精度におい
ても、露光装置性能と同等の精度が要求されている。重
ね合わせ精度は、露光装置の精度向上に依存することが
大きいが、露光装置の重ね合わせ精度の他に、レンズ収
差、合わせマークの形状および転写に用いるフォトマス
ク内のパターンの配置位置精度等によっても左右され
る。

【０００３】ところで、本発明者は、フォトマスク上の
所定のパターンにおける配置位置の評価技術について検
討した。以下の技術は、発明者によって検討された技術
であり、これによれば、フォトマスクの最外縁の角部近
傍に配置された４つの測定用パターンの位置座標を測定
し、それぞれのパターン間距離を設計値と比較すること
で、フォトマスク上の所定のパターンの配置位置を評価
している。

【０００４】なお、フォトマスクの検査・測定・分析技
術については、例えば株式会社プレスジャーナル、平成
９年２月２５日発行、「月刊セミコンダクタワールド
増刊号 ‘９７半導体検査・測定・分析技術」ｐ４９〜
５３に記載があり、欠陥・異物検査、寸法検査、位置精
度検査および形状評価等について説明されている。

【０００５】

【発明が解決しようとする課題】ところが、上記発明者
が検討した技術においては、以下の課題があることを本
発明者は見出した。

【０００６】すなわち、２点間の距離の測定結果によっ
て評価するため、本来四角形に形成されるべきパターン
の配置が平行四辺形に変形していたとしても、それを認
識することができない。また、一般的に、デバイスのパ
ターン形成領域は、フォトマスクの中央に配置されてい
ることから、上記測定用パターンと、パターン形成領域
中の所定のパターンとの距離が大きく、その所定パター
ンの配置位置について充分な測定精度が得られない。

【０００７】本発明の目的は、フォトマスクにおけるパ
ターン配置位置の測定精度を向上させることのできる技
術を提供することにある。

【０００８】また、本発明の他の目的は、フォトマスク
におけるパターン配置位置の測定情報の信頼性を向上さ
せることのできる技術を提供することにある。

【０００９】また、本発明の他の目的は、半導体ウエハ
上に転写されるパターンの重ね合わせ精度を向上させる
ことのできる技術を提供することにある。

【００１０】また、本発明の他の目的は、集積回路パタ
ーンに影響することなく、フォトマスク上における集積
回路パターンの配置位置精度を向上させることのできる
技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１３】すなわち、本発明は、パターン形成領域内
にパターンの配置位置を測定する測定用パターンを複数
配置したフォトマスクを用いて半導体ウエハの主面上に
所定のパターンを転写する工程を有するものである。

【００１４】また、本発明は、パターン形成領域内にパ
ターンの配置位置を測定する測定用パターンを複数配置
したフォトマスクを用いて半導体ウエハの主面上に所定
のパターンを転写する工程を有し、前記測定用パターン
の寸法を、解像限界以下で、かつ、検出可能な寸法とす
るものである。

【００１５】また、本発明は、（ａ）フォトマスクにお
けるパターンの配置位置情報を得る工程と、（ｂ）前記
フォトマスクを用いた露光処理に際して、前記パターン
の配置位置情報を反映させた状態で露光処理を行うこと
により、半導体ウエハ上に集積回路パターンを転写する
工程とを有し、前記（ａ）のパターンの配置位置情報
は、前記フォトマスクのパターン形成領域内に複数分散
して配置された測定用パターンの配置位置を測定するこ
とにより得るものである。

【００１６】また、本発明は、露光光源から放射された
露光光をフォトマスクを介して半導体ウエハの主面に照
射することにより、前記半導体ウエハの主面上に所定の
パターンを転写する工程を有し、前記フォトマスクのパ
ターン形成領域内に、そのパターン形成領域内のパター
ンの配置位置を測定するための測定用パターンを複数配
置し、前記測定用パターンは、互いに交差する方向に延
び、かつ、交差する部分で重なりを持たないように配置
された複数のパターン部を有し、前記パターン部の寸法
を、解像限界以下で、かつ、検出可能な寸法とするもの
である。

【００１７】また、本発明は、パターンの配置位置を測
定するための測定用パターンを、マスク基板におけるパ
ターン形成領域内に複数分散して形成する工程を有する
ものである。

【００１８】また、本発明は、前記マスク基板上に遮光
膜を堆積する工程と、前記マスク基板上にレジスト膜を
堆積する工程と、前記レジスト膜にパターンを転写する
工程と、前記遮光膜上に残されたレジスト膜をマスクと
して、レジスト膜の無い領域における遮光膜を除去する
ことにより光透過領域を形成する工程とを有し、前記レ
ジスト膜にパターンを転写する際には、前記測定用パタ
ーンを用いて測定されたパターンの配置位置情報を反映
させた状態でパターンを転写するものである。

【００１９】また、本発明は、前記測定用パターンが、
互いに交差する方向に延び、かつ、交差する部分で重な
りを持たないように配置された複数のパターン部を有す
るものである。

【００２０】また、本発明は、前記測定用パターンを、
半導体チップのボンディングパッドと平面的に重なる位
置に配置したものである。

【００２１】また、本発明は、前記測定用パターンを、
半導体チップを取り囲むように設けられる切断領域に配
置したものである。

【００２２】また、本発明は、前記フォトマスクのパタ
ーン形成領域の外側に、前記測定用パターンを配置した
ものである。

【００２３】

【発明の実施の形態】本願発明の実施の形態を説明する
にあたり、本願における用語の基本的な意味を説明する
と次の通りである。

【００２４】１．半導体ウエハ（半導体基板）とは、半
導体集積回路の製造に用いるシリコン単結晶基板（一般
にほぼ平面円形状）、サファイア基板、ガラス基板、そ
の他の絶縁、反絶縁または半導体基板等並びにそれらの
複合的基板を言う。また、本願において半導体集積回路
装置というときは、シリコンウエハやサファイア基板等
の半導体または絶縁体基板上に作られるものの他、特
に、そうでない旨明示された場合を除き、ＴＦＴ（Tin-
Film-Transistor）およびＳＴＮ（Super-Twisted-Nemat
ic）液晶等のようなガラス等の他の絶縁基板上に作られ
るもの等も含むものとする。

【００２５】２．「遮光領域」、「遮光パターン」、
「遮光膜」または「遮光」と言うときは、その領域に照
射される露光光のうち、４０％未満を透過させる光学特
性を有することを示す。一般に数％から３０％未満のも
のが使われる。一方、「光透過領域」、「光透過パター
ン」、「透明領域」、「透明膜」または「透明」言うと
きは、その領域に照射される露光光のうち、６０％以上
を透過させる光学特性を有することを示す。一般に９０
％以上のものが使用される。

【００２６】３．「フォトレジストパターン」は、感光
性の有機膜をフォトリソグラフィの手法により、パター
ニングした膜パターンを言う。なお、このパターンには
当該部分に関して全く開口のない単なるレジスト膜を含
む。

【００２７】４．半導体の分野では紫外線は以下のよう
に分類する。波長が４００ｎｍ程度未満で、５０ｎｍ程
度以上を紫外線、３００ｎｍ以上を近紫外線、３００ｎ
ｍ未満、２００ｎｍ以上を遠紫外線、２００ｎｍ未満を
真空紫外線とする。

【００２８】５．フォトマスクまたはマスクは、マスク
基板上にパターン像を形成したマスク構成体である。実
際のパターンの寸法の１〜１０倍のパターンが形成さ
れ、ステッパまたはスキャナ、フォトリピータによる投
影露光に用いる「レチクル」もフォトマスクに含まれ
る。また、位相シフトマスクも含む。本願では、遮光領
域と光透過領域とを有するが、位相シフタの形成されて
いない（すなわち、透過光に位相差を生じさせない）一
般的なフォトマスクを通常のフォトマスクという。

【００２９】６．位相シフトマスク（または位相シフト
レチクル）は、パターンを形成した基板上で位相シフタ
を用いて光の位相を選択的にシフトさせることによっ
て、パターンを転写する際のコントラストを改善したフ
ォトマスク（またはレチクル）をいう。レベンソン型、
ハーフトーン型またはエッジ強調型がある。

【００３０】７．位相シフタとは、位相シフトマスクに
おいて、光の波長を変調させて位相差を発生させる物質
または手段をいう。また、位相差とは、屈折率の異なる
２つの物質を光が通過するときの光の速度差によって生
じる位相の差をいう。位相シフタの厚さ（または深さ）
ｄが、ｄ＝λ／（２（ｎ−１））を満たす場合に位相差
を生じさせることができる。なお、λ：光の波長、ｎ：
位相シフタの屈折率である。

【００３１】８．「レベンソン型位相シフトマスク」
は、遮光領域で隔てられた隣り合う開口の位相を相互に
反転させて、その干渉作用によって鮮明な像を得ようと
する位相シフトマスクの一種である。

【００３２】９．通常照明とは、非変形照明のことで、
光強度分布が比較的均一な照明を言う。

【００３３】１０．変形照明とは、中央部の照度を下げ
た照明であって、斜方照明、輪帯照明、４重極照明、５
重極照明等の多重極照明またはそれと等価な瞳フィルタ
による超解像技術を含む。

【００３４】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００３５】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００３６】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００３７】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００３８】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。

【００３９】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００４０】まず、本発明の実施の形態を説明する前
に、本発明者が本発明をするのに検討した技術（以下、
単に発明者検討技術という）について説明する。

【００４１】図１は、発明者検討技術のフォトマスク
（レチクル）５０の全体平面図を模式的に示している。
フォトマスク５０を構成するマスク基板５０ａの主面中
央には、パターン形成領域５０ｂが配置されている。こ
のパターン形成領域５０ｂには、所定の集積回路パター
ンが配置されている。ここでは、この集積回路パターン
には、実質的に集積回路を形成（転写）するパターンの
他、例えば重ね合わせに用いるマークパターン、重ね合
わせ検査に用いるマークパターンまたは電気的特性を検
査する際に用いるマークパターン等のような実質的に集
積回路を構成しないようなパターンも含む。フォトマス
ク５０におけるパターン形成領域５０ｂ内におけるマー
クパターンは、半導体ウエハを個々の半導体チップに切
り出す際に切断される切断領域（いわゆるダイシング領
域またはスクライブ領域）に対応する平面位置に配置さ
れている。マスク基板５０ａの主面において、パターン
形成領域５０ｂの外周側には、マスクアレイメントマー
ク５０ｃおよび位置測定用パターン５０ｄが配置されて
いる。マスクアライメントマーク５０ｃは、フォトマス
ク５０と露光装置（ステッパ等）との平面位置関係を計
測したり、調整したりするためのパターンであり、図１
においてパターン形成領域５０ｂの左右に１個ずつ（合
計で２個）、パターン形成領域５０ｂの長辺のほぼ中央
にあたる平面位置に配置されている。また、位置測定用
パターン５０ｄは、フォトマスク５０に形成された集積
回路パターンの配置位置を評価するためのパターンであ
り、図１においてフォトマスク５０の四隅近傍に配置さ
れている。

【００４２】この位置測定用パターン５０ｄの拡大平面
図を図２に示す。ここでは、位置測定用パターン５０ｄ
の平面形状が、例えば十字状の場合について説明する。
この位置測定用パターン５０ｄの寸法Ｗｈ，Ｗａは、パ
ターンの配置位置の測定に使用する位置座標測定装置の
精度で決まり、比較的大きな値に設定されている。例え
ば寸法Ｗａ＝５．０μｍ（１／５倍の縮小投影露光装置
を用いた場合、半導体ウエハ上において１．０μｍ）以
上、寸法Ｗｈ＝２５．０μｍ（１／５倍の縮小投影露光
装置を用いた場合、半導体ウエハ上において５．０μ
ｍ）以上のものが使われている。フォトマスク５０上の
集積回路パターンの配置位置測定においては、フォトマ
スク５０の四隅の位置測定用パターン５０ｄの中心座標
を測定し、その測定結果と設計値との差を求めることに
より、フォトマスク５０の良否を判断する。

【００４３】このような配置位置の測定結果の一例を図
３に示す。ここでは、説明を分かりやすくするためにフ
ォトマスク５０のパターンに平面位置ずれが生じている
場合を示している。このようなフォトマスク５０の位置
測定用パターン５０ｄ１〜５０ｄ４の位置座標の測定結
果から本来、実線Ａの位置にあるべき線がフォトマスク
５０の製造時の製造誤差等の影響により破線Ｂで示すよ
うに変形していることが分かる。ここでは、位置測定用
パターン５０ｄ３の点で最も大きな平面ずれが生じてお
り、図３の上下方向に約２５ｎｍ（１／５倍の縮小投影
露光装置を用いた場合、半導体ウエハ上で５ｎｍ）の誤
差があることが測定された。このパターンの平面位置ず
れは、集積回路パターン形成（露光処理による転写）時
の重ね合わせ精度に大きく影響してしまう。したがっ
て、集積回路パターンの重ね合わせ精度に与える影響を
最小にするためには、上記集積回路パターンの配置位置
の測定精度を向上させることが必要である。

【００４４】ところが、上記発明者検討技術において
は、２点間の距離の測定結果によって評価するため、本
来四角形に形成されるべきパターンの配置が平行四辺形
に変形していたとしても、それを認識することができな
い。また、位置測定用パターン５０ｄ、５０ｄ１〜５０
ｄ４は、パターン形成領域５０ｂから平面的に離れた位
置に、しかも一般的にフォトマスク作成時のパターン描
画精度が相対的に悪いとされるフォトマスク５０の最外
縁近傍に配置されている。このため、上記位置測定用パ
ターン５０ｄ、５０ｄ１〜５０ｄ４と、パターン形成領
域５０ｂ中の所定の集積回路パターンとの距離が大きい
上、位置測定用パターンの描画位置に大きな誤差も含ま
れてしまうことから、フォトマスク５０上の集積回路パ
ターンの配置位置について充分（正確）な測定精度が得
られない。

【００４５】そこで、本発明においては、フォトマスク
のパターン形成領域内に位置測定用パターンを複数分散
させて配置するものである。その具体例を図４に示す。

【００４６】フォトマスク（具体的にはレチクル）１を
構成するマスク基板２は、例えば平面四角形状の透明な
合成石英ガラスからなる。マスク基板２の主面中央に
は、パターン形成領域３が配置されている。パターン形
成領域３には、例えば半導体集積回路装置を構成する集
積回路パターンが配置されている。ここで、この集積回
路パターンには、実質的に集積回路を構成（転写）する
パターンの他、例えば重ね合わせに用いるマークパター
ン、重ね合わせ検査に用いるマークパターンまたは電気
的特性を検査する際に用いるマークパターン等のような
実質的に集積回路を構成しないようなパターンも含む。
フォトマスク１におけるパターン形成領域３における上
記マークパターンは、上記半導体ウエハ上の切断領域に
対応する平面位置に配置されている。

【００４７】一方、マスク基板２の主面においてパター
ン形成領域３の外周には、上記発明者検討技術と同様
に、マスクアライメントマーク４および位置測定用パタ
ーン５Ａが配置されている。マスクアライメントマーク
４および位置測定用パターン５Ａは、上記マスクアライ
メントマーク５０ｃおよび位置測定用パターン５０ｄと
同様の機能および形状となっている。これに加えて本実
施の形態においては、パターン形成領域３内に、複数の
位置測定用パターン５Ｂがマスク基板２の面内に規則的
に分散されて配置されている。この位置測定用パターン
５Ｂの機能は、位置測定用パターン５Ａと同じである。
ここでは、位置測定用パターン５Ｂが、例えば集積回路
パターンの一部にＴＥＧ（Test Element Group）として
配置されている。このようにパターン形成領域３に位置
測定用パターン５Ｂを配置したことにより、最も重要な
パターン形成領域３内における集積回路パターンの配置
位置をより正確に測定することができる。すなわち、パ
ターン形成領域３内のパターン配置位置をより正確に把
握することが可能となる。この位置測定用パターン５Ｂ
は、複数個配置することが好ましく、多ければ多いほど
より詳細なパターン配置位置情報を得ることが可能とな
る。ここでは、特に限定されるものではないが、パター
ン形成領域３内に３×５＝１５個の位置測定用パターン
５Ｂを配置した場合を例示している。また、本実施の形
態においては、異なる層、すなわち、異なるフォトマス
ク１において位置測定用パターン５Ｂの平面配置位置を
同じ位置としている。これにより、フォトマスク１の検
査時における検査ファイルの作成作業を簡略化すること
ができる。また、定点で測定を行うことができるので、
パターンずれの影響の解析等の管理を簡単化することが
可能となる。

【００４８】このような位置測定用パターン５Ａ，５Ｂ
を用いて、フォトマスク１における集積回路パターンの
配置位置を評価した結果を図５に示す。実線Ａで示す枠
は、本来あるべきパターンの配置位置分布を示し、破線
Ｂで示す枠は、フォトマスク１の外周辺の位置測定用パ
ターン５Ａ１〜５Ａ４を用いて測定されたパターンの配
置位置分布を示し、破線Ｃで示す格子枠は、パターン形
成領域３内に配置された位置測定用パターン５Ｂを用い
て測定されたパターンの配置位置分布を示している。こ
の評価結果から位置測定用パターン５Ｂを用いて測定さ
れたフォトマスク１の集積回路パターンの配置位置分布
（破線Ｃ）は、本来あるべき集積回路パターンの配置位
置分布（実線Ａ）に比べて平面的にずれていることが分
かる。また、パターン形成領域３の内と外とでは平面ず
れの傾向が異なることが分かった。すなわち、パターン
形成領域３内に配置された位置測定用パターン５Ｂを用
いて測定された配置位置分布（破線Ｃ）と、フォトマス
ク１の外周辺部に配置された位置測定用パターン５Ａを
用いて測定された配置位置分布（破線Ｂ）とでは、平面
ずれの分布（形状）が大きく異なっている。したがっ
て、フォトマスク１に形成された集積回路パターンの配
置位置を、パターン形成領域３内に配置された複数の位
置測定用パターン５Ｂを用いて評価することにより、最
も重要な集積回路パターンの配置位置の測定精度を向上
させることができる。すなわち、そのパターンの配置位
置情報をより正確に測定・把握することができる。そし
て、そのようにして得られたフォトマスク１の集積回路
パターンの配置位置情報を用いてフォトマスク上にパタ
ーンを転写し直すことでフォトマスクを製造したり、ま
た、フォトマスクを用いた露光処理時にそのパターンの
配置位置情報を反映（露光位置補正に使用する等）させ
たりすることにより、半導体集積回路装置のパターン重
ね合わせ精度を向上させることができる。したがって、
半導体集積回路装置の歩留まりを向上させることが可能
となる。また、半導体集積回路装置の信頼性を向上させ
ることが可能となる。また、半導体集積回路装置の性能
を向上させることが可能となる。さらに、半導体集積回
路装置のパターン集積度を向上させることが可能とな
る。

【００４９】上記位置測定用パターン５Ｂの好ましい平
面形状の一例を図６〜図８に示す。図６に示す位置測定
用パターン５Ｂは、その平面形状が、上記発明者検討技
術と同様（すなわち、パターン形成領域３の外側の位置
測定用パターン５Ａの平面形状と同様に）十字状に形成
されている。図７に示す位置測定用パターン５Ｂは、そ
の平面形状がほぼ十字状に形成されているが、その中心
においてパターンが交差しない（重ならない）ように形
成されている。これは、その交差部分があると、その交
差部分においては光強度が大きくなり半導体ウエハに転
写し易くなるからである。すなわち、その交差部分を無
くすことにより光強度を小さくすることができ、位置測
定用パターン５Ｂが半導体ウエハ上に転写されないよう
にできるからである。また、交差部を無くすことによ
り、光強度がさがるため、交差しているものよりも大き
なパターンを用いることができ、結果的に測定精度を高
くすることが可能となる。図８（ａ）に示す位置測定用
パターン５Ｂは、互いに直交する方向に延びる２本のパ
ターンが各々の端部で交差する（重なる）ことで形成さ
れている。図８（ｂ）に示す位置測定用パターン５Ｂ
は、図８（ａ）の位置測定用パターン５Ｂに図７の技術
思想を取り入れたもので、互いに直交する方向に延びる
２本のパターンが各々の端部で交差せず（重ならず）に
互いに離間した状態で配置されている。図８（ｃ）に示
す位置測定用パターン５Ｂは、その平面形状がＴ字状に
形成されている。図８（ｄ）に示す位置測定用パターン
５Ｂは、図８（ｃ）の位置測定用パターン５Ｂに図７の
技術思想を取り入れたもので、Ｔ字のパターン交差点で
パターンが交差せず（重ならず）に互いに離間した状態
で配置されている。以上の図６〜図８において、パター
ン部分が光透過領域とすることもできるし、また、反対
に遮光領域とすることもできる。半導体集積回路装置の
レイアウト層に応じて、位置測定用パターン５Ｂを光透
過領域または遮光領域のいずれかにすることができる。

【００５０】ところで、位置測定用パターン５Ｂは、パ
ターン形成領域３に配置するということから、その寸法
があまり大きいと、例えば次のような問題が生じる。ま
ず、パターン形成領域３内において位置測定用パターン
５Ｂの占める面積が増大してしまう。すなわち、その
分、集積回路パターンの配置面積が低減してしまう。こ
のため、半導体チップの増大を招く恐れもある。また、
位置測定用パターン５Ｂの剥離による異物が生じたり、
平坦化を目的として行われる化学的機械的研磨（Chemic
al Mechanical Polish：ＣＭＰ）等に影響を及ぼしたり
する。さらに、上記のように位置測定用パターン５Ｂは
レイアウト層が異なっていても同じ平面位置に形成した
方が好ましいが、その平面寸法が大きいと同じ平面位置
に形成することが難しくなる。

【００５１】そこで、本実施の形態においては、位置測
定用パターン５Ｂの平面寸法を、位置座標測定装置では
認識でき測定することができる寸法とするが、縮小投影
露光装置では解像限界以下となるように寸法を設定し
た。これにより、位置測定用パターン５Ｂをパターン形
成領域３内に複数分散配置させたとしても、パターン形
成領域３内において位置測定用パターン５Ｂの占める面
積が大幅に増大することもない。また、位置測定用パタ
ーン５Ｂの剥離による異物の発生率を低下させることが
できる。また、ＣＭＰ等に与える影響も小さくすること
ができる。さらに、各レイアウト層（異なるフォトマス
ク１）毎に位置測定用パターン５Ｂを同じ平面位置に配
置できるので、パターンずれの影響の解析等の管理を簡
単化することが可能となる。また、フォトマスク１の検
査ファイルの作成作業を簡略化することが可能となる。
図９はラインアンドスペースパターンを形成する場合
に、レベンソン型位相シフトマスクと変形照明技術の１
つである輪帯照明法とでそれぞれの寸法で必要な光強度
を比較して示している。なお、本検討には、露光波長λ
＝０．２４８μｍ（例えばＫｒＦエキシマレーザ光）、
縮小投影露光装置のレンズの開口数ＮＡ＝０．６８、縮
小倍率＝１／５のステッパを用いた。また、照明条件
は、レベンソン型位相シフトマスクではパーシャルコヒ
ーレントファクタσ＝０．３０を、輪帯照明法では外側
のパーシャルコヒーレントファクタσ＝０．７５の２／
３輪帯をそれぞれ用いた。また、ここに示す光強度はフ
ォトマスクの透明領域を１、遮光領域を０とした場合の
値である。フォトレジスト膜にパターンが転写される光
強度は、レジスト膜の種類によっても異なるが、一般に
パターンを形成する光強度の５０％〜９５％程度であ
る。ここでは、パターンを形成する光強度の７５％程度
の光強度で転写される性質を有するフォトレジスト膜を
用いて評価した。

【００５２】図６および図８（ａ），（ｃ）に示した位
置測定用パターン５Ｂの寸法を、図９の光強度の限界か
ら求める。レベンソン型位相シフトマスクを用いた場
合、パターン寸法Ｗａ＝ａ×λ／ＮＡと表すことができ
る。ａは定数であり、ここではａ＜０．３６、λは露光
波長であり、ここでは、例えば０．２４８μｍ、ＮＡは
レンズの開口数であり、ここでは、例えば０．６８であ
る。なお、縮小倍率１／５のステッパに用いるフォトマ
スク１上においては、ａ＜１．８０で表せる寸法であ
り、急激に光強度が低下している。また、輪帯照明法を
用いた場合でも、パターン寸法Ｗａ＝ａ×λ／ＮＡ（こ
こではａ＜０．３８、λおよびＮＡは上記レベンソン型
位相シフトマスクの場合と同じ）で表すことができる。
なお、縮小倍率１／５のステッパに用いるフォトマスク
上では、ａ＜１．９０で表すことができる寸法で光強度
の低下が大きくなる。これは、パターンのコントラスト
の低下によるものであり、上記未満のパターン寸法で
は、事実上安定してパターンを形成することは難しい。
そこで、本発明の位置測定用パターンの寸法を輪帯照明
法で形成できる寸法でも転写されない寸法とした。輪帯
照明法において最小のパターンを形成可能な光強度は、
例えば０．３２程度である。フォトレジスト膜に転写さ
れる光強度は、上記したように光強度の７５％であるた
め、光強度で約０．２４である。したがって、位置測定
用パターン５Ｂに対する光強度は０．２４以下であれば
良い。

【００５３】ここで、図１０は、図６に示した位置測定
用パターン５Ｂの短い寸法（Ｗａ）と光強度との関係を
示したものである。位置測定用パターン５Ｂの光強度が
０．２４となる寸法Ｗａは、上記式のａ＝０．２７５と
なる。したがって、位置測定用パターン５Ｂの寸法は、
上記条件以下とすることにより、半導体ウエハ上に解像
しないパターンとなる。

【００５４】次に、図７および図８（ｂ），（ｄ）の位
置測定用パターン５Ｂの寸法について説明する。図１１
は、パターン間の距離Ｗｃと交点部の光強度との関係を
示している。パターン間の距離が小さい場合、光強度が
大きい。パターン間の距離ＷｃをＷｃ＝ｃ×λ／ＮＡ
（ｃ≧０．３０、フォトマスク上ではｃ＝１．５０、λ
およびＮＡは上記レベンソン型位相シフトマスクの場合
と同じ。）とすることにより、交点部の光強度は小さく
なり、交点のないパターンと同じ寸法にすることがで
き、その結果、半導体ウエハに転写することはなくな
る。また、今回の測定で用いた位置座標測定装置で検出
可能なパターン寸法は、フォトマスク上で０．３０μｍ
（半導体ウエハ上では、縮小率が１／５の場合、０．０
６μｍ）の装置を用いた。上記のように位置測定用パタ
ーン５Ｂは、位置座標測定装置で認識および測定でき、
かつ、フォトレジスト膜に転写されないものである必要
があるので、位置測定用パターン５Ｂのパターン寸法Ｗ
ａは、Ｗａ≦ａ×λ／ＮＡ（ｂ＝０．２７５、縮小倍率
１／５のステッパで用いるフォトマスク上ではｂ＝１．
３７５、λおよびＮＡは上記レベンソン型位相シフトマ
スクの場合と同じ）を満足することが望ましい。

【００５５】次に、半導体集積回路装置を構成する集積
回路パターンを転写するために実際に用いるフォトマス
ク１上の位置測定用パターン５Ｂの配置の一例を図１２
および図１３に示す。

【００５６】図１２には、１枚のフォトマスク１のパタ
ーン形成領域３内に、３個の半導体チップ転写領域３ａ
が切断領域３ｂに取り囲まれるようにして配置されてい
る場合が例示されている。３個の半導体チップ転写領域
３ａは、切断領域３ｂを隔てて互いに平行に図１２の上
下方向に並んで配置されている。この半導体チップ転写
領域３ａは、半導体集積回路装置を構成する半導体チッ
プ内の集積回路パターンを転写するための領域である。
また、切断領域３ｂは、半導体ウエハから半導体チップ
を切り出す際に切断される、いわゆるダイシング領域ま
たはスクライブ領域である。ここでは、上記位置測定用
パターン５Ｂが、その切断領域（ダイシング領域または
スクライビング領域）３ｂに相当する領域に複数分散さ
れて配置されている場合が例示されている。このよう
に、位置測定用パターン５Ｂを切断領域３ｂに設けたこ
とにより、位置測定用パターン５Ｂがパターン形成領域
３内に複数配置されたからといって、集積回路パターン
の配置領域が減ることもない。すなわち、パターン形成
領域３内における集積回路パターンの配置領域を確保し
たまま、パターン形成領域３内に位置測定用パターン５
Ｂを複数分散させて配置することが可能となっている。
また、各レイアウト層（異なるフォトマスク１）毎に位
置測定用パターン５Ｂを同じ平面位置に配置できるの
で、パターンずれの影響の解析等の管理を簡単化するこ
とが可能となる。また、フォトマスク１の検査ファイル
の作成作業を簡略化することが可能となる。

【００５７】また、図１３は、１枚のフォトマスク１の
パターン形成領域３内に、２個の半導体チップ転写領域
３ａが切断領域３ｂに取り囲まれるようにして配置され
ている場合が例示されている。２個の半導体チップ転写
領域３ａは、切断領域３ｂを隔てて互いに平行に図１３
の上下方向に並んで配置されている。各半導体チップ転
写領域３ａ内には、４個のブロック領域３ａ１（図面を
見易くするため左傾斜のハッチングを付す）が周辺回路
領域３ａ２（図面を見易くするため右傾斜のハッチング
を付す）を介して上下左右に配置されている。ブロック
領域３ａ１は、例えばＤＲＡＭであればメモリマット等
のような所定の回路機能を構成する単位領域である。こ
こでは、位置測定用パターン５Ｂが切断領域３ｂおよび
周辺回路領域３ａ２に配置されている。特に、周辺回路
領域３ａ２においては、位置測定用パターン５Ｂが、ボ
ンディングパッドと平面的に重なる位置（レイアウト層
ではボンディングパッドの下層）に配置されたり、ＴＥ
Ｇ部に配置されたりしている。ボンディングパッドは、
半導体チップに形成された集積回路の電極を外部に引き
出すための外部端子である。このように位置測定用パタ
ーン５ＢをボンディングパッドやＴＥＧ部に配置したこ
とにより、上記図１２の場合と同様の効果が得られる。
この図１２および図１３に示したように、位置測定用パ
ターン５Ｂは、半導体チップ単位ではなく、フォトマス
ク単位で測定できれば良い。

【００５８】次に、本実施の形態のフォトマスクの製造
方法を説明する。まず、例えば透明な合成石英ガラスか
らなるマスク基板２を用意した後、その主面上に、例え
ばクロム、酸化クロムまたはそれらの積層膜からなる遮
光膜をスパッタリング法等によって堆積する。続いて、
その遮光膜上に、電子線レジスト膜等を塗布した後、電
子線描画装置を用いてその電子線レジスト膜に所定のレ
イアウト層の集積回路パターンを転写（描画）し、さら
に、現像処理を施すことにより、マスク基板２上に電子
線レジストパターンを形成する。その後、その電子線レ
ジストパターンをマスクとして、そこから露出される遮
光膜を除去することにより、遮光膜の形成された遮光領
域と、遮光膜の除去された光透過領域とで構成されるマ
スクパターンを形成する。この際、本実施の形態におい
ては、フォトマスク１上のパターン形成領域内に上記位
置測定用パターン５Ｂを複数分散させて形成する。位置
測定用パターン５Ｂは、遮光パターンで形成される場合
と、光透過パターンで形成される場合とがある。一方、
上記位相シフトマスクの製造の場合は、例えば上記マス
クパターンを形成した後、所定の箇所に位相シフタを形
成する。位相シフタは、透明膜または半透明膜で形成す
る場合と、溝で形成する場合等がある。透明膜または半
透明膜の場合は、マスク基板２上に透明膜または半透明
膜を堆積した後、これを上述の電子線リソグラフィ技術
によってパターニングすることで形成する。また、溝を
形成する場合には、所定位置の光透過領域におけるマス
ク基板２部分を厚さ方向にエッチング法等によって削る
ことで形成する。本実施の形態においては、上記の位置
測定用パターンを用いてパターンの配置位置のずれ等を
予め測定しておいて、その測定情報を、マスク基板上に
電子線等によってパターンを描画する際の描画処理に反
映させても良い。これにより、マスク基板２に対するマ
スクパターンの相対的な平面位置精度を向上させること
が可能となる。

【００５９】次に、上記フォトマスク１におけるパター
ンの配置位置を測定するための位置座標測定装置の構成
例を説明する。図１４は、位置座標測定装置６の一例を
示している。測定光源６ａから放射された光は、ハーフ
ミラー６ｂおよびレンズ６ｃを介してフォトマスク１に
照射される。この際、フォトマスク１から反射された光
がレンズ６ｃ、ハーフミラー６ｂおよびカメラレンズ６
ｄを介してＣＣＤ（Charge Coupled Device）カメラ６
ｅに入射されるようになっている。フォトマスク１は、
ステージ６ｆ上に載置されている。このステージ６ｆ
は、Ｘステージ６ｇおよびＹステージ６ｈ上に設置され
ている。Ｘステージ６ｇおよびＹステージ６ｈは、フォ
トマスク１の主面に水平な方向であって互いに交差する
ＸおよびＹの方向に移動可能な状態で設置されている。
このようなステージ６ｆ、Ｘステージ６ｇおよびＹステ
ージ６ｈは、主制御系６ｉからの制御命令に応じて、そ
れぞれの駆動手段６ｊ１，６ｊ２によって駆動される。
その平面位置は、ステージ６ｆに固定されたミラー６ｋ
の位置として、レーザ測長器６ｍによって正確にモニタ
されている。上記フォトマスク１の集積回路パターンの
配置位置測定時には、精密に制御されたステージ６ｆ、
Ｘステージ６ｇおよびＹステージ６ｈを駆動させ、得ら
れた像をＣＣＤカメラ６ｅで検出する。測定値は、ステ
ージ６ｆ、Ｘステージ６ｇおよびＹステージ６ｈの駆動
量と、その駆動後に得られた像の位置を測定し、主制御
系６ｉで解析することにより、位置のずれ等を測定する
ことができる。

【００６０】次に、位置測定用パターンを用いて計測し
たデータに基づいて、フォトマスク上に形成される集積
回路パターンの配置データを補正する方法を説明する。

【００６１】第１の補正方法は、フォトマスク１を露光
装置にセットする際のマスクアライメント時に、上記位
置測定用パターンによって測定されたパターンの配置位
置計測結果を基したオフセットをかける方法である。例
えば図５では、集積回路パターン形成領域が右方向に回
転している。この回転量をオフセット値として考慮し、
フォトマスク１の露光装置に対するアライメントを行
う。マスクアライメントマーク４は、所定の位置座標測
定マークとほぼ同じ位置にあり、この場合は左方向に回
転している。測定した結果、マスクアライメントマーク
４は、基準格子に対して左側でＹ方向（図５の上下方
向）に−１０ｎｍ程度、右側でＹ方向に＋１５ｎｍ程度
ずれている。また、パターン形成領域３は、基準格子に
対して左側でＹ方向に＋６ｎｍ程度、右側でＹ方向−６
ｎｍ程度ずれている。この結果からパターン形成領域３
を正確な格子状に配置するためのマスクアライメントマ
ーク４のオフセット値を求めると、左側にＹ方向に＋４
ｎｍ程度、右側でＹ方向に７ｎｍ程度となる。この補正
を行うことにより、パターン形成領域３をほぼ理想の位
置に配置することができる。このような補正を行った結
果を図１５に示す。図１５に示すように、測定点の多く
の点で理想位置にパターンを形成することができる。

【００６２】また、第２の補正方法としては、フォトマ
スク１を使って集積回路パターンを露光する際の重ね合
わせ検査の際に、上記パターンの配置ずれ量の測定結果
を考慮したオフセットを加味する方法である。これによ
り、上記図１５と同様の効果を得ることが可能となる。
これにより、異なるレイアウト層間のパターンの合わせ
精度を向上させることが可能となる。

【００６３】次に、本発明の技術思想をＤＲＡＭ（Dyna
mic Random Access Memory）に適用した一例を図１６お
よび図１７に示す。図１７は図１６のＡ−Ａ線の断面図
である。今回、全てのレイアウト層に対して、位置測定
用パターンを用いたパターンの配置位置管理を行った結
果、これまで散発していた重ね合わせに起因するショー
ト等を大幅に低減することができた。本発明の技術思想
を用いたＤＲＡＭ製造用のフォトマスクを作成し、補正
を行い、さらに、パターン配置位置の測定結果を露光時
にフィードバックさせて重ね合わせ精度を向上させた状
態でＤＲＡＭのパターン形成を行った結果、ＤＲＡＭ製
造用のフォトマスク内のパターンの配置位置ずれを把握
することができ、パターンの配置位置精度誤差を上記本
発明者検討技術（フォトマスクの周辺のみに位置測定用
パターンを設け配置位置ずれを測定した場合）の約１／
２に低減できた。これにより、重ね合わせに必要として
いた余裕を縮小することができるので、パターンの配置
密度を大幅に向上させることができた。しかも、半導体
集積回路装置の歩留まり率を２／３に低減できた。

【００６４】このようにして製造されたＤＲＡＭの構成
は、例えば次のとおりである。半導体基板７は、例えば
平面略円形状の半導体ウエハから切り出されたＤＲＡＭ
の半導体チップを構成する部分であり、例えばｐ型の単
結晶シリコンからなる。この半導体基板７の主面にはｐ
型ウエル８が形成され、そのｐ型ウエル８にＤＲＡＭの
メモリセルが形成されている。なお、メモリセルが形成
された領域（メモリアレイ）のｐ型ウエル８は、半導体
基板７の他の領域に形成された入出力回路などからノイ
ズが侵入するのを防ぐために、その下部に形成されたｎ
型半導体領域９によって半導体基板７から電気的に分離
されている。

【００６５】メモリセルは、メモリセル選択用ＭＩＳＦ
ＥＴＱｓの上部に情報蓄積用容量素子Ｃを配置したスタ
ックド構造で構成されている。メモリセル選択用ＭＩＳ
ＦＥＴＱｓはｎチャネル型ＭＩＳＦＥＴで構成され、ｐ
型ウエル８の活性領域Ｌに形成されている。活性領域Ｌ
は、図１６のＸ方向に沿って真っ直ぐに延在する細長い
島状のパターンで構成されており、それぞれの活性領域
Ｌには、ソース、ドレインの一方（ｎ型半導体領域）を
互いに共有するメモリセル選択用ＭＩＳＦＥＴＱｓがＸ
方向に隣接して２個形成されている。

【００６６】活性領域Ｌを囲む素子分離領域は、ｐ型ウ
エル８に開孔した浅い溝に酸化シリコン膜等からなる絶
縁膜を埋め込んで形成した溝型の素子分離部（トレンチ
アイソレーション）１０によって構成されている。この
溝型の素子分離部１０に埋め込まれた絶縁膜は、その表
面が活性領域Ｌの表面とほぼ同じ高さになるように平坦
化されている。このような溝型の素子分離部１０によっ
て構成された素子分離領域は、活性領域Ｌの端部にバー
ズビーク(bird's beak)ができないので、ＬＯＣＯＳ（L
ocal Oxidization of Silicon：選択酸化）法で形成さ
れた同一寸法の素子分離領域（フィールド酸化膜）に比
べて活性領域Ｌの実効的な面積が大きくなる。

【００６７】メモリセル選択用ＭＩＳＦＥＴＱｓは、主
としてゲート絶縁膜１１、ゲート電極１２およびソー
ス、ドレインを構成する一対のｎ型半導体領域１３、１
３によって構成されている。ゲート電極１２はワード線
ＷＬと一体に構成されており、同一の幅、同一のスペー
スでＹ方向に沿って直線的に延在している。ゲート電極
１２（ワード線ＷＬ）は、例えばＰ（リン）などのｎ型
不純物がドープされた低抵抗多結晶シリコン膜と、その
上部に形成されたＷＮ（タングステンナイトライド）膜
などからなるバリアメタル層と、その上部に形成された
Ｗ（タングステン）膜などの高融点金属膜とで構成され
たポリメタル構造を有している。ポリメタル構造のゲー
ト電極１２（ワード線ＷＬ）は、多結晶シリコン膜やポ
リサイド膜で構成されたゲート電極に比べて電気抵抗が
低いので、ワード線の信号遅延を低減することができ
る。ただし、ゲート電極１２を、多結晶シリコン膜の単
体膜で構成しても良いし、多結晶シリコン膜上にタング
ステンシリサイド等のうようなシリサイド膜を積み重ね
てなる上記ポリサイド構造としても良い。

【００６８】メモリセル選択用ＭＩＳＦＥＴＱｓのゲー
ト電極１２（ワード線ＷＬ）の上部には窒化シリコン膜
等からなるキャップ絶縁膜１４が形成されており、この
キャップ絶縁膜１４の上部および側壁とゲート電極１２
（ワード線ＷＬ）の側壁とには、例えば窒化シリコン膜
からなる絶縁膜１５が形成されている。メモリアレイの
キャップ絶縁膜１４と絶縁膜１５は、メモリセル選択用
ＭＩＳＦＥＴＱｓのソース、ドレイン（ｎ型半導体領域
１３、１３）の上部にセルフアライン（自己整合）でコ
ンタクトホールを形成する際のエッチングストッパとし
て使用される。

【００６９】メモリセル選択用ＭＩＳＦＥＴＱｓ上に
は、ＳＯＧ（Spin On Glass）膜１６が形成されてい
る。また、ＳＯＧ膜１６のさらに上には２層の酸化シリ
コン等からなる絶縁膜１７、１８が形成されており、上
層の絶縁膜１８は、その表面が半導体基板７の全域でほ
ぼ同じ高さになるように平坦化されている。

【００７０】メモリセル選択用ＭＩＳＦＥＴＱｓのソー
ス、ドレインを構成する一対のｎ型半導体領域９、９の
上部には、絶縁膜１８、１７およびＳＯＧ膜１６を貫通
するコンタクトホール１９、２０が形成されている。こ
れらのコンタクトホール１９、２０の内部には、ｎ型不
純物（例えばＰ（リン））をドープした低抵抗の多結晶
シリコン膜で構成されたプラグ２１が埋め込まれてい
る。コンタクトホール１９、２０の底部のＸ方向の径
は、対向する２本のゲート電極１２（ワード線ＷＬ）の
一方の側壁の絶縁膜１５と他方の側壁の絶縁膜１５との
スペースによって規定されている。すなわち、コンタク
トホール１９、２０は、ゲート電極１２（ワード線Ｗ
Ｌ）に対してセルフアラインで形成されている。

【００７１】図１６に示すように、一対のコンタクトホ
ール１９、２０のうち、一方のコンタクトホール２０の
Ｙ方向（図１６の上下方向）の径は、活性領域ＬのＹ方
向の寸法とほぼ同じである。これに対して、もう一方の
コンタクトホール１９（２個のメモリセル選択用ＭＩＳ
ＦＥＴＱｓによって共有されたｎ型半導体領域１３上の
コンタクトホール）のＹ方向の径は、活性領域ＬのＹ方
向の寸法よりも大きい。すなわち、コンタクトホール１
９は、Ｙ方向の径がＸ方向（図１６の左右方向）の径よ
りも大きい略長方形の平面パターンで構成されており、
その一部は活性領域Ｌから外れて溝型の素子分離部１０
上に平面的に延在している。コンタクトホール１９をこ
のようなパターンで構成することにより、コンタクトホ
ール１９を介してビット線ＢＬとｎ型半導体領域１３と
を電気的に接続する際に、ビット線ＢＬの幅を一部で太
くして活性領域Ｌの上部まで延在したり、活性領域Ｌの
一部をビット線ＢＬ方向に延在したりしなくともよいの
で、メモリセルサイズを縮小することが可能となる。

【００７２】絶縁膜１８上には絶縁膜２３が形成されて
いる。コンタクトホール１９上の絶縁膜２３にはスルー
ホール２２が形成されており、その内部には下層から順
にＴｉ（チタン）膜、ＴｉＮ（窒化チタン）膜およびＷ
膜を積層した導電膜からなるプラグが埋め込まれてい
る。スルーホール２２は、活性領域Ｌから外れた溝型の
素子分離部６の上方に配置されている。

【００７３】絶縁膜２３上にはビット線ＢＬが形成され
ている。ビット線ＢＬは溝型の素子分離部１０の上方に
配置されており、同一の幅、同一のスペースでＸ方向に
沿って直線的に延在している。ビット線ＢＬは、例えば
タングステン膜で構成されており、上記スルーホール２
２およびその下部の絶縁膜２３、１８、１７、ＳＯＧ膜
１６およびゲート絶縁膜１１に形成されたコンタクトホ
ール１９を通じてメモリセル選択用ＭＩＳＦＥＴＱｓの
ソース、ドレインの一方（２個のメモリセル選択用ＭＩ
ＳＦＥＴＱｓによって共有されたｎ型半導体領域１３）
と電気的に接続されている。ビット線ＢＬを金属（タン
グステン）で構成することにより、そのシート抵抗を低
減できるので、情報の読み出し、書き込みを高速で行う
ことができる。また、ビット線ＢＬと周辺回路の配線と
を同一の工程で同時に形成することができるので、ＤＲ
ＡＭの製造工程を簡略化することができる。また、ビッ
ト線ＢＬを耐熱性およびエレクトロマイグレーション耐
性の高い金属（タングステン）で構成することにより、
ビット線ＢＬの幅を微細化した場合でも、断線を確実に
防止することができる。

【００７４】ビット線ＢＬ上には、例えば酸化シリコン
からなる絶縁膜２４，２５が形成されている。上層の絶
縁膜２５は、その表面が半導体基板７の全域でほぼ同じ
高さになるように平坦化されている。メモリセルアレイ
の絶縁膜２５上には窒化シリコン等からなる絶縁膜２６
が形成されており、この絶縁膜２６のさらに上には情報
蓄積用容量素子Ｃが形成されている。情報蓄積用容量素
子Ｃは、下部電極（蓄積電極）２７ａと上部電極（プレ
ート電極）２７ｂとそれらの間に設けられたＴａ₂Ｏ
₅（酸化タンタル）等からなる容量絶縁膜（誘電体膜）
２７ｃとによって構成されている。下部電極２７ａは、
例えばＰ（リン）がドープされた低抵抗多結晶シリコン
膜からなり、上部電極２７ｂは、例えばＴｉＮ膜からな
る。情報蓄積用容量素子Ｃの下部電極２７ａは、絶縁膜
２６およびその下層の絶縁膜２５，２４，２３を貫通す
るスルーホール２８内に埋め込まれたプラグ２９を通じ
てコンタクトホール２０内のプラグ２１と電気的に接続
され、さらにこのプラグ２１を介してメモリセル選択用
ＭＩＳＦＥＴＱｓのソース、ドレインの他方（ｎ型半導
体領域１３）と電気的に接続されている。

【００７５】情報蓄積用容量素子Ｃの上部には、２層の
酸化シリコン等からなる絶縁膜３０が形成され、さらに
その上部には第２層目の配線３１が形成されている。こ
の第２層目の配線３１上には２層の酸化シリコン等から
なる絶縁膜３２、３３が形成されている。このうち、下
層の絶縁膜３２は、配線３１のギャップフィル性に優れ
た高密度プラズマ(High Density Plasma)ＣＶＤ法によ
って形成されている。また、その上の絶縁膜３３は、そ
の表面が半導体基板７の全域でほぼ同じ高さになるよう
に平坦化されている。この絶縁膜３３上には第３層目の
配線３４が形成されている。第２、第３層目の配線３
１，３４は、例えばＡｌ（アルミニウム）合金を主体と
する導電膜で構成されている。

【００７６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【００７７】例えば露光条件等は、前記実施の形態で説
明したものに限定されるものではなく種々変更可能であ
り、例えば露光装置、露光波長、フォトレジスト材料、
位置座標測定装置等によって最適値が変わる。

【００７８】また、例えば露光波長が１９３ｎｍのＡｒ
Ｆエキシマレーザ光を露光光源として用いても良い。ま
た、縮小投影レンズにおける縮小倍率が１／４〜１／１
０の縮小投影露光装置を用いても良し、投影レンズの倍
率が等倍の投影露光装置を用いても良い。

【００７９】また、位置測定用パターンの寸法について
も、前記実施の形態で説明したものに限定されるもので
はなく種々変更可能である。例えば位置座標測定装置の
検出感度が高くなれば、フォトマスク上に形成する位置
測定用パターンの寸法を前記実施の形態の場合よりも小
さくすることができる。さらに、フォトレジスト材料を
変更することにより、検査パターンの寸法を大きくする
こともできる。

【００８０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍの製造に適用した場合について説明したが、それに限
定されるものではなく、例えばＳＲＡＭ（Static Rando
m Access Memory）またはフラッシュメモリ（ＥＥＰＲ
ＯＭ；Electric Erasable Read Only Electric Erasabl
e Read Only Memory）等のようなメモリ回路を有する半
導体装置、マイクロプロセッサ等のような論理回路を有
する半導体装置あるいは上記メモリ回路と論理回路とを
同一半導体基板に設けている混載型の半導体装置にも適
用できる。さらに、液晶基板上や磁気ヘッド上のパター
ン形成にも適用できる。本発明は、フォトマスクを用い
てパターンを転写し、パターンの重ね合わせを行う、パ
ターン形成技術に適用して有効な技術である。

【００８１】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、パターンの配置位置を測定するた
めの測定用パターンをフォトマスクのパターン形成領域
内に配置したことにより、フォトマスクにおけるパター
ンの配置位置の測定精度を向上させることが可能とな
る。すなわち、フォトマスクにおける集積回路パターン
の配置位置の測定情報の信頼性を向上させることが可能
となる。 (2).上記(1)により、半導体ウエハ上に転写されるパタ
ーンの重ね合わせ精度を向上させることが可能となる。 (3).本発明によれば、前記測定用パターンの寸法を、解
像限界以下で、かつ、検出可能な寸法とすることによ
り、集積回路パターンに影響することなく、集積回路パ
ターンの配置位置精度を向上させることが可能となる。 (4).上記(2)または(3)により、半導体集積回路装置の歩
留まりを向上させることが可能となる。 (5).上記(2)または(3)により、半導体集積回路装置の信
頼性を向上させることが可能となる。 (6).上記(2)または(3)により、半導体集積回路装置の性
能を向上させることが可能となる。 (7).上記(2)または(3)により、半導体集積回路装置のパ
ターン集積度を向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明者が検討したフォトマスクの全体平面を
模式的に示す説明図である。

【図２】図１のフォトマスクにおける位置測定用パター
ンの拡大平面図である。

【図３】図２の位置測定用パターンを用いてフォトマス
クにおけるパターンの配置位置を測定した結果を模式的
に示す説明図である。

【図４】本発明の一実施の形態であるフォトマスクの全
体平面を模式的に示す説明図である。

【図５】図４のフォトマスクの位置測定用パターンを用
いて集積回路パターンの配置位置を測定した結果を模式
的に示す説明図である。

【図６】図４のフォトマスクにおける位置測定用パター
ンの拡大平面図である。

【図７】図４のフォトマスクにおける位置測定用パター
ンの変形例の拡大平面図である。

【図８】（ａ）〜（ｄ）は図４のフォトマスクにおける
位置測定用パターンの変形例の拡大平面図である。

【図９】ラインアンドスペースパターンを形成する場合
に、レベンソン型位相シフトマスクと変形照明技術の１
つである輪帯照明法とでそれぞれの寸法で必要な光強度
を比較して示すグラフ図である。

【図１０】図６に示した位置測定用パターンの短寸法
（ＷＬ１）と光強度との関係を示したグラフ図である。

【図１１】図７の位置測定用パターンのパターン間の距
離Ｗｃと交点部の光強度との関係を示すグラフ図であ
る。

【図１２】半導体集積回路装置を構成する集積回路パタ
ーンを転写するために実際に用いるフォトマスク上の位
置測定用パターンの配置例を模式的に示すフォトマスク
の平面図である。

【図１３】半導体集積回路装置を構成する集積回路パタ
ーンを転写するために実際に用いるフォトマスク上の位
置測定用パターンの他の配置例を模式的に示すフォトマ
スクの平面図である。

【図１４】位置座標測定装置の構成の説明図である。

【図１５】位置測定パターンの測定結果に基づいてパタ
ーンの配置を補正した後のパターンの配置位置データを
模式的に示すフォトマスクの平面図である。

【図１６】本発明の技術思想を適用したフォトマスクを
用いて転写された半導体集積回路装置の一例の要部平面
図である。

【図１７】図１６のＡ−Ａ線の断面図である。

【符号の説明】

１フォトマスク２マスク基板３パターン形成領域３ａ半導体チップ転写領域３ａ１ブロック領域３ａ２周辺回路領域３ｂ切断領域４マスクアライメントマーク５Ａ、５Ａ１〜５Ａ４位置測定用パターン５Ｂ位置測定用パターン６位置座標測定装置６ａ測定光源６ｂハーフミラー６ｃレンズ６ｄカメラレンズ６ｅＣＣＤカメラ６ｆステージ６ｇＸステージ６ｈＹステージ６ｉ主制御系６ｊ１，６ｊ２駆動手段６ｋミラー６ｍレーザ測長器７半導体基板８ｐ型ウエル９ｎ型半導体領域１０素子分離部１１ゲート絶縁膜１２ゲート電極１３ｎ型半導体領域１４キャップ絶縁膜１５絶縁膜１６ＳＯＧ膜１７絶縁膜１８絶縁膜１９，２０コンタクトホール２１プラグ２２スルーホール２３絶縁膜２４，２５絶縁膜２６絶縁膜２７ａ下部電極２７ｂ上部電極２７ｃ容量絶縁膜２８スルーホール２９プラグ３０絶縁膜３１配線３２、３３絶縁膜３４配線５０フォトマスク５０ａマスク基板５０ｂパターン形成領域５０ｃマスクアライメントマーク５０ｄ，５０ｄ１〜５０ｄ４位置測定用パターンＱｓメモリセル選択用ＭＩＳＦＥＴＣ情報蓄積用容量素子Ｌ活性領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者浅井尚子東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内Ｆターム(参考） 2H095 BA02 BE03 BE08 BE09

Claims

【特許請求の範囲】

【請求項１】露光光源から放射された露光光をフォト
マスクを介して半導体ウエハの主面に照射することによ
り、前記半導体ウエハの主面上に所定のパターンを転写
する工程を有し、前記フォトマスクのパターン形成領域内に、そのパター
ン形成領域内のパターンの配置位置を測定するための測
定用パターンを複数配置することを特徴とする半導体集
積回路装置の製造方法。
【請求項２】露光光源から放射された露光光をフォト
マスクを介して半導体ウエハの主面に照射することによ
り、前記半導体ウエハの主面上に所定のパターンを転写
する工程を有し、前記フォトマスクのパターン形成領域内に、そのパター
ン形成領域内のパターンの配置位置を測定するための測
定用パターンを複数配置し、前記測定用パターンの寸法を、解像限界以下で、かつ、
検出可能な寸法とすることを特徴とする半導体集積回路
装置の製造方法。
【請求項３】露光光源から放射された露光光をフォト
マスクを介して半導体ウエハの主面に照射することによ
り、前記半導体ウエハの主面上に所定のパターンを転写
する工程を有し、前記フォトマスクのパターン形成領域内に、そのパター
ン形成領域内のパターンの配置位置を測定するための測
定用パターンを複数配置し、前記測定用パターンは、互いに交差する方向に延び、か
つ、交差する部分で重なりを持たないように配置された
複数のパターン部を有することを特徴とする半導体集積
回路装置の製造方法。
【請求項４】（ａ）フォトマスクにおけるパターンの
配置位置情報を得る工程と、（ｂ）前記フォトマスクを
用いた露光処理に際して、前記パターンの配置位置情報
を反映させた状態で露光処理を行うことにより、半導体
ウエハ上に集積回路パターンを転写する工程とを有し、
前記（ａ）のパターンの配置位置情報は、前記フォトマ
スクのパターン形成領域内に複数分散して配置された測
定用パターンの配置位置を測定することにより得ること
を特徴とする半導体集積回路装置の製造方法。
【請求項５】パターンの配置位置を測定するための測
定用パターンを、マスク基板におけるパターン形成領域
内に複数分散して形成する工程を有することを特徴とす
るフォトマスクの製造方法。