JP2001201844A5 - - Google Patents

Download PDF

Info

Publication number
JP2001201844A5
JP2001201844A5 JP2000013168A JP2000013168A JP2001201844A5 JP 2001201844 A5 JP2001201844 A5 JP 2001201844A5 JP 2000013168 A JP2000013168 A JP 2000013168A JP 2000013168 A JP2000013168 A JP 2000013168A JP 2001201844 A5 JP2001201844 A5 JP 2001201844A5
Authority
JP
Japan
Prior art keywords
pattern
integrated circuit
manufacturing
position measurement
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000013168A
Other languages
English (en)
Other versions
JP2001201844A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2000013168A priority Critical patent/JP2001201844A/ja
Priority claimed from JP2000013168A external-priority patent/JP2001201844A/ja
Publication of JP2001201844A publication Critical patent/JP2001201844A/ja
Publication of JP2001201844A5 publication Critical patent/JP2001201844A5/ja
Pending legal-status Critical Current

Links

Description

【発明の名称】半導体集積回路装置の製造方法
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、フォトマスクを用いた露光技術に適用して有効な技術に関するものである。

Claims (25)

  1. 露光光源から放射された露光光をフォトマスクを介して半導体ウエハの主面に照射することにより、前記半導体ウエハの主面上に所定のパターンを転写する工程を有し、
    前記フォトマスクのパターン形成領域内に、そのパターン形成領域内のパターンの配置位置を測定するための測定用パターンを複数配置することを特徴とする半導体集積回路装置の製造方法。
  2. 露光光源から放射された露光光をフォトマスクを介して半導体ウエハの主面に照射することにより、前記半導体ウエハの主面上に所定のパターンを転写する工程を有し、
    前記フォトマスクのパターン形成領域内に、そのパターン形成領域内のパターンの配置位置を測定するための測定用パターンを複数配置し、
    前記測定用パターンの寸法を、解像限界以下で、かつ、検出可能な寸法とすることを特徴とする半導体集積回路装置の製造方法。
  3. 露光光源から放射された露光光をフォトマスクを介して半導体ウエハの主面に照射することにより、前記半導体ウエハの主面上に所定のパターンを転写する工程を有し、
    前記フォトマスクのパターン形成領域内に、そのパターン形成領域内のパターンの配置位置を測定するための測定用パターンを複数配置し、
    前記測定用パターンは、互いに交差する方向に延び、かつ、交差する部分で重なりを持たないように配置された複数のパターン部を有することを特徴とする半導体集積回路装置の製造方法。
  4. (a)フォトマスクにおけるパターンの配置位置情報を得る工程と、
    (b)前記フォトマスクを用いた露光処理に際して、前記パターンの配置位置情報を反映させた状態で露光処理を行うことにより、半導体ウエハ上に集積回路パターンを転写する工程とを有し、
    前記(a)のパターンの配置位置情報は、前記フォトマスクのパターン形成領域内に複数分散して配置された測定用パターンの配置位置を測定することにより得ることを特徴とする半導体集積回路装置の製造方法。
  5. フォトレジスト膜が形成された半導体基板を準備する工程と、集積回路パターンを含むパターン形成領域内に規則的に分散されて配置された複数の位置測定用パターンを備えたフォトマスクを準備する工程と、
    縮小投影露光装置を用い、前記フォトマスクの前記集積回路パターンを前記半導体基板上の前記フォトレジスト膜に転写する工程とを有することを特徴とする半導体集積回路装置の製造方法。
  6. 請求項5記載の半導体集積回路装置の製造方法において、前記位置測定用パターンの寸法は解像限界以下であることを特徴とする半導体集積回路装置の製造方法。
  7. 請求項5または6記載の半導体集積回路装置の製造方法において、前記フォトマスクは、光の位相を選択的にシフトさせる位相シフトマスクであることを特徴とする半導体集積回路装置の製造方法。
  8. 請求項7記載の半導体集積回路装置の製造方法において、前記位相シフトマスクは半透明膜を含むハーフトーン型位相シフトマスクであることを特徴とする半導体集積回路装置の製造方法。
  9. 請求項5〜8のいずれか1項に記載の半導体集積回路装置の製造方法において、前記縮小投影露光装置の露光光は紫外線であることを特徴とする半導体集積回路装置の製造方法。
  10. 請求項5または6記載の半導体集積回路装置の製造方法において、前記フォトレジスト膜への転写は変形照明を用いてなされることを特徴とする半導体集積回路装置の製造方法。
  11. フォトレジスト膜が形成された半導体基板を準備する工程と、
    集積回路パターンを含むパターン形成領域の外周に設けられた複数の位置測定用パターンを含む第1の位置測定用パターン群と、前記パターン形成領域内に分散されて配置された複数の位置測定用パターンを含む第2の位置測定用パターン群とを備えたフォトマスクを準備する工程と、
    縮小投影露光装置を用い、前記フォトマスクの前記集積回路パターンを前記半導体基板上の前記フォトレジスト膜に転写する工程とを有することを特徴とする半導体集積回路装置の製造方法。
  12. 請求項11記載の半導体集積回路装置の製造方法において、前記位置測定用パターンの寸法は解像限界以下であることを特徴とする半導体集積回路装置の製造方法。
  13. 請求項11または12記載の半導体集積回路装置の製造方法において、前記フォトマスクは、光の位相を選択的にシフトさせる位相シフトマスクであることを特徴とする半導体集積回路装置の製造方法。
  14. 請求項13記載の半導体集積回路装置の製造方法において、前記位相シフトマスクはハーフトーン型位相シフトマスクであることを特徴とする半導体集積回路装置の製造方法。
  15. 請求項11〜14のいずれか1項に記載の半導体集積回路装置の製造方法において、前記縮小投影露光装置の露光光は紫外線であることを特徴とする半導体集積回路装置の製造方法。
  16. 請求項11または12記載の半導体集積回路装置の製造方法において、前記フォトレジスト膜への転写は変形照明を用いてなされることを特徴とする半導体集積回路装置の製造方法。
  17. 請求項11〜16のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第1の位置測定用パターン群に含まれる位置測定用パターンおよび前記第2の位置測定用パターン群に含まれる位置測定用パターンは十字状であることを特徴とする半導体集積回路装置の製造方法。
  18. 請求項17記載の半導体集積回路装置の製造方法において、前記第2の位置測定用パターン群に含まれる十字状の位置測定用パターンは中心部で交差しないことを特徴とする半導体集積回路装置の製造方法。
  19. 請求項11〜16のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第1の位置測定用パターン群に含まれる位置測定用パターンは十字状、前記第2の位置測定用パターン群に含まれる位置測定用パターンはL字状であることを特徴とする半導体集積回路装置の製造方法。
  20. 請求項11〜16のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第1の位置測定用パターン群に含まれる位置測定用パターンは十字状、前記第2の位置測定用パターン群に含まれる位置測定用パターンはT字状であることを特徴とする半導体集積回路装置の製造方法。
  21. 請求項11〜20のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第2の位置測定用パターン群に含まれる位置測定用パターンは15個以上であることを特徴とする半導体集積回路装置の製造方法。
  22. フォトレジスト膜が形成された半導体基板を準備する工程と、
    集積回路パターンを含むパターン形成領域の中央領域を含む複数の箇所に分散されて配置された複数の位置測定用パターンを備えたフォトマスクを準備する工程と、
    縮小投影露光装置を用い、前記フォトマスクの前記集積回路パターンを前記半導体基板上の前記フォトレジスト膜に転写する工程とを有することを特徴とする半導体集積回路装置の製造方法。
  23. 請求項22記載の半導体集積回路装置の製造方法において、前記位置測定用パターンの寸法は解像限界以下であることを特徴とする半導体集積回路装置の製造方法。
  24. フォトレジスト膜が形成された半導体基板を準備する工程と、
    集積回路パターンを含むパターン形成領域の前記集積回路パターンの一部にTEGとして配置された複数の位置測定用パターンを備えたフォトマスクを準備する工程と、
    縮小投影露光装置を用い、前記フォトマスクの前記集積回路パターンを前記半導体基板上の前記フォトレジスト膜に転写する工程とを有することを特徴とする半導体集積回路装置の製造方法。
  25. 請求項24記載の半導体集積回路装置の製造方法において、前記位置測定用パターンの寸法は解像限界以下であることを特徴とする半導体集積回路装置の製造方法。
JP2000013168A 2000-01-21 2000-01-21 半導体集積回路装置の製造方法およびフォトマスクの製造方法 Pending JP2001201844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013168A JP2001201844A (ja) 2000-01-21 2000-01-21 半導体集積回路装置の製造方法およびフォトマスクの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013168A JP2001201844A (ja) 2000-01-21 2000-01-21 半導体集積回路装置の製造方法およびフォトマスクの製造方法

Publications (2)

Publication Number Publication Date
JP2001201844A JP2001201844A (ja) 2001-07-27
JP2001201844A5 true JP2001201844A5 (ja) 2005-02-03

Family

ID=18540794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013168A Pending JP2001201844A (ja) 2000-01-21 2000-01-21 半導体集積回路装置の製造方法およびフォトマスクの製造方法

Country Status (1)

Country Link
JP (1) JP2001201844A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306391B2 (ja) 2011-03-02 2013-10-02 株式会社東芝 フォトマスク
JP6362716B2 (ja) * 2017-02-03 2018-07-25 ルネサスエレクトロニクス株式会社 マスクおよび半導体装置
DE102017219217B4 (de) * 2017-10-26 2021-03-25 Carl Zeiss Smt Gmbh Masken für die Mikrolithographie, Verfahren zur Bestimmung von Kantenpositionen der Bilder der Strukturen einer derartigen Maske und System zur Durchführung eines derartigen Verfahrens
JP2023115863A (ja) 2022-02-08 2023-08-21 株式会社エスケーエレクトロニクス Fpd用のフォトマスク、fpd用のフォトマスクにおける位置計測用マークの形成方法及びfpd用のフォトマスクの製造方法
US12117735B2 (en) * 2022-02-16 2024-10-15 Nanya Technology Corporation Method of determining overlay error during semiconductor fabrication

Similar Documents

Publication Publication Date Title
JP2002122976A5 (ja)
JP3568514B2 (ja) 面内寸法差の均一性改善方法
JP2009238777A (ja) 半導体装置の製造方法
GB2295694A (en) Phase shift mask
JP2001230186A5 (ja)
JP2003059805A5 (ja)
TW201034052A (en) Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
JP2001092105A5 (ja)
JP2002202585A5 (ja)
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
JP2001201844A5 (ja)
JPH1050785A (ja) モニタパターン
JP2001203139A5 (ja)
JP2001110719A5 (ja)
US20020187435A1 (en) Method of illuminating a layer of a material, in particular of photosensitive resin
US6635388B1 (en) Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
JPH08138996A (ja) 半導体集積回路装置の製造方法
JP2000338647A (ja) 位相マスクおよびその作成方法
JPH10213896A (ja) レチクル
JP3734450B2 (ja) エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
CN1216416C (zh) 用于半导体芯片进行集成电路布局的记号设计的方法
JP2003257817A5 (ja)
JP2002062635A (ja) レチクル及び半導体装置の製造方法
KR20080062762A (ko) 양면 패턴을 갖는 포토마스크 및 그 제조방법