KR20010004612A - 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 - Google Patents

포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR20010004612A
KR20010004612A KR1019990025306A KR19990025306A KR20010004612A KR 20010004612 A KR20010004612 A KR 20010004612A KR 1019990025306 A KR1019990025306 A KR 1019990025306A KR 19990025306 A KR19990025306 A KR 19990025306A KR 20010004612 A KR20010004612 A KR 20010004612A
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
photomask
layer
quartz
Prior art date
Application number
KR1019990025306A
Other languages
English (en)
Inventor
배상만
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025306A priority Critical patent/KR20010004612A/ko
Priority to US09/606,462 priority patent/US6569605B1/en
Priority to JP2000197125A priority patent/JP4497259B2/ja
Publication of KR20010004612A publication Critical patent/KR20010004612A/ko
Priority to US10/423,871 priority patent/US6821690B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 고밀도의 크롬패턴을 갖는 포토마스크를 두 장 이상의 저밀도 크롬패턴을 갖는 마스크로 분할시켜서, 노광되는 영역을 증가시킴으로써, 빛의 회절 현상을 줄이는 것에 의해 축소 노광되는 이미지 상의 콘트라스트가 증가되도록 하여 미세 패턴을 형성한다. 분리된 크롬패턴의 이미지를 실리콘 기판 상에 구현하기 위해, 본 발명에서는 패터닝하고 하는 하부층 상에 제1식각 마스크를 형성하고, 이어서, 상기 제1식각 마스크들 사이에 제2식각 마스크를 형성하여 중간막을 식각하거나, 또는, 하부층을 직접 식각한다.

Description

포토마스크 및 이를 이용한 반도체 소자의 미세 패턴 형성방법{Photo mask and method for forming fine pattern of semiconductor device using the same}
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 특히, 종래의 축소 노광장치(Stepper)가 갖는 분해능 한계를 극복할 수 있는 미세 패턴 형성방법에 관한 것이다.
종래의 미세 패턴 형성방법은, 단순히, 축소 노광장치에서 사용되는 광원을 짧은 파장의 것을 선택하는 방법으로 진행되어 왔다. 예를들어, 종래의 축소 노광장치는 지-라인(G-line : λ=435㎚) 또는 아이-라인(I-line : λ=365㎚)의 광원을 사용하여 미세 패턴을 형성하였으나, 현재는 더욱 미세한 패턴을 형성하기 위해, 케이알에프(KrF : λ=248㎚) 및 에이알에프(ArF : λ=193㎚)와 같은 레이저 광을 광원으로 사용하고 있으며, 더 나아가, X-ray를 이용한 노광법이 개발·사용되어지고 있다.
또한, 기타 노광방법으로서, 변형 조명법 및 두 개의 포토마스크에 의한 노광방법 등이 개발되고 있다. 여기서, 상기 두 장의 포토마스크를 이용하는 노광법은 일본특허 제58-127325호(1983. 7. 29 공개) 및 미국특허 제5503959호(1996. 4.2 공개) 등에 개시되어 있다.
이하에 두 장의 포토마스크를 이용한 노광법을 설명하도록 한다.
도 1a는 종래 기술에 따라 쿼츠 상부에 크롬패턴을 배치시켜 제작한 포토마스크를 사용하여 노광 공정을 수행하는 경우에 있어서, 웨이퍼 상에 나타나는 빛의 강도 분포를 도시한 도면이고, 도 1b는 도 1a의 포토마스크를 두 장의 포토마스크로 분리시켜 제작한 제1 및 제2포토마스크를 사용하여 노광 공정을 수행하는 경우에 있어서, 웨이퍼 상에 나타나는 빛의 강도 분포를 도시한 도면이다. 도 1a 및 도 1b에서, 미설명된 도면부호 102A는 빛이 투과되는 크롬패턴들(102) 사이의 스페이스를 나타낸다.
먼저, 도 1a에 도시된 바와 같은 포토마스크(101)의 경우, 쿼츠(103) 상에 크롬패턴들(102)을 고밀도로 형성시켜야 하므로, 포토마스크(101)의 제작이 까다롭고, 아울러, 이러한 포토마스크를 이용할 경우, 미세 패턴의 형성도 어렵다.
이에 반해, 도 1b에 도시된 바와 같이, 도 1a의 포토마스크를 두 장의 포토마스크(101A, 101B)로 나누어 제작하게 되면, 각각의 포토마스크(101A, 101B)에 구비되는 크롬패턴(102)을 고밀도로 형성시키지 않아도 되므로, 그 제작이 도 1a의 경우 보다 용이하며, 아울러, 두 장의 포토마스크(101A, 101B)를 이용할 경우, 미세 패턴의 형성도 도 1a의 경우 보다는 용이하다.
한편, 도 1a의 노광 공정은 포지티브형 감광막을 이용한 노광 공정을 나타내지만, 도 1b의 노광 공정은 네가티브형 감광막을 이용한 노광 공정을 나타낸다.
그러나, 상기와 같이 두 장의 포토마스크를 이용한 노광법은 크롬패턴(102)과 크롬패턴(102) 사이의 스페이스(102B)간격이 종래의 포토마스크와 마찬가지로 좁기 때문에, 스페이스(102B) 부분으로 투과되는 빛의 심한 회절 현상이 일어나는 것으로 인하여 미세 패턴을 형성하기가 어렵다. 예를들어, 256M DRAM, 1G DRAM 등 고밀도 회로패턴을 축소 노광할 경우에는 빛의 심한 회절 현상이 나타나 상기 크롬패턴(102)의 형상을 감광막으로 충분히 전시시키지 못하며, 이 결과로, 광원 파장 길이의 절반 정도에 해당하는 라인/스페이스와 같은 미세 패턴의 형성은 매우 어렵다.
또한, 웨이퍼 생산라인에서는 포지티브형 감광막을 주로 사용하고 있기 때문에, 네가티브형 감광막을 사용하기 위해서는 추가 공정 라인을 구축하고 관리 해야하는 단점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 종래 하나의 마스크에 형성되는 크롬패턴들을 두 장의 포토마스크로 분리하여, 각각의 포토마스크에 구비되는 크롬패턴들 사이의 스페이서가 증가되도록 함으로써, 빛의 회절 현상에 기인된 결함을 방지할 수 있는 반도체 소자 제조용 포토마스크를 제공하는데, 그 목적이 있다.
또한, 본 발명은 상기한 반도체 소자 제조용 포토마스크를 이용한 반도체 소자의 미세 패턴 형성방법을 제공하는데, 그 다른 목적이 있다.
도 1a 및 도 1b는 종래 기술에 따른 고밀도 패턴을 갖는 단일 포토마스크 및 두 장의 포토마스크를 이용한 노광 공정시에 나타나는 빛의 투과 강도 분포를 도시한 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 고밀도 패턴을 갖는 단일 포토마스크를 두 장의 포토마스크로 분리·제작한 경우에 있어서, 각 포토마스크를 이용한 노광 공정시에 나타나는 빛의 회절 정도 및 강도 분포를 도시한 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 두 장의 포토마스크를 이용한 미세 패턴 형성방법을 설명하기 위한 각 공정별 단면도.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 미세 패턴 형성방법을 설명하기 위한 각 공정별 단면도.
도 5a 내지 도 5c는 일반적인 DRAM 제조용 포토마스크 및 상기 포토마스크를 두 장의 포토마스크로 분리·제작하는 방법을 설명하기 위한 평면도.
도 6a 내지 도 6c는 특정의 DRAM 및 ASIC 반도체 제조용 포토마스크 및 상기 포토마스크를 두 장의 포토마스크로 분리·제작하는 방법을 설명하기 위한 평면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 제1포토마스크 2 : 제2포토마스크
103 : 쿼츠 201,501A,501B,601A,601B : 크롬패턴
301A : 제1감광막 301B,401C : 제1감광막 패턴
301C : 제2감광막 301D,401E : 제2감광막 패턴
302 : 중간막 302A : 중간막 패턴
303 : 하부층 304 : 실리콘 기판
401A : 하부 감광막 401B : 상부 감광막
401D : 더미 감광막 402 : 중간층
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 제조용 포토마스크는, 쿼츠와 상기 쿼츠 상에 형성된 크롬패턴으로 이루어져, 미세 패턴을 형성하기 위한 노광 공정에서 사용되는 반도체 소자 제조용 포토마스크로서, 상기 크롬패턴들 중에서 임이의 제1그룹이 하나의 쿼츠 상에 이격·배치되어 있는 제1포토마스크와, 상기 크롬패들 중에서 나머지 제2그룹이 또 하나의 쿼츠 상에 이격·배치되어 있는 제2포토마스크를 포함하며, 상기 제1 및 제2포토마스크에 이격·배치된 크롬패턴들은 제1그룹과 제2그룹의 크롬패턴들이 갖는 스페이스 보다 더 큰 스페이스로 이격·배치된 것을 특징으로 한다.
또한, 상기와 같은 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 미세 패턴 형성방법은, 쿼츠 상에 형성된 크롬패턴들 중에서 임이의 제1그룹이 하나의 쿼츠 상에 이격·배치되어 있는 제1포토마스크와, 상기 크롬패들 중에서 나머지 제2그룹이 또 하나의 쿼츠 상에 이격·배치되어 있는 제2포토마스크를 사용하여 미세 패턴을 형성하는 방법으로서, 상부면에 식각 대상물인 하부층이 구비된 실리콘 기판을 제공하는 단계; 상기 하부층 상에 중간막과 제1감광막을 차례로 형성하는 단계; 상기 제1포토마스크를 이용하여 상기 제1감광막을 노광하는 단계; 노광된 제1감광막을 현상하여 제1감광막 패턴을 형성하고, 상기 제1감광막 패턴을 마스크로 하는 식각 공정으로 상기 중간막을 식각하여 중간막 패턴들을 형성하는 단계; 상기 결과물의 상부에 제2감광막을 도포하고, 제2포토마스크를 이용하여 상기 제2감광막을 노광하는 단계; 노광된 제2감광막을 현상하여 상기 중간막 패턴들 사이에 제2감광막 패턴을 형성하는 단계; 상기 중간막 패턴 및 제2감광막 패턴을 마스크로해서, 식각 대상물인 하부층을 식각하는 단계; 및 잔류된 중간막 패턴 및 제2감광막 패턴을 제거하는 단계를 포함하여 이루어진다.
게다가, 상기와 같은 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성방법은, 쿼츠 상에 형성된 크롬패턴들 중에서 임이의 제1그룹이 하나의 쿼츠 상에 이격·배치되어 있는 제1포토마스크와, 상기 크롬패들 중에서 나머지 제2그룹이 또 하나의 쿼츠 상에 이격·배치되어 있는 제2포토마스크를 사용하여 미세 패턴을 형성하는 방법으로서, 상부면에 식각 대상물인 하부층이 구비된 실리콘 기판을 제공하는 단계; 상기 하부층 상에 하부 감광막과 중간막 및 상부 감광막을 차례로 형성하는 단계; 상기 제1포토마스크를 이용하여 상기 상부 감광막을 노광하고, 노광된 상부 감광막을 현상하여 제1감광막 패턴을 형성하는 단계; 상기 제1감광막 패턴을 마스크로해서, 노출된 중간막 부분의 일부 두께를 식각하는 단계; 상기 결과물의 상부에 더미 감광막을 형성하는 단계; 상기 제2포토마스크로 상기 더미 감광막을 노광하고, 노광된 더미 감광막을 현상하여 일부 두께가 식각된 중간막 부분 상에 제2감광막 패턴을 형성하는 단계; 상기 제1 및 제2감광막 패턴을 마스크로해서, 노출된 중간막 부분과 그 하부의 하부 감광막 부분을 식각하여 제3감광막 패턴을 형성하는 단계; 상기 제3감광막 패턴을 마스크로해서, 하부층을 식각하는 단계; 및 잔류된 제3감광막 패턴을 제거하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 두 장의 포토마스크를 이용하여 노광 공정을 수행하되, 각각의 포토마스크에 구비되는 크롬패턴들 사이의 스페이스 폭을 종래 보다 증가시키기 때문에, 상기 스페이스 부분으로 투과되는 빛의 회절 현상이 심하게 일어나는 것을 방지할 수 있고, 이에 따라, 미세 패턴의 형성을 가능하게 만들 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 포토마스크를 도시한 도면으로서, 도시된 바와 같이, 본 발명의 제1 및 제2포토마스크(1, 2)는 도 1a에 도시된 종래의 포토마스크(101)에서 고밀도를 갖는 다수의 크롬패턴(102)들을 하나씩 번갈아서 두 개의 쿼츠(103)에 분리시켜 제작한 것이다.
이러한 제1 및 제2포토마스크(1, 2)를 이용한 노광시, 도시된 바와 같이, 크롬패턴들(201) 사이의 스페이스(201A) 폭이 증가된 것에 의해, 빛의 회절 현상이 줄어들게 되고, 이에 따라, 미세 패턴의 형성이 가능하게 된다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 두 장의 포토마스크를 이용한 SLR(Single Layer Resist) 공정으로 미세 패턴을 형성하는 방법을 설명하는 각 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 실리콘 기판(304) 상에 패터닝하고자 하는 하부층(303)이 형성되어진 상태에서, 상기 하부층(303) 상에 중간막(302), 예를들어, 유기 ARC(Organic Anti Reflecive Coating)층과 같은 유기물층을 도포하고, 이어서, 상기 중간막(303) 상에 제1감광막(301A)을 도포한다. 여기서, 상기 중간막(302)으로서 유기물층 대신에 하부층(303) 식각시에 상기 하부층(303)과 식각 선택비가 우수한 TiN 금속 산화물층을 사용하는 것도 가능하다. 또한, 상기 제1감광막(301A)은 포지티브형이 사용된다.
계속해서, 쿼츠(103) 상에 저밀도로 크롬패턴들(201)이 형성되어 있는 제1포토마스크(1)를 이용하여 제1감광막(301A)의 소정 부분을 선택적으로 노광시킨다.
그 다음, 도 3b에 도시된 바와 같이, 제1감광막에 대한 현상 공정을 수행하여, 노광된 제1감광막 부분이 잔류된 제1감광막 패턴(301B)을 형성하고, 이러한 제1감광막 패턴(301B)을 식각 베리어로 하는 1차 식각 공정을 수행하여, 노출된 중간막(302)을 식각함으로써, 중간막 패턴(302A)을 형성시킨다.
다음으로, 제1감광막 패턴을 제거한 상태에서, 도 3c에 도시된 바와 같이, 상기 결과물의 상부에 제2감광막(301C)를 도포하고, 이어서, 쿼츠(103) 상에 저밀도로 크롬패턴(201)이 구비되어져 있는 제2포토마스크(2)를 사용하여 상기 제2감광막(301C)의 소정 부분을 선택적으로 노광한다. 여기서, 제2감광막(301C)은 제1감광막 패턴을 제거한 상태에서 도포하지만, 상기 제1감광막 패턴을 제거하지 않은 상태로 도포하는 것도 가능하다. 또한, 이 경우, 후속 공정에서 제1감광막 패턴이 쓰러지는 현상을 방지하기 위하여 베이크 공정을 추가로 더 수행하며, 이때, 상기 베이크 공정은 1∼2분 동안 150∼300℃에서 수행한다.
그 다음, 도 3d에 도시된 바와 같이, 제2감광막에 대한 현상 공정을 수행하여, 노광된 제2감광막 부분이 잔류된 제2감광막 패턴(301D)를 형성한다. 여기서, 하부층(303) 상에 잔류된 중간막 패턴(302A)과 제2감광막 패턴(301D)은 후속의 하부층(303)에 대한 식각 공정에서 식각 베리어로서 사용된다.
이후, 도시하지는 않았으나, 중간막 패턴(302A)과 제2감광막 패턴(301D)을 식각마스크로 사용하여 하부층을 식각한 후, 상기 식각 마스크로 사용된 중간막 패턴(302A)와 제2감광막 패턴(301D)를 제거함으로써, 미세 패턴을 형성한다.
상기한 본 발명의 실시예에 따르면, 크롬패턴들이 조밀하게 형성되어져 있는 포토마스크를 두 개의 포토마스크로 분리·제작하여 노광 공정을 수행하기 때문에, 빛 투과 영역이 넓어지는 것으로 인하여, 빛의 회절 현상을 감소시킬 수 있으며, 이에 따라, 크롬패턴의 형상을 감광막에 그대로 전사시킬 수 있고, 결과적으로는 미세 패턴의 형성이 가능하게 된다.
도 4a 내지 도 4f는 본 발명에 따라 제작된 포토마스크를 이용한 TLR(Tri Level Resist) 공정으로 미세 패턴을 형성하는 방법을 설명하는 각 공정별 단면도이다.
먼저, 도 4a에 도시된 바와 같이, 실리콘 기판(304) 상에 패터닝하고자 하는 하부층(303)을 형성시킨 상태에서, 상기 하부층(303) 상에 하부 감광막(404A)과 SOG막 또는 PE-산화막으로 이루어진 중간층(402) 및 상부 감광막(401B)을 차례로 적층시킨다. 여기서, 중간층(402)과 상부 감광막(401B) 사이에 유기물층 또는 무기산화물층을 형성할 수도 있다. 이어서, 쿼츠(103) 상에 저밀도로 크롬패턴(201)이 형성되어진 제1포토마스크(1)를 이용하여 상부 감광막(401A)의 소정 부분을 선택적으로 노광한다.
그 다음, 도 4b에 도시된 바와 같이, 노광된 상부 감광막에 대한 현상 공정을 수행하여 제1감광막 패턴을 형성한 상태에서, 상기 제1감광막 패턴을 마스크로 하는 식각 공정을 통해 노출된 중간층(402) 부분의 일부 두께를 식각한다. 도면에서, 도면부호 401C는 식각 마스크로 사용되고 남은 제1감광막 패턴을 나타낸다.
다음으로, 도 4c에 도시된 바와 같이, 상기 결과물 상에 더미 감광막(401D)을 도포하고, 쿼츠(103) 상에 저밀도로 크롬패턴들(201)이 형성되어져 있는 제2포토마스크를 이용하여 상기 더미 감광막(401D)의 소정 부분을 노광한다. 여기서, 더미 감광막(401D)을 도포하기 전에, 상기 더미 감광막(401D)을 베이크하는 과정에서 제1감광막 패턴(401C)이 쓰러지는 현상을 방지하기 위하여, 베이크 공정을 수행하며, 이때, 베이크 공정은 1∼2분 동안 150∼300℃에서 수행한다.
이어서, 도 4d에 도시된 바와 같이, 노광된 더미 감광막에 대한 현상 공정을 수행하여, 노출된 중간층(402) 부분 상에 제2감광막 패턴(401E)를 형성한다.
그 다음, 도 4e에 도시된 바와 같이, 제1 및 제2감광막 패턴(401C, 401E)를 식각 마스크로 해서, 노출된 중간층 부분을 반응이온식각(RIE) 공정으로 식각한다. 이때, 중간층은 이전 공정에서 제1감광막 패턴이 형성될 부분의 두께를 일부 식각하였기 때문에, 도시된 바와 같이, 상기 중간층은 제1감광막 패턴과 제2감광막 패턴의 하부에서 상이한 두께로 잔류하게 된다. 여기서, 도면부호 402A는 제1감광막 패턴(401C) 하부에 잔류된 중간층을 나타내고, 402B는 제2감광막 패턴(401E)의 하부에 잔류된 중간층을 나타낸다.
계속해서, 도 4f에 도시된 바와 같이, 제1 및 제2감광막 패턴과 잔류된 중간층을 마스크로 해서, 노출된 하부 감광막 부분을 O2플라즈마로 건식 식각하여, 제3감광막 패턴(401F)를 형성한다. 여기서, 상기한 식각 공정시에는 제1 및 제2감광막 패턴이 함께 제거되며, 아울러, 유기물층이 개재되어 있는 경우, 상기 유기물층도 함께 제거된다.
이후, 도 4g에 도시된 바와 같이, 제3감광막 패턴을 마스크로해서, 노출된 하부층 부분을 식각한다. 여기서, 상기한 식각 공정시에는 중간층이 제거된다. 이어서, 제3감광막 패턴을 제거함으로써, 최종적으로, 미세 패턴(303A)을 얻는다.
도 5a 내지 도 5c는 일반적인 DRAM 제조용 포토마스크 및 상기 포토마스크를 두 장의 포토마스크로 분리·제작하는 방법을 설명하기 위한 평면도이고, 도 6a 내지 도 6c는 특정의 DRAM 및 ASIC 반도체 제조용 포토마스크 및 상기 포토마스크를 두 장의 포토마스크로 분리·제작하는 방법을 설명하기 위한 평면도이다.
먼저, 도 5a에 도시된 바와 같이, 일반적인 DRAM 제조용 포토마스크에서 쿼츠(103) 상에 스트라이프 형태를 갖는 크롬패턴들(501A, 502B)이 주기적으로 배열되어 있는 경우에는 상기 크롬패턴들(501A, 501B)은 두 그룹으로 나누어, 도 5b 및 도 5c에 도시된 바와 같이, 매우 용이하게 제1 및 제2포토마스크로 분리·제작할 수 있다.
반면에, 도 6a에 도시된 바와 같이, 쿼츠(103) 상에 형성된 크롬패턴(601)이 분리되지 않거나, 또는 일부만이 분리되어 있는 경우에는, 도 6b 및 도 6c에 도시된 바와 같이, 쿼츠(103) 상에 임의로 크롬패턴(601A, 601B)을 두 그룹으로 나누고, 이때, 도 6c에 도시된 바와 같이, 도 6b에 도시된 크롬패턴(601A)와 연결될 크롬패턴(601B) 부분은 어느 정도의 폭 만큼이 중첩되도록 하며, 그 중첩 부분(602, 603)의 폭은 분리된 패턴 선폭의 절반 이하로 함이 바람직하다.
이상에서와 같이, 본 발명은 크롬패턴이 고밀도로 형성되어진 포토마스크를 두 장의 포토마스크로 나누어 제작하되, 각 포토마스크에 구비되는 크롬패턴들 사이의 스페이스 폭은 종래 보다 증가되도록 함으로써, 빛의 회절 현상에 기인된 결함들을 방지할 수 있다. 따라서, 미세 패턴의 형성을 용이하게 수행할 수 있으며, 아울러, 그 안정성도 확보할 수 있다.
또한, 종래의 축소 노광장치를 그대로 사용할 수 있기 때문에, 장비 효율을 극대화시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (10)

  1. 쿼츠와, 상기 쿼츠 상에 형성된 크롬패턴으로 이루어져, 미세 패턴을 형성하기 위한 노광 공정에서 사용되는 반도체 소자 제조용 포토마스크로서,
    상기 크롬패턴들 중에서 임이의 제1그룹이 하나의 쿼츠 상에 이격·배치되어 있는 제1포토마스크와, 상기 크롬패들 중에서 나머지 제2그룹이 또 하나의 쿼츠 상에 이격·배치되어 있는 제2포토마스크를 포함하며, 상기 제1 및 제2포토마스크에 이격·배치된 크롬패턴들은 제1그룹과 제2그룹의 크롬패턴들이 갖는 스페이스 보다 더 큰 스페이스로 이격·배치된 것을 특징으로 하는 반도체 소자 제조용 포토마스크.
  2. 제 1 항에 있어서, 상기 크롬패턴이 일체형인 경우, 상기 크롬패턴의 제2그룹은 상기 제1그룹과 소정 폭이 중첩되도록 구비된 것을 특징으로 하는 반도체 소자 제조용 포토마스크.
  3. 쿼츠 상에 형성된 크롬패턴들 중에서 임이의 제1그룹이 하나의 쿼츠 상에 이격·배치되어 있는 제1포토마스크와, 상기 크롬패들 중에서 나머지 제2그룹이 또 하나의 쿼츠 상에 이격·배치되어 있는 제2포토마스크를 사용하여 미세 패턴을 형성하는 방법으로서,
    상부면에 식각 대상물인 하부층이 구비된 실리콘 기판을 제공하는 단계; 상기 하부층 상에 중간막과 제1감광막을 차례로 형성하는 단계; 상기 제1포토마스크를 이용하여 상기 제1감광막을 노광하는 단계; 노광된 제1감광막을 현상하여 제1감광막 패턴을 형성하고, 상기 제1감광막 패턴을 마스크로 하는 식각 공정으로 상기 중간막을 식각하여 중간막 패턴들을 형성하는 단계; 상기 결과물의 상부에 제2감광막을 도포하고, 제2포토마스크를 이용하여 상기 제2감광막을 노광하는 단계; 노광된 제2감광막을 현상하여 상기 중간막 패턴들 사이에 제2감광막 패턴을 형성하는 단계; 상기 중간막 패턴 및 제2감광막 패턴을 마스크로해서, 식각 대상물인 하부층을 식각하는 단계; 및 잔류된 중간막 패턴 및 제2감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  4. 제 3 항에 있어서, 상기 중간막은 유기물층 또는 TiN 금속산화물층인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  5. 제 3 항에 있어서, 상기 중간막 패턴을 형성하는 단계와 상기 제2감광막을 도포하는 단계 전에, 상기 제1감광막 패턴을 베이크 하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  6. 제 5 항에 있어서, 상기 베이크 하는 단계는 1∼2분 동안 150∼300℃에서 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  7. 제 3 항에 있어서, 상기 제2감광막을 도포하는 단계 전에, 상기 제1감광막 패턴을 제거하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  8. 쿼츠 상에 형성된 크롬패턴들 중에서 임이의 제1그룹이 하나의 쿼츠 상에 이격·배치되어 있는 제1포토마스크와, 상기 크롬패들 중에서 나머지 제2그룹이 또 하나의 쿼츠 상에 이격·배치되어 있는 제2포토마스크를 사용하여 미세 패턴을 형성하는 방법으로서,
    상부면에 식각 대상물인 하부층이 구비된 실리콘 기판을 제공하는 단계; 상기 하부층 상에 하부 감광막과 중간막 및 상부 감광막을 차례로 형성하는 단계; 상기 제1포토마스크를 이용하여 상기 상부 감광막을 노광하고, 노광된 상부 감광막을 현상하여 제1감광막 패턴을 형성하는 단계; 상기 제1감광막 패턴을 마스크로해서, 노출된 중간막 부분의 일부 두께를 식각하는 단계; 상기 결과물의 상부에 더미 감광막을 형성하는 단계; 상기 제2포토마스크로 상기 더미 감광막을 노광하고, 노광된 더미 감광막을 현상하여 일부 두께가 식각된 중간막 부분 상에 제2감광막 패턴을 형성하는 단계; 상기 제1 및 제2감광막 패턴을 마스크로해서, 노출된 중간막 부분과 그 하부의 하부 감광막 부분을 식각하여 제3감광막 패턴을 형성하는 단계; 상기 제3감광막 패턴을 마스크로해서, 하부층을 식각하는 단계; 및 잔류된 제3감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  9. 제 8 항에 있어서, 상기 더미 감광막을 도포하는 단계 전에, 상기 제1감광막 패턴을 베이크 하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  10. 제 9 항에 있어서, 상기 베이크 하는 단계는 1∼2분 동안 150∼300℃에서 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
KR1019990025306A 1999-06-29 1999-06-29 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 KR20010004612A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990025306A KR20010004612A (ko) 1999-06-29 1999-06-29 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
US09/606,462 US6569605B1 (en) 1999-06-29 2000-06-28 Photomask and method for forming micro patterns of semiconductor device using the same
JP2000197125A JP4497259B2 (ja) 1999-06-29 2000-06-29 フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
US10/423,871 US6821690B2 (en) 1999-06-29 2003-04-28 Photomask and method for forming micro patterns of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025306A KR20010004612A (ko) 1999-06-29 1999-06-29 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20010004612A true KR20010004612A (ko) 2001-01-15

Family

ID=19596957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025306A KR20010004612A (ko) 1999-06-29 1999-06-29 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법

Country Status (3)

Country Link
US (2) US6569605B1 (ko)
JP (1) JP4497259B2 (ko)
KR (1) KR20010004612A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498441B1 (ko) * 2001-04-17 2005-07-01 삼성전자주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법
US7540970B2 (en) 2005-07-25 2009-06-02 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
US7910268B2 (en) 2008-04-22 2011-03-22 Hynix Semiconductor Inc. Method for fabricating fine pattern in photomask

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004612A (ko) * 1999-06-29 2001-01-15 김영환 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
US7014956B2 (en) * 2002-01-04 2006-03-21 Intel Corporation Active secondary exposure mask to manufacture integrated circuits
US6730610B1 (en) * 2002-12-20 2004-05-04 Taiwan Semiconductor Manufacturing Co., Ltd Multiple thickness hard mask method for optimizing laterally adjacent patterned layer linewidths
KR100576835B1 (ko) * 2004-11-27 2006-05-10 삼성전자주식회사 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들
KR100674967B1 (ko) * 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US7824842B2 (en) * 2005-10-05 2010-11-02 Asml Netherlands B.V. Method of patterning a positive tone resist layer overlaying a lithographic substrate
DE102006018928A1 (de) * 2006-04-24 2007-11-08 Carl Zeiss Smt Ag Projektionsbelichtungssystem und Verwendung desselben
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
NL1035771A1 (nl) * 2007-08-20 2009-02-23 Asml Netherlands Bv Lithographic Method and Method for Testing a Lithographic Apparatus.
US8043794B2 (en) * 2008-02-01 2011-10-25 Qimonda Ag Method of double patterning, method of processing a plurality of semiconductor wafers and semiconductor device
JP4891962B2 (ja) * 2008-09-17 2012-03-07 株式会社東芝 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610930A (en) * 1979-07-09 1981-02-03 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS58127326A (ja) * 1982-01-26 1983-07-29 Toshiba Corp 半導体装置の製造方法
JPS6318352A (ja) * 1986-07-11 1988-01-26 Agency Of Ind Science & Technol 分割露光用マスク
JP2743410B2 (ja) * 1988-11-15 1998-04-22 ソニー株式会社 フォトマスク及びパターン形成方法
JPH04212957A (ja) * 1990-10-19 1992-08-04 Fujitsu Ltd レチクル及び露光方法
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
JPH06177068A (ja) 1992-12-03 1994-06-24 Mitsubishi Electric Corp パターン形成方法、及び半導体装置の製造方法
JP2803999B2 (ja) * 1993-11-10 1998-09-24 現代電子産業株式会社 半導体装置の微細パターン製造法
US5583069A (en) 1994-07-08 1996-12-10 Hyundai Electronics Industries Co., Ltd. Method for making a fine annular charge storage electrode in a semiconductor device using a phase-shift mask
GB2291207B (en) * 1994-07-14 1998-03-25 Hyundai Electronics Ind Method for forming resist patterns
JPH08248644A (ja) 1995-03-13 1996-09-27 Toshiba Corp 微細パターンの形成方法
JP3475309B2 (ja) * 1995-04-25 2003-12-08 大日本印刷株式会社 位相シフトフォトマスクの製造方法
US5700731A (en) 1995-12-07 1997-12-23 Vanguard International Semiconductor Corporation Method for manufacturing crown-shaped storage capacitors on dynamic random access memory cells
KR100223325B1 (ko) * 1995-12-15 1999-10-15 김영환 반도체 장치의 미세패턴 제조방법
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
JPH1165108A (ja) 1997-08-25 1999-03-05 Fuji Photo Film Co Ltd ポジ型フォトレジスト組成物及びパターン形成方法
JP3527063B2 (ja) 1997-06-04 2004-05-17 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH11214285A (ja) 1998-01-23 1999-08-06 Sony Corp レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法
KR20010004612A (ko) * 1999-06-29 2001-01-15 김영환 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498441B1 (ko) * 2001-04-17 2005-07-01 삼성전자주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법
US7540970B2 (en) 2005-07-25 2009-06-02 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
US7910268B2 (en) 2008-04-22 2011-03-22 Hynix Semiconductor Inc. Method for fabricating fine pattern in photomask

Also Published As

Publication number Publication date
US6821690B2 (en) 2004-11-23
JP2001060003A (ja) 2001-03-06
JP4497259B2 (ja) 2010-07-07
US6569605B1 (en) 2003-05-27
US20030186138A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
JP2803999B2 (ja) 半導体装置の微細パターン製造法
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
US20130001193A1 (en) Alignment marks for multi-exposure lithography
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
JPH0845834A (ja) 半導体素子のフォトレジストパターン形成方法
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
JP4091150B2 (ja) 位相シフトマスク及びその製造方法
JPS63170917A (ja) 微細パタ−ンの形成方法
KR20080026832A (ko) 반도체소자의 미세패턴 형성방법
JPH03125150A (ja) マスク及びマスク作製方法
JPH1115128A (ja) ホトマスク及びそれを用いたパタン形成方法
JPH05243115A (ja) 半導体装置の製造方法
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR100230351B1 (ko) 패턴형성방법
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR20020046040A (ko) 반도체소자의 미세패턴 제조방법
KR100324814B1 (ko) 반도체소자의미세패턴제조방법
Vandeweyer et al. Immersion lithography and double patterning in advanced microelectronics
KR100380982B1 (ko) 위상반전마스크및그제조방법
KR100213226B1 (ko) 마스크 및 이의 제조방법
KR100223324B1 (ko) 반도체 장치의 미세패턴 제조방법
KR20030073875A (ko) 반도체소자의 소자분리패턴 형성방법
US6887629B2 (en) Radiation-patterning tool

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application