KR100230351B1 - 패턴형성방법 - Google Patents

패턴형성방법 Download PDF

Info

Publication number
KR100230351B1
KR100230351B1 KR1019920017436A KR920017436A KR100230351B1 KR 100230351 B1 KR100230351 B1 KR 100230351B1 KR 1019920017436 A KR1019920017436 A KR 1019920017436A KR 920017436 A KR920017436 A KR 920017436A KR 100230351 B1 KR100230351 B1 KR 100230351B1
Authority
KR
South Korea
Prior art keywords
photoresist film
pattern
photolithography process
mask
patterning
Prior art date
Application number
KR1019920017436A
Other languages
English (en)
Inventor
김태균
김영희
김재환
이진섭
남동호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910016312A external-priority patent/KR940010508B1/ko
Priority claimed from KR1019910016313A external-priority patent/KR930006851A/ko
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920017436A priority Critical patent/KR100230351B1/ko
Application granted granted Critical
Publication of KR100230351B1 publication Critical patent/KR100230351B1/ko

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

마스크의 시프트를 이용하여 미세 패턴을 형성하는 방법이 개시되어 있다. 반도체기판상에 레지스트층을 형성하고, 상기 레지스트층을 패턴이 형성되어 있는 포토마스크를 사용하여 1차 노광하고 상기 포토마스크를 상기 패턴 보다 작은 일정한 거리만큼 이동시키면, 상기 레지스트를 2차로 노광하여 레지스트 패턴을 형성한다. 또한, 피식각층 상에 한계해상도 이하의 소정간격으로 쉬프트되어 서로 중첩된 복수의 식각저지패턴을 형성하고 이러한 복수의 식각저지패턴을 마스크로 사용하여 상기 피식각층을 식각하는 공정을 적어도 1회 이상 반복하여 소정의 사이즈를 가지는 미세패턴을 형성한다. 특별한 설비나 원부자재의 개발없이 현재 사용하고 있는 장비를 이용하여 사진식각공정을 수차례 반복하는 간단한 공정을 삽입함으로써 64메가비트급 이상의 고집적 반도체소자에 요구되는 0.5㎛이하의 미세패턴을 효과적으로 형성할 수 있다.

Description

패턴형성방법
제1도 내지 제4도는 본 발명의 일 실시예를 나타내기 위한 개략도이고,
제5도 내지 제10도는 본 발명의 다른 실시예를 나타내기 위한 개략도이고,
제11도 내지 제18도는 본 발명의 또 다른 실시예를 나타내기 위한 개략도이다.
본 발명은 패턴 형성방법에 관한 것이다. 보다 구체적으로 본 발명은 한계 해상도이하의 레지스트 패턴을 형성하기 위한 패턴 형성방법에 관한 것이다.
미세회로의 제조에 있어서, 실리콘 기판의 작은 영역에 불순물을 정확하게 조절하여 주입하고, 이러한 영역들이 상호 연결되어 소자 및 VLSI회로를 형성하는 것이 필요하다. 그러한 영역을 한정하는 패턴은 리소그래피 공정에 의해 형성된다. 즉, 처음에 포토레지스트 물질층을 웨이퍼 기판상에 스핀 코팅한다. 다음에, 자외선, 전자선 또는 X-선등에 선택적으로 노광시킨다. 상기한 선택적인 노광을 수행하는데는 노광장치 마스크, 전자빔 리소그래피의 데이타 테이프등이 사용된다. 이러한 남아 있는 레지스트는 그 도포된 기판을 보호한다. 또한 레지스트가 제거된 부위는 패턴을 이용하여 기판 표면상에 각종 부가적 또는 추출적 공정을 가하게 된다.
서브미크론의 미세한 패턴을 형성하기 위하여 광 리소그래피 공정을 다른 방법으로 대체할 수 있지만, 광 리소그래피의 장치, 레지스트재료 및 처리기술등의 진전에 따라 광 리소그래피는 여전히 널리 사용되고 있다. 반도체장치의 고집적화에 따라서 보다 더 미세한 레지스트 패턴의 형성을 위한 기술이 개발되고 있다. 특히 메가비트(megabit) 시대에 들어가면서, 종래의 단일 층 레지스트를 이용한 리소그래피는 서브미크론 크기의 패턴을 형성하기가 어렵게 되었다.
즉, 평탄한 평면상에서의 해상도는 레지스트의 리소그래피 콘트라스트와 노광 콘트라스트에 의해 한정되고, 고해상도의 이미지를 달성하기 위하여는 높은 콘트라스트 레지스트를 사용하여 우수한 노광기로써 노광하여야 한다.
그러나, 이와 같은 방법에 의하여는, 그 방법을 실현하기 위한 설비나 레지스트 재료의 개발이 요구되므로 경제적으로 많은 비용이 요구된다.
또한, 레지스트층을 다층구조로 형성하여 패턴을 형성하는 방법이 제안되어 있지만(참조문헌, G.N. Taylor, L.E Still wagon, and T.Venkantesan, J. Electro chem. SOC 7. 1658(1984)) 공정이 매우 복잡하게 된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 리소그래피 설비나 원부자재의 특별한 개발없이 포토마스크를 이용하여 비교적 간단한 공정에 의해 고집적도의 요구에 부응할 수 있는 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명에 의하면 반도체 기판상에 레지스트층을 형성하고, 상기 레지스트층을 패턴이 형성되어 있는 포토마스크를 사용하여 1차 노광하고 상기 포토마스크를 상기 패턴 보다 작은 일정한 거리만큼 이동시키고, 상기 레지스트를 2차로 노광하여 레지스트 패턴을 형성하는 것으로 구성된 패턴 형성 방법이 제공된다.
또한, 본 발명에 의하면, 피식각층상에 한계해상도 이하의 소정간격으로 쉬프트되어 서로 중첩된 복수의 식각저지 패턴을 형성하고 이러한 복수의 식각저지패턴을 마스크로 사용하여 상기 피식각층을 식각하는 공정을 적어도 1회 이상 반복하여 소정의 사이즈를 가지는 미세패턴을 형성하는 것을 특징으로 하는 반도체기판상에 한계해상도 이하의 미세패턴을 형성하는 방법이 제공된다.
이하, 도면을 참조하여 실시예를 들어 본 발명을 보다 상세히 설명한다.
[실시예 1]
제1도 내지 제4도는 본 발명의 일 실시예를 나타내기 위한 개략도이다.
제1도를 참조하면, 반도체기판(1)상에 피식각층, 예컨대 산화막(2)을 형성한 다음 네거티브형 포토레지스트를 사용하여 포토레지스트막(3)을 형성한다. 이어서, 0.6㎛×0.6㎛ 크기의 패턴을 갖는 접촉구 패턴이 형성된 마스크(4)를 이용하여 상기 포토레지스트막(3)을 1차 노광한다.
제1(b)도는 상기 1차 노광된 포토레지스트막(3)의 평면도를 나타낸다. 동도에서 빗금친 부분은 노광된 영역을 나타내고, 중앙의 사각형은 상기 0.6㎛×0.6㎛ 크기의 접촉구 패턴에 의해 노광되지 않은 비노광영역을 나타낸다. 제1(a)도는 제1(b)도의 AA'선을 잘라본 단면 공정도이다.
제2도를 참조하면, 상기 포토마스크(4)를 x축 및/또는 y축 방향으로 상기 패턴의 크기보다는 작은 거리로, 예를들면, x축으로 0.3㎛, y축으로 0.3㎛ 이동시켜서 상기 포토레지스트막(3)을 2차 노광한다. 이때, 상기 포토마스크(4)를 이동시키는 대신에, 포토마스크를 움직이지 않고, 웨이퍼를 이동시켜서 노광할 수도 있다.
상기 마스크의 이동거리를 조절함으로써 접촉구의 크기를 조절할 수 있다.
제2(b)도는 상기 2차 노광된 포토레지스트막(3)의 평면도를 나타낸다. 동도에서 왼쪽으로 빗금친 부분은 1차 노광된 영역을 나타내고, 오른쪽으로 빗금친 부분은 2차 노광된 영역을 나타낸다. 제2(a)도는 제2(b)도의 AA'을 잘라본 공정 단면도이다.
제3도를 참조하면, 상기 1차 및 2차 노광된 포토레지스트막(3)을 현상하여 노광되지 않은 영역의 레지스트는 제거되고 0.3㎛×0.3㎛ 크기의 접촉구 패턴이 형성된 레지스트 패턴을 수득한다.
제3(b)도는 상기 현상된 포토레지스트막(3)의 평면도를 나타내며, 제3(a)도는 제3(b)도의 AA'선을 잘라본 공정 단면도이다.
제4도를 참조하면, 상기 0.3㎛×0.3㎛ 크기의 접촉구 패턴이 형성된 포토레지스트막(3)을 식각마스크로 사용하여 상기 산화막(2)을 식각해낸다. 그 결과, 마스크패턴 크기의 1/2에 해당하는 접촉구가 상기 산화막(2)에 형성된다.
[실시예 2]
제5도 내지 제10도는 본 발명의 다른 실시예를 나타내기 위한 개략도이다.
제5도를 참조하면, 반도체기판(11)상에 피식각층, 예컨대 산화막(12)을 형성하고 이 산화막(12)위에 산화막과의 식각선택비가 큰 제1식각저지층, 예컨대 제1다결정실리콘층(13)을 형성한 다음 제1포토레지스트막(15)을 도포한다. 이어서 패턴이 형성된 마스크(14)를 이용한 제1차 사진식각공정에 의하여 포토레지스트막(15)에 상기 마스크패턴을 전사시킨다.
제6도를 참조하면, 상기 패터닝된 포토레지스트막을 마스크로 하여 상기 다결정실리콘(13)을 식각한 다음 제2포토레지스트막(16)을 도포한다. 이어서 상기 마스크(14)를 최종적으로 원하는 패턴크기에 해당하는 거리만큼 상기 마스크 패턴 크기보다는 작은 거리로 쉬프트(Shift)시키는데 여기서는 패턴크기의 1/2만큼 오른쪽으로 쉬프트시킨 다음 노광을 행하여 제2차 사진식각공정에 의한 제2포토레지스트막(16)의 패터닝을 행한다.
제7도를 참조하면, 상기 제1차 사진식각공정에 의해 패터닝된 다결정실리콘층과 상기 제2차 사진식각공정에 의해 패터닝된 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 산화막(12)을 식각해낸 다음 상기 다결정실리콘층과 포토레지스트막을 제거한다. 이어서 상기 패터닝된 산화막(12)위에 제2식각저지층으로서, 예컨대 제2다결정실리콘층(17)을 다시 한번 침적한 후 제3포토레지스트막(18)을 상기 다결정실리콘층(17) 상에 도포하고 제3차 사진식각 공정을 행하는 바, 이때 상기 마스크(14)를 또 다시 쉬프트시키는데 여기서는 패턴크기에 해당하는 거리만큼 왼쪽으로 쉬프트 시킨 다음 노광을 행하여 상기 제3포토레지스트막(18)에 패턴을 전사시킨다.
제8도를 참조하면, 상기 패터닝된 제3포토레지스트막(18)을 마스크로 하여 상기 제2다결정실리콘층(17)을 식각해낸 다음 제2다결정실리콘층(17) 및 식각에 의해 노출된 상기 산화막(12)상에 제4포토레지스트막(19)를 도포하고 나서 제4차 사진식각공정을 행하는 바, 이때는 상기 마스크(14)를 패턴크기의 1/2에 해당하는 거리만큼 왼쪽으로 쉬프트시켜 노광을 행하여 상기 제4포토레지스트막(19)에 패턴을 전사시킨다.
제9도를 참조하면, 상기 제3차 사진식각공정에 의해 패터닝된 제2다결정실리콘층(17)과 상기 제4차 사진식각공정에 의해 패터닝된 제4포토레지스트막(19)이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 산화막(12)을 식각해내진다.
제10도를 참조하면, 상기 다결정실리콘층 및 포토레지스트막을 제거하게 되면 산화막(12)에 마스크패턴크기의 1/2에 해당하는 패턴크기의 최종적인 미세패턴이 형성된다.
[실시예 3]
제11도 내지 제18도는 본 발명의 또 다른 실시예를 나타내기 위한 개략도이다.
제11도를 참조하면, 반도체기판(21)상에 피식각층, 예컨대 산화막(22)을 형성하고 이 산화막(22)위에 제1포토레지스트막(23)을 도포한 다음 이어서 패턴이 형성된 마스크(24)를 이용한 제1차 사진식각 공정에 의하여 상기 제1포토레지스트막(23)에 상기 마스크패턴을 전사시킨다.
제12도를 참조하면, 상기 패터닝된 1차 포토레지스트막(23) 상에 후속 공정에서 2차 포토레지스트를 도포할 때 코팅(Coating) 불량을 방지하기 위해 상기 패터닝된 1차 포토 레지스트막(23)을 베이크(Bake)하여 경화시킨다.
제13도를 참조하면, 상기 경화된 제1포토레지스트막(23)상에 제2포토레지스트막(25)를 도포하고 이어서 상기 마스크(24)를 최종적으로 원하는 패턴크기에 해당하는 거리만큼 쉬프트(Shift) 시키는데 여기서는 패턴크기의 1/2만큼 오른쪽으로 쉬프트시킨 다음 노광을 행하여 제2차 사진식각공정에 의한 제2포토레지스트막(25)의 패터닝을 행한다.
제14도를 참조하면, 상기 제1차 사진식각공정에 의해 패터닝된 경화된 1차 포토레지스트막과 상기 제2차 사진식각공정에 의해 패터닝된 2차 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 산화막(22)을 식각해낸 다음 상기 경화된 1차 포토레지스트막 및 2차 포토레지스트막을 제거한다. 이어서 상기 패터닝된 산화막(22) 상에 제3포토레지스트막(26)을 도포한다.
제15도를 참조하면, 상기 제3포토레지스트막(26)을 상기 제1포토레지스트막의 경우와 마찬가지로 후속공정에서 제4포토레지스트막을 도포할 때 코팅불량을 방지하기 위해 베이크하여 경화된 포토레지스트막(26')으로 만든 다음, 이어서 이 경화된 포토레지스트막(26') 상에 제4포토레지스트막(27)을 도포하고 제3차 사진식각공정을 행하는 바, 이때 상기 마스크(24)를 또다시 쉬프트시키는데 여기서는 패턴크기에 해당하는 거리만큼 왼쪽으로 쉬프트시킨 다음 노광을 행하여 상기 제4포토레지스트막(27)에 패턴을 전사시킨다.
제16도를 참조하면, 상기 패터닝된 제4포토레지스트막(27)을 마스크로 하여 상기 경화된 제3포토레지스트막(26')을 식각해낸 다음 이 경화된 제3포토레지스트막(26') 및 식각에 의해 노출된 상기 산화막(22)상에 제5포토레지스트막(28)를 도포하고 나서 제4차 사진식각공정을 행하는 바, 이때는 상기 마스크(24)를 패턴크기의 1/2에 해당하는 거리만큼 왼쪽으로 쉬프트시켜 노광을 행하여 제5포토레지스트막(28)에 패턴을 전사시킨다.
제17도를 참조하면, 상기 패터닝된 제5포토레지스트막(28) 및 상기 경화된 제3포토레지스트막(26')을 식각 마스크로 하여 상기 산화막(22)의 노출된 부분을 제거한다.
제18도를 참조하면, 상기 경화된 제3포토레지스트막(26') 및 제5포토레지스트막(28)을 제거하게 되면 상기 산화막(22)에 마스크 패턴 크기의 1/2에 해당하는 패턴크기의 최종적인 미세패턴이 형성된다.
이상 상술한 바와 같이 본 발명에 의하면, 특별한 설비나 원부자재의 개발없이 현재 사용하고 있는 장비를 이용하여 사진식각공정을 수차례 반복하는 간단한 공정을 삽입함으로써 64메가비트급 이상의 고집적 반도체소자에 요구되는 0.5㎛이하의 미세패턴을 효과적으로 형성할 수 있다.
또한, 네가티브형 레지스트를 이용하는 경우에 비노광 영역을 포토마스크를 사용하여 용이하게 좁혀나갈 수 있으므로 미세한 레지스트패턴을 형성하여 한계 해상도 이하의 크기를 갖는 접촉구를 용이하게 형성할 수 있다.

Claims (2)

  1. 반도체기판 상에 한계해상도 이하의 미세패턴을 형성하는 방법에 있어서, 피식각층상에 제1식각저지층을 형성하고 그 위에 포토레지스트막을 도포한 후 마스크패턴을 적용하여 제1차 사진식각공정에 의해 이 포토레지스트막을 패터닝하는 공정과, 상기 패터닝된 포토레지스트막을 마스크로하여 상기 제1식각저지층을 식각한 후 포토레지스트막을 도포하는 공정, 이 포토레지스트막을 제2차 사진식각공정에 의하여 패터닝하되 상기 마스크패턴을 패턴크기의 1/2만큼 오른쪽으로 쉬프트시킨 다음 노광을 행하여 패터닝하는 공정, 상기 제1차 사진식각공정에 의해 패터닝된 제1식각저지층과 상기 제2차 사진식각공정에 의해 패터닝된 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 피식각층을 식각하여 패터닝하는 공정, 이 패터닝된 피식각층 위에 제2식각저지층을 형성하고 그 위에 포토레지스트막을 도포한 후 제3차 사진식각공정을 행하여 이 포토레지스트막을 패터닝하되 상기 마스크패턴을 패턴크기에 해당하는 거리만큼 왼쪽으로 쉬프트시킨 다음 노광을 행하여 패터닝하는 공정, 이 패터닝된 포토레지스트막을 마스크로 하여 상기 제2식각저지층을 식각해낸 후 이 제2식각저지층 및 식각에 의해 노출된 상기 피식각층상에 포토레지스트막을 도포하고 나서 제4차 사진식각 공정을 행하여 이 포토레지스트막을 패터닝하되, 상기 마스크패턴의 패턴크기의 1/2에 해당하는 거리만큼 왼쪽으로 쉬프트시켜 노광을 행하여 패터닝 하는 공정, 및 상기 제3차 사진식각공정에 의해 패터닝된 제2식각저지층과 상기 제4차 사진식각공정에 의해 패터닝된 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로하여 상기 피식각층을 식각한 후 상기 제2식각저지층 및 포토레지스트막을 제거하는 공정이 구비된 것을 특징으로 하는 패턴형성방법.
  2. 반도체 기판 상에 한계해상도 이하의 미세패턴을 형성하는 방법에 있어서, 피식각층상에 1차 포토레지스트막을 도포한 후 마스크패턴을 적용하여 제1차 사진식각공정에 의해 이 1차 포토레지스트막을 패터닝하여 경화시키는 공정과, 상기 경화된 1차 포토레지스트막위에 2차 포토레지스트막을 도포하느 공정, 이 2차 포토레지스트막을 제2차 사진식각공정에 의하여 패터닝하되 상기 마스크패턴을 패턴크기의 1/2만큼 오른쪽으로 쉬프트시킨 다음 노광을 행하여 패터닝하는 공정, 상기 제1차 사진식각공정에 의해 패터닝된 경화된 1차 포토레지스트막과 상기 제2차 사진식각공정에 의해 패터닝된 2차 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 피식각층을 식각하여 패터닝하는 공정, 이 패터닝된 피식각층위에 3차포토레지스트막을 도포한 후 경화시키고 그 위에 4차포토레지스트막을 패터닝하되 상기 마스크패턴을 패턴크기에 해당하는 거리만큼 왼쪽으로 쉬프트시킨 다음 노광을 행하여 패터닝하는 공정, 이 패터닝된 4차포토레지스트막을 마스크로 하여 상기 경화된 3차포토레지스트막을 식각해낸 후 이 경화된 3차포토레지스트막 및 식각에 의해 노출된 상기 피식각층상에 5차포토레지스트막을 도포하고 나서 제4차 사진식각공정을 행하여 이 5차포토레지스트막을 패터닝하되, 상기 마스크패턴의 패턴크기의 1/2에 해당하는 거리만큼 왼쪽으로 쉬프트시켜 노광을 행하여 패터닝하는 공정 및 상기 제3차 사진식각공정에 의해 패터닝된 경화된 3차포토레지스트막과 상기 제4차 사진식각공정에 의해 패터닝된 5차포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로하여 상기 피식각층을 식각한 후 상기 경화된 3차포토레지스트막 및 5차포토레지스트막을 제거하는 공정이 구비된 것을 특징으로 하는 패턴형성방법.
KR1019920017436A 1991-09-18 1992-09-24 패턴형성방법 KR100230351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920017436A KR100230351B1 (ko) 1991-09-18 1992-09-24 패턴형성방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR91-16312 1991-09-18
KR1019910016312A KR940010508B1 (ko) 1991-09-18 1991-09-18 미세패턴 형성방법
KR1019910016313A KR930006851A (ko) 1991-09-18 1991-09-18 미세패턴 형성방법
KR91-16313 1991-09-18
KR1019920017436A KR100230351B1 (ko) 1991-09-18 1992-09-24 패턴형성방법

Publications (1)

Publication Number Publication Date
KR100230351B1 true KR100230351B1 (ko) 1999-11-15

Family

ID=27348770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017436A KR100230351B1 (ko) 1991-09-18 1992-09-24 패턴형성방법

Country Status (1)

Country Link
KR (1) KR100230351B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431314B1 (ko) * 1997-06-24 2004-07-30 주식회사 하이닉스반도체 반도체소자의미세패턴형성방법
KR100835486B1 (ko) 2006-05-09 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR101141535B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
CN113701999A (zh) * 2021-08-06 2021-11-26 无锡日联科技股份有限公司 一种微焦点射线源用分辨率测试卡及其制备方法
CN115793413A (zh) * 2022-12-22 2023-03-14 上海铭锟半导体有限公司 基于对位差与双重光刻的超分辨率图案实现方法及装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431314B1 (ko) * 1997-06-24 2004-07-30 주식회사 하이닉스반도체 반도체소자의미세패턴형성방법
KR101141535B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR100835486B1 (ko) 2006-05-09 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
CN113701999A (zh) * 2021-08-06 2021-11-26 无锡日联科技股份有限公司 一种微焦点射线源用分辨率测试卡及其制备方法
CN113701999B (zh) * 2021-08-06 2024-05-03 无锡日联科技股份有限公司 一种微焦点射线源用分辨率测试卡及其制备方法
CN115793413A (zh) * 2022-12-22 2023-03-14 上海铭锟半导体有限公司 基于对位差与双重光刻的超分辨率图案实现方法及装置

Similar Documents

Publication Publication Date Title
EP0160248B1 (en) Method of forming narrow photoresist lines on the surface of a substrate
JP2803999B2 (ja) 半導体装置の微細パターン製造法
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
KR100230351B1 (ko) 패턴형성방법
KR20010113838A (ko) 나이트라이드 스페이서를 이용하여 고밀도의 메모리 셀들및 작은 간격들을 형성하는 방법
US6451511B1 (en) Method for forming-photoresist mask
US20070015088A1 (en) Method for lithographically printing tightly nested and isolated hole features using double exposure
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR940010508B1 (ko) 미세패턴 형성방법
KR100772090B1 (ko) 반도체 제조용 노광 마스크의 제조방법
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
US6645707B2 (en) Device manufacturing method
JPH0451151A (ja) 位相シフトレチクルの製作方法
US6316340B1 (en) Photolithographic process for preventing corner rounding
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR970006928B1 (ko) 반도체 장치의 제조 방법
KR0126656B1 (ko) 반도체 장치의 제조 방법
JPS62265723A (ja) レジスト露光方法
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR100525090B1 (ko) 마스크 사이즈보다 미세한 폭을 갖는 감광막 패턴 형성 방법
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee