KR19980028362A

KR19980028362A - 반도체소자의 미세 패턴 제조방법

Info

Publication number: KR19980028362A
Application number: KR1019960047408A
Authority: KR
Inventors: 김형기
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-10-22
Filing date: 1996-10-22
Publication date: 1998-07-15

Abstract

본 발명은 반도체소자의 미세 패턴 제조방법에 관한 것으로서, 라인/스페이스 패턴에서 스페이스가 세배-피치 두배인 노광마스크를 사용하고, 네가티브 감광막을 노광 및 현상하여 제1감광막 패턴을 형성하고, 이차로 포지티브 감광막을 상기의 노광마스크로 과노광 및 현상하여 상기 제1감광막 패턴의 사이에 제2감광막 패턴을 형성하여 라인/스페이스 패턴을 형성하였으므로, 노광 장치와 감광막의 분해능 한계치 이하의 라인/스페이스 패턴을 형성하여 소자의 고집적화에 유리하다.

Description

반도체소자의 미세 패턴 제조방법

본 발명은 반도체소자의 미세 패턴 제조방법에 관한 것으로서, 특히 라인/스페이스(line/space) 패턴에서 스페이스가 세배인 노광마스크를 사용하여 일차로 노광영역이 패턴이 되는 네가티브형 감광막을 노광하여 제1감광막 패턴을 형성하고, 다시 비노광영역이 패턴이 되는 포지티브형 감광막을 도포하고 동일한 마스크로 과노광하여 상기 제1감광막 패턴의 사이에 제2감광막 패턴을 형성하여 노광 장치나 감광막의 분해능 한계치 이하의 미세 패턴을 형성할수 있어 소자의 고집적화에 유리한 반도체소자의 미세 패턴 제조방법에 관한 것이다.

최근 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.

상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture : NA, 개구수)에 반비 례한다.

[ R=k*λ/NA, R=해상도, λ=광원의 파장, NA=개구수 ]

여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet : DUV), 예를들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하거나, 공정 상의 방법으로는 노광마스크(photo mask)를 위상 반전 마스크(phase shift mask)를 사용하는 방법과, 이미지콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer : 이하 CEL이라 칭함) 방법이나 두층의 감광막 사이에 에스.오.지(spin on glass : SOG)등의 중간층을 개재시킨 삼층레지스트(Thi layer resister : 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.

그러나 상기와 같은 방법들은 단층 감광막 방법에 비해 분해능이 향상되어 미세 패턴 형성이 가능하나, 소자의 고집적화에 한계가 있음은 물론 공정이 복잡하고, 재현성이 적어 공정수율 및 소자 동작의 신뢰성이 떨어진다.

도1a 내지 도1c는 종래 기술에 따른 반도체소자의 미세패턴 제조 공정도로서, 단층 네가티브형 감광막 패턴과 하드 마스크를 식각 마스크로 사용한 경우의 예이다.

먼저, 소정의 하부 구조물(도시되지 않음)을 구비하는 반도체기판(도시되지 않음)상에 층간절연막(10)을 형성하고, 라인/스페이스 패턴을 형성하고자 하는 피식각층(12)을 형성하고, 상기 피식각층(12) 상에 식각용 하드 마스크가 되는 산화막이나 질화막 등의 절연막(14)을 형성한다.(도1a 참조).

그다음 상기 절연막(14)상에 감광제 및 수지(resin) 등이 용재인 솔밴트에 일정 비율로 용해되어 있는 감광막(16)을 도포하고, 노광마스크(20)를 사용하여 상기 감광막(16)을 선택 노광하여 패턴으로 예정된 부분의 감광제를 중합시킨다. 이때 상기 노광마스크(20)는 투명기판(22) 상에 상기 감광막(16)에서 패턴으로 예정되어 있는 부분과 대응되는 위치에 Cr등으로 광차단막(24) 패턴이 형성되어 있다.(도1b 참조).

그 후, 상기 감광막(16)을 티. 엠.에이.에이치(tetra methylammonium hydroxides : 이하 TMAH라 칭함)를 주원료로 하는 약알칼리성 현상액을 사용하여 노광/비노광 영역들을 선택적으로 제거하고, 세척 건조시켜 라인/스페이스의 감광막(16) 패턴을 형성한다.(도1c 참조).

그 다음 상기 감광막(16) 패턴에 의해 노출되어 있는 절연막(14)을 건식 또는 습식 식각 방법으로 식각하여 절연막(14) 패턴을 형성하고, 상기 절연막(14) 패턴을 마스크로 노출되어 있는 피식각층(12)을 제거하여 라인/스페이스 패턴을 갖는 피식각층(12) 패턴을 형성한다.(도1d 참조).

상기와 같은 종래 기술에 따른 반도체소자의 미세 패턴 제조방법은 하드 마스크를 식각 마스크로 사용하여, 피식각층을 식각하는데, 단일 감광막 패턴만으로 형성되는 상기의 하드 마스크는 그 미세화에 한계가 있어 소자의 고집적화가 어려운 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 라인/스페이스 패턴에서 스페이스가 세배-피치가 두배인 노광마스크를 사용하되, 네가티브 감광막과 포지티브 감광막을 번갈아 노광하여 라인/스페이스 패턴을 형성하므로서, 노광장치와 감광막의 분해능 한계치 이하의 라인/스페이스 패턴을 형성하여 소자의 고집적화에 유리한 반도체소자의 미세 패턴 제조방법을 제공함에 있다.

도1a 내지 도1d은 종래 기술에 따른 반도체소자의 미세 패턴 제조 공정도이고,

도2a 내지 도2e는 본 발명에 따른 반도체소자의 미세 패턴제조 공정도이다.

*도면의 주요부분에 대한 부호의 설명

10 : 층간절연막 12 : 피식각층

14 : 절연막 16 : 감광막

16A : 네가티브형 감광막 16B : 포지티브형 감광막

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 미세 패턴 제조 방법의 특징은, 기판 상에 네가티브형 제 1 감광막을 도포하는 공정과, 상기 제 1 감광막을 노광하되, 라인/스페이스 패턴에서 스페이스가 3배로된 노광마스크를 사용하여 노광하고, 현상하여 제1감광막 패턴을 형성하는 공정과, 상기 구조의 전표면에 포지티브형 제2감광막을 도포하는 공정과, 상기 노광마스크를 사용하여 상기 제2감광막을 노광 하되, 상기 제1감광막 패턴의 사이에 패턴이 형성되도록 과노광하는 공정과, 상기 제2감광막의 노광된 부분을 제거하여 상기 제1 감광막 패턴의 사이에 제2 감광막 패턴을 형성하는 공정을 구비함에 있다.

이하, 본 발명에 따른 반도체소자의 미세 패턴 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

도2a 내지 도2e는 본 발명에 따른 반도체소자의 미세 패턴 제조 공정도로서, 하드 마스크를 사용하여 층간 절연막상에 형성되는 도전층을 패턴닝 하는 예이다.

먼저, 소정의 하부 구조물, 예를들어 모스 전계효과 트랜지스터(MetalOxideSemiconductor Field Effect Transistor : MOSFET)나 캐패시터, 비트선 등이 형성되어 있는 반도체기판(도시되지 않음)상에 층간절연막(10)을 형성하고, 상기 층간절연막(10)상에 라인/스페이스 패턴을 형성하고자 하는 물질, 예를들어 Al나 W나 금속실리사이드등의 금속층 또는 다결정 실리콘층 등의 도전 물질로 피식각층(12)을 형성한 후, 상기 피식각층(12)상에 산화막이나 질화막 등으로된 식각용 하드 마스크가 되는 절연막(14)을 형성한다.

그 다음 상기 절연막(14)상에 노광영역이 패턴이 되는 네가티브형 감광제를 포함하는 제1감광막(16A)을 도포하고, 노광마스크(26)를 사용하여 상기 제1감광막(16A)을 선택 노광하여 패턴으로 예정된 부분의 감광제를 중합시킨다. 이때 상기 노광마스크(26)는 투명기판(22) 상에 라인/스페이스 패턴인 광차단막(24) 패턴이 형성되어 있되, 상기 패턴을 형성하고자 하는 라인/스페이스 패턴에 대하여 3배의 스페이스-2배의 피치-를 갖도록 형성되어 있다.(도2a참조).

그 후, 상기 제1감광막(16A)을 TMAH등의 약알카리성 현상액을 사용하여 노광/비노광 영역들을 선택적으로 제거하고, 세척 건조시켜 제1감광막(16A) 패턴을 형성한다. 이때의 패턴은 형성하고자 하는 라인/스페이스 패턴에서 하나 걸러 하나씩 형성되어 있는 형상이다.(도2b 참조).

그 다음 상기 구조의 전표면에 비노광영역이 패턴이 되는 포지티브형의 제2감광막(16B)을 도포하고, 상기의 노광마스크(26)를 사용하여 과노광한다. 이때의 노광은 상기 제1감광막(16A) 패턴의 사이에 패턴을 형성하기 위한 것이므로 회절에 의한 노광을 고려하여 과노광하여야 한다.(도2c 참조).

그 후, 상기 제2감광막(16B)의 노광된 부분을 제거하여 상기 제1감광막(16A) 패턴의 사이에 제2감광막(16B) 패턴을 형성한다.

이때 상기 제 1 및 제 2 감광막(16A),(16B)은 상기 절연막(14)을 식각하기 위한 식각 마스크이므로 그 두께가 통상의 1㎛ 정도 보다 얇은 0.7㎛이하로 형성하여도 되므로, 상기의 과노광 공정에 의한 패턴 형성이 가능하다.(도2d 참조).

그 다음 상기 제1 및 제2감광막(16A),(16B) 패턴에 의해 노출되어 있는 절연막(14)을 제거하여 절연막(14) 패턴을 형성하고, 상기 절연막(14) 패턴을 마스크로 노출되어 있는 피식각층(12)을 식각하여 라인/스페이스 피식각층(12)패턴을 형성한다.(도2e 참조).

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 미세 패턴 제조방법은 라인/스페이스 패턴에서 스페이스가 세배-피치 두배인 노광마스크를 사용하고, 네가티브 감광막을 노광 및 현상하여 제1감광막 패턴을 형성하고, 이차로 포지티브 감광막을 상기의 노광마스크로 과노광 및 현상하여 상기 제1감광막 패턴의 사이에 제2감광막 패턴을 형성하여 라인/스페이스 패턴을 형성하였으므로, 노광 장치와 감광막의 분해능 한계치 이하의 라인/스페이스 패턴을 형성하여 소자의 고집적화에 유리한 이점이 있다.

Claims

기판 상에 네가티브형 제 1 감광막을 도포하는 공정과, 상기 제 1 감광막을 노광 하되, 라인/스페이스 패턴에서 스페이스가 3배로된 노광마스크를 사용하여 일차 노광하고, 현상하여 제1 감광막 패턴을 형성하는 공정과, 상기 구조의 전표면에 포지티브형 제2감광막을 도포하는 공정과, 상기 노광마스크를 사용하여 상기 제2감광막을 노광 하되,상기 제1감광막 패턴의 사이에 패턴이 형성되도록 일차 노광보다 과노광하는 공정과, 상기 제2감광막의 노광된 부분을 제거하여 상기 제1 감광막 패턴의 사이에 제2 감광막 패턴을 형성하는 공정을 구비하는 반도체소자의 미세 패턴 제조방법.
제1항에 있어서, 상기 기판이 하드 마스크가 되는 절연막인 것을 특징으로하는 반도체소자의 미세 패턴 제소방법.
제2항에 있어서, 상기 절연막이 산화막 또는 질화막인 것을 특징으로하는 반도체소자의 미세 패턴 제조방법.
제1항에 있어서, 상기 제1 및 제2감광막을 0.7㎛이하의 두께로 형성하는 것을 특징으로하는 반도체소자의 미세 패턴 제조방법.