KR100570057B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100570057B1
KR100570057B1 KR1020040069029A KR20040069029A KR100570057B1 KR 100570057 B1 KR100570057 B1 KR 100570057B1 KR 1020040069029 A KR1020040069029 A KR 1020040069029A KR 20040069029 A KR20040069029 A KR 20040069029A KR 100570057 B1 KR100570057 B1 KR 100570057B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
duv
negative photoresist
semiconductor device
Prior art date
Application number
KR1020040069029A
Other languages
English (en)
Other versions
KR20060020228A (ko
Inventor
박정수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040069029A priority Critical patent/KR100570057B1/ko
Publication of KR20060020228A publication Critical patent/KR20060020228A/ko
Application granted granted Critical
Publication of KR100570057B1 publication Critical patent/KR100570057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0382—Macromolecular compounds which are rendered insoluble or differentially wettable the macromolecular compound being present in a chemically amplified negative photoresist composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 포토 마스킹 진행시 패턴 붕괴 및 패턴 잔유물의 생성을 방지하는데 적합한 반도체 소자 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 다수의 게이트패턴을 형성하는 단계; 상기 게이트패턴들 사이에 네가티브 포토레지스트를 코팅하여 일부 채우는 단계; 상기 게이트패턴을 포함한 상기 반도체 기판 전면에 DUV 포토레지스트를 코팅하는 단계; 및, 상기 네가티브 포토레지스트 상에 오버랩되도록 상기 DUV 포토레지스트를 노광 및 현상하는 단계를 포함한다.
DUV 포토레지스트, G라인 네가티브 포토레지스트, 노광, 현상

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트패턴
23 : G라인 네가티브 포토레지스트
24 : DUV 포토레지스트 25 : 비트라인콘택
본 발명은 반도체 제조 기술에 관한 것으로, 특히 패턴 붕괴를 방지하는 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 반도체 장치의 제조시 패턴 형성은 포토레지스트의 패턴 형성을 위한 리소그라피(lithography) 및 리소그라피로 형성된 포토레지스트 패턴으로 그 하부층(폴리실리콘막, 산화막, 금속막)의 패턴을 위한 식각(etching)으로 이루어진다.
우선, 일반적으로 포토레지스트 패턴 형성을 위한 리소그라피는 HMD 도포, 포토 레지스트막의 회전 도포, 소프트 베이크 공정, 노광, 노광 후 베이크 공정, 현상의 공정 단계를 거쳐 진행된다.
여기서 HMDS(hexamethydisilazane)막은 (CH3)3Si - NH - Si(CH3) 3의 구조를 갖고 있으며, (CH3)3Si - NH - Si(CH3)3은 실리콘 기판에서는 Si과 산소가 화학적 반응을 일으키고, 포토레지스트막과는 (CH3)3이 물리적인 결합을 유발시켜 실리콘 기판과 포토레지스트간의 접착력을 향상시키는 공정이다. 또한, 소프트 베이크 공정은 80℃ 내지 100℃에서 실시되며, 포토레지스트 내에 존재하는 80% 내지 90%의 솔벤트(solvent)를 열에너지에 의하여 증발시켜 고형의 포토레지스트 상태를 유지하기 위한 공정이다. 그리고, 노광 공정은 전자빔, DUV(Deep Ultra Violet)의 빛에너지에 포토레지스트를 노출시키는 공정으로, 포토레지스트의 광화학 반응을 선택적으로 일으키는 공정이다. 현상 공정은 빛에너지에 의하여 노광된 지역과 비노광된 지역간의 화학 반응을 이용하여 최종적으로 패턴 형상을 재현하는 공정이다.
또한, 반도체 소자의 집적도는 미세 패턴의 형성 기술에 따라 그 기준을 삼는다. 소자가 고집적화될수록 패턴의 크기가 줄어들고 있다. 이러한 미세 패턴을 식각하기 위해서는 그에 따라 미세 식각 마스크의 형성이 이루어져야 하는데, 패턴 크기의 미세화에 따라 원하는 식각 마스크의 형태를 얻기가 어려워 집적도 증가의 한계 문제점이 있다.
도 1은 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(11) 상에 다수의 게이트패턴(12)을 형성한다. 이 때, 게이트패턴(12)은 게이트산화막, 폴리실리콘막, 텅스텐막 및 게이트하드마스크질화막의 순서로 적층된 형태이다.
반도체 장치의 리프레시 특성을 좋게하기 위한 반도체 공정 중에 C-HALO는 게이트 마스크 후에 리프레시 특성을 좋게 하기 위해 비트라인콘택(Bit Line Contact) 노드(14) 쪽에 이온 주입(implater)을 하는 공정이다. C-HALO 마스킹 진행시에 게이트패턴(12)이 형성된 상부에 포토레지스트(13)를 도포하여 비트라인콘택 노드(14) 부분을 오픈하여 이온 주입을 진행시키는데, 이 때 비트라인콘택 노드(14)쪽에 채워지는 쪽의 단차가 깊으면 미세 패턴일수록 패턴 붕괴나 포토레지스트 잔유물(residue)(15)이 발생하게 된다.
상술한 것처럼, 종래 기술에서 패턴 붕괴 및 패턴 잔유물이 발생하는 이유는 기판의 높은 단차와 미세 패턴 형성으로 인한 공정 마진이 부족하기 때문이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 포토 마스킹 진행시 패턴 붕괴 및 패턴 잔유물의 생성을 방지하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 다수의 게이트패턴을 형성하는 단계; 상기 게이트패턴들 사이에 네가티브 포토레지스트를 코팅하여 일부 채우는 단계; 상기 게이트패턴을 포함한 상기 반도체 기판 전면에 DUV 포토레지스트를 코팅하는 단계; 및, 상기 네가티브 포토레지스트 상에 오버랩되도록 상기 DUV 포토레지스트를 노광 및 현상하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 다수의 게이트패턴(22)을 형성하고, 서브 레이어의 단차가 클 때, 공정마진을 확보하기 위한 G라인 네가티브 포토레지스트(23)를 일부 채운다. 이 때, G라인 네가티브 포토레지스트를 대신하여 I라인 포토레지스트를 사용할 수 있다.
도 2b에 도시된 바와 같이, G라인 네가티브 포토레지스트를 일부 채운 다수의 게이트패턴(22)을 포함하는 반도체 기판 전면에 DUV 포토레지스트(24)를 코팅한다.
도 2c에 도시된 바와 같이, DUV 포토레지스트(24)를 코팅한 후에 노광을 진행하여 현상하면 비트라인콘택(25)의 잔유물은 생성되지 않는다. 기타 오염물들을 제거하기 위해 스컴(descum)을 실시할 수 있다.
반도체 장치가 고집적화 될수록 공정 마진은 반대로 부족해지는 현상이 발생한다. 반도체 공정 중에 C-HALO는 장치의 특성을 높이기 위해 사용되는 공정이나, 포토 마스킹 공정 시에 기판층(Sub-Layer)의 높은 단차와 미세 패턴 형성으로 인해 공정 마진이 부족하여 패턴 붕괴나 패턴이 제대로 형성되지 않거나, 패턴 잔유물이 생긴다. 이러한 문제를 해결하기 위해 마스킹 작업시 DUV 포토레지스트 하부에 G-Line 네가티브 포토레지스트를 코팅하여 단차를 줄인 후, DUV 포토레지스트를 코팅한 후에 노광을 진행하여 현성을 하면 공정 마진 부족이나 기타 현상들을 방지할 수 있다.
따라서, 본 발명과 같이 C-HALO 마스크 공정을 진행하면, 미세 패턴에서도 패턴 붕괴 및 패턴 형성이 안되거나, 포토레지스트 잔유물이 남는 현상이 발생하지 않는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 DUV 포토레지스트를 사용하므로써 패턴 붕괴, 패턴 잔유물 생성을 방지하여 반도체 공정 마진을 늘이고, 소자의 리프레시 특성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 반도체 기판 상에 다수의 게이트패턴을 형성하는 단계;
    상기 게이트패턴들 사이에 네가티브 포토레지스트를 코팅하여 일부 채우는 단계;
    상기 게이트패턴을 포함한 상기 반도체 기판 전면에 DUV 포토레지스트를 코팅하는 단계; 및,
    상기 네가티브 포토레지스트 상에 오버랩되도록 상기 DUV 포토레지스트를 현상하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제 1항에 있어서,
    상기 네가티브 포토레지스트는 G라인 네가티브 포토레지스트인 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1항에 있어서,
    상기 네가티브 포토레지스트 상에 오버랩되도록 상기 DUV 포토레지스트를 현상하는 단계에서,
    노광 후에 현상을 하면 빛을 받은 부분의 상기 네가티브 포토레지스트, 상기 DUV 포토레지스트 영역은 소멸되어 잔유물이 생성되지 않는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1항에 있어서,
    상기 네가티브 포토레지스트는 I라인 포토레지스트인 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020040069029A 2004-08-31 2004-08-31 반도체 소자의 제조 방법 KR100570057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069029A KR100570057B1 (ko) 2004-08-31 2004-08-31 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069029A KR100570057B1 (ko) 2004-08-31 2004-08-31 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060020228A KR20060020228A (ko) 2006-03-06
KR100570057B1 true KR100570057B1 (ko) 2006-04-10

Family

ID=37127412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069029A KR100570057B1 (ko) 2004-08-31 2004-08-31 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100570057B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023633A (ko) * 1995-10-16 1997-05-30 김광호 네가티브 포토레지스트를 이용한 반도체장치의 패턴형성방법
KR19980028362A (ko) * 1996-10-22 1998-07-15 김영환 반도체소자의 미세 패턴 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023633A (ko) * 1995-10-16 1997-05-30 김광호 네가티브 포토레지스트를 이용한 반도체장치의 패턴형성방법
KR19980028362A (ko) * 1996-10-22 1998-07-15 김영환 반도체소자의 미세 패턴 제조방법

Also Published As

Publication number Publication date
KR20060020228A (ko) 2006-03-06

Similar Documents

Publication Publication Date Title
US7354847B2 (en) Method of trimming technology
US8883374B2 (en) EUV photoresist encapsulation
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US20010046632A1 (en) Novel dry development process for a bi-layer resist system
JP2010050384A (ja) 半導体装置の製造方法
US7943521B2 (en) Method for patterning a semiconductor device
JP2000195789A (ja) 半導体素子の製造方法
CN112017946A (zh) 半导体结构的形成方法、晶体管
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US20080160770A1 (en) Method for manufacturing semiconductor device
US20090298291A1 (en) Method for forming a pattern of a semiconductor device
KR0135165B1 (ko) 다층레지스트를 이용한 패턴형성방법
KR100570057B1 (ko) 반도체 소자의 제조 방법
US6551938B1 (en) N2/H2 chemistry for dry development in top surface imaging technology
US6876065B2 (en) Semiconductor device and a fabrication method thereof
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2010156819A (ja) 半導体装置の製造方法
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
KR101139484B1 (ko) 반도체 소자의 제조 방법
US7387869B2 (en) Method of forming pattern for semiconductor device
JP2001326173A (ja) パターン形成方法
US20030003659A1 (en) Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
JP3988873B2 (ja) 半導体装置の製造方法
KR100359787B1 (ko) 패턴 형성 방법
US20040157168A1 (en) Method of improving pattern profile of thin photoresist layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee